WO2014148308A1 - 半導体素子搭載用基板の製造方法 - Google Patents

半導体素子搭載用基板の製造方法 Download PDF

Info

Publication number
WO2014148308A1
WO2014148308A1 PCT/JP2014/056304 JP2014056304W WO2014148308A1 WO 2014148308 A1 WO2014148308 A1 WO 2014148308A1 JP 2014056304 W JP2014056304 W JP 2014056304W WO 2014148308 A1 WO2014148308 A1 WO 2014148308A1
Authority
WO
WIPO (PCT)
Prior art keywords
resist
layer
substrate
exposure
mask
Prior art date
Application number
PCT/JP2014/056304
Other languages
English (en)
French (fr)
Inventor
茂 細樅
Original Assignee
Ｓｈマテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｓｈマテリアル株式会社 filed Critical Ｓｈマテリアル株式会社
Priority to US14/777,834 priority Critical patent/US10204801B2/en
Priority to KR1020157019303A priority patent/KR102162913B1/ko
Priority to CN201480013843.3A priority patent/CN105190870B/zh
Publication of WO2014148308A1 publication Critical patent/WO2014148308A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a method for manufacturing a substrate for mounting a semiconductor element provided with a plating layer serving as a terminal on the surface of a conductive substrate such as a metal plate.
  • a resist mask is formed in a predetermined pattern on one side of a substrate having conductivity, and a conductive metal is plated on the substrate exposed from the resist mask to connect the metal layer for mounting a semiconductor element to the outside.
  • An electrode layer is formed and a resist mask is removed to form a semiconductor element mounting substrate.
  • the semiconductor element is mounted on the metal layer portion of the semiconductor element mounting substrate, and the semiconductor element and the electrode layer are wire bonded.
  • Such a semiconductor device has been conventionally formed of a metal base having a thickness of 0.1 to 0.25 mm, which is called a lead frame. However, it is about 0.01 to 0.08 mm instead of the conventional metal base. Thinning is realized by using a metal layer and an electrode layer formed by plating with a thickness. In this case, the base material used for the production is removed, but at that time, it is important that the metal layer or the electrode layer formed by plating is firmly adhered to the sealing resin and remains on the resin side.
  • Patent Document 1 a conductive element is electrodeposited (plated) beyond the formed resist mask to obtain a semiconductor element mounting substrate having a protruding portion on the periphery of the upper end of the metal layer and the electrode layer. It is described that the protruding portions of the metal layer and the electrode layer bite into the resin during sealing so as to surely remain on the resin side.
  • Patent Document 2 describes that a resist mask is formed into a trapezoid using scattered ultraviolet light to form a metal layer or an electrode layer in a trapezoidal shape with a wide cross section on the top side.
  • the metal layer and the electrode layer to be formed are formed by overhanging from the resist mask and plating.
  • the amount of overhang of the metal layer and electrode layer is proportional to the plating thickness beyond the resist mask.
  • the variation in the plating thickness also increases, so that the length of the metal layer and the electrode layer also increases in the same manner. Therefore, when setting the dimensions and intervals of the metal layer and the electrode layer of the semiconductor mounting substrate, it is necessary to consider the variation in the length of the metal, and it is difficult to reduce the dimensions and the interval of the metal layer and the electrode layer. .
  • the method of forming the cross-sectional shape of the opening portion of the resist mask into a trapezoid having a wide top side using scattered ultraviolet light shown in Patent Document 2 is effective if the thickness of the resist layer to be used is up to about 25 ⁇ m. . Therefore, it can be said that the method disclosed in Patent Document 2 is an effective method if the thickness of the formed metal layer or electrode layer is up to about 20 ⁇ m.
  • the ultraviolet light is absorbed by the resist and the light attenuates as it goes in the direction of the metal plate. (Ie, a rectangle) or a smaller trapezoidal shape with the long side of the metal plate side. Therefore, the shape of the metal layer or electrode layer formed by plating in the opening does not form a trapezoid having a wide top side, and the adhesion between the metal layer or electrode layer and the resin is lowered.
  • the cross section of the metal layer and the electrode layer is formed in a trapezoidal shape with a wide top side, or has a rough contour, or a trapezoidal shape with a wide top side. In addition, it is effective to form it with an uneven contour.
  • the thickness of the metal layer and the electrode layer by increasing the thickness of the resist layer.
  • a resist mask that will form a trapezoidal shape with a wide cross-section on the top side and a plating layer with an uneven contour is formed. It is more preferable to form a plating layer having a certain contour.
  • the semiconductor element mounting substrate although depending on the shape of the trapezoid and the shape of the unevenness, it is basically possible to manufacture the semiconductor element mounting substrate so that the thickness of the metal layer or electrode layer formed by the plating layer is about 30 to 100 ⁇ m. is necessary.
  • the method for manufacturing a substrate for mounting a semiconductor element according to the present invention has been made to solve the above-described problems.
  • the metal layer or electrode layer is thick and the cross-sectional shape of the metal layer or electrode layer is formed with irregularities, whereby the adhesion between the metal layer or electrode layer and the resin is improved. It is possible to provide a semiconductor element mounting substrate that can be further enhanced.
  • a method for manufacturing a substrate for mounting a semiconductor element having a plating layer serving as a terminal on the surface of a conductive substrate has different main photosensitive wavelengths.
  • Forming a plurality of resist layers on the surface of the substrate with one dry film resist and a second dry film resist, and using the first exposure mask from above the plurality of resist layers A first exposure step of selectively exposing at least one resist layer made of the first dry film resist among the layers to a first pattern; and a second exposure step from above the plurality of resist layers.
  • the first exposure mask and the second exposure mask have different drawn patterns.
  • a resist mask for plating in which the substrate surface is exposed is created.
  • a step is formed in the cross section of the opening of the resist mask because the patterns drawn on the first exposure mask and the second exposure mask are different.
  • the first exposure step or the second exposure step it is preferable to perform the first exposure step or the second exposure step by selecting ultraviolet rays having a predetermined wavelength using a bandpass filter during exposure.
  • the first exposure step or the second exposure step it is preferable to perform the first exposure step or the second exposure step using ultraviolet rays having a wavelength capable of exposing only a selected resist layer during exposure.
  • a conductive material which is a semiconductor substrate material, with two or three layers, and exposed with single-line ultraviolet light that exposes the target layer through an exposure mask. Therefore, patterning exposure is performed only on the target layer in the laminated dry film resist that has been bonded, and this is applied to each layer to develop the dry film resist.
  • An opening having a concavo-convex shape can be produced. After that, by electroplating plating, the plating metal can be formed in the same shape as the opening using the opening of the dry film resist as a mold, so that the cross-sectional shape of the metal layer or electrode layer has irregularities.
  • a semiconductor element mounting substrate can be provided in which the adhesion between the metal layer or electrode layer and the resin can be improved.
  • FIG. 4B is a cross-sectional view when a desired plating is performed
  • FIGS. 5B and 5C illustrate a desired plating by forming a three-layer resist mask using two types of dry film resists having different photosensitive wavelengths. It is sectional drawing when giving.
  • (A)-(e) shows the process in each process along the manufacturing flow of the manufacturing method in case the resist layer shown in Example 1 is two layers with sectional drawing.
  • (A)-(e) shows the process in each process along the manufacturing flow of the manufacturing method in case the resist layer shown in Example 2 is 3 layers with sectional drawing.
  • (A)-(e) shows the process in each process along the manufacturing flow of the manufacturing method in case the resist layer shown in Example 3 is 3 layers with sectional drawing.
  • two or three resist layers are formed on the surface of a conductive substrate using dry film resists having different photosensitive wavelengths. Although it is possible to form four or more layers, two or three layers are preferable because the cost increases.
  • the first exposure mask is used to perform the first exposure with the ultraviolet light that the target resist layer is exposed to, and then the second exposure mask is used to expose the other resist layer to the ultraviolet light that is exposed to light. Then, the second exposure is performed, and development is performed to provide openings in the plurality of resist layers to form a resist mask. At this time, the exposure mask is formed so that irregularities are formed by a plurality of resist layers on the outline of the opening section.
  • the resist mask in which the opening is formed is used as a plating mask.
  • the resist mask is peeled off to mount a semiconductor element. A substrate can be obtained.
  • a dry film resist having a different main photosensitive wavelength for example, DFR for DI (h line), general-purpose DFR (main wavelength i line) as shown in FIG. ) Etc.
  • a dry film resist having a different main photosensitive wavelength for example, DFR for DI (h line), general-purpose DFR (main wavelength i line) as shown in FIG. ) Etc.
  • DFR for DI h line
  • DFR main wavelength i line
  • Etc. main photosensitive wavelength
  • Example 1 Next, an experiment conducted by the present inventor will be described with reference to FIG. 2 as an embodiment of the method for manufacturing a semiconductor element mounting substrate of the present invention.
  • a 25 ⁇ m thick dry film resist (Asahi Kasei E-materials: ADH-252) is laminated on both sides of a 0.15 mm thick SUS430 as a conductive substrate 1 and a resist layer 10 was formed (the back side was not shown).
  • Lamination conditions at this time were performed at a roll temperature of 105 ° C., a roll pressure of 0.5 MPa, and a feed rate of 2.5 m / min.
  • the laminated dry film resist is a negative resist, and is a dry film resist that can be exposed by h-ray irradiation (photosensitive wavelength: 405 nm).
  • a dry film resist (AQ-5038, manufactured by Asahi Kasei E-Materials) having a thickness of 50 ⁇ m different from that of the resist layer 10 is superimposed on the resist layer 10 on one side (front side) under the same conditions as described above.
  • the upper resist layer 11 was formed.
  • this dry film resist is also a negative resist, it is a dry film resist that can be exposed by i-line irradiation (photosensitive wavelength: 365 nm).
  • resist layers 10 and 11 are formed on the front side of the substrate 1 by two types of dry film resists having different photosensitive wavelengths, and on the back side (not shown), The same resist layer as the lower layer on the surface side is formed.
  • an exposure mask 20 in which a predetermined pattern is formed is put on the resist layers 10 and 11 on the surface side, and the mask 20 and the light source 4 for exposure are formed.
  • a 405 nm bandpass filter 3 was set between them.
  • a mercury lamp (Oak: short arc lamp) having a main wavelength of i-line and including h-line and g-line as the light source 4, so that the wavelength of the lower resist layer 10 on the surface side is changed.
  • the resist layer 10 was directly exposed and cured by the same light source on the back side to be cured with a pattern drawn on the mask 20 by 405 nm ultraviolet light (the back side was not shown). Exposure dose at this time, 18 mJ / cm 2 surface is at a wavelength of 405nm detector, the back side was 80 mJ / cm 2 at a wavelength of 365nm detector.
  • the surface side is exposed by h-ray irradiation by the band-pass filter 3 of 405 nm, and the upper resist layer 11 is in an unexposed state.
  • the back side is a resist mask whose entire surface is cured by exposure with mixed lines.
  • a mask 21 in which a predetermined pattern different from the mask 20 for exposure is formed is put on the resist layers 10 and 11 on the surface side, and the light source 4 (cross-link) is covered.
  • the resist layer 11 was exposed to light by the pattern of the mask 21 for exposure and cured.
  • the mask 20 and the mask 21 are hardened on the unexposed portion 30 of the resist layer 10 previously exposed by setting the planar area to be cured to a smaller exposure area in the mask 21 to be exposed later. There is no.
  • the exposure dose at this time was 70 mJ / cm 2 with a detector having a wavelength of 365 nm.
  • the resist layer 11 on the upper surface side is formed in a predetermined pattern, and one resist mask in which the opening 41 is formed in the unexposed portion 31 is formed.
  • the opening portion 40 is formed in the unexposed portion 30 in the resist layer 10 in the lower layer, and becomes a part 10 of the resist mask, and the substrate 1 is exposed.
  • This development process was performed by processing a 1% sodium carbonate solution at a liquid temperature of 30 ° C. and a spray pressure of 0.08 MPa for about 80 seconds.
  • the opening 40 and the opening 41 form an opening having a substantially T-shaped cross section.
  • the openings 40 and 41 from which the substrate 1 is exposed are subjected to surface activation treatment by surface oxide film removal and general plating pretreatment, and then nickel plating is performed. Then, a plating layer (metal layer, electrode layer) 2 having a thickness of 45 ⁇ m was formed.
  • an ultraviolet LED lamp having a specific wavelength without using a mercury lamp as a light source, it is possible to expose a desired resist layer without using a bandpass filter.
  • the plating layer 2 to be formed may be formed by laminating a plurality of platings, selecting plating with gold, palladium, nickel, copper, cobalt, etc. and their alloys as necessary and sequentially laminating them. You can also.
  • Example 2 Next, an experiment conducted by the inventor using a three-layer dry film resist will be described as Example 2 with reference to FIG.
  • a 0.15 mm thick Cu plate is used as the substrate 1 and a 25 ⁇ m thick dry film resist (Asahi Kasei E-Materials: ADH-252) is laminated on both sides of the substrate 1.
  • a resist layer 10 was formed (the back side is not shown).
  • Lamination conditions at this time were performed at a roll temperature of 105 ° C., a roll pressure of 0.5 MPa, and a feed rate of 2.5 m / min.
  • the laminated dry film resist is a negative resist and can be exposed by h-ray irradiation (photosensitive wavelength: 405 nm).
  • a 25 ⁇ m thick dry film resist (AQ-2558, manufactured by Asahi Kasei E-materials) having a photosensitive wavelength different from that of the resist layer 10 is superimposed on the resist layer 10 on one side (front side) under the same conditions as described above. Then, a second resist layer 11 was formed.
  • this dry film resist is also a negative resist, it is a resist that can be exposed by i-line irradiation (photosensitive wavelength: 365 nm).
  • the same dry film resist (Asahi Kasei E-Materials: ADH-252) as that of the resist layer 10 is laminated under the same conditions as above, overlaid on the resist layers 10 and 11 on one side (front side). An upper resist layer 12 was formed.
  • three resist layers 10, 11, and 12 are sequentially formed on the front surface side of the substrate 1 by two types of dry films having different photosensitive wavelengths, and the back surface side (FIG. (Not shown), the same resist layer as the lowermost layer on the surface side is formed.
  • an exposure mask 20 in which a predetermined pattern is formed is put on the resist layers 10, 11 and 12 on the surface side, and the mask 20 and the light source 4 for exposure are covered.
  • 405 nm band pass filter 3 was set between the two.
  • Exposure dose at this time 30 mJ / cm 2 surface is at a wavelength of 405nm detector, the back side was 80 mJ / cm 2 at a wavelength of 365nm detector.
  • the surface side is exposed by h-ray irradiation by the band-pass filter 3 of 405 nm, and the intermediate resist layer 11 sandwiched between the uppermost layer and the lowermost layer is in an unexposed state.
  • the back side is a resist layer whose entire surface has been cured by exposure with mixed lines.
  • a mask 21 in which a predetermined pattern different from the mask 20 for exposure is formed on the resist layers 10, 11, 12 on the surface side is covered with the light source 4.
  • the resist layer 11 was exposed to light with a pattern of the mask 21 for exposure and cured by performing exposure with a (mercury mercury lamp).
  • the mask 20 and the mask 21 are cured so that the planar area to be cured is smaller in the mask 21 to be exposed later, so that the unexposed portion 30 and the resist layer 12 of the resist layer 10 exposed earlier.
  • the unexposed portion 32 is not cured.
  • the exposure dose at this time was 70 mJ / cm 2 with a detector having a wavelength of 365 nm.
  • the uppermost resist layer 12 and the lowermost resist layer 10 on the surface side are formed in a predetermined pattern, and an opening is formed in the unexposed portion 32. It becomes a part 12 of the resist mask in which 42 is formed, and a part 10 of the resist mask in which the opening 40 is formed in the unexposed part 30. Further, the intermediate resist layer 11 sandwiched between the uppermost layer and the lowermost layer is similarly formed with an opening 41 in the unexposed portion 31 to become a part 11 of the resist mask, and the substrate 1 is exposed.
  • This development process was performed by processing a 1% sodium carbonate solution at a liquid temperature of 30 ° C. and a spray pressure of 0.08 MPa for about 120 seconds.
  • the opening 40, the opening 41 and the opening 42 form a cross-sectional shape of a resist mask having a concave shape on both sides.
  • the openings 40, 41, and 42 where the substrate 1 is exposed are subjected to surface activation treatment by surface oxide film removal and general plating pretreatment, and then nickel.
  • Plating was performed to form a plating layer (metal layer, electrode layer) 2 having a thickness of 70 ⁇ m.
  • the resist masks 10, 11, and 12 formed on both surfaces of the substrate 1 are all peeled off with an alkaline solution to form a plating layer (metal layer, electrode layer) 2 having a cross-sectional shape and a convex shape on both sides.
  • the obtained semiconductor element mounting substrate was obtained.
  • the plating layer 2 to be formed may be formed by laminating a plurality of platings, selecting plating with gold, palladium, nickel, copper, cobalt, etc. and their alloys as necessary, and laminating them sequentially. You can also.
  • Example 3 Another experiment conducted by the inventor using the same three-layer dry film resist will be described as Example 3 with reference to FIG.
  • a 0.15 mm thick Cu plate is used as the substrate 1, and a 25 ⁇ m thick dry film resist (AQ-2558 made by Asahi Kasei E-materials) is laminated on both sides of the substrate 1.
  • a resist layer 10 was formed (the back side is not shown).
  • Lamination conditions at this time were performed at a roll temperature of 105 ° C., a roll pressure of 0.5 MPa, and a feed rate of 2.5 m / min.
  • the laminated dry film resist is a negative resist and can be exposed by i-ray irradiation (photosensitive wavelength: 365 nm).
  • a dry film resist (Asahi Kasei E-Materials: ADH-252) having a thickness of 25 ⁇ m different from that of the resist layer 10 on the one surface side (surface side) is subjected to the same conditions as described above.
  • the upper resist layer 11 was formed.
  • this dry film resist is also a negative resist, it is a resist that can be exposed by h-ray irradiation (photosensitive wavelength: 405 nm).
  • the same dry film resist (AQ-2558 manufactured by Asahi Kasei E-Materials) as the resist layer 10 is laminated under the same conditions as above, overlaid on the resist layers 10 and 11 on one side (front side). An upper resist layer 12 was formed.
  • three resist layers 10, 11, and 12 are sequentially formed on the front surface side of the substrate 1 by two types of dry films having different photosensitive wavelengths, and the back surface side (FIG. (Not shown), the same resist layer as the lowermost layer on the surface side is formed.
  • an exposure mask 20 in which a predetermined pattern is formed is put on the resist layers 10, 11 and 12 on the surface side, and the mask 20 and the exposure light source 4 are covered.
  • 405 nm band pass filter 3 was set between the two.
  • Exposure dose at this time 16 mJ / cm 2 surface is at a wavelength of 405nm detector, the back side was 80 mJ / cm 2 at a wavelength of 365nm detector.
  • the surface side is exposed by h-ray irradiation by the band-pass filter 3 of 405 nm, and the uppermost resist layer 12 and the lowermost resist layer 10 are in an unexposed state.
  • the back side is a resist layer whose entire surface has been cured by exposure with mixed lines.
  • a mask 21 in which a predetermined pattern different from the mask 20 for exposure is formed on the resist layers 10, 11 and 12 on the surface side, and the light source 4
  • a (mercury mercury lamp) lamp By performing exposure with a (mercury mercury lamp), the uppermost resist layer 12 and the lowermost resist layer 10 were exposed and cured with the pattern of the mask 21 for exposure.
  • the mask 20 and the mask 21 are cured so that the unexposed portion 31 of the resist layer 11 previously exposed is cured by setting the planar area to be cured to be a smaller exposure area for the mask 21 to be exposed later. There is no.
  • the exposure dose at this time was 100 mJ / cm 2 with a detector having a wavelength of 365 nm.
  • the uppermost resist layer 12 and the lowermost resist layer 10 on the surface side are formed in a predetermined pattern, and an opening is formed in the unexposed portion 32.
  • 42 becomes a part 12 of the resist mask in which the opening 42 is formed, and becomes a part 10 of the resist mask in which the opening 40 is formed in the unexposed portion 30, and an intermediate resist layer 11 sandwiched between the uppermost layer and the lowermost layer.
  • an opening 41 is formed in the unexposed portion 31 to become a part 11 of the resist mask, and the substrate 1 is exposed.
  • This development process was performed by processing a 1% sodium carbonate solution at a liquid temperature of 30 ° C. and a spray pressure of 0.08 MPa for about 120 seconds.
  • the opening 40, the opening 41 and the opening 42 form a cross-sectional shape of a resist mask having a concave shape on both sides.
  • the openings 40, 41, and 42 where the substrate 1 is exposed are subjected to surface activation treatment by surface oxide film removal and general plating pretreatment, and then nickel.
  • Plating was performed to form a plating layer (metal layer, electrode layer) 2 having a thickness of 70 ⁇ m.
  • the resist masks 10, 11, and 12 formed on both surfaces of the substrate 1 are all peeled off with an alkaline solution to form a plating layer (metal layer, electrode layer) 2 having a cross-sectional shape and a concave shape on both sides.
  • the obtained semiconductor element mounting substrate was obtained.
  • the plating layer 2 to be formed may be formed by laminating a plurality of platings, selecting plating with gold, palladium, nickel, copper, cobalt, etc. and their alloys as necessary, and laminating them sequentially. You can also.

Abstract

【課題】電極層と樹脂との密着性強度を向上させるために、電極層の厚さを厚くし、尚且つ樹脂に食い込むように、電極層の断面形状に凹凸を持たせた形状に形成した半導体素子搭載用基板を提供すること。 【解決手段】メインの感光波長が異なる２種類のドライフィルムレジストを用いて基板１表面に複数のレジスト層１０，１１を形成する工程と、複数のレジスト層の上から第１の露光用マスク２０を用いて複数のレジスト層の中から特定のレジスト層１０を選択的に第１のパターンに感光する第１の露光工程と、複数のレジスト層の上から第２の露光用マスク２１を用いて複数のレジスト層の中から別のレジスト層１１を第２のパターンに感光する第２の露光工程と、複数のレジスト層の未露光部分３０，３１を除去して基板の表面を部分的に露出させて開口部４０，４１を有するレジストマスク１０，１１を形成する現像工程と、基板の表面が露出している部分にめっきを施してめっき層２を形成する工程と、レジストマスクを除去する工程を順次経ること。

Description

半導体素子搭載用基板の製造方法
　本発明は、金属板などの導電性を有する基板の表面に端子等となるめっき層を備えた半導体素子搭載用基板の製造方法に関する。
　導電性を有する基材の一面側に、所定のパターンでレジストマスクを形成し、レジストマスクから露出した基材に導電性金属をめっきして半導体素子搭載用の金属層と外部と接続するための電極層とを形成し、レジストマスクを除去することで半導体素子搭載用基板を形成し、次いでこの半導体素子搭載用基板の金属層部分に半導体素子を搭載し、半導体素子と電極層をワイヤボンディングした後樹脂封止を行い、基材を除去することで、樹脂側に金属層および電極層を露出させるように作製した半導体装置が知られている。
　このような半導体装置は、従来リードフレームと呼ばれる０．１～０．２５ｍｍの厚さの金属基材で形成されていたが、従来の金属基材の代わりに０．０１～０．０８ｍｍ程度の厚さでめっきにより形成した金属層、電極層を使用することで薄化を実現している。この場合、作製に用いた基材は除去するが、その際、めっきにより形成した金属層や電極層が封止樹脂と確実に密着し樹脂側に残ることが重要である。
　特許文献１には、形成したレジストマスクを超えて導電性金属を電着（めっき）させることで、金属層と電極層の上端部周縁に張り出し部を有する半導体素子搭載用基板を得て、樹脂封止の際に金属層および電極層の張り出し部が樹脂に食い込む形となって確実に樹脂側に残るようにすることが記載されている。
　特許文献２には、散乱紫外光を用いてレジストマスクを台形に形成することで金属層あるいは電極層を断面が頂辺側が広い台形の形状に形成することが記載されている。
特開２００２－９１９６号公報 特開２００７－１０３４５０号公報
　特許文献１に示されるレジストマスクを超えて導電性金属を電着させる方法においては、形成する金属層および電極層を、レジストマスクからオーバーハングさせてめっきを施すことによって形成する。その金属層および電極層のオーバーハング量は、レジストマスクを超えてからのめっき厚に比例する。しかし、レジストマスクのパターン形状やめっき条件によっては、めっき厚のばらつきも大きくなるため、金属層および電極層の庇長さも同様にばらつきが大きくなる。それ故、半導体搭載用基板の金属層および電極層の寸法や間隔などを設定する場合、この庇長さのばらつきを考慮しなければならず、金属層および電極層の寸法や間隔を小さくしづらい。
　また、特許文献２に示される散乱紫外光を用いてレジストマスクの開口部の断面形状を頂辺側が広い台形に形成する方法は、使用するレジスト層の厚さが２５μｍ程度までなら効果的である。よって、特許文献２に示される方法は形成される金属層あるいは電極層の厚さが約２０μｍ程度までであれば有効な方法であるといえる。
　しかし、例えばレジスト層を厚くして５０μｍ程度とした場合、紫外光がレジストに吸収され金属板方向になるほど光が減衰していくため、レジストマスクの開口部断面形状の台形の底角が９０度（すなわち長方形）に近くなり、あるいはこれよりさらに小さくなって金属板側が長辺となる台形形状となる。したがって開口部内にめっき形成される金属層あるいは電極層の形状が頂辺側が広い台形を成さなくなるため、金属層あるいは電極層と樹脂との密着性が低下することになる。
　半導体素子搭載用基板の金属層および電極層と樹脂との密着性をより向上させるためには、金属層および電極層の厚さをより厚くすることが有効である。或いは樹脂に食い込むようにするために、金属層および電極層の断面を頂辺側が広い台形形状とするかあるいは凹凸のある輪郭をもつように形成する、あるいは頂辺側が広い台形形状とすることに加えて凹凸のある輪郭をもつように形成することが有効である。
　したがって、レジスト層を厚くして、金属層や電極層の厚みを厚くすることが好ましい。また、断面が頂辺側が広い台形形状や凹凸のある輪郭をもつめっき層が形成されることとなるレジストマスクを形成し、そしてこのレジストマスクを用いて断面が頂辺側が広い台形形状や凹凸のある輪郭をもつめっき層を形成することがより好ましい。また、台形の形状や凹凸の形状によっても異なるが、基本的にはめっき層によって形成される金属層や電極層の厚みが３０～１００μｍ程度となるように半導体素子搭載用基板を製造することが必要である。
　本発明の半導体素子搭載用基板の製造方法は上述した課題を解決するためになされたものである。本発明の一実施形態によれば、金属層や電極層が厚く且つ金属層や電極層の断面形状が凹凸を有して形成されることにより、金属層や電極層と樹脂との密着性がより高められる半導体素子搭載用基板を提供できる。
　上記目的を達成するために、本発明の一実施形態による、導電性を有する基板の表面に端子等となるめっき層を備えた半導体素子搭載用基板の製造方法は、メインの感光波長が異なる第１のドライフィルムレジストと第２のドライフィルムレジストとで前記基板の表面に複数のレジスト層を形成する工程と、前記複数のレジスト層の上から第１の露光用マスクを用いて前記複数のレジスト層の中から前記第１のドライフィルムレジストでできた少なくとも１つのレジスト層を選択的に第１のパターンに感光する第１の露光工程と、前記複数のレジスト層の上から第２の露光用マスクを用いて前記複数のレジスト層の中から前記第２のドライフィルムレジストでできた少なくとも１つのレジスト層を第２のパターンに感光する第２の露光工程と、前記複数のレジスト層の未露光部分を除去して前記基板の表面を部分的に露出させて開口部を有するレジストマスクを形成する現像工程と、前記基板の表面が露出している部分にめっきを施してめっき層を形成する工程と、前記レジストマスクを除去する工程を順次経ることを特徴とする。
　また、本発明の一実施形態においては、前記第１の露光用マスクと前記第２の露光用マスクは描かれているパターンが異なっていることが好ましい。第１と第２の露光用マスクを用いて前記２種類のドライフィルムレジストからなる前記複数のレジスト層を露光し現像することによって、前記基板表面が露出しているめっき用のレジストマスクが作成されるが、この第１の露光用マスクと第２の露光用マスクに描かれているパターンが異なっていることにより、レジストマスクの前記開口部の断面に段差が形成されることが好ましい。
　また、本発明の一実施形態においては、露光の際に、バンドパスフィルタを用いて所定の波長の紫外線を選択して前記第１の露光工程または第２の露光工程を行うことが好ましい。
　また、本発明の一実施形態においては、露光の際に、選ばれたレジスト層のみを露光できる波長の紫外線を使用して前記第１の露光工程または第２の露光工程を行うことが好ましい。
　半導体基板材料となる導電性材料にメインの感光波長が異なる２種類のドライフィルムレジストを２層、３層と貼り合せ、露光マスクを介して、狙いとする層が感光する単線紫外光で露光することにより、貼り合せた多層ドライフィルムレジスト中の狙いの層のみにパターニング露光を行いこれを各層に施してドライフィルムレジストを現像することにより、断面が頂辺側の広い台形形状や断面がＴ形形状あるいは断面の輪郭が凹凸形状の開口部を作製することができる。その後、めっきを電着積層することにより、ドライフィルムレジストの開口部を鋳型としてめっき金属を前記開口部と同形状に形成することができるので、金属層や電極層の断面形状が凹凸を有して形成されることにより、金属層や電極層と樹脂との密着性を高められる半導体素子搭載用基板を提供できる。
（ａ）は、本発明の一実施形態の製造方法により、導電性を有する基板にメインの感光波長が異なる２種類のドライフィルムレジストを用いて２層から成るレジストマスクを形成して処理を進め、所望のめっきを施した時の断面図であり、（ｂ）および（ｃ）は、感光波長の異なる２種類のドライフィルムレジストを用いて３層から成るレジストマスクを形成して、所望のめっきを施した時の断面図である。 （ａ）から（ｅ）は、実施例１に示すレジスト層が２層の場合の製造方法の製造フローに沿ったそれぞれの工程における処理を断面図で示したものである。 （ａ）から（ｅ）は、実施例２に示すレジスト層が３層の場合の製造方法の製造フローに沿ったそれぞれの工程における処理を断面図で示したものである。 （ａ）から（ｅ）は、実施例３に示すレジスト層が３層の場合の製造方法の製造フローに沿ったそれぞれの工程における処理を断面図で示したものである。
最初に、導電性を有する基板の表面に感光波長の異なるドライフィルムレジストを用いて２層あるいは３層のレジスト層を形成する。４層以上に形成することも可能であるが、コストアップになることから２層あるいは３層が好ましい。
　次に、第１の露光用マスクを用いて目的のレジスト層が感光する紫外光によって第１の露光を行い、次に第２の露光用マスクを用いて、他のレジスト層が感光する紫外光によって第２の露光を行い、現像することによって複数レジスト層に開口部を設けてレジストマスクを形成する。このとき、開口部断面の輪郭には複数のレジスト層によって凹凸が形成されるように露光用マスクは形成されている。この開口部が形成されたレジストマスクは、めっき用マスクとして使用する。
　そして形成された開口部には、基板表面が露出しており、必要な電気めっき処理を行なって断面の輪郭が凹凸を有するめっき層を形成した後、レジストマスクを剥離することで半導体素子搭載用基板を得ることができる。
　より具体的には例えば図１に示すように、半導体基板材料となる導電性材料１にメインの感光波長が異なるドライフィルムレジスト（例：ＤＩ用ＤＦＲ（ｈ線）、汎用ＤＦＲ（メイン波長ｉ線）など）を２層、３層と貼り合せ、露光マスクを介して、狙いとするレジスト層が感光する単線紫外光（例：ｈ線のみ、ｉ線のみ）で露光することにより、貼り合せた多層レジスト層中の狙いの層のみにパターニング露光を行う。これを各層に施し、レジスト層を現像することにより、２層または３層から成るレジストマスク１０，１１，１２を形成し断面Ｔ形形状（図１の（ａ））あるいは断面凹凸形状（図１の（ｂ），（ｃ））の開口部を作製する。その後、めっきを電着積層することにより、レジストマスク１０，１１，１２の開口部を鋳型としてめっき金属を前記開口部と同形状に形成してめっき層２を形成する。
（実施例１）
　次に、本発明者の行った一実験を本発明の半導体素子搭載用基板の製造方法の一実施例として図２に基づいて説明する。図２（ａ）に示すように、導電性を有する基板１として厚さ０．１５ｍｍのＳＵＳ４３０の両面に厚さ２５μｍのドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＤＨ－２５２）をラミネートしレジスト層１０を形成した（裏面側は図示せず）。この時のラミネート条件は、ロール温度１０５℃、ロール圧力０．５ＭＰａ、送り速度２．５ｍ／ｍｉｎで行なった。尚、ラミネートしたドライフィルムレジストはネガ型レジストであって、ｈ線照射（感光波長：４０５ｎｍ）による露光が可能なドライフィルムレジストである。
　次に、片面側（表面側）の前記レジスト層１０に重ねて、前記レジスト層１０と感光波長の異なる厚さ５０μｍのドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＱ－５０３８）を前記と同じ条件でラミネートすることで、上層のレジスト層１１を形成した。このドライフィルムレジストもネガ型レジストであるが、ｉ線照射（感光波長：３６５ｎｍ）による露光が可能なドライフィルムレジストである。
　これで、図２（ａ）に示すように基板１の表面側には、感光波長の異なる２種類のドライフィルムレジストによりレジスト層１０，１１が形成され、裏面側（図示せず）には、表面側の下層と同じレジスト層が形成される。
　次に、図２（ｂ）に示すように、表面側のレジスト層１０，１１の上に所定のパターンが形成された露光用のマスク２０を被せ、そのマスク２０と露光用の光源４との間に４０５ｎｍのバンドパスフィルタ３をセットした。
　そして、光源４としてメイン波長がｉ線でｈ線とｇ線を含む混線の水銀ランプ（オーク製：ショートアークランプ）を使用して露光を行うことで、表面側の下層のレジスト層１０を波長４０５ｎｍの紫外光によりマスク２０に描かれたパターンで感光して硬化させ、裏面側は同じ光源により直接レジスト層１０を全面感光させて硬化させた（裏面側は図示せず）。この際の露光量は、表面側が波長４０５ｎｍの検出器で１８ｍＪ／ｃｍ２、裏面側が波長３６５ｎｍの検出器で８０ｍＪ/ｃｍ２であった。
　この時、表面側は、４０５ｎｍのバンドパスフィルタ３によってｈ線照射による露光を行うこととなり、上層のレジスト層１１は、未露光の状態である。裏面側は、混線による露光により全面が硬化したレジストマスクとなる。
　次に、図２（ｃ）に示すように、表面側のレジスト層１０，１１の上に露光用の前記マスク２０と異なる所定のパターンが形成されたマスク２１を被せ、前記の光源４（混線の水銀ランプ）により露光を行なうことで、レジスト層１１を露光用のマスク２１のパターンで感光して硬化させた。このとき、マスク２０とマスク２１は、硬化させる平面面積が、後から露光を行なうマスク２１の方が小さい露光面積とすることで、先に露光したレジスト層１０の未露光部分３０を硬化させることは無い。この際の露光量は、波長３６５ｎｍの検出器にて７０ｍＪ/ｃｍ２であった。
　次に、図２（ｄ）に示すように、現像を行なうことで、表面側の上層のレジスト層１１は所定のパターンに形成され未露光部分３１に開口部４１が形成されたレジストマスクの一部１１となり、また下層のレジスト層１０も未露光部分３０に同様に開口部４０が形成されてレジストマスクの一部１０となり、そして基板１が露出することになる。この現像処理は、１％炭酸ナトリウム液を液温３０℃、スプレー圧０．０８ＭＰａで約８０秒間の加工で実施した。開口部４０と開口部４１により断面略Ｔ字状の開口部が形成されることとなる。
　そして、図２（ｅ）に示すように、基板１が露出した開口部４０，４１に対し、表面酸化皮膜除去および一般的なめっき前処理による表面の活性化処理を行なった後、ニッケルめっきを行なって４５μｍの厚さのめっき層（金属層、電極層）２を形成した。
　その後、アルカリ溶液により基板１の両面に形成されているレジストマスク１０、１１を全て剥離することで断面形状が略Ｔ字状のめっき層（金属層、電極層）２が形成された半導体素子搭載用基板を得た。
　また、光源に水銀ランプを使用せず、特定の波長の紫外線ＬＥＤランプを使用することで、バンドパスフィルタを用いることなく、所望のレジスト層を露光することも可能である。
　また、裏面側に形成するレジスト層は、全面を硬化させるため、どのタイプのドライフィルムレジストを使用しても問題はない。更に、形成するめっき層２は、複数のめっきを積層してもよく、必要に応じて金、パラジウム、ニッケル、銅、コバルト、など及びそれら合金によるめっきを選択し、順次積層して形成することもできる。
（実施例２）
　次に、本発明者が行った、３層のドライフィルムレジストを使用した場合の実験を実施例２として図３に基づいて説明する。図３（ａ）に示すように、基板１として厚さ０．１５ｍｍのＣｕ板を用いて、基板１の両面に厚さ２５μｍのドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＤＨ－２５２）をラミネートしレジスト層１０を形成した（裏面側は図示せず）。この時のラミネート条件は、ロール温度１０５℃、ロール圧力０．５ＭＰａ、送り速度２．５ｍ／ｍｉｎで行なった。尚、ラミネートしたドライフィルムレジストはネガ型レジストであって、ｈ線照射（感光波長：４０５ｎｍ）による露光が可能なレジストである。
　次に、片面側（表面側）の前記レジスト層１０に重ねて、前記レジスト層１０と感光波長の異なる厚さ２５μｍのドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＱ－２５５８）を前記と同じ条件でラミネートすることで、２層目のレジスト層１１を形成した。このドライフィルムレジストもネガ型レジストであるが、ｉ線照射（感光波長：３６５ｎｍ）による露光が可能なレジストである。
　次に、片面側（表面側）の前記レジスト層１０、１１に重ねて、前記レジスト層１０と同じドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＤＨ－２５２）を前記と同じ条件でラミネートし、最上層のレジスト層１２を形成した。
　これで、図３（ａ）に示すように基板１の表面側には、感光波長の異なる２種類のドライフィルムにより３層のレジスト層１０，１１，１２が順番に形成され、裏面側（図示せず）には、表面側の最下層と同じレジスト層が形成される。
　次に、図３（ｂ）に示すように、表面側のレジスト層１０，１１、１２の上に所定のパターンが形成された露光用のマスク２０を被せ、そのマスク２０と露光用の光源４との間に４０５ｎｍのバンドパスフィルタ３をセットした。
　そして、光源４としてメイン波長がｉ線でｈ線とｇ線を含む混線の水銀ランプ（オーク製：ショートアークランプ）を使用して露光を行うことで、表面側の最上層のレジスト層１２と最下層のレジスト層１０を波長４０５ｎｍの紫外光によりマスク２０に描かれたパターンで感光して硬化させ、裏面側は同じ光源により直接レジスト層１０を全面感光させて硬化させた（裏面側は図示せず）。この際の露光量は、表面側が波長４０５ｎｍの検出器で３０ｍＪ／ｃｍ２、裏面側が波長３６５ｎｍの検出器で８０ｍＪ/ｃｍ２であった。
　この時、表面側は、４０５ｎｍのバンドパスフィルタ３によってｈ線照射による露光を行うこととなり、最上層と最下層に挟まれた中間のレジスト層１１は、未露光の状態である。裏面側は、混線による露光により全面が硬化したレジスト層となる。
　次に、図３（ｃ）に示すように、表面側のレジスト層１０，１１、１２の上に露光用の前記マスク２０と異なる所定のパターンが形成されたマスク２１を被せ、前記の光源４（混線の水銀ランプ）により露光を行なうことで、レジスト層１１を露光用のマスク２１のパターンで感光して硬化させた。このとき、マスク２０とマスク２１は、硬化させる平面面積が、後から露光を行なうマスク２１の方が小さい露光面積とすることで、先に露光したレジスト層１０の未露光部分３０とレジスト層１２の未露光部分３２を硬化させることはない。この際の露光量は、波長３６５ｎｍの検出器にて７０ｍＪ/ｃｍ２であった。
　次に、図３（ｄ）に示すように、現像を行なうことで、表面側の最上層のレジスト層１２と最下層のレジスト層１０は所定のパターンに形成され、未露光部分３２に開口部４２が形成されたレジストマスクの一部１２となり、また未露光部分３０に開口部４０が形成されたレジストマスクの一部１０となる。また最上層と最下層に挟まれた中間のレジスト層１１も未露光部分３１に同様に開口部４１が形成されてレジストマスクの一部１１となり、そして基板１が露出することになる。この現像処理は、１％炭酸ナトリウム液を液温３０℃、スプレー圧０．０８ＭＰａで約１２０秒間の加工で実施した。開口部４０と開口部４１および開口部４２により両側に凹形状を持ったレジストマスクの断面形状が形成される。
　そして、図３（ｅ）に示すように、基板１が露出した開口部４０，４１、４２に対し、表面酸化皮膜除去および一般的なめっき前処理による表面の活性化処理を行なった後、ニッケルめっきを行なって７０μｍの厚さのめっき層（金属層、電極層）２を形成した。
　その後、アルカリ溶液により基板１の両面に形成されているレジストマスク１０、１１、１２を全て剥離することで断面形状が、両側に凸形状を持っためっき層（金属層、電極層）２が形成された半導体素子搭載用基板を得た。
　なお、光源に水銀ランプを使用せず、特定の波長の紫外線ＬＥＤランプを使用することで、バンドパスフィルタを用いることなく、必要なレジスト層を露光することも可能である。
　また、裏面側に形成するレジスト層は、全面を硬化させるため、どのタイプのドライフィルムレジストを使用しても問題はない。更に、形成するめっき層２は、複数のめっきを積層しても良く、必要に応じて金、パラジウム、ニッケル、銅、コバルト、など及びそれら合金によるめっきを選択し、順次積層して形成することもできる。
（実施例３）
　本発明者が行った同じく３層のドライフィルムレジストを使用した場合の別の実験を実施例３として図４に基づいて説明する。図４（ａ）に示すように、基板１として厚さ０．１５ｍｍのＣｕ板を用いて、基板１の両面に厚さ２５μｍのドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＱ－２５５８）をラミネートしレジスト層１０を形成した（裏面側は図示せず）。この時のラミネート条件は、ロール温度１０５℃、ロール圧力０．５ＭＰａ、送り速度２．５ｍ／ｍｉｎで行なった。尚、ラミネートしたドライフィルムレジストはネガ型レジストであって、ｉ線照射（感光波長：３６５ｎｍ）による露光が可能なレジストである。
　次に、片面側（表面側）の前記レジスト層１０に重ねて、前記レジスト層１０と感光波長の異なる厚さ２５μｍのドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＤＨ－２５２）を前記と同じ条件でラミネートすることで、上層のレジスト層１１を形成した。このドライフィルムレジストもネガ型レジストであるが、ｈ線照射（感光波長：４０５ｎｍ）による露光が可能なレジストである。
　次に、片面側（表面側）の前記レジスト層１０、１１に重ねて、前記レジスト層１０と同じドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＱ－２５５８）を前記と同じ条件でラミネートし、最上層のレジスト層１２を形成した。
　これで、図４（ａ）に示すように基板１の表面側には、感光波長の異なる２種類のドライフィルムにより３層のレジスト層１０，１１，１２が順番に形成され、裏面側（図示せず）には、表面側の最下層と同じレジスト層が形成される。
　次に、図４（ｂ）に示すように、表面側のレジスト層１０，１１、１２の上に所定のパターンが形成された露光用のマスク２０を被せ、そのマスク２０と露光用の光源４との間に４０５ｎｍのバンドパスフィルタ３をセットした。
　そして、光源４としてメイン波長がｉ線でｈ線とｇ線を含む混線の水銀ランプ（オーク製：ショートアークランプ）を使用して露光を行うことで、表面側の中間のレジスト層１１を波長４０５ｎｍの紫外光によりマスク２０に描かれたパターンで感光して硬化させ、裏面側は同じ光源により直接レジスト層を全面感光させて硬化させた（裏面側は図示せず）。この際の露光量は、表面側が波長４０５ｎｍの検出器で１６ｍＪ／ｃｍ２、裏面側が波長３６５ｎｍの検出器で８０ｍＪ/ｃｍ２であった。
　この時、表面側は、４０５ｎｍのバンドパスフィルタ３によってｈ線照射による露光を行うこととなり、最上層のレジスト層１２と最下層のレジスト層１０は、未露光の状態である。裏面側は、混線による露光により全面が硬化したレジスト層となる。
　次に、図４（ｃ）に示すように、表面側のレジスト層１０，１１、１２の上に露光用の前記マスク２０と異なる所定のパターンが形成されたマスク２１を被せ、前記の光源４（混線の水銀ランプ）により露光を行なうことで、最上層のレジスト層１２と最下層のレジスト層１０を露光用のマスク２１のパターンで感光して硬化させた。このとき、マスク２０とマスク２１は、硬化させる平面面積が、後から露光を行なうマスク２１の方が小さい露光面積とすることで、先に露光したレジスト層１１の未露光部分３１を硬化させることはない。この際の露光量は、波長３６５ｎｍの検出器にて１００ｍＪ/ｃｍ２であった。
　次に、図４（ｄ）に示すように、現像を行なうことで、表面側の最上層のレジスト層１２と最下層のレジスト層１０は所定のパターンに形成され、未露光部分３２に開口部４２が形成されたレジストマスクの一部１２となり、また未露光部分３０に開口部４０が形成されたレジストマスクの一部１０となり、また最上層と最下層に挟まれた中間のレジスト層１１も未露光部分３１に同様に開口部４１が形成されてレジストマスクの一部１１となり、そして基板１が露出することになる。この現像処理は、１％炭酸ナトリウム液を液温３０℃、スプレー圧０．０８ＭＰａで約１２０秒間の加工で実施した。開口部４０と開口部４１および開口部４２により両側に凹形状を持ったレジストマスクの断面形状が形成される。
　そして、図４（ｅ）に示すように、基板１が露出した開口部４０，４１、４２に対し、表面酸化皮膜除去および一般的なめっき前処理による表面の活性化処理を行なった後、ニッケルめっきを行なって７０μｍの厚さのめっき層（金属層、電極層）２を形成した。
　その後、アルカリ溶液により基板１の両面に形成されているレジストマスク１０、１１、１２を全て剥離することで断面形状が、両側に凹形状を持っためっき層（金属層、電極層）２が形成された半導体素子搭載用基板を得た。
　なお、光源に水銀ランプを使用せず、特定の波長の紫外線ＬＥＤランプを使用することで、バンドパスフィルタを用いることなく、必要なレジスト層を露光することも可能である。
　また、裏面側に形成するレジスト層は、全面を硬化させるため、どのタイプのドライフィルムレジストを使用しても問題はない。更に、形成するめっき層２は、複数のめっきを積層しても良く、必要に応じて金、パラジウム、ニッケル、銅、コバルト、など及びそれら合金によるめっきを選択し、順次積層して形成することもできる。
記号の説明
１・・・基板
２・・・めっき層（金属層、電極層）
３・・・バンドパスフィルタ
４・・・光源
１０，１１，１２・・・レジスト層（レジストマスク）
２０，２１・・・露光用マスク
３０，３１，３２・・・未露光部分
４０，４１，４２・・・開口部

Claims (8)

  1. 　導電性を有する基板の表面に端子等となるめっき層を備えた半導体素子搭載用基板の製造方法であって、メインの感光波長が異なる第１のドライフィルムレジストと第２のドライフィルムレジストとで前記基板の表面に複数のレジスト層を形成する工程と、前記複数のレジスト層の上から第１の露光用マスクを用いて前記複数のレジスト層の中から前記第１のドライフィルムレジストでできた少なくとも１つのレジスト層を選択的に第１のパターンに感光する第１の露光工程と、前記複数のレジスト層の上から第２の露光用マスクを用いて前記複数のレジスト層の中から前記第２のドライフィルムレジストでできた少なくとも１つのレジスト層を第２のパターンに感光する第２の露光工程と、前記複数のレジスト層の未露光部分を除去して前記基板の表面を部分的に露出させて開口部を有するレジストマスクを形成する現像工程と、前記基板の表面が露出している部分にめっきを施してめっき層を形成する工程と、前記レジストマスクを除去する工程を順次経ることを特徴とする半導体素子搭載用基板の製造方法。
  2. 　前記第１の露光用マスクと前記第２の露光用マスクは描かれているパターンが異なり、この描かれているパターンが異なる第１と第２の露光用マスクを用いて前記第１のドライフィルムレジストと前記第２のドライフィルムレジストからなる前記複数のレジスト層を露光し現像することによって、前記基板表面が露出しているめっき用のレジストマスクの前記開口部の断面に段差が形成されることを特徴とする請求項１に記載の半導体素子搭載用基板の製造方法。
  3. 　バンドパスフィルタを用いて所定の波長の紫外線を選択して前記第１の露光工程または前記第２の露光工程を行うことを特徴とする請求項１または請求項２に記載半導体素子搭載用基板の製造方法。
  4. 　選ばれたレジスト層のみを露光できる波長の紫外線を使用して前記第１の露光工程または前記第２の露光工程を行うことを特徴とする請求項１または請求項２に記載半導体素子搭載用基板の製造方法。
  5. 　前記第２の露光用マスクは前記第１の露光用マスクより露光させる面積が小さいことを特徴とする請求項２に記載の半導体素子搭載用基板の製造方法。
  6. 　前記基板の表面に複数のレジスト層を形成する工程は、前記第１のドライフィルムレジストで下側のレジスト層を形成し前記２のドライフィルムレジストで上側のレジスト層を形成して２層構造を形成する工程を含み、前記第１の露光工程では前記下側のレジスト層が露光され、前記第２の露光工程では前記上側のレジスト層が露光されることにより、前記現像工程で形成した、基板表面が露出しているめっき用のレジストマスクの前記開口部の断面がT字状であることを特徴とする、請求項５に記載の半導体素子搭載用基板の製造方法。
  7. 　前記基板の表面に複数のレジスト層を形成する工程は、前記第１のドライフィルムレジストで下側のレジスト層を形成し前記２のドライフィルムレジストで中間のレジスト層を形成し前記第１のドライフィルムレジストで上側のレジスト層を形成することで３層構造を形成する工程を含み、前記第１の露光工程では前記下側のレジスト層と前記上側のレジスト層が露光され、前記第２の露光工程では前記中間のレジスト層が露光されることにより、前記現像工程で形成した、基板表面が露出しているめっき用のレジストマスクの前記開口部の断面が両側に凸形状をもつことを特徴とする、請求項５に記載の半導体素子搭載用基板の製造方法。
  8. 　前記基板の表面に複数のレジスト層を形成する工程は、前記第２のドライフィルムレジストで下側のレジスト層を形成し前記１のドライフィルムレジストで中間のレジスト層を形成し前記第２のドライフィルムレジストで上側のレジスト層を形成することで３層構造を形成する工程を含み、前記第１の露光工程では前記中間のレジスト層が露光され、前記第２の露光工程では前記下側のレジスト層と前記上側のレジスト層とが露光されることにより、前記現像工程で形成した、基板表面が露出しているめっき用のレジストマスクの前記開口部の断面が両側に凹形状をもつことを特徴とする、請求項５に記載の半導体素子搭載用基板の製造方法。
PCT/JP2014/056304 2013-03-19 2014-03-11 半導体素子搭載用基板の製造方法 WO2014148308A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/777,834 US10204801B2 (en) 2013-03-19 2014-03-11 Method for producing substrate for semiconductor element mounting
KR1020157019303A KR102162913B1 (ko) 2013-03-19 2014-03-11 반도체 소자 탑재용 기판의 제조방법
CN201480013843.3A CN105190870B (zh) 2013-03-19 2014-03-11 半导体元件搭载用基板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-056466 2013-03-19
JP2013056466A JP5979495B2 (ja) 2013-03-19 2013-03-19 半導体素子搭載用基板の製造方法

Publications (1)

Publication Number Publication Date
WO2014148308A1 true WO2014148308A1 (ja) 2014-09-25

Family

ID=51579995

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/056304 WO2014148308A1 (ja) 2013-03-19 2014-03-11 半導体素子搭載用基板の製造方法

Country Status (6)

Country Link
US (1) US10204801B2 (ja)
JP (1) JP5979495B2 (ja)
KR (1) KR102162913B1 (ja)
CN (1) CN105190870B (ja)
TW (1) TWI588947B (ja)
WO (1) WO2014148308A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204801B2 (en) 2013-03-19 2019-02-12 Ohkuchi Materials Co., Ltd. Method for producing substrate for semiconductor element mounting

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6681165B2 (ja) * 2014-12-27 2020-04-15 マクセルホールディングス株式会社 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
CN105404418B (zh) * 2015-11-03 2018-09-04 京东方科技集团股份有限公司 触控屏及其制备方法、显示面板和显示装置
JP6327427B1 (ja) * 2017-06-22 2018-05-23 大口マテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法
JP6867080B2 (ja) * 2017-06-30 2021-04-28 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
CN117998973A (zh) 2017-09-18 2024-05-07 谷歌有限责任公司 制造约瑟夫森结的方法
US11764062B2 (en) * 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
JP7059139B2 (ja) * 2018-07-13 2022-04-25 大口マテリアル株式会社 半導体素子搭載用基板の製造方法
CN113140448B (zh) * 2020-01-16 2022-10-28 芯恩（青岛）集成电路有限公司 一种半导体结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065631A (ja) * 1992-06-23 1994-01-14 Nec Corp 金属電極の形成方法
JP2000022131A (ja) * 1998-06-30 2000-01-21 Fujitsu Quantum Devices Kk 半導体装置およびその製造方法
JP2002009196A (ja) * 2000-06-20 2002-01-11 Kyushu Hitachi Maxell Ltd 半導体装置の製造方法
US20070298603A1 (en) * 2006-06-27 2007-12-27 Kenneth Rebibis Die configurations and methods of manufacture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1110065C (zh) * 2000-04-05 2003-05-28 信息产业部电子第十三研究所 半导体器件栅帽与栅足自对准的t形栅加工方法
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP4508064B2 (ja) 2005-09-30 2010-07-21 住友金属鉱山株式会社 半導体装置用配線基板の製造方法
US7579137B2 (en) * 2005-12-24 2009-08-25 International Business Machines Corporation Method for fabricating dual damascene structures
US8536031B2 (en) * 2010-02-19 2013-09-17 International Business Machines Corporation Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme
JP5626785B2 (ja) * 2010-09-27 2014-11-19 Ｓｈマテリアル株式会社 半導体素子搭載用リードフレームおよびその製造方法
US8455312B2 (en) * 2011-09-12 2013-06-04 Cindy X. Qiu Fabrication methods for T-gate and inverted L-gate structure for high frequency devices and circuits
JP5979495B2 (ja) 2013-03-19 2016-08-24 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065631A (ja) * 1992-06-23 1994-01-14 Nec Corp 金属電極の形成方法
JP2000022131A (ja) * 1998-06-30 2000-01-21 Fujitsu Quantum Devices Kk 半導体装置およびその製造方法
JP2002009196A (ja) * 2000-06-20 2002-01-11 Kyushu Hitachi Maxell Ltd 半導体装置の製造方法
US20070298603A1 (en) * 2006-06-27 2007-12-27 Kenneth Rebibis Die configurations and methods of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204801B2 (en) 2013-03-19 2019-02-12 Ohkuchi Materials Co., Ltd. Method for producing substrate for semiconductor element mounting

Also Published As

Publication number Publication date
JP5979495B2 (ja) 2016-08-24
US10204801B2 (en) 2019-02-12
CN105190870B (zh) 2018-02-27
TWI588947B (zh) 2017-06-21
US20160300732A1 (en) 2016-10-13
CN105190870A (zh) 2015-12-23
KR20150135203A (ko) 2015-12-02
JP2014183172A (ja) 2014-09-29
TW201508869A (zh) 2015-03-01
KR102162913B1 (ko) 2020-10-07

Similar Documents

Publication Publication Date Title
WO2014148308A1 (ja) 半導体素子搭載用基板の製造方法
JP5370330B2 (ja) 半導体素子搭載用基板の製造方法
JP2007103450A (ja) 配線基板およびその製造方法
KR101691762B1 (ko) 반도체 소자 탑재용 기판 및 그 제조 방법
JP6366034B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP6099369B2 (ja) 半導体素子搭載用基板及びその製造方法
TWI573209B (zh) Conductive ball fixing mask and manufacturing method thereof
JP6406711B2 (ja) リードフレームの製造方法
JP6432943B2 (ja) リードフレームの製造方法
JP6156745B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP2018018864A (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6739462B2 (ja) 印刷用マスク
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2017092186A (ja) リードフレームの製造方法
JP5787319B2 (ja) リードフレーム製造用マスク、および、これを用いたリードフレームの製造方法
KR102059823B1 (ko) 기판 제조 방법 및 빌드-업 기판 적층체
JP2017216366A (ja) 多列型半導体装置用配線部材及びその製造方法
JP2001059189A (ja) 表面にメッキパターンを備えた金属部品の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480013843.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14768682

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20157019303

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14777834

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14768682

Country of ref document: EP

Kind code of ref document: A1