JP6432943B2 - リードフレームの製造方法 - Google Patents
リードフレームの製造方法 Download PDFInfo
- Publication number
- JP6432943B2 JP6432943B2 JP2015210026A JP2015210026A JP6432943B2 JP 6432943 B2 JP6432943 B2 JP 6432943B2 JP 2015210026 A JP2015210026 A JP 2015210026A JP 2015210026 A JP2015210026 A JP 2015210026A JP 6432943 B2 JP6432943 B2 JP 6432943B2
- Authority
- JP
- Japan
- Prior art keywords
- resist mask
- metal plate
- plating layer
- lead frame
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 74
- 238000007747 plating Methods 0.000 claims description 205
- 239000002184 metal Substances 0.000 claims description 165
- 229910052751 metal Inorganic materials 0.000 claims description 165
- 238000000034 method Methods 0.000 claims description 99
- 238000012545 processing Methods 0.000 claims description 80
- 238000005530 etching Methods 0.000 claims description 68
- 239000010949 copper Substances 0.000 claims description 50
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 45
- 229910052802 copper Inorganic materials 0.000 claims description 45
- 239000010410 layer Substances 0.000 description 147
- 238000004299 exfoliation Methods 0.000 description 58
- 239000000463 material Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000005755 formation reaction Methods 0.000 description 13
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 11
- 239000011521 glass Substances 0.000 description 8
- 238000004090 dissolution Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 238000007654 immersion Methods 0.000 description 5
- 230000008961 swelling Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000007788 roughening Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000012805 post-processing Methods 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000003754 machining Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
そして、特許文献1に記載の技術では、エッチング加工用のレジストマスクを粗化処理用のレジストマスクに兼用することで、レジストマスクの形成回数を減らして、工程の簡素化を図っている。
そして、特許文献2に記載の技術では、金属板の表側の面と裏側の面にそれぞれ形成するめっき加工用のレジストマスクの材料を異ならせ、他方の側の面に形成したレジストマスクをエッチング加工用に兼用するとともに、表裏両面に形成しためっき層をエッチング用マスクとして用いることで、レジストマスクの形成回数を減らしている。
このため、特許文献1に記載の技術では、エッチング用レジストマスクを剥離後の全面にめっき層を形成する仕様のリードフレームを製造する場合には、レジストマスクの形成回数を減らすことが可能であるが、エッチング用レジストマスクを剥離後の金属板の表側の面と裏側の面とで、形成するめっき層の構成やめっき層の有無等、めっき加工の仕様を異ならせたリードフレームを製造する場合には、更に、金属板の一方の側の面にめっき用レジストマスクを形成し、金属板の他方の側の面に異なるめっきを施した後に、形成しためっき用レジストを除去する必要が生じ、レジストマスクの形成回数を減らして、工程を簡素化することができない。
例えば、特許文献1に記載の技術では、エッチング用レジストマスクを剥離後に、金属板の裏側の面のみにめっき層を形成する場合、裏側の面めっき用レジストマスクを金属板の表側の面及び側面に形成し、金属板の裏側の面にめっき層を形成後、金属板の表側の面及び側面に形成した裏側の面めっき用レジストマスクを除去する必要が生じる。
また、例えば、特許文献1に記載の技術では、エッチング用レジストマスクを剥離後に、金属板の表側の面及び側面と裏側の面とで、異なるめっき層を形成する場合、裏側の面めっき用レジストマスクを金属板の表側の面及び側面に形成し、金属板の裏側の面に第1のめっき層を形成後、金属板の表側の面及び側面に形成した裏側の面めっき用レジストマスクを除去し、更に表側の面及び側面めっき用レジストマスクを金属板の裏側の面に形成し、金属板の表側の面及び側面に第2のめっき層を形成後に、表側の面及び側面めっき用レジストマスクを除去する必要があり、レジストマスクの形成と除去を何度も繰り返すことになる。
本発明のリードフレームの製造方法は、金属板の表側の面と裏側の面にそれぞれ剥離時間の異なるレジストマスクを形成する工程と、剥離時間の異なるそれぞれのレジストマスクを形成した後に、金属板の表側の面と裏側の面のそれぞれにおける、レジストマスクで覆われていない領域に対し、第1の加工を行う工程と、第1の加工を行った後に、金属板の一方の側の面に形成した剥離時間の短いレジストマスクを除去する工程と、剥離時間の短いレジストマスクを除去した後に、剥離時間の短いレジストマスクの除去により露出した金属板の面と、第1の加工が施されることにより金属板の表側の面と裏側の面のいずれとも異なる向き又は高さで露出した金属板の面とに対し、第2の加工を行う工程と、第2の加工を行った後に、剥離時間の長いレジストマスクを除去する工程と、を含む。
なお、本願における金属板に対して行う加工とは、例えば、金属板からリードフレームを製造するために必要なエッチング加工(貫通エッチング、ハーフエッチング)やめっき加工等を意味する。
また、第1の加工をエッチング加工とし、第2の加工をめっき加工とすることで、金属板の表側の面や裏側の面に形成するめっき層をエッチングレジストとして用いずに済み、めっき層がエッチング液の影響を受けず、表面に凹凸が形成されることなく平滑に保つことができる。このため、本発明のリードフレームの製造方法を用いて、LED搭載側のめっき層の表層に光沢Agめっき層を形成するLED用リードフレームを製造する場合、第2の加工を表層に光沢Agめっき層を形成するめっき加工とすることで、光沢Agめっき層の反射率の低下を防止できる。
本発明のリードフレームの製造方法のように、金属板の表側の面と裏側の面にそれぞれ溶解処理時間の異なるレジストマスクを形成し、エッチング処理を行った後に、溶解処理時間の短いレジストマスクを除去し、溶解処理時間の長いレジストマスクを残してめっき層を形成する工程を有するようにすれば、金属板に形成した溶解処理時間の長いレジストマスクをエッチング加工用とめっき加工用に兼用することができ、その分、レジストマスクの形成回数を減らし、工程を簡素化して、コストを低減することができ、しかも、金属板の表側の面と裏側の面とでめっき加工の仕様を異ならせることができる。
このようにすれば、例えば、第3の加工を、第2の加工とは異なるめっき層を形成するめっき加工とすることで、金属板における他方の側の面と、それ以外の面とで、めっき層の表面を構成する金属が同じ、且つ、めっき層の層構造の異なるリードフレームが得られる。
このようにすれば、金属板の裏側の面にめっき層を形成せず、それ以外の面にめっき層を形成する仕様のリードフレームの製造において、レジストマスクの形成回数を減らし、工程を簡素化して、コストを低減することができる。
このようにすれば、金属板の裏側の面と、それ以外の面のめっき層の構成が異なる仕様のリードフレームを製造において、レジストマスクの形成回数を減らし、工程を簡素化して、コストを低減することができる。
図1は本発明の一実施形態にかかるリードフレームの製造方法における製造工程の説明図で、(a)〜(e)はその一例を示す図、(a)〜(f)は他の例を示す図である。図2は図1に示す一例の製造工程により製造されるリードフレームの概略構成を示す断面図である。図3は図1に示す他の例の製造工程により製造されるリードフレームの概略構成を示す断面図である。
なお、図2ではリードフレームだけでなく、リードフレームを用いて製造された半導体装置を示している。図中、20はリードフレームの半導体素子搭載部に搭載された半導体素子、21は半導体素子とリードフレームのリード部とを繋ぐワイヤ、22はリードフレーム、半導体素子、ワイヤを封止する樹脂である。
金属板10は、例えば、Cu材で構成される。
第1のめっき層3は、例えば、順に形成された、Niめっき層とPdめっき層とAuめっき層で構成される。
また、第2のめっき層4は、例えば、Agめっき層で構成される。
金属板10の表側の面と側面に形成されるめっき層3は、例えば、順に形成された、Niめっき層とPdめっき層とAuめっき層とAgめっき層で構成される。あるいは、めっき層3は、例えば、Agめっき層のみ、あるいは下地めっき層とAgめっき層で構成してもよい。LEDパッケージ以外の一般の半導体装置用のリードフレームを製造する場合は、めっき層3は、例えば、順に形成された、Niめっき層とPdめっき層とAuめっき層で構成してもよい。
次に、金属板10の一方の側の面に形成した剥離時間が短いレジストマスク1を除去し、他方の側の面に形成した剥離時間の長いレジストマスク2は残す(図1(c)参照)。
次に、第2の加工として、めっき加工を行い、金属板10における、剥離時間の短いレジストマスク1の除去により露出した金属板10の面(例えば、金属板10の表側の面)と、第1の加工(エッチング処理)が施されることによって金属板10の表側の面と裏側の面のいずれとも異なる向き又は高さで露出した金属板10の面(例えば、金属板10の側面、さらにエッチング加工がハーフエッチング加工を含む場合は凹部)に所望のめっき層3を形成する(図1(d)参照)。
次に、金属板10の他方の側の面に形成した剥離時間が長いレジストマスク2を除去する(図1(e)参照)。
これにより、所定のリードフレーム形状に形成された金属板10における、表側の面と側面(さらには凹部)にめっき層3が形成され、裏側の面は金属板の材質が露出した、図3に示した他の例のリードフレームが得られる。
これにより、所定のリードフレーム形状に形成された金属板10における、表側の面と側面(さらには凹部)には、第2の加工により形成しためっき層3(第1のめっき層)の上に、第3の加工によりめっき層4(第2のめっき層)が重ねて形成され、裏側の面には、第3の加工によるめっき層4(第2のめっき層)のみが形成された、図2に示す一例のリードフレームが得られる。
次に、本発明のリードフレームの製造方法の実施例について説明する。なお、以下の各実施例の製造の各工程において実施される、薬液洗浄や水洗浄等を含む前処理・後処理等は、周知の処理であるので便宜上説明を省略する。
まず、リードフレームの基材となる金属板10として厚さ0.2mmの銅材を用いて、半導体素子20が搭載される金属板10の表側の面に、剥離時間としての浸漬時間が1分弱であるレジスト層を形成し、所定のリードフレーム形状を形成するためのパターンが描画されたガラスマスクを用いて露光・現像を行い、レジストマスク1を形成した。また、金属板10の裏側の面には、剥離時間としての浸漬時間が5分弱であるレジスト層を形成し、所定のリードフレーム形状を形成するためのパターンが描画されたガラスマスクを用いて露光・現像を行い、レジストマスク2を形成した(図1(a)参照)。
次に、第1の加工として、レジストマスク1,2から露出している金属板10の領域に対して、エッチング加工を行い、所定のリードフレーム形状を形成した(図1(b)参照)。
次に、剥離液に1分間浸漬して、金属板10の表側の面のレジストマスク1を膨潤させて除去した(図1(c)参照)。
次に、第2の加工として、電気めっきにより設定厚さ1μmのNiめっきと設定厚さ0.05μmのPdめっきと設定厚さ0.002μmのAuめっきと設定厚さ3.5μmのAgめっきを順に施し、リードフレーム形状に形成された金属板10の表側の面と側面に、Ni/Pd/Au/Agの順に積層された4層構成のめっき層3を形成した(図1(d)参照)。
次に、剥離液に4分間浸漬して、金属板10の裏側の面のレジストマスク2を膨潤させて除去した(図1(e)参照)。
これにより、図3に示したタイプのリードフレームとして、金属板10における、半導体素子が搭載されてワイヤボンディング等が行われる表側の面と側面には、Ni/Pd/Au/Agの順にめっき層が形成され、裏側の面には、Cu材が露出したリードフレームを得た。
レジストマスク1,2の形成(図1(a)参照)、第1の加工によるリードフレーム形状の形成(図1(b)参照)、レジストマスク1の除去(図1(c)参照)の各工程を、実施例1と略同様に行った。
次に、第2の加工として、電気めっきにより設定厚さ1μmのNiめっきと設定厚さ0.05μmのPdめっきと設定厚さ0.002μmのAuめっきを順に施し、リードフレーム形状に形成された金属板10の表側の面と側面に、第1のめっき層3として、Ni/Pd/Auの順に積層された3層構成のめっき層を形成した(図1(d)参照)。
次に、剥離液に4分間浸漬して、金属板10の裏側の面のレジストマスク2を膨潤させて除去した(図1(e)参照)。
次に、第3の加工として、電気めっきにより設定厚さ3.5μmのAgめっきを施し、リードフレーム形状に形成された金属板10の裏側の面にはCu材の上と、表側の面と側面の先に形成した第1のめっき層3における表層のAuめっき層の上に、第2のめっき層4として、Agめっき層をそれぞれ形成した(図1(f)参照)。
これにより、図2に示したタイプのリードフレームとして、金属板10における、半導体素子が搭載されてワイヤボンディン等が行われる表側の面と側面には、Ni/Pd/Au/Agの順にめっき層が形成され、裏側の面には、Agめっき層が形成されたリードフレームを得た。
次に、本発明の比較例として、金属板に対しエッチング加工を行う工程を有する従来の一般的なリードフレームの製造方法を用いて金属板の表側の面と裏側の面とで、形成するめっき層の構成やめっき層の有無等を異ならせたリードフレームを製造する場合について説明する。
図4は本発明の比較例にかかるリードフレームの製造方法における製造工程を示す説明図である。なお、製造の各工程において実施される、薬液洗浄や水洗浄等を含む前処理・後処理等は、周知の処理であるので便宜上説明を省略する。
次に、第1の加工として、金属板10の表裏両面に形成したレジストマスク31,32から露出している金属板の領域に対して、エッチング加工を行い、所定のリードフレーム形状を形成した(図4(b)参照)。
次に、剥離液に浸漬して、金属板10の表裏両面のレジストマスク31,32を膨潤させて除去した(図4(c)参照)。
次に、リードフレーム形状に形成された金属板10の裏側の面に、レジスト層を新たに形成し、露光・現像を行い、裏側の面全面を覆う第2のレジストマスク30を形成した(図4(d)参照)。
次に、第2の加工として、電気めっきにより設定厚さ1μmのNiめっきと設定厚さ0.05μmのPdめっきと設定厚さ0.002μmのAuめっきを順に施し、リードフレーム形状に形成された金属板10の表側の面と側面に、第1のめっき層3として、Ni/Pd/Auの順に積層された3層のめっき層を形成した。(図4(e)参照)
次に、剥離液に浸漬して、金属板10の裏側の面の第2のレジストマスク30を膨潤させて除去した(図4(f)参照)。
次に、第3の加工として、電気めっきにより設定厚さ3.5μmのAgめっきを施し、リードフレーム形状に形成された金属板10の裏側の面にはCu材の上と、表側の面と側面の先に形成した第1のめっき層3における表層のAuめっき層の上に、第2のめっき層4として、Agめっき層をそれぞれ形成した(図4(g)参照)。
これにより、図2に示したタイプのリードフレームとして、金属板10における、半導体素子が搭載されてワイヤボンディン等が行われる表側の面と、側面には、Ni/Pd/Au/Agの順にめっき層が形成され、裏側の面には、Agめっき層が形成されたリードフレームを得た。
比較例に示した従来のリードフレームの製造方法においては、剥離時間の同じレジスト層を金属板の表裏両面に使用するため、表側の面と裏側の面とでそれぞれめっき加工の仕様の異なるリードフレームを製造する場合、一方の側の面に形成したエッチング用のレジストマスクのみを除去し、他方の側の面に形成したエッチング用のレジストマスクをめっき用のレジストマスクに兼用することができない。このため、エッチング用のレジストマスクとめっき用のレジストマスクとをそれぞれ別個に形成、除去する必要が生じ、その分、製造工程が煩雑化し、コストと時間がかかる。
2 剥離時間の長いレジストマスク
3 (第1の)めっき層
4 (第2の)めっき層
10 金属板(リードフレーム基材)
20 半導体素子
21 ワイヤ
22 樹脂
31,32 エッチング用レジストマスク
30 第2のレジストマスク(めっき用レジストマスク)
Claims (5)
- 金属板の表側の面と裏側の面にそれぞれ剥離時間の異なるレジストマスクを形成する工程と、
前記剥離時間の異なるレジストマスクを形成した後に、前記金属板の表側の面と裏側の面のそれぞれにおける、前記レジストマスクで覆われていない領域に対し、第1の加工を行う工程と、
前記第1の加工を行った後に、前記金属板の一方の側の面に形成した剥離時間の短いレジストマスクを除去する工程と、
前記剥離時間の短いレジストマスクを除去した後に、該剥離時間の短いレジストマスクの除去により露出した前記金属板の面と、前記第1の加工が施されることにより該金属板の表側の面と裏側の面のいずれとも異なる向き又は高さで露出した該金属板の面とに対し、第2の加工を行う工程と、
前記第2の加工を行った後に、前記剥離時間の長いレジストマスクを除去する工程と、
を含むことを特徴とするリードフレームの製造方法。 - さらに、前記剥離時間の長いレジストマスクを除去した後に、該剥離時間の長いレジストマスクの除去により露出した前記金属板の面と、前記第2の加工が施された面とに対し、第3の加工を行う工程を含むことを特徴とする請求項1に記載のリードフレームの製造方法。
- 金属板の表側の面と裏側の面にそれぞれ剥離時間の異なるレジストマスクを形成し、前記それぞれのレジストマスクを形成後、前記金属板にエッチング加工を施して所望の形状を形成し、前記所望の形状を形成後に、該金属板の一方の側の面に形成された剥離時間の長いレジストマスクを残存させ、該金属板の他方の側の面に形成された剥離時間の短いレジストマスクのみを除去し、該金属板における、前記剥離時間の短いレジストマスクの除去により露出した面および前記エッチング加工が施された面にめっき層を形成し、前記めっき層を形成後、該剥離時間の長いレジストマスクを除去する工程を有することを特徴とするリードフレームの製造方法。
- 銅板の表側の面に剥離時間の短いレジストマスクを形成し、前記銅板の裏側の面に剥離時間の長いレジストマスクを形成する工程と、
前記剥離時間の異なるそれぞれのレジストマスクを形成した後に、前記銅板の表側の面と裏側の面のそれぞれにおける、前記レジストマスクで覆われていない領域に対し、エッチング加工を行い、該銅板にリードフレーム形状を形成する第1の加工を行う工程と、
前記第1の加工を行った後に、前記銅板の表側の面に形成した剥離時間の短いレジストマスクを除去する工程と、
前記剥離時間の短いレジストマスクを除去した後に、該剥離時間の短いレジストマスクの除去により露出した前記銅板の面と、前記第1の加工が施された該銅板の面に、順に、Niめっき層とPdめっき層とAuめっき層を形成する第2の加工を行う工程と、
前記第2の加工を行った後に、前記剥離時間の長いレジストマスクを除去する工程と、
前記剥離時間の長いレジストマスクを除去した後に、該剥離時間の長いレジストマスクの除去により露出した前記銅板の面と、前記第2の加工が施された面に、Agめっき層を形成する第3の加工を行う工程を有することを特徴とするリードフレームの製造方法。 - 銅板の表側の面に剥離時間の短いレジストマスクを形成し、前記銅板の裏側の面に剥離時間の長いレジストマスクを形成する工程と、
前記剥離時間の異なるそれぞれのレジストマスクを形成した後に、前記銅板の表側の面と裏側の面のそれぞれにおける、前記レジストマスクで覆われていない領域に対し、エッチング加工を行い、該銅板にリードフレーム形状を形成する第1の加工を行う工程と、
前記第1の加工を行った後に、前記銅板の表側の面に形成した剥離時間の短いレジストマスクを除去する工程と、
前記剥離時間の短いレジストマスクを除去した後に、該剥離時間の短いレジストマスクの除去により露出した前記銅板の面と、前記第1の加工が施された該銅板の面に、順に、Niめっき層とPdめっき層とAuめっき層とAgめっき層、又は、Niめっき層とPdめっき層とAuめっき層、を形成する第2の加工を行う工程と、
前記第2の加工を行った後に、前記剥離時間の長いレジストマスクを除去する工程を有することを特徴とするリードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015210026A JP6432943B2 (ja) | 2015-10-26 | 2015-10-26 | リードフレームの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015210026A JP6432943B2 (ja) | 2015-10-26 | 2015-10-26 | リードフレームの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017084907A JP2017084907A (ja) | 2017-05-18 |
JP6432943B2 true JP6432943B2 (ja) | 2018-12-05 |
Family
ID=58711343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015210026A Active JP6432943B2 (ja) | 2015-10-26 | 2015-10-26 | リードフレームの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6432943B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4507473B2 (ja) * | 2001-08-07 | 2010-07-21 | 住友金属鉱山株式会社 | リードフレームの製造方法 |
JP3940124B2 (ja) * | 2003-01-16 | 2007-07-04 | 松下電器産業株式会社 | 装置 |
JP4670931B2 (ja) * | 2008-09-29 | 2011-04-13 | 住友金属鉱山株式会社 | リードフレーム |
JP5299411B2 (ja) * | 2010-11-29 | 2013-09-25 | 住友金属鉱山株式会社 | リードフレームの製造方法 |
-
2015
- 2015-10-26 JP JP2015210026A patent/JP6432943B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017084907A (ja) | 2017-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2014148308A1 (ja) | 半導体素子搭載用基板の製造方法 | |
TWI538590B (zh) | 印刷電路板及其製作方法 | |
KR101671037B1 (ko) | 반도체소자 탑재용 기판의 제조 방법 | |
TWI588912B (zh) | 電子封裝件、封裝載板及兩者的製造方法 | |
TWI469291B (zh) | Semiconductor substrate mounting substrate and manufacturing method thereof | |
JP6366034B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
CN104813464A (zh) | 半导体元件搭载用基板及其制造方法 | |
JP6432943B2 (ja) | リードフレームの製造方法 | |
JP2011108818A (ja) | リードフレームの製造方法および半導体装置の製造方法 | |
JP6406711B2 (ja) | リードフレームの製造方法 | |
JP6214431B2 (ja) | Led用リードフレーム | |
JP5034913B2 (ja) | 半導体装置製造用基板とその製造方法 | |
JP6414701B2 (ja) | リードフレームの製造方法 | |
JP6099369B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
TWI752055B (zh) | 多列型led用配線構件及其製造方法 | |
JP2008263018A (ja) | 半導体装置用基板及び半導体装置 | |
JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP2020013838A5 (ja) | ||
JP2010042569A (ja) | サスペンドメタルマスクの製造方法及びサスペンドメタルマスク | |
JP5098452B2 (ja) | 半導体装置の製造方法 | |
KR102570205B1 (ko) | 다열형 반도체 장치용 배선 부재 및 그 제조 방법 | |
JP2006253399A (ja) | リードフレームの製造方法 | |
JP6521315B2 (ja) | リードフレーム及びその製造方法 | |
JP5168998B2 (ja) | 半導体装置用基板及びその製造方法 | |
JPH0864751A (ja) | リードフレームの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171212 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181009 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6432943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |