CN102446774A - 半导体元件安装用基板的制造方法 - Google Patents

半导体元件安装用基板的制造方法 Download PDF

Info

Publication number
CN102446774A
CN102446774A CN2011103031046A CN201110303104A CN102446774A CN 102446774 A CN102446774 A CN 102446774A CN 2011103031046 A CN2011103031046 A CN 2011103031046A CN 201110303104 A CN201110303104 A CN 201110303104A CN 102446774 A CN102446774 A CN 102446774A
Authority
CN
China
Prior art keywords
resist layer
mentioned
lower floor
upper strata
peristome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103031046A
Other languages
English (en)
Other versions
CN102446774B (zh
Inventor
细樅茂
有马博幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chang Wah Technology Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of CN102446774A publication Critical patent/CN102446774A/zh
Application granted granted Critical
Publication of CN102446774B publication Critical patent/CN102446774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60—Substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Abstract

本发明提供一种提高电极层与树脂之间的密合性的半导体元件安装用基板的制造方法。该制造方法包括以下依次进行的工序：利用感光波长不同的抗蚀剂在金属板正面形成由下层和上层构成的2层抗蚀剂层的工序；在上述下层的抗蚀剂层未曝光的状态下对上述上层的抗蚀剂层按照规定的图案进行曝光的工序；在上述上层的抗蚀剂层上按照规定的图案形成开口部，从该开口部将未曝光的上述下层的抗蚀剂层按照上述上层的抗蚀剂层的图案形成开口部，并使上述金属板正面局部暴露出的显影工序；对上述下层的抗蚀剂层进行曝光使其固化的工序；在从上述下层的抗蚀剂层暴露出的上述金属板正面形成规定的镀层的工序；将上述由下层和上层构成的2层抗蚀剂层全部剥离的工序。

Description

半导体元件安装用基板的制造方法
技术领域
本发明涉及在金属板正面具有成为端子等的镀层的半导体元件安装用基板的制造方法。
背景技术
公知如下方法：通过在具有导电性的基材的一面侧形成实施有规定的图案的抗蚀剂掩模，在从抗蚀剂掩模暴露出的基材处电沉积导电性金属而形成半导体元件安装用的金属层和用于与外部连接的电极层，去除抗蚀剂掩模，从而形成半导体元件安装用基板，在上述半导体元件基板上安装半导体元件，在引线接合后进行树脂密封，去除基材，从而获得使在树脂侧电沉积的导电性金属的背面侧暴露出的半导体装置。
如日本特开2002-9196号公报所述：通过超过形成的抗蚀剂掩模的厚度地进行导电性金属的电沉积，获得在半导体元件安装用的金属层和用于与外部连接的电极层的上端部周缘处具有突出部的半导体元件安装用基板，在树脂密封时金属层和电极层的突出部呈嵌入树脂中的形态，可靠地残留在树脂侧。
如日本特开2007-103450号公报所述：在形成抗蚀剂掩模时通过使用散射紫外光使抗蚀剂掩模形成为梯形，从而使金属层或电极层形成为倒梯形的形状。
日本特开2002-9196号公报所示的、超过抗蚀剂掩模的厚度地进行导电性金属的电沉积的方法是指，使要形成的镀层突出于抗蚀剂掩模而形成的方法，其突出量很难控制，产生所有形成的镀层不能具有相同的溢出长度的问题、相邻的镀层互相连接起来的问题。此外，如果镀层变薄，突出部的厚度也变薄，由此也会产生与树脂之间的密合性下降的问题。而且由于电镀的纵向和横向的成长比例的关系，突出的镀层的上表面呈球状，这也成为接合可靠性下降的主要原因。
另外，如日本特开2007-103450号公报所示的、使用散射紫外光使抗蚀剂层的开口部的截面形状形成为梯形形状的方法，在使用的抗蚀剂层的厚度为25μm左右以下的厚度是有效果的，形成的金属层或电极层的厚度约为20μm左右以下。例如将抗蚀剂层加厚为50μm左右的情况下，紫外光被抗蚀剂吸收沿着基材方向逐渐衰减，导致开口部截面形状的梯形的角度接近90度(即长方形)，进一步大于90度成为普通的梯形形状，由于使金属层或电极层的形状无法呈倒梯形，因此，会降低金属层或电极层与树脂之间的密合性。
为了进一步提高电极层与树脂之间的密合性，有效的做法是使电极层的厚度加厚并且形成嵌入树脂那样的倒梯形形状。即，即使为了能够加厚电极层的厚度，使用25μm以上厚度的抗蚀剂，也能够形成倒梯形形状的抗蚀剂层，由此，能够制造使5μm～100μm左右厚度的电极层(之后将形成镀层10的一侧)以呈倒梯形形状形成的半导体元件安装用基板。
发明内容
本发明的半导体元件安装用基板的制造方法是鉴于上述课题而提出的，其目的在于，提供一种通过使电极层形成为倒梯形形状，提高电极层与树脂之间的密合性的半导体元件安装用基板。
本发明的半导体元件安装用基板的制造方法的特征在于，该制造方法包括以下依次进行的工序：利用感光波长不同的抗蚀剂在金属板的正面形成由下层和上层构成的2层抗蚀剂层的工序；在上述下层的抗蚀剂层未曝光的状态下对上述上层的抗蚀剂层按照规定的图案进行曝光的工序；在上述上层的抗蚀剂层上按照规定的图案形成开口部，从该开口部将未曝光的上述下层的抗蚀剂层按照上述上层的抗蚀剂层的图案形成开口部，并使上述金属板正面局部暴露出的显影工序；对上述下层的抗蚀剂层进行曝光使其固化的工序；在从上述下层的抗蚀剂层暴露出的上述金属板正面形成规定的镀层的工序；将上述由下层和上层构成的2层抗蚀剂层全部剥离的工序。
另外，在本发明的半导体元件安装用基板的制造方法中，优选在上述显影工序中，通过从上述上层的抗蚀剂层的上述开口部对上述下层的抗蚀剂层进行显影，使上述金属板正面局部暴露出而形成开口部，该开口部的截面形成为倒梯形形状。
另外，在本发明的半导体元件安装用基板的制造方法中，优选上述下层的抗蚀剂层是比在后工序中形成的上述镀层的高度厚的层。
另外，在本发明的半导体元件安装用基板的制造方法中，优选在光源和形成有规定的图案的掩模之间，通过滤波器以所需波长的光对上述上层的抗蚀剂层进行曝光。
根据本发明的半导体元件安装用基板的制造方法，在基本上沿袭原有工序的同时，形成成为倒梯形的截面形状的镀层，所以能够容易地获得与树脂之间的密合性优良的半导体元件安装用基板。
附图说明
图1是表示本发明的半导体元件安装用基板的制造方法的各个工序的图。(1)是在金属板两面形成抗蚀剂层的剖视图。(2)是在正面侧形成感光波长与之前形成的抗蚀剂层的感光波长不同的抗蚀剂层的剖视图。(3)是在曝光工序中，对正面侧覆盖规定的掩模，在光源(未图示)和掩模之间设置带通滤波器，以从光源的紫外光中滤出为了对上层的抗蚀剂层进行曝光所需波长的紫外光进行照射，并对背面侧整面进行曝光的剖视图。(4)的剖视图表示通过进行显影处理，在上层的抗蚀剂层按照规定的图案形成开口部，并从上层的抗蚀剂层的开口部对未曝光的下层的抗蚀剂层进行显影，使金属板正面局部暴露出。经由该处理的下层的抗蚀剂层，其截面形状呈倒梯形的开口部。(5)是对正面侧的未曝光的下层的抗蚀剂层进行曝光使其固化的剖视图。(6)是表示在暴露出的金属板正面形成有镀层的剖视图。(7)是将抗蚀剂层剥离，在金属板正面形成有镀层的半导体元件安装用基板的剖视图。
图2是如图1的(4)所示的下层的抗蚀剂层成为倒梯形的截面形状的显影工序的详细说明图。
具体实施方式
接下来，基于图1和图2对本发明半导体元件安装用基板的制造方法的实施方式进行说明。
首先，如图1的(1)所示，将要在后工序中形成镀层10的金属板20的正面上，形成作为下层的抗蚀剂层30，该抗蚀剂层30的厚度比镀层10所需的高度高。该抗蚀剂层30是由i射线或h射线或g射线感光的抗蚀剂层。通过使作为下层的抗蚀剂层30的厚度比镀层10所需的高度高，能够可靠地形成截面呈倒梯形形状且具有所需高度的镀层10。
然后，如图1的(2)所示，在下层的抗蚀剂层30上形成作为上层的抗蚀剂层40，该上层的抗蚀剂层40的感光波长与之前形成的下层的抗蚀剂层30的感光波长不同。
接着，如图1的(3)所示，使用按照规定的图案形成的掩模50，对上层的抗蚀剂层40按照规定的图案进行曝光。此时，下层的抗蚀剂层30处于未曝光的状态。在对该上层的抗蚀剂层40进行曝光时，通过使用对于水银灯的光源而言只有所需波长才能通过的带通滤波器60，能够在下层的抗蚀剂层30未曝光的状态下对上层的抗蚀剂层40进行曝光。
然后，如图1的(4)所示进行显影处理，在上层的抗蚀剂层41上按照规定的图案形成开口部，并且从上层的抗蚀剂层41的开口部对未曝光的下层的抗蚀剂层31进行显影，使金属板20正面局部暴露出。
经该处理的下层的抗蚀剂层31，形成截面呈倒梯形形状的开口部。此外，倒梯形形状是指，与底边(与金属板20接触一侧)相比，顶边的长度更长的梯形形状。
在此，用图2详细说明上述图1的(4)的下层的抗蚀剂层31成为倒梯形的截面形状的显影工序。
显影工序中，如图2的(1)所示，首先从上层的抗蚀剂层40形成带有开口部的抗蚀剂层41，显影液80接触下层的抗蚀剂层30。然后，显影液80如图2的(2)所示流动，抗蚀剂层30朝下方被去除时，并且显影液80也在沿横向流动。接着，显影液80如图2的(3)所示呈旋涡状流动，以使抗蚀剂层30的截面成为圆弧状的方式去除该抗蚀剂层30。然后，如图2的(4)所示，抗蚀剂层30使金属板20暴露出，显影液80将横向的抗蚀剂层30去除。其结果，形成如图2的(5)所示的截面形状呈倒梯形的开口部的抗蚀剂层31。
然后，如图1的(5)所示，对未曝光的下层的抗蚀剂层31进行整面曝光使其固化。
接着，如图1的(6)所示，在暴露出的金属板20正面进行镀前处理，形成所需高度的镀层10。
最后，如图1的(7)所示，通过将所有的抗蚀剂层31、41去除，能够获得在金属板20的正面具有截面形状呈倒梯形的镀层10的半导体元件安装用基板。
此外，光源也可以不使用水银灯，通过使用特定波长的紫外线LED灯，而不使用带通滤波器地对上层的抗蚀剂层进行曝光。
实施例1
使用厚度为0.15mm的SUS430作为金属板20，在其两面通过层压厚度为50μm的薄膜抗蚀剂(旭化成电子材料株式会社制：AQ-5038)形成了抗蚀剂层30。层压的条件为压辊温度105℃，压辊压力0.5MPa，进给速度2.5m/min。此外，该层压的薄膜抗蚀剂为负型抗蚀剂，能够通过i射线照射(感光波长：365nm)进行曝光。
接着，只在形成上述抗蚀剂层30的金属板的正面侧(以后将形成镀层10的一侧)，通过以与上述抗蚀剂层30重叠的方式，在与上述同样的条件下层压厚度为25μm的薄膜抗蚀剂(旭化成电子材料株式会社制：ADH-252)而形成了抗蚀剂层40，该薄膜抗蚀剂的感光波长与抗蚀剂层30的薄膜抗蚀抗剂不同。该薄膜抗蚀剂也为负型抗蚀剂，能够通过h射线照射(感光波长：405nm)进行曝光。
由此，在金属板20的正面侧形成感光波长不同的2层抗蚀剂层30、40，在背面侧形成与正面侧的下层相同的抗蚀剂层30。
接着，在正面侧的上层的抗蚀剂层40上覆盖按照规定的图案形成的掩模50，该掩模50与曝光用的光源之间设置波长为405nm的带通滤波器60。
然后，通过使用光源为主波长是i射线且包含h射线和g射线的混合射线70的水银灯(ORC制：短弧灯)进行曝光，利用405nm的紫外光使正面侧的上层的抗蚀剂层40按照规定的图案感光并固化，利用相同光源使背面侧的抗蚀剂层30整面感光固化。
此时，在正面侧，借助405nm的带通滤波器60，利用h射线照射71进行曝光，下层的抗蚀剂层30处于未曝光的状态。在背面侧，通过混合射线70进行曝光，形成整面固化的抗蚀剂层31。
接着，通过进行显影处理，使正面侧的上层的抗蚀剂层40形成规定的图案，成为形成有开口部的抗蚀剂层41。然后，从上层的抗蚀剂层41的开口部对未曝光的下层的抗蚀剂层30进行显影，使金属板正面暴露出。经上述处理的正面侧的下层的抗蚀剂层31，形成截面形状呈倒梯形的开口部。该显影处理使用1％碳酸钠溶液在溶液温度30℃、喷射压力0.08MPa的条件下进行约80秒的处理。
接着，利用混合射线70对正面侧未曝光的抗蚀剂层31进行整面曝光使其固化。
然后，对从在正面侧按照规定的图案形成有开口部的抗蚀剂层31暴露出的金属板20的正面进行表面氧化被膜去除处理及一般的镀层前处理的表面活性化处理，之后，进行镀镍处理形成厚度为40μm的镀层10。
之后，利用碱性溶液将形成在金属板20两面的抗蚀剂层31、41全部剥离，从而获得半导体元件安装用基板。
并且，形成的截面呈倒梯形形状的镀层10的斜边与金属板之间的角度为75°～80°。
在本实施例中，在金属板20的背面侧形成有能够由i射线照射而进行曝光的抗蚀剂层30，但是由于光源使用包含i射线、h射线和g射线的混合射线70的水银灯，所以不限定于此。只要与上层的抗蚀剂层40的感光波长不同，形成哪种类型的抗蚀剂层都可以。此外，由于使形成在背面侧的抗蚀剂层的整面固化，所以使用哪种类型的抗蚀剂都可以。
此外，要形成的镀层可以由多种镀层层叠形成，根据需要能够选择金、钯、镍、铜、钴等以及它们的合金的镀层，并依次层叠而成。
实施例2
使用厚度为0.15mm的SUS430作为金属板20，通过在其正面侧(之后将形成镀层10的一侧)层压2张厚度为38μm的薄膜抗蚀剂(旭化成电子材料株式会社制：AQ-4096)，在其背面侧层压1张相同的薄膜抗蚀剂，在正面侧形成厚度为76μm的下层的抗蚀剂层30。层压的条件为压辊温度105℃，压辊压力0.5MPa，进给速度2.5m/min。
接着，在金属板正面侧，通过以与上述抗蚀剂层30重叠的方式，在与上述同样的条件下层压厚度为25μm的薄膜抗蚀剂(旭化成电子材料株式会社制：ADH-252)，在正面侧形成上层的抗蚀剂层40。
然后，通过在正面侧的上层的抗蚀剂层40之上使用形成有规定的图案的掩模50，由h射线照射进行曝光，对背面侧整面进行曝光，使正面侧的上层的抗蚀剂层按照规定的图案感光并固化，背面侧的抗蚀剂层30整面固化。曝光方法与实施例1相同，使用水银灯作为光源，在正面侧，通过在光源与掩模50之间设置波长为405nm的带通滤波器，仅h射线能够通过。此时，正面侧的下层的抗蚀剂层30处于未曝光的状态。
接着，进行显影处理使正面侧的上层的抗蚀剂层40按照规定的图案形成开口部，成为抗蚀剂层41。然后，从上层的抗蚀剂层41的开口部对未曝光的下层的抗蚀剂层30进行显影，使金属板正面暴露出。经上述处理的下层的抗蚀剂层31，形成截面形状呈倒梯形的开口部。具体的条件为使用1％碳酸钠溶液在溶液温度30℃、喷射压力0.08MPa的条件下进行约80秒的显影处理。
接着，利用水银灯对正面侧下层的抗蚀剂层31进行整面曝光，使形成了截面呈倒梯形形状的开口部的下层的抗蚀剂层31固化。该情况为在没有之前的带通滤波器的状态下，进行通常的曝光。
然后，对从按照规定的图案形成的抗蚀剂层31暴露出的金属板20的正面进行一般的镀层前处理的表面活性化处理，之后，依次进行厚度为0.05μm的镀金处理、厚度为0.1μm的镀钯处理、厚度为65μm的镀镍处理、厚度为0.1μm的镀钯处理、厚度为0.8μm的镀金处理，形成镀层10。
之后，利用碱性溶液将形成在金属板20两面的抗蚀剂层31、41全部剥离，从而获得半导体元件安装用基板。
形成的截面呈倒梯形形状的镀层10的斜边与金属板20之间的角度为65°～78°。

Claims (4)

1.一种半导体元件安装用基板的制造方法，其特征在于，
该半导体元件安装用基板的制造方法包括以下依次进行的工序：
利用感光波长不同的抗蚀剂在金属板正面形成由下层和上层构成的2层抗蚀剂层的工序；
在上述下层的抗蚀剂层未曝光的状态下对上述上层的抗蚀剂层按照规定的图案进行曝光的工序；
在上述上层的抗蚀剂层上按照规定的图案形成开口部，从该开口部将未曝光的上述下层的抗蚀剂层按照上述上层的抗蚀剂层的图案形成开口部，并使上述金属板正面局部暴露出的显影工序；
对上述下层的抗蚀剂层进行曝光使其固化的工序；
在从上述下层的抗蚀剂层暴露出的上述金属板正面形成规定的镀层的工序；
将上述由下层和上层构成的2层抗蚀剂层全部剥离的工序。
2.根据权利要求1所述的半导体元件安装用基板的制造方法，其特征在于，
在上述显影工序中，通过从上述上层的抗蚀剂层的上述开口部对上述下层的抗蚀剂层进行显影，使上述金属板正面局部暴露出而形成开口部，该开口部的截面形成为倒梯形形状。
3.根据权利要求1或2所述的半导体元件安装用基板的制造方法，其特征在于，
上述下层的抗蚀剂层是比在后工序中形成的上述镀层的高度厚的层。
4.根据权利要求1或2所述的半导体元件安装用基板的制造方法，其特征在于，
在光源和形成有规定的图案的掩模之间，通过滤波器以所需波长的光对上述上层的抗蚀剂层进行曝光。
CN201110303104.6A 2010-10-01 2011-09-29 半导体元件安装用基板的制造方法 Active CN102446774B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-223374 2010-10-01
JP2010223374A JP5370330B2 (ja) 2010-10-01 2010-10-01 半導体素子搭載用基板の製造方法

Publications (2)

Publication Number Publication Date
CN102446774A true CN102446774A (zh) 2012-05-09
CN102446774B CN102446774B (zh) 2016-01-20

Family

ID=46009164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110303104.6A Active CN102446774B (zh) 2010-10-01 2011-09-29 半导体元件安装用基板的制造方法

Country Status (4)

Country Link
JP (1) JP5370330B2 (zh)
KR (1) KR101671037B1 (zh)
CN (1) CN102446774B (zh)
TW (1) TWI517208B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104813464A (zh) * 2012-11-21 2015-07-29 友立材料股份有限公司 半导体元件搭载用基板及其制造方法
CN104813465A (zh) * 2012-11-20 2015-07-29 友立材料股份有限公司 半导体元件搭载用基板及其制造方法
CN108269736A (zh) * 2018-01-25 2018-07-10 深圳市华星光电技术有限公司 通过光阻剥离实现电极层图案化的方法
CN114501801A (zh) * 2020-10-28 2022-05-13 深南电路股份有限公司 一种线路板的加工方法及线路板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211157A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
JP6299004B2 (ja) * 2015-04-30 2018-03-28 Ｓｈマテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
CN109565941B (zh) 2016-08-10 2021-07-20 株式会社村田制作所 陶瓷电子部件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616830A (ja) * 1984-06-21 1986-01-13 Matsushita Electric Ind Co Ltd パタ−ン形成方法
US5091288A (en) * 1989-10-27 1992-02-25 Rockwell International Corporation Method of forming detector array contact bumps for improved lift off of excess metal
JPH04196152A (ja) * 1990-11-26 1992-07-15 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH081810A (ja) * 1994-06-20 1996-01-09 Koichi Ishida 等方性エッチングにより形成する微小レンズ
CN100439233C (zh) * 2002-09-12 2008-12-03 好利获得I-Jet股份公司 有选择地覆盖微加工表面的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4362809A (en) * 1981-03-30 1982-12-07 Hewlett-Packard Company Multilayer photoresist process utilizing an absorbant dye
JPH0715113A (ja) * 1993-06-24 1995-01-17 Hitachi Ltd プリント配線パターン形成方法
JPH0722735A (ja) * 1993-07-05 1995-01-24 Ibiden Co Ltd プリント配線板
JP2007093958A (ja) * 2005-09-28 2007-04-12 Sumitomo Heavy Ind Ltd パターン加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616830A (ja) * 1984-06-21 1986-01-13 Matsushita Electric Ind Co Ltd パタ−ン形成方法
US5091288A (en) * 1989-10-27 1992-02-25 Rockwell International Corporation Method of forming detector array contact bumps for improved lift off of excess metal
JPH04196152A (ja) * 1990-11-26 1992-07-15 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH081810A (ja) * 1994-06-20 1996-01-09 Koichi Ishida 等方性エッチングにより形成する微小レンズ
CN100439233C (zh) * 2002-09-12 2008-12-03 好利获得I-Jet股份公司 有选择地覆盖微加工表面的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104813465A (zh) * 2012-11-20 2015-07-29 友立材料股份有限公司 半导体元件搭载用基板及其制造方法
CN104813464A (zh) * 2012-11-21 2015-07-29 友立材料股份有限公司 半导体元件搭载用基板及其制造方法
CN108269736A (zh) * 2018-01-25 2018-07-10 深圳市华星光电技术有限公司 通过光阻剥离实现电极层图案化的方法
CN114501801A (zh) * 2020-10-28 2022-05-13 深南电路股份有限公司 一种线路板的加工方法及线路板

Also Published As

Publication number Publication date
TW201236051A (en) 2012-09-01
TWI517208B (zh) 2016-01-11
KR101671037B1 (ko) 2016-10-31
JP2012079905A (ja) 2012-04-19
CN102446774B (zh) 2016-01-20
KR20120034566A (ko) 2012-04-12
JP5370330B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
CN102446774A (zh) 半导体元件安装用基板的制造方法
TWI588947B (zh) A method of manufacturing a semiconductor element mounting substrate
CN100533686C (zh) 电镀方法
TWI605553B (zh) Semiconductor device mounting substrate and method for manufacturing the same
CN100539056C (zh) 形成金属凸块的方法
JP2005026645A (ja) 回路基板及びその製造方法
CN100524675C (zh) 形成金属凸块的方法
CN103456715B (zh) 中介基材及其制作方法
JP6099369B2 (ja) 半導体素子搭載用基板及びその製造方法
JP3804534B2 (ja) リードフレームの製造方法
TWI740916B (zh) 多列型半導體裝置用配線構件及其製造方法
CN108493118A (zh) 一种具有侧面爬锡引脚的引线框工艺方法
JP4461628B2 (ja) 半導体パッケージの製造方法
JP4582277B2 (ja) 柱状金属体の形成方法及び多層配線基板の製造方法
JP2005353959A (ja) 無電解めっき方法
TWI226120B (en) Method for forming bumps by photo chemical deposition
TW201742221A (zh) 多列型半導體裝置用配線構件及其製造方法
JP2017216364A (ja) 多列型半導体装置用配線部材及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: YOULI MATERIAL CO., LTD.

Free format text: FORMER OWNER: SUMITOMO METAL MINING CO., LTD.

Effective date: 20131127

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20131127

Address after: Tokyo, Japan

Applicant after: SH MATERIALS CO.,LTD.

Address before: Tokyo, Japan

Applicant before: SUMITOMO METAL MINING Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180712

Address after: Japan Kagoshima

Patentee after: Oguchi Electric Materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: SH MATERIALS CO.,LTD.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231128

Address after: The road development processing zone Kaohsiung city Taiwan China No. 24

Patentee after: CHANG WAH TECHNOLOGY Co.,Ltd.

Address before: Japan Kagoshima

Patentee before: Oguchi Electric Materials Co.,Ltd.