JPH04196152A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04196152A JPH04196152A JP32207590A JP32207590A JPH04196152A JP H04196152 A JPH04196152 A JP H04196152A JP 32207590 A JP32207590 A JP 32207590A JP 32207590 A JP32207590 A JP 32207590A JP H04196152 A JPH04196152 A JP H04196152A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- via metal
- wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title description 9
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims abstract description 40
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 239000011810 insulating material Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 4
- 239000010931 gold Substances 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関するもので、特に
、半導体集積回路の多層配線形成に関するものである。
、半導体集積回路の多層配線形成に関するものである。
従来の゛11導体装置での多層配線構造では、コンタク
トポールには金属を埋め込まず、直接上層配線を形成し
ていた。しかしコンタクトホール径の縮小に伴い、金属
等の上層配線祠科がコンタクトホール内に入り込みにく
くなってきた。W(タングステン)、八Ω (アルミニ
ウム)の選択成長という方法も開発されていたが、F層
配線がAu(金)の場合、選択成長は難しい。
トポールには金属を埋め込まず、直接上層配線を形成し
ていた。しかしコンタクトホール径の縮小に伴い、金属
等の上層配線祠科がコンタクトホール内に入り込みにく
くなってきた。W(タングステン)、八Ω (アルミニ
ウム)の選択成長という方法も開発されていたが、F層
配線がAu(金)の場合、選択成長は難しい。
そこで、Au配線を含む多層配線構造の形成を可能にす
るため、スペーサリフトオフ法か開発された。この方法
は、例えば“化合物半導体デバイス[11] p、7つ
”に示されている。このスペーサリフトオフ法は、コン
タクトホールへの金属埋め込み方法として多用されてい
るハイアススパソタ法やWの選択CV D (Chem
ical Vapor Deposi−Lion)法と
比較すると、より簡便である。
るため、スペーサリフトオフ法か開発された。この方法
は、例えば“化合物半導体デバイス[11] p、7つ
”に示されている。このスペーサリフトオフ法は、コン
タクトホールへの金属埋め込み方法として多用されてい
るハイアススパソタ法やWの選択CV D (Chem
ical Vapor Deposi−Lion)法と
比較すると、より簡便である。
第2図は、そのスペーサリフトオフ法去による工程別の
素子断面概略図である。まず、下層配線2か施された基
板]上に層間絶縁膜3を形成する。
素子断面概略図である。まず、下層配線2か施された基
板]上に層間絶縁膜3を形成する。
次に、フォトレジスト)」を塗酊し、コンタクトポール
形成部分に開口を有するレジストパターン4を形成する
(同図(a)図示)。その後エツチングをj−Jい、層
間絶縁膜3にコンタクトホール′3]を形成する(同図
(b)図示)。このとき、次工程てリフトオフを確実に
行うため、層間絶縁膜3をサイドエツチングし、コンタ
クトホール31のサイズをレジストパターン4の開口の
サイズよりもやや大きくする。その後、コンタクトホー
ル3]等か形成された基板1上に金属5を蒸着させ(同
図(C)図示)でリフトオフし、コンタクトホール3]
内のろに金属5を残してバイアメタル5]を形成する(
第2図(d)図示)。このようにして形成された各層上
に」−層配線8を施す(同図(e)図示)。
形成部分に開口を有するレジストパターン4を形成する
(同図(a)図示)。その後エツチングをj−Jい、層
間絶縁膜3にコンタクトホール′3]を形成する(同図
(b)図示)。このとき、次工程てリフトオフを確実に
行うため、層間絶縁膜3をサイドエツチングし、コンタ
クトホール31のサイズをレジストパターン4の開口の
サイズよりもやや大きくする。その後、コンタクトホー
ル3]等か形成された基板1上に金属5を蒸着させ(同
図(C)図示)でリフトオフし、コンタクトホール3]
内のろに金属5を残してバイアメタル5]を形成する(
第2図(d)図示)。このようにして形成された各層上
に」−層配線8を施す(同図(e)図示)。
上記の方法によって、必要に応じた多層配線構造を形成
することかできる。
することかできる。
しかしこのスペーサリフトオフ法では、形成されたバイ
アメタル5とスペーサとなる層間絶縁膜3との間に溝6
か牛しる(第2図(e)図示)。
アメタル5とスペーサとなる層間絶縁膜3との間に溝6
か牛しる(第2図(e)図示)。
この溝のため、形成された上層配線8にくほみ8]か牛
し、最°忠の場合、断線か生じるという問題かあった。
し、最°忠の場合、断線か生じるという問題かあった。
そこで、(4機系S OG (Spin on Gla
ss )を層間絶縁膜として用いる方法か、“電子通信
情報学会技術研究報吉 ED89 p、37“に示さ
れている。この方d:によると、a機系SOGは平坦性
に優れているため、スペーサリフトオフ法を用いること
によって生しる断線等の問題がない。しかし、レジスト
除去工程での酸素プラズマ処理によって有機系SOG膜
にはクラックが生じやすくなる。そのため、クラック発
生を防ぐためにrめ窒素プラズマ処理を行って窒化膜を
形成する」−程を経なければならない。
ss )を層間絶縁膜として用いる方法か、“電子通信
情報学会技術研究報吉 ED89 p、37“に示さ
れている。この方d:によると、a機系SOGは平坦性
に優れているため、スペーサリフトオフ法を用いること
によって生しる断線等の問題がない。しかし、レジスト
除去工程での酸素プラズマ処理によって有機系SOG膜
にはクラックが生じやすくなる。そのため、クラック発
生を防ぐためにrめ窒素プラズマ処理を行って窒化膜を
形成する」−程を経なければならない。
本発明は、より簡便な工程で、平坦化された」二層配線
層を形成することの可能な半導体装置の製造方法を提供
する。
層を形成することの可能な半導体装置の製造方法を提供
する。
本発明は、下層配線が施された基板上に第1絶縁材料を
用いた層間絶縁膜を形成し、コンタクトホール形成領域
に開口を何するマスクパターンを層間絶縁膜上に形成す
る第1の工程と、前述の開口で露出した層間絶縁膜をエ
ツチングで除去することにより下層配線層を露出させ、
コンタクトホールを形成する第2の工程と、金属を波性
してマスクパターンを除去し、コンタクトホール中にバ
イアメタルを形成する第3の工程と、バイアメタル及び
層間絶縁膜」二に第2絶縁材料を被る゛する第4の工程
と、バイアメタルの表面が露出するまで第2絶縁材料の
層をエツチングする第5の工程と、バイアメタルと接続
された上層配線を層間絶縁膜上に形成する第6の工程と
を備える\ことを特徴とする。
用いた層間絶縁膜を形成し、コンタクトホール形成領域
に開口を何するマスクパターンを層間絶縁膜上に形成す
る第1の工程と、前述の開口で露出した層間絶縁膜をエ
ツチングで除去することにより下層配線層を露出させ、
コンタクトホールを形成する第2の工程と、金属を波性
してマスクパターンを除去し、コンタクトホール中にバ
イアメタルを形成する第3の工程と、バイアメタル及び
層間絶縁膜」二に第2絶縁材料を被る゛する第4の工程
と、バイアメタルの表面が露出するまで第2絶縁材料の
層をエツチングする第5の工程と、バイアメタルと接続
された上層配線を層間絶縁膜上に形成する第6の工程と
を備える\ことを特徴とする。
バイアメタル及び層間絶縁膜上に絶縁材料を被着させる
ことにより、バイアメタルとサイドエツチングされた層
間絶縁膜との間に生じている溝に絶縁材料を埋め込むこ
とができる。
ことにより、バイアメタルとサイドエツチングされた層
間絶縁膜との間に生じている溝に絶縁材料を埋め込むこ
とができる。
以下、本発明の実施例に係る半導体装置の製造方法につ
いて、第1図を用いて説明する。
いて、第1図を用いて説明する。
ます、基板l上に下層配線2を施し、その上に第1の絶
縁材料を用いた層間絶縁膜3を形成する。
縁材料を用いた層間絶縁膜3を形成する。
次に、この層間絶縁膜3上にフォトレジスト旧を塗布し
、コンタクトホール形成部分に開口を有するレジストパ
ターン4を形成する(第1図(a)図示)。このレジス
トパターン4をマスクとして層間絶縁膜3をエツチング
し、コンタクトホール3]を形成する(同図(b)図示
)。このとき、次工程で行われるリフトオフを確実にす
るためサイドエツチングして、コンタクトホール3]の
サイズをレジストパターン4の開口のサイズよりも大き
くする。次に、コンタクトホール31形成後の基板上に
金属5を被着させる(第1図(C)図示)。彼むした金
属5をリフトオフしてコンタクトホール3]内のみに金
属5を残し、バイアメタル51を形成する。このとき前
述したように、層間絶縁膜3はサイドエツチングされて
いるので、層間絶縁膜3とバイアメタル5コとの間には
わずかに溝6か生している(同図(d)図示)。その後
、層間絶縁膜3及びバイアメタル51か形成されている
基板上に均一に、第2絶縁材料7を被るさせる。これに
より、層間絶縁膜3とバイアメタル5]との間の7’F
j 6には絶縁材料7が入り込む(同図(e)図示)。
、コンタクトホール形成部分に開口を有するレジストパ
ターン4を形成する(第1図(a)図示)。このレジス
トパターン4をマスクとして層間絶縁膜3をエツチング
し、コンタクトホール3]を形成する(同図(b)図示
)。このとき、次工程で行われるリフトオフを確実にす
るためサイドエツチングして、コンタクトホール3]の
サイズをレジストパターン4の開口のサイズよりも大き
くする。次に、コンタクトホール31形成後の基板上に
金属5を被着させる(第1図(C)図示)。彼むした金
属5をリフトオフしてコンタクトホール3]内のみに金
属5を残し、バイアメタル51を形成する。このとき前
述したように、層間絶縁膜3はサイドエツチングされて
いるので、層間絶縁膜3とバイアメタル5コとの間には
わずかに溝6か生している(同図(d)図示)。その後
、層間絶縁膜3及びバイアメタル51か形成されている
基板上に均一に、第2絶縁材料7を被るさせる。これに
より、層間絶縁膜3とバイアメタル5]との間の7’F
j 6には絶縁材料7が入り込む(同図(e)図示)。
次に熱処理を行い、第2絶縁+」料7か硬化した後、バ
イアメタル51か露出するまでエツチングする。これに
より、前述の溝6のみに第2絶縁材料7が埋め込まれる
ことになる(同図(f)図示)。上述の工程により形成
された層間絶縁膜B上に上層配線8を施す(同図(g)
図示)。このため、バイアメタル51を介して下層配線
2と上層配線8とは接続される。また、満6か埋められ
たことによって形成された上層配線8の段差あるいは窪
み81は小さくなり、はぼ平坦な配線層を形成すること
ができる。
イアメタル51か露出するまでエツチングする。これに
より、前述の溝6のみに第2絶縁材料7が埋め込まれる
ことになる(同図(f)図示)。上述の工程により形成
された層間絶縁膜B上に上層配線8を施す(同図(g)
図示)。このため、バイアメタル51を介して下層配線
2と上層配線8とは接続される。また、満6か埋められ
たことによって形成された上層配線8の段差あるいは窪
み81は小さくなり、はぼ平坦な配線層を形成すること
ができる。
次に、前述の方法と同様に、発明者が行った具体例につ
いて説明する。
いて説明する。
基板1−Jlに下層配線2を形成後、層間絶縁膜3とし
て5102(二酸化硅素)膜をIIt mの厚さに形成
する。この形成には、プラズマCVD装置を用いた。こ
の後、フォトレジスト月を塗布してコンタクトホール形
成部分に開口を釘するレジストパターン4を形成し、こ
れをマスクとしてRIE (1ieactive to
n Etching)法によりコンタクトホール形成部
分の3102膜をエツチングする。
て5102(二酸化硅素)膜をIIt mの厚さに形成
する。この形成には、プラズマCVD装置を用いた。こ
の後、フォトレジスト月を塗布してコンタクトホール形
成部分に開口を釘するレジストパターン4を形成し、こ
れをマスクとしてRIE (1ieactive to
n Etching)法によりコンタクトホール形成部
分の3102膜をエツチングする。
次に、このS I O2膜か形成された基板」二にバイ
アメタルの材料であるAuを蒸着する。その後、リフト
オフ法により不要部分のAuを除去し、コンタクトポー
ル3]内のみにAuを残してバイアメタル51を形成す
る。このとき、前述のリフトオフを確実に行うために5
IO2膜はサイトエツチングされているため、この51
02膜とバイアメタル51との間にはわずかに満6が生
している。
アメタルの材料であるAuを蒸着する。その後、リフト
オフ法により不要部分のAuを除去し、コンタクトポー
ル3]内のみにAuを残してバイアメタル51を形成す
る。このとき、前述のリフトオフを確実に行うために5
IO2膜はサイトエツチングされているため、この51
02膜とバイアメタル51との間にはわずかに満6が生
している。
次に、第2絶縁材料7としてSOG溶液を用い、バイア
メタル51か形成された基板上に回転塗布して膜厚O1
5μn]の層を形成し、300°C中で]時間処理する
。このときSOG溶液は回転塗布されることにより溝6
に入り込んでいる。その後、RIE法によってバイアメ
タル51の表面が露出するまでSOGの層をエツチング
し、その上に上層配線8を形成する。
メタル51か形成された基板上に回転塗布して膜厚O1
5μn]の層を形成し、300°C中で]時間処理する
。このときSOG溶液は回転塗布されることにより溝6
に入り込んでいる。その後、RIE法によってバイアメ
タル51の表面が露出するまでSOGの層をエツチング
し、その上に上層配線8を形成する。
以上述べた工程により、バイアメタルとSiO2膜との
間に生じる溝は絶縁旧材で埋められるため、」−層配線
層に生ずる段差あるいは窪みを小さくすることができる
。
間に生じる溝は絶縁旧材で埋められるため、」−層配線
層に生ずる段差あるいは窪みを小さくすることができる
。
なお、本発明で用いることのできる材料は、本実施例の
具体例で用いたS 102 、A u −、S OGに
限定されるものではなく、また各層の形成方法について
も、プラズマCVD法やRIE法のみに限定されるもの
ではない。具体例で用いた月相、及び方法と同様の特性
、効果をもたらすものであれば使用可能である。
具体例で用いたS 102 、A u −、S OGに
限定されるものではなく、また各層の形成方法について
も、プラズマCVD法やRIE法のみに限定されるもの
ではない。具体例で用いた月相、及び方法と同様の特性
、効果をもたらすものであれば使用可能である。
以上説明したように、層間絶縁膜とバイアメタルの間の
溝は絶縁旧材によって埋められるため、上層配線層の平
坦化か容易にでき、上層配線の断線なとを防くことかで
きる。従って配線の信頼性を向上させることかでき、集
積回路において歩留まりの高い配線を得ることができる
。特に、Au系の配線を用いている化合物半導体の集積
回路で利用すると、効果的である。
溝は絶縁旧材によって埋められるため、上層配線層の平
坦化か容易にでき、上層配線の断線なとを防くことかで
きる。従って配線の信頼性を向上させることかでき、集
積回路において歩留まりの高い配線を得ることができる
。特に、Au系の配線を用いている化合物半導体の集積
回路で利用すると、効果的である。
第1図は本発明の実施例に係る半導体装置の製造方法の
工程別素子断面図、第2図は従来の技術による半導体装
置の製造方法の工程別素子断面図である。 ]・基板、2・ド層配線、3・・第1絶縁H料を用いた
層間絶縁膜、3]・コンタクトホール、−]〇− 4・・・レジストパターン、5・・・金属、51・・・
バイアメタル、6・・・溝、7・・・第2絶縁材料、8
・・上層配線、8]・・・段差あるいは窪み。 代理人弁理士 長浴用 芳 樹弄 r と ;子断面′)11略図
工程別素子断面図、第2図は従来の技術による半導体装
置の製造方法の工程別素子断面図である。 ]・基板、2・ド層配線、3・・第1絶縁H料を用いた
層間絶縁膜、3]・コンタクトホール、−]〇− 4・・・レジストパターン、5・・・金属、51・・・
バイアメタル、6・・・溝、7・・・第2絶縁材料、8
・・上層配線、8]・・・段差あるいは窪み。 代理人弁理士 長浴用 芳 樹弄 r と ;子断面′)11略図
Claims (1)
- 【特許請求の範囲】 下層配線が施された基板上に第1絶縁材料を用いた層間
絶縁膜を形成し、コンタクトホール形成領域に開口を有
するマスクパターンを前記層間絶縁膜上に形成する第1
の工程と、前記開口で露出した前記層間絶縁膜をエッチ
ングで除去することにより前記下層配線層を露出させ、
コンタクトホールを形成する第2の工程と、金属を被着
して前記マスクパターンを除去し、前記コンタクトホー
ル中にバイアメタルを形成する第3の工程と、 前記バイアメタル及び前記層間絶縁膜上に第2絶縁材料
を被着する第4の工程と、 前記バイアメタルの表面が露出するまで前記第2絶縁材
料の層をエッチングする第5の工程と、前記バイアメタ
ルと接続された上層配線を前記層間絶縁膜上に形成する
第6の工程と を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32207590A JPH04196152A (ja) | 1990-11-26 | 1990-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32207590A JPH04196152A (ja) | 1990-11-26 | 1990-11-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04196152A true JPH04196152A (ja) | 1992-07-15 |
Family
ID=18139640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32207590A Pending JPH04196152A (ja) | 1990-11-26 | 1990-11-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04196152A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102446774A (zh) * | 2010-10-01 | 2012-05-09 | 住友金属矿山株式会社 | 半导体元件安装用基板的制造方法 |
CN103560083A (zh) * | 2013-11-18 | 2014-02-05 | 电子科技大学 | 一种用于非制冷红外焦平面探测器电极图形化的剥离工艺 |
-
1990
- 1990-11-26 JP JP32207590A patent/JPH04196152A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102446774A (zh) * | 2010-10-01 | 2012-05-09 | 住友金属矿山株式会社 | 半导体元件安装用基板的制造方法 |
CN103560083A (zh) * | 2013-11-18 | 2014-02-05 | 电子科技大学 | 一种用于非制冷红外焦平面探测器电极图形化的剥离工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11330230A (ja) | 半導体装置とその製造方法 | |
JP3684433B2 (ja) | 二重ゲート絶縁膜を有するゲート電極の形成方法 | |
JPH04196152A (ja) | 半導体装置の製造方法 | |
JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
JPH06267943A (ja) | 半導体装置の製造方法 | |
JPH0530068B2 (ja) | ||
JPS62155537A (ja) | 半導体装置の製造方法 | |
JPS63269535A (ja) | 半導体素子表面の平坦化法 | |
JPS5893353A (ja) | 半導体装置の製造方法 | |
JPS6313347B2 (ja) | ||
JPS6313346B2 (ja) | ||
JP2877151B2 (ja) | 半導体装置の製造方法 | |
JPS61193451A (ja) | 半導体装置の製造方法 | |
JPS60175439A (ja) | 多層配線形成方法 | |
JPS62222654A (ja) | 半導体装置の製造方法 | |
JPS61287146A (ja) | 多層配線の形成方法 | |
JPH11233625A (ja) | 半導体装置及びその製造方法 | |
JPS6326544B2 (ja) | ||
JPH0684908A (ja) | 半導体装置およびその製造方法 | |
JPH03248533A (ja) | 半導体集積回路装置 | |
JPH09186232A (ja) | 半導体装置の製造方法 | |
JPS6273645A (ja) | 半導体装置の製造方法 | |
JPS5852874A (ja) | 薄膜トランジスタ− | |
JPS62283631A (ja) | 埋込み平坦化方法 | |
JPS61222150A (ja) | 中間層にビアを形成しかつ該中間絶縁体層の平担化を行なう方法 |