KR20120034566A - 반도체소자 탑재용 기판의 제조 방법 - Google Patents

반도체소자 탑재용 기판의 제조 방법 Download PDF

Info

Publication number
KR20120034566A
KR20120034566A KR1020110096884A KR20110096884A KR20120034566A KR 20120034566 A KR20120034566 A KR 20120034566A KR 1020110096884 A KR1020110096884 A KR 1020110096884A KR 20110096884 A KR20110096884 A KR 20110096884A KR 20120034566 A KR20120034566 A KR 20120034566A
Authority
KR
South Korea
Prior art keywords
layer
resist layer
resist
exposed
metal plate
Prior art date
Application number
KR1020110096884A
Other languages
English (en)
Other versions
KR101671037B1 (ko
Inventor
호소모미 시게루
아리마 히로유키
Original Assignee
스미토모 긴조쿠 고잔 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 긴조쿠 고잔 가부시키가이샤 filed Critical 스미토모 긴조쿠 고잔 가부시키가이샤
Publication of KR20120034566A publication Critical patent/KR20120034566A/ko
Application granted granted Critical
Publication of KR101671037B1 publication Critical patent/KR101671037B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60—Substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates

Abstract

전극층과 수지의 밀착성을 높인 반도체소자 탑재용 기판을 제공한다.금속판의 표면에 감광 파장이 다른 레지스트에 의해 하층과 상층으로 이루어지는 2층의 레지스트층을 형성하는 공정과, 상기 하층의 레지스트층은 노광되지 않은 상태에서 상기 상층의 레지스트층을 소정의 패턴으로 노광하는 공정과, 상기 상층의 레지스트층에 소정의 패턴으로 개구부를 형성하고, 그 개구부로부터 노광되지 않은 상기 하층의 레지스트층을, 상기 상층의 레지스트층의 패턴으로 개구부를 형성하여 상기 금속판 표면을 부분적으로 노출시키는 현상 공정과, 상기 하층의 레지스트층을 노광하여 경화시키는 공정과, 상기 하층의 레지스트층으로부터 노출하고 있는 상기 금속판 표면에 소정의 도금을 형성하는 공정과, 상기 하층과 상층으로 이루어지는 2층의 레지스트층을 모두 박리하는 공정을 순차적으로 실시한다.

Description

반도체소자 탑재용 기판의 제조 방법 {Method of manufacturing a base plate for mounting semiconductor elements}
본 발명은, 금속판의 표면에 단자 등이 되는 도금층을 구비한 반도체소자 탑재용 기판의 제조 방법에 관한 것이다.
도전성을 가지는 기재(基材)의 일면 측에, 소정의 패터닝을 실시한 레지스트 마스크를 형성하고, 레지스트 마스크로부터 노출된 기재에 도전성 금속을 전착(電着)하여 반도체소자 탑재용 금속층과, 외부와 접속하기 위한 전극층을 형성하고, 레지스트 마스크를 제거함으로써 반도체소자 탑재용 기판을 형성하고, 상기 반도체소자 탑재용 기판에 반도체소자를 탑재하여, 와이어 본딩 한 후 수지 밀봉을 하고, 기재를 제거하여, 수지 측에 전착한 도전성 금속의 이면 측을 노출시킨 반도체 장치를 얻는 것이 알려져 있다.
일본특허 공개 2002－9196호 공보에는 형성한 레지스트 마스크를 넘어 도전성 금속을 전착시킴으로써, 반도체소자 탑재용 금속층과, 외부와 접속하기 위한 전극층의 상단부 둘레에 연장부를 갖는 반도체소자 탑재용 기판을 얻고, 수지 밀봉할 때에 금속층과 전극층의 연장부가 수지의 들어간 형태로 되어 확실하게 수지 측에 남도록 하는 것이 기재되어 있다.
일본특허 공개 2007－103450호 공보에는, 레지스트 마스크를 형성할 때에 산란 자외선을 이용하여 레지스트 마스크를 사다리꼴로 형성함으로써 금속층 또는 전극층을 역사다리꼴 형상으로 형성하는 것이 기재되어 있다.
일본특허 공개 2002－9196호 공보에 나타나는 레지스트 마스크를 넘어 도전성 금속을 전착시키는 방법이란, 형성하는 도금층을 레지스트 마스크를 오버행시켜 형성하는 것으로, 그 오버행 량을 제어하는 것이 어렵고, 형성하는 도금층의 차양 길이가 모두 동일하지 않다고 하는 문제, 또는 인접한 도금층과 연결되어 버린다고 하는 문제가 있다. 또, 도금층이 얇아지면 연장부의 두께도 얇아지기 때문에, 수지와의 밀착성이 저하한다고 하는 문제도 있다. 그리고, 오버행시킨 도금층의 상면은 도금의 세로 방향과 가로 방향의 성장 비율의 관계로 구형으로 되기 때문에, 본딩의 신뢰성을 저하시키는 요인도 된다.
또, 일본특허 공개 2007－103450호 공보에 나타나는 산란 자외선을 이용하여 레지스트층 개구부의 단면 형상을 사다리꼴로 형성하는 방법은, 사용하는 레지스트의 두께가 25㎛ 정도까지의 두께에 효과적이며, 형성하는 금속층 혹은 전극층의 두께가 약 20㎛정도까지 된다. 예를 들면, 레지스트층을 두껍게 하여 50㎛정도로 했을 경우, 자외선이 레지스트에 흡수되고 기재 방향에 가까울 수록 빛이 감쇠하기 때문에, 개구부 단면 형상의 사다리꼴의 각도가 90도(즉 직사각형)에 가깝고, 이보다 더 커져 통상 사다리꼴 형상으로 되어, 금속층 혹은 전극층의 형상이 역사다리꼴을 이루지 못하게 되기 때문에, 금속층 혹은 전극층과 수지의 밀착성이 저하하게 된다.
전극층과 수지의 밀착성을 보다 향상시키기 위해서는, 전극층의 두께를 두껍게 하는 한편, 수지에 침투되는 것 같은 역사다리꼴을 형성하는 것이 유효하다. 즉, 전극층의 두께를 두껍게 할 수 있도록 25㎛ 이상의 두께의 레지스트를 사용하여도 역사다리꼴의 레지스트층을 형성하는 것이 가능하고, 이에 의해, 5~100㎛ 정도의 두께의 전극층(후에 도금층(10)을 형성하는 측)이 역사다리꼴로 되어 형성되도록 한 반도체소자 탑재용 기판을 제조하는 것이 가능해진다.
본 발명의 반도체소자 탑재용 기판의 제조 방법은 상기 과제를 감안하여 이루어진 것으로, 전극층이 역사다리꼴 형상으로 형성되는 것에 의해, 전극층과 수지의 밀착성을 높인 반도체소자 탑재용 기판을 제공할 수 있도록 하는 것을 목적으로 한다.
본 발명의 반도체소자 탑재용 기판의 제조 방법은, 금속판의 표면에 감광 파장이 다른 레지스트에 의해 하층과 상층으로 이루어지는 2층의 레지스트층을 형성하는 공정과, 상기 하층의 레지스트층은 노광되지 않은 상태에서 상기 상층의 레지스트층을 소정의 패턴으로 노광하는 공정과, 상기 상층의 레지스트층에 소정의 패턴으로 개구부를 형성하고, 그 개구부로부터 노광되지 않은 상기 하층의 레지스트층을, 상기 상층의 레지스트층의 패턴으로 개구부를 형성하여 상기 금속판 표면을 부분적으로 노출시키는 현상 공정과, 상기 하층의 레지스트층을 노광하여 경화시키는 공정과, 상기 하층의 레지스트층으로부터 노출하고 있는 상기 금속판 표면에 소정의 도금을 형성하는 공정과, 상기 하층과 상층으로 이루어지는 2층의 레지스트층을 모두 박리하는 공정을 순차적으로 실시하는 것을 특징으로 하고 있다.
또 본 발명의 반도체소자 탑재용 기판의 제조 방법에 있어서는, 상술한 현상 공정에 있어서, 상기 하층의 레지스트층은, 상기 상층의 레지스트층의 상기 개구부로부터 현상이 진행됨으로써 상기 금속판 표면이 부분적으로 노출되어 개구부가 형성되고, 이 개구부의 단면이 역사다리꼴 형상으로 형성되도록 하는 것이 바람직하다.
또 본 발명의 반도체소자 탑재용 기판의 제조 방법에 있어서는, 상기 하층의 레지스트층은, 후속하는 공정에서 형성되는 상기 도금의 높이보다 두꺼운 층인 것이 바람직하다.
또 본 발명의 반도체소자 탑재용 기판의 제조 방법에 있어서는, 광원과 소정의 패턴이 형성된 마스크 사이에, 필터를 통과하여 필요한 파장의 빛으로 상기 상층의 레지스트층을 노광하는 것이 바람직하다.
본 발명의 반도체소자 탑재용 기판의 제조 방법에 의하면, 종래의 공정을 답습하면서 역사다리꼴 단면 형상으로 된 도금층이 형성되므로, 수지와의 밀착성이 양호한 반도체소자 탑재용 기판을 용이하게 얻을 수 있다.
도 1은 본 발명의 반도체소자 탑재용 기판의 제조 방법을 각 공정마다 나타내는 도면이다. (1)은 금속판의 양면에 레지스트층을 형성한 단면도이다. (2)는 표면 측에 먼저 형성한 레지스트층과 감광 파장이 다른 레지스트층을 형성한 단면도이다. (3)은 노광 공정에 있어서, 표면측은 소정의 마스크를 씌우고 광원(도시하지 않음)과 마스크 사이에 대역필터를 설치하고, 광원으로부터의 자외선 중 상층의 레지스트층을 노광하기 위해 필요한 파장의 자외선을 조사하고, 이면측은 전면을 노광하고 있는 단면도이다. (4)는 현상을 실시함으로써, 상층의 레지스트층에 소정의 패턴으로 개구부를 형성하고, 노광되지 않은 하층의 레지스트층은, 상층의 레지스트층의 개구부로부터 현상이 진행되고, 금속판 표면을 부분적으로 노출시키고 있는 단면도이다. 이 처리에 의해 하층의 레지스트층은, 단면 형상이 역사다리꼴 형상의 개구부로 된다. (5)는 표면측의 노광되지 않은 하층의 레지스트층을 노광하여 경화시키고 있는 단면도이다. (6)은 노출된 금속판 표면에 도금을 형성한 것을 나타내는 단면도이다. (7)은 레지스트층을 박리하고, 금속판 표면에 도금층이 형성된 반도체소자 탑재용 기판의 단면도이다.
도 2는 도 1의 (4)에 나타내는 하층의 레지스트층이 역사다리꼴 단면 형상으로 되는 현상 공정의 상세한 설명도이다.
다음에, 본 발명의 반도체소자 탑재용 기판의 제조 방법의 실시 형태를 도 1 및 도 2에 의거하여 설명한다.
먼저, 도 1의 (1)에 도시한 바와 같이, 후속 공정에서 도금층(10)을 형성하는 금속판(20)의 표면에, 도금층(10)의 필요한 높이보다 높은 두께의 하층으로 되는 레지스트층(30)을 형성한다. 이 레지스트층(30)은, i선 또는 h선 또는 g선에 의해 감광하는 레지스트층이다. 하층이 되는 레지스트층(30)의 두께를 이와 같이 형성함으로써, 단면이 역사다리꼴 형상으로 필요한 높이의 도금층(10)을 확실하게 형성할 수 있다.
다음에, 도 1의 (2)에 도시한 바와 같이, 그 위에 먼저 형성한 하층의 레지스트층(30)과는 감광 파장이 다른 상층으로 되는 레지스트층(40)을 형성한다.
다음에, 도 1의 (3)에 도시한 바와 같이, 소정의 패턴이 형성된 마스크(50)를 이용하여, 상층의 레지스트층(40)을 소정의 패턴으로 노광한다. 이때, 하층의 레지스트층(30)은 노광되지 않은 상태이다. 이 상층의 레지스트층(40)을 노광하려면 , 수은 램프의 광원에 대해 필요한 파장만을 통과하는 대역필터(60)를 이용함으로써 하층의 레지스트층(30)을 노광하지 않은 상태에서 상층의 레지스트층(40)을 노광시킬 수 있다.
다음에, 도 1의 (4)에 도시한 바와 같이 현상을 실시하여, 상층의 레지스트층(41)에 소정의 패턴으로 개구부를 형성하고, 노광되지 않은 하층의 레지스트층(31)은, 상층의 레지스트층(41)의 개구부로부터 현상이 진행되어, 금속판(20)의 표면을 부분적으로 노출시킨다.
이 처리에 의해 하층의 레지스트층(31)은, 단면이 역사다리꼴 형상의 개구부로 된다. 또한 역사다리꼴 형상이란, 밑변(금속판(20)에 접하는 측)보다 상변의 길이가 긴 사다리꼴 형상을 의미한다.
여기서, 상기 도 1의 (4)의 하층의 레지스트층(31)이 역사다리꼴 단면 형상으로 되는 현상 공정을 도 2를 이용하여 상세하게 설명한다.
현상 공정에서는, 도 2의 (1)에 도시한 바와 같이, 먼저 상층의 레지스트층(40)으로부터 개구부를 갖는 레지스트층(41)이 형성되고, 하층의 레지스트층(30)에 현상액(80)이 접촉한다. 그리고, 도 2의 (2)에 도시한 바와 같이, 현상액(80)이 유동하여, 레지스트층(30)은 하방으로 제거됨과 동시에, 현상액(80)은 가로 방향으로도 유동한다. 또, 도 2의 (3)에 도시한 바와 같이, 현상액(80)은 소용돌이 모양으로 유동하여, 레지스트층(30)을 단면이 원호형이 되도록 제거한다. 그리하여, 도 2의 (4)에 도시한 바와 같이, 레지스트층(30)은 금속판(20)을 노출시키고, 현상액(80)은 가로 방향의 레지스트층(30)을 제거한다. 그 결과, 도 2의 (5)에 도시한 바와 같이, 단면 형상이 역사다리꼴의 개구부로 된 레지스트층(31)이 형성된다.
다음에, 도 1의 (5)에 도시한 바와 같이, 노광되지 않은 하층의 레지스트층(31)을 전면 노광하여 경화시킨다.
다음에, 도 1의 (6)에 도시한 바와 같이, 노출하고 있는 금속판(20)의 표면에 도금 전처리를 하여, 필요한 높이의 도금층(10)을 형성한다.
마지막으로, 도 1의 (7)에 도시한 바와 같이, 모든 레지스트층(31, 41)을 제거함으로써, 금속판(20)의 표면에 단면 형상이 역사다리꼴로 된 도금층(10)을 갖는 반도체소자 탑재용 기판을 얻을 수 있다.
또한, 광원으로 수은 램프를 사용하지 않고, 특정 파장의 자외선 LED 램프를 사용함으로써, 대역필터를 이용하지 않고 상층의 레지스트층을 노광하는 것도 가능하다.
금속판(20)으로서 두께 0.15mm의 SUS430를 이용해, 양면에 두께 50㎛의 필름 레지스트(아사히 카세이 E-머티리얼스(Asahi Kasei E-materials)제조：AQ－5038)를 래미네이트하여 레지스트층(30)을 형성했다. 래미네이트 조건은, 롤 온도 105℃, 롤 압력 0.5MPa, 이송속도 2.5m/min에서 실시했다. 여기서, 래미네이트한 필름 레지스트는 네가티브형 레지스트이고, i선 조사(감광 파장：365nm)에 의한 노광이 가능한 레지스트이다.
다음에, 상기 레지스트층(30)을 형성한 금속판의 표면측(후에 도금층(10)을 형성하는 측)에만, 상기 레지스트층(30)에 중첩해, 두께 25㎛의 레지스트층(30)과 감광 파장이 다른 필름 레지스트(아사히 카세이 E-머티리얼스(Asahi Kasei E-materials)제조：ADH－252)를 상기와 같은 조건으로 래미네이트하여, 상층의 레지스트층(40)을 형성했다. 이 필름 레지스트도 네가티브형 레지스트이지만, h선 조사(감광 파장：405nm)에 의한 노광이 가능한 레지스트이다.
이것으로, 금속판(20)의 표면측에는, 감광 파장이 다른 2층의 레지스트층(30, 40)이 형성되고, 이면측에는 표면측의 하층과 같은 레지스트층(30)이 형성된다.
다음에, 표면측의 상층의 레지스트층(40) 위에 소정의 패턴이 형성된 마스크(50)를 씌우고, 그 마스크(50)와 노광용 광원 사이에 405nm의 대역필터(60)을 설치하였다.
그리고, 광원이 메인 파장 i선이고, h선과 g선을 포함한 혼선(70)의 수은 램프(오크 제조：쇼트 아크 램프)를 사용하여 노광을 실시함으로써, 표면측의 상층의 레지스트층(40)을 405nm의 자외선에 의해 소정의 패턴으로 감광시켜 경화시키고, 이면측은 같은 광원에 의해 레지스트층(30)을 전면 감광시켜 경화시켰다.
이때, 표면측은, 405nm의 대역필터(60)에 의해 h선 조사(71)에 의한 노광을 실시하게 되고, 하층의 레지스트층(30)은 노광되지 않은 상태이다. 이면측은, 혼선(70)에 의한 노광에 의해 전면이 경화한 레지스트층(31)으로 된다.
다음에, 현상을 실시함으로써 표면측의 상층의 레지스트층(40)은 소정의 패턴으로 형성되어, 개구부가 형성된 레지스트층(41)이 된다. 그리고, 노광되지 않은 하층의 레지스트층(30)은, 상층의 레지스트층(41)의 개구부로부터 현상이 진행되고, 금속판 표면이 노출된다. 이 처리에 의해 표면측의 하층의 레지스트층(31)은, 단면 형상이 역사다리꼴의 개구부가 된다. 이 현상 처리는, 1% 탄산나트륨액체를 액체온도 30℃, 분사압력 0.08MPa으로 약 80초간 처리했다.
다음에, 표면측의 노광되지 않은 레지스트층(31)을 혼선(70)에 의해 전면을 노광하여 경화시켰다.
그리고, 표면측에 소정의 패턴으로 개구부가 형성된 레지스트층(31)으로부터 노출된 금속판(20) 표면의 표면 산화 피막 제거 및 일반적인 도금 전처리에 의한 표면의 활성화 처리를 실시한 후, 니켈 도금을 하여 40㎛의 두께의 도금층(10)을 형성했다.
그 후, 알칼리 용액에 의해 금속판(20)의 양면에 형성되어 있는 레지스트층(31, 41)을 모두 박리하여 반도체소자 탑재용 기판을 얻었다.
형성한 단면이 역사다리꼴 형상의 도금층(10)의 경사변과 금속판의 각도는 75~80도였다.
본 실시예는, 금속판(20)의 이면측에 i선 조사에 의한 노광이 가능한 레지스트층(30)을 형성했지만, 광원이 i선과 h선과 g선을 포함한 혼선(70)의 수은 램프를 사용하기 때문에 이것으로 한정할 필요는 없다. 상층의 레지스트층(40)과 감광 파장이 다르면, 어떤 타입의 레지스트층을 형성해도 좋다. 더욱이, 이면측에 형성하는 레지스트층은, 전면을 경화시키기 때문에, 어떤 타입의 레지스트를 사용해도 문제 없다.
또, 형성하는 도금층은, 복수의 도금을 적층해도 좋고, 필요에 따라서 금, 팔라듐, 니켈, 구리, 코발트 등 및 이들 합금에 의한 도금을 선택하여 순차적으로 적층해 형성할 수 있다.
두께 0.15mm의 SUS430를 금속판(20)으로서, 표면측(후에 도금층(10)을 형성하는 측)에 두께 38㎛의 필름 레지스트(아사히 카세이 E-머티리얼스(Asahi Kasei E-materials)제조：AQ－4096)를 2개, 이면측에는 같은 필름 레지스트를 1개 래미네이트함으로써, 표면측에는 76㎛의 두께의 하층의 레지스트층(30)을 형성했다. 래미네이트 조건은, 롤 온도 105℃, 롤 압력 0.5MPa, 이송속도 2.5m/min에서 실시했다.
다음에, 금속판(20)의 표면측은 상기 레지스트층(30)에 중첩하여, 두께 25㎛의 필름 레지스트(아사히 카세이 E-머티리얼스(Asahi Kasei E-materials)제조：ADH－252)를 상기와 같은 조건으로 래미네이트하여, 표면 측에는 상층의 레지스트층(40)을 형성했다.
다음에, 표면측 상층의 레지스트층(40)의 위로부터 소정의 패턴이 형성된 마스크(50)를 이용하여, h선 조사에 의한 노광을 실시하고, 이면측은 전면을 노광함으로써, 표면측의 상층의 레지스트층(40)을 소정의 패턴으로 감광하여 경화시키고, 이면측의 레지스트층(30)은 전면을 경화시켰다. 노광 방법은, 실시예 1과 같이, 광원으로서 수은 램프를 사용하고, 표면측은, 광원과 마스크(50) 사이에 405nm의 대역필터를 설치하여 h선만을 통과시켰다. 이때, 표면측 하층의 레지스트층(30)은 노광되지 않은 상태이다.
다음에, 현상을 실시하여 표면측의 상층의 레지스트층(40)은 소정의 패턴으로 개구부가 형성되어, 레지스트층(41)으로 된다. 그리고, 노광되지 않은 하층의 레지스트층(30)은, 상층의 레지스트층(41)의 개구부로부터 현상이 진행되고, 금속판 표면을 노출시킨다. 이 처리에 의해 하층의 레지스트층(31)은, 단면 형상이 역사다리꼴의 개구부가 된다. 구체적인 조건은, 1% 탄산나트륨액체를 액체온도 30℃, 분사압력 0.08 MPa에서 약 80초간 현상 처리를 했다.
다음에, 표면측의 하층의 레지스트층(31)에 대해서 전면을 수은 램프에 의해 노광을 실시하고, 단면이 역사다리꼴 형상의 개구부로 된 하층의 레지스트층(31)을 경화시켰다. 이 경우는, 상기 대역필터가 없는 상태에서 통상의 노광을 실시했다.
그리고, 소정의 패턴으로 형성된 레지스트층(31)으로부터 노출한 금속판(20) 표면을 일반적인 도금 전처리에 의한 표면의 활성화 처리를 한 후, 금도금을 0.05㎛, 팔라듐 도금을 0.1㎛, 니켈 도금을 65㎛, 팔라듐 도금을 0.1㎛, 금 도금을 0.8㎛의 두께로 순차적으로 실시하여 도금층(10)을 형성했다.
그 후, 알칼리 용액에 의해 금속판(20)의 양면에 형성되어 있는 레지스트층(31, 41)을 모두 박리함으로써 반도체소자 탑재용 기판을 얻었다.
형성한 단면이 역사다리꼴 형상의 도금층(10)의 경사변과 금속판(20)의 각도는 65~78도였다.
10: 도금층
20: 금속판
30: 금속판에 래미네이트된, 하층으로 되는 레지스트층
31: 레지스트층(30)이 현상에 의해 소정의 패턴으로 형성된 레지스트층
40: 레지스트층(30) 위에 형성된, 상층으로 되는 레지스트층
41: 레지스트층(40)이 현상에 의해 소정의 패턴으로 형성된 레지스트층
50: 마스크
60: 대역필터
70: 자외선
71: 대역필터를 통과한 특정 파장의 자외선
80: 현상액

Claims (4)

  1. 금속판의 표면에 감광 파장이 다른 레지스트에 의해 하층과 상층으로 이루어지는 2층의 레지스트층을 형성하는 공정과,
    상기 하층의 레지스트층은 노광되지 않은 상태에서 상기 상층의 레지스트층을 소정의 패턴으로 노광하는 공정과,
    상기 상층의 레지스트층에 소정의 패턴으로 개구부를 형성하고, 그 개구부로부터 노광되지 않은 상기 하층의 레지스트층을, 상기 상층의 레지스트층의 패턴으로 개구부를 형성하여 상기 금속판 표면을 부분적으로 노출시키는 현상 공정과,
    상기 하층의 레지스트층을 노광하여 경화시키는 공정과,
    상기 하층의 레지스트층으로부터 노출하고 있는 상기 금속판 표면에 소정의 도금을 형성하는 공정과,
    상기 하층과 상층으로 이루어지는 2층의 레지스트층을 모두 박리하는 공정을 순차적으로 실시하는 것을 특징으로 하는 반도체소자 탑재용 기판의 제조 방법.
  2. 제 1 항에 있어서,
    청구항 1 기재의 현상 공정에 있어서, 상기 하층의 레지스트층은, 상기 상층의 레지스트층의 상기 개구부로부터 현상을 실시함으로써 상기 금속판 표면이 부분적으로 노출되어 개구부가 형성되고, 이 개구부의 단면이 역사다리꼴 형상으로 형성되도록 한 것을 특징으로 하는 반도체소자 탑재용 기판의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 하층의 레지스트층은, 후공정에서 형성되는 상기 도금의 높이보다 두꺼운 층인 것을 특징으로 하는 반도체소자 탑재용 기판의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    광원과 소정의 패턴이 형성된 마스크 사이에, 필터를 통과하여 필요한 파장의 빛으로 상기 상층의 레지스트층을 노광하는 것을 특징으로 하는 반도체소자 탑재용 기판의 제조 방법.
KR1020110096884A 2010-10-01 2011-09-26 반도체소자 탑재용 기판의 제조 방법 KR101671037B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-223374 2010-10-01
JP2010223374A JP5370330B2 (ja) 2010-10-01 2010-10-01 半導体素子搭載用基板の製造方法

Publications (2)

Publication Number Publication Date
KR20120034566A true KR20120034566A (ko) 2012-04-12
KR101671037B1 KR101671037B1 (ko) 2016-10-31

Family

ID=46009164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110096884A KR101671037B1 (ko) 2010-10-01 2011-09-26 반도체소자 탑재용 기판의 제조 방법

Country Status (4)

Country Link
JP (1) JP5370330B2 (ko)
KR (1) KR101671037B1 (ko)
CN (1) CN102446774B (ko)
TW (1) TWI517208B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150087388A (ko) * 2012-11-20 2015-07-29 에스에이치 메테리얼스 코퍼레이션 리미티드 반도체 소자 탑재용 기판 및 그 제조 방법
KR20150087387A (ko) * 2012-11-21 2015-07-29 에스에이치 메테리얼스 코퍼레이션 리미티드 반도체 소자 탑재용 기판 및 그 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211157A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
JP6299004B2 (ja) * 2015-04-30 2018-03-28 Ｓｈマテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
CN109565941B (zh) 2016-08-10 2021-07-20 株式会社村田制作所 陶瓷电子部件
CN108269736B (zh) * 2018-01-25 2020-09-01 深圳市华星光电技术有限公司 通过光阻剥离实现电极层图案化的方法
CN114501801A (zh) * 2020-10-28 2022-05-13 深南电路股份有限公司 一种线路板的加工方法及线路板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4362809A (en) * 1981-03-30 1982-12-07 Hewlett-Packard Company Multilayer photoresist process utilizing an absorbant dye
JPS616830A (ja) * 1984-06-21 1986-01-13 Matsushita Electric Ind Co Ltd パタ−ン形成方法
US5091288A (en) * 1989-10-27 1992-02-25 Rockwell International Corporation Method of forming detector array contact bumps for improved lift off of excess metal
JPH04196152A (ja) * 1990-11-26 1992-07-15 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH0715113A (ja) * 1993-06-24 1995-01-17 Hitachi Ltd プリント配線パターン形成方法
JPH0722735A (ja) * 1993-07-05 1995-01-24 Ibiden Co Ltd プリント配線板
JPH081810A (ja) * 1994-06-20 1996-01-09 Koichi Ishida 等方性エッチングにより形成する微小レンズ
ITTO20020793A1 (it) * 2002-09-12 2004-03-13 Olivetti Jet Spa Metodo per ricoprire selettivamente una superficie microlavorata.
JP2007093958A (ja) * 2005-09-28 2007-04-12 Sumitomo Heavy Ind Ltd パターン加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150087388A (ko) * 2012-11-20 2015-07-29 에스에이치 메테리얼스 코퍼레이션 리미티드 반도체 소자 탑재용 기판 및 그 제조 방법
KR20150087387A (ko) * 2012-11-21 2015-07-29 에스에이치 메테리얼스 코퍼레이션 리미티드 반도체 소자 탑재용 기판 및 그 제조 방법

Also Published As

Publication number Publication date
TW201236051A (en) 2012-09-01
TWI517208B (zh) 2016-01-11
KR101671037B1 (ko) 2016-10-31
JP2012079905A (ja) 2012-04-19
CN102446774A (zh) 2012-05-09
CN102446774B (zh) 2016-01-20
JP5370330B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
KR20120034566A (ko) 반도체소자 탑재용 기판의 제조 방법
JP5979495B2 (ja) 半導体素子搭載用基板の製造方法
CN106169458B (zh) 半导体元件安装用引线框架与半导体装置及其制造方法
JP2007103450A (ja) 配線基板およびその製造方法
KR101691762B1 (ko) 반도체 소자 탑재용 기판 및 그 제조 방법
JP2006179606A (ja) 配線回路基板
JP2010129575A (ja) プリント配線板およびその製造方法
JP6524533B2 (ja) 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
KR101691763B1 (ko) 반도체 소자 탑재용 기판 및 그 제조 방법
JP6610927B2 (ja) 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法
TWI400760B (zh) Conductive ball configuration mask and manufacturing method thereof
CN107112289B (zh) 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法
CN115866916A (zh) 具有防焊层的电路板的制造方法及电路板
JP2019012788A (ja) 半導体素子搭載用基板及びその製造方法
TW200414479A (en) Method of manufacturing lead frame
JP2017034095A (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2016122809A (ja) 半導体装置用配線部材及びその製造方法
JP2013135171A (ja) 集合基板の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant