JP2009141180A - 半導体装置製造用基板とその製造方法 - Google Patents

半導体装置製造用基板とその製造方法 Download PDF

Info

Publication number
JP2009141180A
JP2009141180A JP2007316831A JP2007316831A JP2009141180A JP 2009141180 A JP2009141180 A JP 2009141180A JP 2007316831 A JP2007316831 A JP 2007316831A JP 2007316831 A JP2007316831 A JP 2007316831A JP 2009141180 A JP2009141180 A JP 2009141180A
Authority
JP
Japan
Prior art keywords
plating layer
manufacturing
gold
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007316831A
Other languages
English (en)
Other versions
JP5034913B2 (ja
Inventor
Juntaro Mikami
順太郎 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2007316831A priority Critical patent/JP5034913B2/ja
Publication of JP2009141180A publication Critical patent/JP2009141180A/ja
Application granted granted Critical
Publication of JP5034913B2 publication Critical patent/JP5034913B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

【課題】引き剥がした金属板にパッド部や端子部となるめっき層が残らず、パッド部や端子部が封止樹脂から浮いた状態や剥離する事態が生じないように封止樹脂と密着するめっき層を有する半導体装置製造用基板とその製造方法を提供する。
【解決手段】 金属板１０上に金コバルトめっき層１が所定のパターンで形成されており、そのめっき層１の上に金めっき層２とその上にニッケルめっき層３とその上に金めっき層２が順次形成されている。
【選択図】図１

Description

本発明は、半導体素子等を搭載して半導体装置を製造するために用いられる基板とその製造方法に関する。
半導体装置の小型・薄型化は年々進み、封止樹脂の裏面に外部との接続部（端子部）を有する半導体装置が増えてきた。従来、半導体装置のパッド部や端子部は、銅系合金や鉄・ニッケル合金をエッチング加工やプレス加工により所定のパタンに形成したリードフレームを用いるのが一般的であった。しかし、このリードフレームは、板厚０．１２５〜０．２００ｍｍのものが主に使用され、薄型化を妨げる要因の一つとなっていた。
そこで、近年、このリードフレームの代わりに、パッド部や端子部を０．１ｍｍ以下の厚さのメッキ層で形成した薄型の半導体装置が出現してきた。このめっき層によりパッド部や端子部を形成する半導体装置は、金属板上にめっき層により端子部やパッド部となる部分を形成した半導体装置製造用基板を用いて、パッド部に半導体素子を搭載し、ワイヤボンディング、樹脂封止等の組立工程を経た後、金属板のみを溶解する方法や或いは金属板のみを引き剥がす方法により、半導体装置を得ていた。
ところで、例えば、銅系合金を金属板とした場合は、機械的に容易に引き剥がすことができないため、樹脂封止後に金属板である銅系合金のエッチング処理が必要となり、製造工程が複雑になり、経済性も悪かった。
また、ステンレス鋼を金属板とした場合は、形成しためっき層のステンレス鋼に対する密着性が得られず、封止樹脂がステンレス鋼とめっき層の間に回り込む問題や、逆に密着性を向上させるとステンレス鋼にめっき層が残るという問題があった。
特許文献１には、基材上に金めっき層、ニッケルめっき層及び金めっき層を順次積層して構成した半導体装置製造用基板が記載されている。この半導体装置製造用基板は、樹脂封止後に基材部をエッチング除去してなる半導体装置であり、基材部を引き剥がす方法ではないため、金属板にパッド部や端子部となるめっき層が残る問題は無い。
また、特許文献２には、基材表面に凹凸を設けてめっき層の密着性を向上させると共に、剥離処理を施して引き剥がしたステンレス鋼にめっき層が残らないようにすることが記載されている。しかし、凹凸を設けるためのブラスト処理では、新たな工程が必要となり、また、基材の反りが発生するという問題がある。
特開平１０−０８８５号公報 特開昭５９−２０８７５６号公報
本発明は、上記の如き従来技術の問題点に鑑みてなされたものであり、その目的とするところは、引き剥がした金属板にパッド部や端子部となるめっき層が残らず、パッド部や端子部が封止樹脂から浮いた状態や剥離する事態が生じないように封止樹脂と密着するめっき層を有する半導体装置製造用基板とその製造方法を提供することにある。
上記目的を達成するため、本発明による半導体装置製造用基板は、金属板上に金コバルトめっき層が所定のパターンで形成されていることを特徴とする。
本発明によれば、前記めっき層の厚さが０．０５μｍ以下であることを特徴とする。
また、本発明によれば、前記めっき層の上に複数の別のめっき層が積層されていることを特徴とする。
また、本発明によれば、前記金コバルトめっき層の上に金めっき層とその上にニッケルめっき層とその上に金めっき層が形成されていることを特徴とする。
また、本発明によれば、前記金属板がステンレス鋼板であることを特徴とする。
本発明による半導体装置製造用基板の製造方法は、金属板表面にめっき用マスクを形成する工程と、前記めっき用マスクから露出した前記金属板表面に金コバルトめっき層を形成する工程と、前記金コバルトめっき層の上に金めっき層を形成する工程と、前記金めっき層の上にニッケルめっき層を形成する工程とを含むことを特徴とする。
本発明によれば、半導体装置の製造において、金属板を引き剥がしても引き剥がした金属板にパッド部や端子部となるめっき層が残らず、そしてパッド部や端子部が封止樹脂から浮いた状態や剥離する事態が生じない半導体装置を得ることができる。
以下、本発明実施の形態を図示した実施例に基づき説明する。
図１は本発明に係る基板の構造を示す断面図、図２は本発明に係る基板の平面図とその一部拡大図、図３は本発明に係る基板の製造工程を示す説明図、図４は本発明に係る基板を用いた半導体装置の組立工程の一部を示す断面図である。
まず、帯状のステンレス鋼１０を用いて、脱脂処理と酸洗浄を行い、次にレジストをステンレス鋼１０の両面に貼り付け、所定のガラスマスクを用いて露光を行い、現像処理を行って、めっき用素材を完成させる。
次に、この素材にめっきの前処理を行った後、金コバルトめっきを施して金コバルトめっき層１を形成し、更にその上に一般的な金めっきを施して金めっき層２を形成し、更にその上にニッケルめっきを施してニッケルめっき層３を形成し、更にその上に金めっきを施して金めっき層２を形成して、最後にめっきマスクとして使用したレジストを剥離し、所望の半導体装置製造用基板（リードフレーム）を得る（図１及び２参照）。
ステンレス鋼の性質上、めっきの前処理によりめっき面の活性化処理を行っても、その後の金めっき処理までに不動態化してしまい、従来の弱酸性乃至中性の金めっき浴を用いて金めっき層を形成しても、ステンレス鋼に対する密着性が得られず、半導体装置の組立工程の中で、ワイヤボンディングを行う際、キャピラリの衝撃だけでめっき層がステンレス鋼からはく離して浮くことがあったが、コバルトを０．１〜０．５％含有した０．０５μｍ以下の薄い金コバルトめっき層により、この問題を解消することができる。金コバルトめっき層の厚みは、厚くする必要は無く、従来の金めっき層に比べてステンレス鋼に対する密着性を向上させる目的のめっき層であるので、０．０５μｍ以下の薄いめっきで十分であり、０．０１μｍ程度の厚さでも効果がある。
なお、基板材料としてはステンレス鋼に限定されるものではなく、他の適宜の金属板を用いることができる。
実施例
ステンレス鋼１０として幅１００ｍｍ、板厚０．２ｍｍのSUS４３０を用いて、先ず脱脂処理と酸洗浄を行った。次に厚さ０．０２５ｍｍの感光性ドライフィルムレジスト１４をラミネートロールでステンレス鋼１０の両面に貼り付けた（図３（A）参照）。
次に、所定のガラスマスクを感光性ドライフィルムレジスト１４の上から被せて、その上から紫外光を照射して露光を行い、次に炭酸ナトリウム溶液を用いて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジスト１４を溶かす現像処理を行って、めっきマスクとして使用するレジスト１５を含むめっき用の材料を完成させた（図３（B））。
なお、この時めっき領域としては、図２に示すごとく、中央に３ｍｍ角のパッド部を、その周囲に０．３ｍｍ角のリード部を２８個配置したものを、８組×５組のマトリックス状に作製した。
次に、めっきの前処理として、先ずアルカリ液に浸漬し、その後３mol/Lの塩酸液に浸漬した。
以上の前処理を行った後、金コバルトめっきを厚さ０．０１μｍ施し、その上に一般的な金めっきを厚さ約０．１μｍ施して金コバルトめっき＋金めっき層１１を形成し、その上にスルファミン酸ニッケルめっきを厚さ１０μｍ施してニッケルめっき層１２を形成し、更にその上に金めっきを厚さ３μｍ施して金めっき層１３を形成し、最後に水酸化ナトリウム溶液でドライフィルムレジストを剥離し、水洗と乾燥を行って半導体装置製造用基板１６を得た（図３（C）及び（D）参照。）
この半導体装置製造用基板１６を用いて、図４に示したように、半導体素子２１の搭載、ボンディングワイヤ２２のボンディング及び封止樹脂２３による封止を行い、樹脂硬化後にステンレス鋼１０と樹脂封止された部分とを手で引き剥がして、各半導体素子２１毎のブロックを切り離すことにより、半導体装置２０を得た。
引き剥がしたステンレス鋼側を観察した結果、めっきが残っている部分は無く、また樹脂封止された部分の、ステンレス鋼と接していためっき部分を確認すると、封止樹脂の回り込みも無く、樹脂封止を行っても形成しためっき皮膜が浮いたり剥離したりすること無く保持されていることが確認できた。
更に、この金コバルトめっき面の半田濡れ性を溶融半田で確認したところ、金コバルトめっき面全域にきれいに半田付けできた。
本発明に係る基板の構造を示す断面図である。 本発明に係る基板の平面図とその一部拡大図である。 本発明に係る基板の製造工程を示す説明図である。 本発明に係る基板を用いた半導体装置の組立工程の一部を示す断面図である。
符号の説明
１ 金コバルトめっき層
２ 金めっき層
３ ニッケルめっき層
１０ ステンレス鋼
１１ 金コバルトめっき層＋金めっき層
１２ ニッケルめっき層
１３ 金めっき層
１４ ドライフィルムレジスト
１５ めっきマスクとして使用するレジスト
１６ 半導体装置製造用基板
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ
２３ 封止樹脂

Claims (6)

  1. 金属板上に金コバルトめっき層が所定のパターンで形成されていることを特徴とする半導体装置製造用基板。
  2. 前記めっき層の厚さが０．０５μｍ以下であることを特徴とする請求項１に記載の半導体装置製造用基板。
  3. 前記めっき層の上に複数の別のめっき層が積層されていることを特徴とする請求項１又は２に記載の半導体装置製造用基板。
  4. 前記めっき層の上に金めっき層とその上にニッケルめっき層とその上に金めっき層が形成されていることを特徴とする請求項１又は２に記載の半導体装置製造用基板。
  5. 前記金属板がステンレス鋼板であることを特徴とする請求項１乃至４の何れか１項に記載の半導体装置製造用基板。
  6. 金属板表面にめっき用マスクを形成する工程と、前記めっき用マスクから露出した前記金属板表面に金コバルトめっき層を形成する工程と、前記金コバルトめっき層の上に金めっき層を形成する工程と、前記金めっき層の上にニッケルめっき層を形成する工程とを含むことを特徴とする半導体装置製造用基板の製造方法。
JP2007316831A 2007-12-07 2007-12-07 半導体装置製造用基板とその製造方法 Active JP5034913B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007316831A JP5034913B2 (ja) 2007-12-07 2007-12-07 半導体装置製造用基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007316831A JP5034913B2 (ja) 2007-12-07 2007-12-07 半導体装置製造用基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2009141180A true JP2009141180A (ja) 2009-06-25
JP5034913B2 JP5034913B2 (ja) 2012-09-26

Family

ID=40871500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007316831A Active JP5034913B2 (ja) 2007-12-07 2007-12-07 半導体装置製造用基板とその製造方法

Country Status (1)

Country Link
JP (1) JP5034913B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258870A (ja) * 2010-06-11 2011-12-22 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2013216981A (ja) * 2013-07-31 2013-10-24 Dainippon Printing Co Ltd ステンレス基板
US8944711B2 (en) 2007-10-26 2015-02-03 Albea Services Bottle, especially for mascara, comprising a label having barrier properties, and production method

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223771A (ja) * 1995-12-15 1997-08-26 Furukawa Seimitsu Kinzoku Kogyo Kk 電子部品用リード部材及びその製造方法
JP2001168150A (ja) * 1999-12-13 2001-06-22 Hitachi Cable Ltd テープキャリア
JP2004214265A (ja) * 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
JP2005191131A (ja) * 2003-12-24 2005-07-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2006140392A (ja) * 2004-11-15 2006-06-01 Hitachi Cable Ltd テープキャリア及びその製造方法、並びに半導体装置及びその製造方法
JP2006295114A (ja) * 2005-03-17 2006-10-26 Hitachi Cable Ltd 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
JP2006319288A (ja) * 2005-05-16 2006-11-24 Nec Electronics Corp 半導体装置
JP2007073921A (ja) * 2005-08-09 2007-03-22 Hitachi Chem Co Ltd 半導体用フィルム付複合金属層、半導体用フィルム、これを用いた配線回路付フィルム及び半導体用フィルム付半導体装置、半導体装置並びに半導体装置の製造方法
JP2007129068A (ja) * 2005-11-04 2007-05-24 Toshiba Corp 半導体装置とその製造方法、及びその製造に用いる基板
JP2008258492A (ja) * 2007-04-06 2008-10-23 Nitto Denko Corp 半導体装置製造用接着シート

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223771A (ja) * 1995-12-15 1997-08-26 Furukawa Seimitsu Kinzoku Kogyo Kk 電子部品用リード部材及びその製造方法
JP2001168150A (ja) * 1999-12-13 2001-06-22 Hitachi Cable Ltd テープキャリア
JP2004214265A (ja) * 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
JP2005191131A (ja) * 2003-12-24 2005-07-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2006140392A (ja) * 2004-11-15 2006-06-01 Hitachi Cable Ltd テープキャリア及びその製造方法、並びに半導体装置及びその製造方法
JP2006295114A (ja) * 2005-03-17 2006-10-26 Hitachi Cable Ltd 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
JP2006319288A (ja) * 2005-05-16 2006-11-24 Nec Electronics Corp 半導体装置
JP2007073921A (ja) * 2005-08-09 2007-03-22 Hitachi Chem Co Ltd 半導体用フィルム付複合金属層、半導体用フィルム、これを用いた配線回路付フィルム及び半導体用フィルム付半導体装置、半導体装置並びに半導体装置の製造方法
JP2007129068A (ja) * 2005-11-04 2007-05-24 Toshiba Corp 半導体装置とその製造方法、及びその製造に用いる基板
JP2008258492A (ja) * 2007-04-06 2008-10-23 Nitto Denko Corp 半導体装置製造用接着シート

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8944711B2 (en) 2007-10-26 2015-02-03 Albea Services Bottle, especially for mascara, comprising a label having barrier properties, and production method
JP2011258870A (ja) * 2010-06-11 2011-12-22 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2013216981A (ja) * 2013-07-31 2013-10-24 Dainippon Printing Co Ltd ステンレス基板

Also Published As

Publication number Publication date
JP5034913B2 (ja) 2012-09-26

Similar Documents

Publication Publication Date Title
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
CN106169458B (zh) 半导体元件安装用引线框架与半导体装置及其制造方法
JP4508064B2 (ja) 半導体装置用配線基板の製造方法
KR101307030B1 (ko) 반도체 소자 탑재용 기판 및 그 제조 방법
JP2009135417A (ja) 半導体素子搭載用基板の製造方法
TWI469291B (zh) Semiconductor substrate mounting substrate and manufacturing method thereof
JP6044936B2 (ja) 半導体素子搭載用基板の製造方法
JP5034913B2 (ja) 半導体装置製造用基板とその製造方法
KR101006945B1 (ko) 반도체 소자 탑재용 기판의 제조 방법
JP2011198977A (ja) 半導体装置の製造方法
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP2007180247A (ja) 回路部材の製造方法
JP5565819B2 (ja) 半導体装置用基板及び半導体装置
JP2008263018A (ja) 半導体装置用基板及び半導体装置
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6485777B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP6615654B2 (ja) 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
JP5168998B2 (ja) 半導体装置用基板及びその製造方法
JP6299004B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP5846655B2 (ja) 半導体装置の製造方法
JP6901201B2 (ja) 半導体素子搭載用基板及びその製造方法
JP5098452B2 (ja) 半導体装置の製造方法
JP5636184B2 (ja) 半導体装置、半導体装置用基板及びこれらの製造方法
KR100828490B1 (ko) 리드프레임 제조방법
CN107112289B (zh) 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5034913

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350