JP2008258492A - 半導体装置製造用接着シート - Google Patents

半導体装置製造用接着シート Download PDF

Info

Publication number
JP2008258492A
JP2008258492A JP2007100636A JP2007100636A JP2008258492A JP 2008258492 A JP2008258492 A JP 2008258492A JP 2007100636 A JP2007100636 A JP 2007100636A JP 2007100636 A JP2007100636 A JP 2007100636A JP 2008258492 A JP2008258492 A JP 2008258492A
Authority
JP
Japan
Prior art keywords
semiconductor device
adhesive sheet
adhesive
manufacturing
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007100636A
Other languages
English (en)
Other versions
JP5053687B2 (ja
Inventor
Yoshio Terada
好夫 寺田
Hiroyuki Kondo
広行 近藤
Takuji Okeyui
卓司 桶結
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2007100636A priority Critical patent/JP5053687B2/ja
Publication of JP2008258492A publication Critical patent/JP2008258492A/ja
Application granted granted Critical
Publication of JP5053687B2 publication Critical patent/JP5053687B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 高温下でも十分な引張貯蔵弾性率を維持でき、軽剥離可能で、糊残りの問題も生じにくい半導体装置製造用接着シートを提供する。
【解決手段】 本発明の半導体装置製造用の接着シートは、少なくとも半導体素子及び導電部を封止樹脂により封止された半導体装置の製造に使用する半導体装置製造用接着シートであって、前記半導体装置製造用接着シートは、基材上に少なくとも厚さ１５μｍ以上の接着剤層を有して構成され、前記接着剤層の硬化後の引張伸度は、引張速度２００ｍｍ／分の条件下で、４〜１５％の範囲内であることを特徴とする。
【選択図】 図１

Description

本発明は、半導体装置製造用接着シートに関し、より詳細には、半導体素子が封止樹脂により封止されたリードレス構造の半導体装置の製造に使用される半導体装置製造用接着シートに関する。
近年、ＬＳＩの実装技術に於いては、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐａｃｋａｇｅ）技術が注目されており、このうち、リード端子がパッケージ内部に取り込まれた形態のＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）は、小型化と高集積の面で特に注目されるパッケージ形態のひとつである。この様なＱＦＮの製造方法としては、例えば、複数のＱＦＮ用チップをリードフレームのパッケージパターン領域のダイパッド上に整然と配列し、金型のキャビティ内で、封止樹脂にて一括封止したのち、切断によって個別のＱＦＮ構造物に切り分けることにより、リードフレーム面積あたりの生産性を飛躍的に向上させる方法がある。
前記ＱＦＮの製造方法に於いて、樹脂封止時のモールド金型によってクランプされる領域はパッケージパターン領域より更に外側に広がった樹脂封止領域の外側だけである。従って、パッケージパターン領域、特にその中央部に於いては、アウターリード面をモールド金型に十分な圧力で押さえることができず、封止樹脂がアウターリード側に漏れ出すことを抑えることが非常に難しく、ＱＦＮの端子等が樹脂で被覆されるという問題が生じ易い。
このため、前記ＱＦＮの製造方法に対しては、リードフレームのアウターリード側に粘着テープを貼り付け、この粘着テープの自着力（マスキング）を利用したシール効果により、樹脂封止時のアウターリード側への樹脂漏れを防ぐ製造方法が知られている（例えば、特許文献１参照）。
前記製造方法に於いては、耐熱性粘着テープは最初の段階でリードフレームのアウターパッド面に貼り合わせられ、その後、半導体チップの搭載工程やワイヤーボンディングの工程を経て、封止樹脂による封止工程まで貼り合わせられることが望ましい。従って、耐熱性粘着テープとしては、単に封止樹脂の漏れ出しを防止するだけでなく、半導体チップの搭載工程に耐える高度な耐熱性や、ワイヤーボンディング工程に於ける繊細な操作性に支障をきたさない、封止工程終了後に糊残り無く良好に剥離可能等、これらのすべての工程を満足する特性が要求される。
また、下記特許文献２では、更なる薄型化を目的として、粘着テープ上に銅箔を貼り合わせエッチングにより導体を形成する、リードレスの半導体装置の製造方法が開示されている。
この様な用途に使用される粘着テープの特性としてはリードフレームを使用した場合と同様に、単に封止樹脂の漏れ出しを防止するだけでなく、半導体チップの搭載工程に耐える高度な耐熱性や、ワイヤーボンディング工程に於ける繊細な操作性に支障をきたさず、封止工程終了後に糊残り無く良好に剥離できる等、これらの全ての工程を満足する特性が要求される。
特開２００２−１１０８８４号公報 特開平９−２５２０１４号公報 特開２００５−７２３４３号公報
本発明は、前記の問題点を考慮してなされたものであり、その目的は、高温下でも十分な引張貯蔵弾性率を維持でき、軽剥離可能で、糊残りの問題も生じにくい半導体装置製造用接着シートを提供することにある。
本願発明者等は、前記従来の問題点を解決すべく、半導体装置製造用接着シートについて検討した。その結果、封止体の下面から導電部の一部が表出しているスタンドオフ部に発生する糊残りが、接着剤層の凝集破壊に起因するものであることを見出して、本発明を完成させるに至った。
即ち、本発明に係る半導体装置製造用接着シートは、前記の課題を解決する為に、少なくとも半導体素子及び導電部を封止樹脂により封止された半導体装置の製造に使用する半導体装置製造用接着シートであって、前記半導体装置製造用接着シートは、基材上に少なくとも厚さ１５μｍ以上の接着剤層を有して構成され、前記接着剤層の硬化後の引張伸度は、引張速度２００ｍｍ／分の条件下で、４〜１５％の範囲内であることを特徴とする。
本発明の接着シートは、接着剤層の硬化後の引張伸度を４％以上にすることにより、接着剤層が脆くなって凝集破壊を生じるのを防止する。その一方、引張伸度を１５％以下にすることにより重剥離となって凝集破壊や界面破壊を起こすのを防止する。その結果、封止体のスタンドオフ部に於ける糊残りの発生を防止することができる。また、本発明の接着剤層は少なくとも１５μｍ以上の厚さを有するので、導電部の一部等が表出した封止体に対しても、そのスタンドオフ部を埋め込んで隙間無く密着させることができる。即ち、本発明の接着シートは密着性に優れているので、接着面に於いて空隙が生じるのを防止することができる。
前記構成に於いて、前記接着剤層は、ゴム成分及び下記一般式（１）で表されるジアセタール構造を分子内に有するエポキシ樹脂成分を含み構成されることが好ましい。
Figure 2008258492
前記接着剤層の構成材料として、ジアセタール構造をその分子内に有するエポキシ樹脂成分を用いたことにより、柔軟性と強靱性の双方に優れたものにできる。その結果、接着剤層での凝集破壊を防止し、封止体のスタンドオフ部に於ける糊残りの発生を一層低減できる。
前記構成の接着シートは、前記エポキシ樹脂成分は、エポキシ当量１０００ｇ／ｅｑ以下であることが好ましい。これにより、架橋密度が適度になり、より確実に、剥離の際の糊残りの問題を生じにくくできる。
前記構成の接着シートに於いては、前記基材の２００℃に於ける引張貯蔵弾性率が１ＧＰａ以上であり、硬化前１２０℃に於ける粘度が１×１０３Ｐａ・Ｓ以上、硬化後２００℃に於ける引張貯蔵弾性率が５０ＭＰａ以下であることが好ましい。接着剤層の硬化前１２０℃に於ける粘度が１×１０３Ｐａ・Ｓ以上にすることにより、接着剤層に流動性を付与する。その結果、封止体の下面から表出した導電体の一部を接着剤層に埋没させて、接着シートを封止体に貼り合わせることができる。また、基材の２００℃に於ける引張貯蔵弾性率を１ＧＰａ以上にし、かつ、硬化後２００℃に於ける引張貯蔵弾性率を０．５ＭＰａ以上にすることにより、例えばワイヤーボンディング工程が行われ、本発明の接着シートが高温条件下におかれた場合でも、接着剤層が軟化・流動するのを抑制し、その条件に十分耐え得る耐熱性を発揮することができる。その結果、安定したワイヤーボンディングが可能になり、歩留りの低下を抑制させることができる。
更に、前記構成に於いては、前記接着剤層は、シリコーン成分を含まないことが好ましい。接着剤層がシリコーン成分を含有しないので、例えば、接着シートの剥離の際に、アウタ−パッド部へ移行してその表面を汚染することがない。その結果、半導体装置を実装基板にはんだ付けする際にも濡れ性を良好なものにし、実装の歩留りを工場させることができる。また、ワイヤーボンディング工程の際にシロキサン系ガスが発生することがないので、封止体へのシリコーン汚染やシリコーン成分の転写等でワイヤーボンディング及びハンダ付けの際の金属接合不良を防止することができる。
本発明は、前記に説明した手段により、以下に述べるような効果を奏する。
即ち、本発明によれば、半導体素子等が封止樹脂により封止された封止体の下面に、前記導電部の一部を表出させた半導体装置の製造に際して、ゴム成分及びエポキシ樹脂成分を含み構成された接着剤層を備える接着シートを用い、該エポキシ樹脂成分として前記一般式（１）で表されるジアセタール構造を分子内に有するものを用いることにより、接着剤層が凝集破壊を起こすのを防止する。これにより、スタンドオフ部に於ける糊残りの発生を防止することができ、その結果、剥離性に優れた半導体装置製造用接着シートを提供することができる。
以下に、本発明の半導体装置製造用接着シート及び半導体装置について、その実施の形態を、図面を参照しながら具体的に説明する。
まず、本発明の半導体装置製造用接着シート（以下、単に接着シートと言う。）について説明する。図１は、本実施の形態に係る接着シートを示す断面図である。同図に示すように、本発明の接着シート１は、基材層（基材）３上に接着剤層２が積層された構成を有する。尚、本発明の接着シート１は、シート状の他、テープ状及びラベル状等を含む。
前記接着剤層２は、ゴム成分及びエポキシ樹脂成分を含み構成される。接着剤層２の厚さは通常１〜５０μｍである。
前記ゴム成分としては特に限定されず、例えば、ＮＢＲ（アクリロニトリルブタジエンゴム）、アクリルゴム、酸末端ニトリルゴム、熱可塑性エラストマー等のエポキシ系接着剤に従来使用されるものが挙げられ、市販品としてはＮｉｐｏｌ１０７２（商品名、日本ゼオン（株）社製）、Ｎｉｐｏｌ−ＡＲ５１（商品名、日本ゼオン（株）社製）等が挙げられる。なかでも、エポキシ樹脂との相溶性の点から、ＮＢＲが好ましく用いられ、かつ、アクリロニトリル量は３０〜７０重量％であることが特に好ましい。
ゴム成分は、接着剤に柔軟性を与えるために添加されるが、含有量が多くなると耐熱性が低下する。この観点から、接着剤層２の有機物に占めるゴム成分の割合は４０重量％を超えることが好ましく、更には４５〜７０重量％がより好ましい。ゴム成分の割合が４０重量％以下であると、接着剤層２の柔軟性が低下し、熱処理時に於ける引張強度が低下し、接着シート１の剥離の際に半導体パッケージの接続端子（導電部）、及び封止樹脂面に糊残りが発生しやすくなる。尚、７０重量％を超えると、引張貯蔵弾性率が低下し、ワイヤーボンディング性が低下する場合がある。
エポキシ樹脂成分としては、下記一般式（１）で示されるジアセタール構造を分子内に含有するものを必須の構成材料とする。当該構造を分子内に有するエポキシ樹脂成分を含有することで、接着剤層２に柔軟性と強靱性を付与する。その結果、スタンドオフ部での糊残りの発生を防止することができる。
Figure 2008258492
ジアセタール構造を分子内に含有するエポキシ樹脂は、多価フェノール類と多価ビニルアルコール類とをアセタール化反応させて得られる変性多価フェノール類に、更にエピハロヒドリン類によってグリシジルエーテル化したものである。
本発明に於ける前記エポキシ樹脂に於いては、用いられる多価フェノール類、多価ビニルアルコール類、エピハロヒドリン類は特に限定されない。
前記多価フェノール類としては、１分子中に１個より多い芳香族性水酸基を含有する芳香族系化合物であれば、特に限定されないが、例えば、ハイドロキノン、レゾルシン、カテコール、それらの置換基含有体のようなジヒドロキシベンゼン類；１，６−ジヒドロキシナフタレン、２，７−ジヒドロキシナフタレン、１，４−ジヒドロキシナフタレン、１，５−ジヒドロキシナフタレン、２，３−ジヒドロキシナフタレン、２，６−ジヒドロキシナフタレン、それらの置換基含有体のようなジヒドロキシナフタレン類；ビス（４−ヒドロキシフェニル）メタン（ビスフェノールＦ）、２，２−ビス（４−ヒドロキシフェニル）プロパン（ビスフェノールＡ）、２，２−ビス（３−メチル−４−ヒドロキシフェニル）プロパン（ビスフェノールＣ）、１，１−ビス（４−ヒドロキシフェニル）シクロヘキサン（ビスフェノールＺ）、１，１−ビス（４−ヒドロキシフェニル）−１−フェニルエタン（ビスフェノールＡＰ）、ビス（４−ヒドロキシフェニル）スルホン（ビスフェノールＳ）及びこれらの置換基含有体等のビスフェノール類；ビス（２−ヒドロキシ−１−ナフチル）メタン、ビス（２−ヒドロキシ−１−ナフチル）プロパン等のビスナフトール類；フェノール／ホルムアルデヒド重縮合物、オルソクレゾール／ホルムアルデヒド重縮合物、１−ナフトール／ホルムアルデヒド重縮合物、２−ナフトール／ホルムアルデヒド重縮合物、フェノール／アセトアルデヒド重縮合物、オルソクレゾール／アセトアルデヒド重縮合物、１−ナフトール／アセトアルデヒド重縮合物、２−ナフトール／アセトアルデヒド重縮合物、フェノール／サリチルアルデヒド重縮合物、オルソクレゾール／サリチルアルデヒド重縮合物、１−ナフトール／サリチルアルデヒド重縮合物、２−ナフトール／サリチルアルデヒド重縮合物等とこれらの置換基含有体等のフェノール類（ナフトール類）／アルデヒド類重縮合物類；フェノール／ジシクロペンタジエン重付加物、フェノール／テトラヒドロインデン重付加物、フェノール／４−ビニルシクロヘキセン重付加物、フェノール／５−ビニルノボルナ−２−エン重付加物、フェノール／α−ピネン重付加物、フェノール／β−ピネン重付加物、フェノール／リモネン重付加物、オルソクレゾール／ジシクロペンタジエン重付加物、オルソクレゾール／テトラヒドロインデン重付加物、オルソクレゾール／４−ビニルシクロヘキセン重付加物、オルソクレゾール／５−ビニルノボルナ−２−エン重付加物、オルソクレゾール／α−ピネン重付加物、１−ナフトール／ジシクロペンタジエン重付加物、１−ナフトール／４−ビニルシクロヘキセン重付加物、１−ナフトール／５−ビニルノルボルナジエン重付加物、１−ナフトール／α−ピネン重付加物、１−ナフトール／β−ピネン重付加物、１−ナフトール／リモネン重付加物、オルソクレゾール／β−ピネン重付加物、オルソクレゾール／リモネン重付加物等とこれらの置換基含有体等のフェノール類（ナフトール類）／ジエン類重付加物類；フェノール／ｐ−キシレンジクロライド重縮合物、１−ナフトール／ｐ−キシレンジクロライド重縮合物、２−ナフトール／ｐ−キシレンジクロライド重縮合物、フェノール／ビスクロロメチルビフェニル重縮合物、オルトクレゾール／ビスクロロメチルビフェニル重縮合物、１−ナフトール／ビスクロロメチルビフェニル重縮合物、２−ナフトール／ビスクロロメチルビフェニル重縮合物とこれらの置換基含有体等のフェノール類／アラルキル樹脂類との重縮合物類が挙げられる。
また、これらの置換基含有体の置換基例としては、アルキル基、アリール基、シクロアルキル基、アルコキシ基、アルコキシカルボニル基、アシル基、ハロゲン原子などが挙げられる。
これらのなかでも、ビニルエーテル変性率を高めても液状の低粘度エポキシ樹脂が得られることから、２価フェノール類が好ましい。２価フェノール類のなかでも、靭性等の性能に優れることから、ビスフェノールＡ、ビスフェノールＦ等のビスフェノール類が好ましく、流動性を強く鑑みるとハイドロキノン、レゾルシン、カテコールなどのジヒドロキベンゼン類、１，６−ジヒドロキシナフタレンなどのジヒドロキシナフタレン類が特に好ましい。
前記多価ビニルエーテル類としては、１分子中に１個より多いビニルエーテル基を含有する化合物であれば、特に限定されないが、例えば、エチレングリコールジビニルエーテル、ジエチレングリコールジビニルエーテル、トリエチレングリコールジビニルエーテル、テトラエチレングリコールジビニルエーテル、ポリエチレングリコールジビニルエーテル、プロピレンレングリコールジビニルエーテル、ジプロピレンレングリコールジビニルエーテル、トリプロピレングリコールジビニルエーテル、テトラプロピレンレングリコールジビニルエーテル、ポリプロピレンレングリコールジビニルエーテル、ポリテトラメチレングリコールジビニルエーテル等の（ポリ）オキシアルキレン基を含有するジビニルエーテル類；グリセロールジビニルエーテル、トリグリセロールジビニルエーテル、１，３−ブチレングリコールジビニルエーテル、１，４−ブタンジジオールジビニルエーテル、１，６−ヘキサンジオールジビニルエーテル、１，９−ノナンジオールジビニルエーテル、１，１０−デカンジオールジビニルエーテル、ネオペンチルグリコールジビニルエーテル、ヒドロキシピバリン酸ネオペンチルグリコールジビニルエーテル等のアルキレン基を有するジビニルエーテル類；１，４−シクロヘキサンジオールジビニルエーテル、１，４−シクロヘキサンジメタノールジビニルエーテル、トリシクロデカンジオールジビニルエーテル、トリシクロデカンジメタノールジビニルエーテル、ペンタシクロペンタデカンジメタノールジビニルエーテル、ペンタシクロペンタデカンジオールジビニルエーテル等のシクロアルカン構造を含有するジビニルエーテル類；ビスフェノールＡジビニルエーテル、エチレンオキサイド変性ビスフェノールＡジビニルエーテル、プロピレンオキサイド変性ビスフェノールＡジビニルエーテル、ビスフェノールＦジビニルエーテル、エチレンオキサイド変性ビスフェノールＦジビニルエーテル、プロピレンオキサイド変性ビスフェノールＦジビニルエーテルのようなジビニルエーテル類；トリメチロールプロパントリビニルエーテル、エチレンオキサイド変性トリメチロールプロパントリビニルエーテル、プロピレンオキサイド変性トリメチロールプロパントリビニルエーテル、ペンタエリスリトールトリビニルエーテルのような３価ビニルエーテル類；ペンタエリスリトールテトラビニルエーテル、ペンタエリスリトールエトキシテトラビニルエーテル、ジトリメチロールプロパンテトラビニルエーテルのような４価ビニルエーテル類；ジペンタエリスリトールヘキサ（ペンタ）ビニルエーテル等の多価ビニルエーテル類などが挙げられる。これらは一種単独で、又は二種以上を混合して用いることができる。これらの中でも、ビニルエーテル類変性率を高めても低粘度のエポキシ樹脂が得られることから、ジビニルエーテル類が好ましい。
ジアセタール構造を分子内に有するエポキシ樹脂は、例えば、次のようにして製造される。すなわち、多価フェノール類と多価ビニルアルコール類とを反応させる方法としては特に限定されず、公知の方法を用いることができる。例えば、多価フェノール類と多価ビニルエーテル類とを仕込み、室温から２００℃の温度で攪拌混合すれば、目的の変性多価フェノールを得ることができる。この場合、必要に応じて、有機溶媒や触媒を使用することができる。使用できる有機溶媒としては、特に限定されるものではないが、ベンゼン、トルエン、キシレンなどの芳香族性有機溶媒や、アセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノンなどのケトン系有機溶媒、メタノール、エタノール、イソプロピルアルコール、ノルマルブタノールなどのアルコール系有機溶媒等が挙げられる。
次に、前記で得られた変性多価フェノール類とエピクロルヒドリン、エピブロムヒドリン等のエピハロヒドリンの混合物の反応によりエポキシ化させることで、ジアセタール構造を分子内に有するエポキシ樹脂を作製することができる。エポキシ化の方法としては特に限定されず、公知の方法を用いることができる。例えば、前記混合物に水酸化ナトリウム、水酸化カリウム等のアルカリ金属水酸化物を添加し、２０〜１２０℃で１〜１０時間反応させる方法や、テトラメチルアンモニウムクロライド、テトラメチルアンモニウムブロマイド、トリメチルベンジルアンモニウムクロライド等の４級アンモニウム塩を触媒として添加し５０〜１５０℃で１〜５時間反応させて得られる該フェノール樹脂のハロヒドリンエーテル化物にアルカリ金属水酸化物の固体または水溶液を加え、再び２０〜１２０℃で１〜１０時間反応させ脱ハロゲン化水素（閉環）させる方法でもよい。
本発明に於いては、前記エポキシ樹脂以外にも他のエポキシ樹脂を併用することができる。併用される他のエポキシ樹脂成分としては特に限定されず、従来公知のものを用いることができる。具体的には、例えば、分子内に２個以上のエポキシ基を含有する化合物であり、グリシジルアミン型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、脂肪族工ポキシ樹脂、脂環族エポキシ樹脂、複素環式エポキシ樹脂、スピロ環含有エポキシ樹脂、ハロゲン化エポキシ樹脂等が挙げられる。これらの樹脂成分は単独で、又は２種以上を混合して用いることができる。なかでも、封止工程後の封止樹脂に対する剥離性の点から、ビスフェノールＡ型エポキシ樹脂を用いるのが好ましい。
ジアセタール構造を分子内に含有するエポキシ樹脂成分の使用割合は、接着剤層２の有機物１００重量部に対し、好適には５５重量部以下であり、更に好適には４０〜５０重量部である。含有量が５５重量部を超えると、柔軟性の劣化により加工性が低下する場合がある。尚、含有量が４０重量部未満であると、接着剤層２の硬化が不十分になり、耐熱性が不足する傾向がある。尚、当該含有量は、前記他のエポキシ樹脂と併用する場合は、他のエポキシ樹脂の含有量も合わせた総含有量を意味する。
また、接着剤層２に於けるエポキシ樹脂のエポキシ当量は１０００ｇ／ｅｑ以下であることが好ましく、５００ｇ／ｅｑ以下であることがより好ましい。エポキシ当量が１０００ｇ／ｅｑを超えると、架橋密度が小さくなることから硬化後の接着強度が大きくなり、封止工程後の剥離の際に糊残りが発生しやすくなる。
また、接着剤層２に於いては、硬化成分であるエポキシ樹脂を硬化させるための硬化剤を添加することが好ましい。前記硬化剤としてはフェノール樹脂、各種イミダゾール系化合物及びその誘導体、ヒドラジド化合物、ジシアンジアミド、又はこれらをマイクロカプセル化したものが使用できる。特に、フェノール樹脂を硬化剤とした場合は、硬化促進剤としてトリフェニルフォスフィン等のリン系化合物等も使用できる。
この様な硬化剤の使用割合は、硬化剤としてフェノール樹脂を選択した場合、エポキシ樹脂とほぼ等しい当量となるようにエポキシ樹脂の添加量の一部をフェノール樹脂に置き換えることが出来る。その他の硬化剤及び硬化促進剤の使用割合は、有機物１００重量部に対し０．５〜５重量部、好ましくは０．５〜３重量部である。
また、接着剤層２の構成材料にはシリコーン成分が含有されないことが好ましい。これにより、はんだ付けの際に、シリコーン成分の表面汚染に起因した濡れ性の低下、ワイヤーボンディング工程の際のボンディングワイヤーの接合不良等の発生を抑制することができる。
ここで、本発明の接着シートは、例えば、ワイヤーボンディング等が施される半導体装置の製造工程に於いては、１５０〜２００℃の高温下に置かれる。従って、接着剤層２及び基材層３に対しては、これに耐えうる耐熱性が要求される。
更に、前記観点から、接着剤層２の硬化後２００℃に於ける引張貯蔵弾性率は０．５ＭＰａ以上であることが好ましく、１ＭＰａ以上であることがより好ましい。例えばワイヤーボンディング工程が行われ、接着シート１が高温条件下におかれた場合でも、接着剤層２が軟化・流動するのを抑制する。これにより、ワイヤーボンディング工程の条件に十分耐え得る耐熱性を発揮することができる。その結果、安定したワイヤーボンディングが可能になり、歩留りの低下を抑制させることができる。
また、本発明に於いて、熱硬化性の接着シートの２００℃での加熱によるシロキサン系の発生ガス量は１０００ｎｇ／ｇ以下、好ましくは５００ｎｇ／ｇ以下、更に好ましくは１００ｎｇ／ｇ以下であることが好ましい。１０００ｎｇ／ｇより多くなると、表面へのシリコーン汚染、アウターパッド側へのシリコーン成分の転写等でワイヤーボンド時及びハンダ付け時の金属接合不良を起こす可能性が大きい。
前記接着剤層２の硬化後の引張伸度は、引張速度２００ｍｍ／分の条件下で、４〜１５％の範囲内であることが好ましく、４〜１０％の範囲内であることがより好ましく、５〜８％の範囲内であることが特に好ましい。硬化後の引張伸度が４％未満であると、接着剤層２が脆く凝集破壊を起こす場合がある。その一方、１５％を超えると、接着剤層２の柔軟性が大きくなり過ぎ、例えば、剥離の際に重剥離となって、凝集破壊や基材層３との界面破壊を起こし得る。これにより、糊残りが発生する場合がある。
また、導電体の一部が封止体の裏面側から一部表出した、いわゆるスタンドオフを有する半導体装置を製造する場合には、封止体の裏面に接着シート１を貼り合わせる際に、該導電体の表出部分を接着剤層に埋没させることが必要になる。かかる観点から、接着剤層２の厚さは１５μｍ以上であることが必要であり、更に好ましい範囲としては、２０〜５０μｍである。封止体の下面から表出する導電部の高さは、通常５〜１５μｍ程度である。この為、接着剤層２の厚さが１５μｍ未満であると、封止体の封止樹脂に対して隙間無く密着して貼り合わせることが困難になる場合がある。その結果、スタンドオフ部やその他の部分に於いて糊残りを発生する場合がある。
また、導電体の一部が封止体の裏面側から一部表出した、いわゆるスタンドオフを有する半導体装置を製造する場合には、封止体の裏面に接着シート１を貼り合わせる際に、該導電体の表出部分を接着剤層に埋没させることが必要になる。この為、製造工程温度（例えば、１１０〜１３０℃）での接着剤層２には一定程度の流動性を有していることが必要になる。かかる観点から、接着剤層２の１２０℃における粘度は１×１０３Ｐａ・ｓ以上であることが好ましい。但し、上限値としては１×１０５Ｐａ・ｓ以下であることが好ましい。尚、粘度の測定方法については後述する。
また、接着剤層２には、接着シート１の諸特性を劣化させない範囲で、無機充填剤、有機充填剤、顔料、老化防止剤、シランカップリング剤、粘着付与剤などの公知の各種の添加剤を、必要により添加する事が出来る。特に、老化防止剤の添加は高温での劣化を防止する上で有効である。
本発明においては、このように調製される組成物を用いて、一般的な製造方法にて接着シート１とすることができる。すなわち溶剤へ溶解し基材フィルムへ塗布し加熱乾燥により接着シートを形成する方法、組成物を水系のディスパージョン溶液とし基材フィルムへ塗布し加熱乾燥により接着シートを形成する方法が挙げられる。ここで、溶剤としては特に限定はないが、メチルエチルケトン等のケトン系溶剤が溶解性が良好であり好適に用いられる。
基材層３としては、耐熱性基材が好ましく、例えばポリエステル、ポリアミド、ポリフェニレンスルフィド、ポリエーテルイミド、ポリイミド等のプラスチック基材及びその多孔質基材、グラシン紙、上質紙、和紙等の紙基材、セルロース、ポリアミド、ポリエステル、アラミド等の不織布基材、アルミ箔、ＳＵＳ箔、Ｎｉ箔等の金属フィルム基材等が含まれる。
基材層３の厚みとしては通常１０〜２００μｍ、好ましくは２５〜１００μｍである。１０μｍより薄くなるとハンドリング性が低下し、２００μｍより厚くなるとコストアップになる。本発明の半導体装置製造工程用接着シートは、このようにして製造される接着剤層を基材層３上に設けたものであり、シート状やテープ状などとして使用する。
また、基材層３についても、前述の通り、本発明の接着シートはその使用の際に高温下に置かれる為、これに耐えうる耐熱性が要求される。かかる観点から、基材層３の２００℃に於ける引張貯蔵弾性率は、１ＧＰａ以上、より好ましくは１０ＧＰａ以上、更に好ましくは２０〜１２０ＧＰａである。これにより、例えばワイヤーボンディング工程が行われ、接着シート１が高温条件下におかれた場合でも、接着剤層２が軟化・流動するのを抑制し、その条件に十分耐え得る耐熱性を発揮することができる。その結果、安定したワイヤーボンディングが可能になり、歩留りの低下を抑制させることができる。
本実施の形態の接着シート１は、一般的な製造方法により製造することができる。即ち、接着剤層２の構成材料を所定の溶剤に溶解させて塗布液を調製し、この塗布液を基材層３上に塗布した後、その塗布層を所定条件下で加熱・乾燥する。これにより本実施の形態の接着シート１を形成することができる。ここで、溶剤としては特に限定されないが、接着剤層２の構成材料の溶解性が良好な点を考慮すると、メチルエチルケトン等のケトン系溶剤が好適に用いられる。また、前記構成材料を水系のディスパージョン溶液とし、これを基材層３上に塗布して加熱乾燥する工程を繰り返すことにより、接着剤層２を積層して、接着シート１を形成する方法も挙げられる。
また接着シート１には、必要に応じて静電防止機能を設けることができる。静電防止機能を付与する方法としては、接着剤層２、基材層３中に帯電防止剤、導電性フィラーを混合する方法が挙げられる。また基材層３と接着剤層２との界面１２や、基材層３の裏面１３に帯電防止剤を塗布する方法が挙げられる。当該静電防止機能により、接着シート１を半導体装置から分離する時に発生する静電気を抑制することができる。帯電防止剤としては、上記静電防止機能を有するものであれば特に制限はない。具体例としては、例えば、アクリル系両性、アクリル系カチオン、無水マレイン酸−スチレン系アニオン等の界面活性剤等が使用できる。
帯電防止層用の材料としては、具体的には、ボンディップＰＡ、ボンディップＰＸ、ボンディップＰ（コニシ（株）製）などがあげられる。また、前記導電性フィラーとしては、慣用のものを使用でき、例えば、Ｎｉ、Ｆｅ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｂ、Ｍｏ、Ｃｕ、Ａｇ、Ｐｔ、Ａｕなどの金属、これらの合金または酸化物、カーボンブラックなどのカーボンなどが例示できる。これらは単独で又は２種以上を組み合わせて使用できる。導電性フィラーは、粉体状、繊維状の何れであってもよい。
この様に、本実施の形態に係る接着シート１は、耐熱性に優れ、封止樹脂及び金属との離型性も良好であり、尚且つ接着シート１中にシリコーン成分を含有しない為、シリコーン成分による被着体への表面汚染、該汚染によるはんだ付けの際の濡れ性不良、ワイヤーボンディング工程時の接合不良等を抑制することができる。また、本実施の形態の接着シート１は、少なくとも半導体素子及び導電部が封止樹脂により封止された封止体に於いて、その下面側に前記導電部の一部が張出部分として表出したリードレス構造の半導体装置の製造に、特に好適に使用することができる。具体的には、以下のような製造工程に使用できる。
かかる半導体装置の製造方法としては、例えば、リードフレームを用いた半導体装置の製造方法（Ｉ）が挙げられる。リードフレームを用いた半導体装置の製造方法（Ｉ）では、前記半導体装置製造用接着シートの接着剤層に、平行に配列した導体部を有するリードフレームが積層され、かつ当該導体部と半導体素子を結線した状態で、封止樹脂による封止を少なくとも行う。かかる半導体装置の製造方法（Ｉ）に於いて、前記リードフレームは、半導体装置製造用接着シートの接着剤層に予め積層したリードフレーム積層物として用いることができる。
半導体装置の製造方法（Ｉ）の一例（Ｉａ）を、図２、図３を参照しながら説明する。図２はリードフレームの例を示すものであって、図２（ａ）は全体を示す斜視図であり、図２（ｂ）はその１ユニット分を示す平面図である。リードフレーム４は、半導体チップ（半導体素子）５を配置して接続を行うための開口４ａを有しており、その開口４ａには複数の端子部（導体部）４ｂを配列している。リードフレーム４は、少なくとも端子部４ｂが導体であればよく、全体が導体となっていてもよい。
半導体チップ５は端子部４ｂにワイヤーボンディング等によって電気的に接続されるが、リードフレーム積層物とした状態で半導体チップ５を接続してもよく、また積層物とする前に接続を行ってもよい。従って、リードフレーム積層物は、予め半導体チップ５を接続してあるものも包含される。
端子部４ｂの形状や配列は特に制限されず、長方形に限らず、パターン化した形状や円形部を有する形状等でもよい。また開口４ａの全周に配列されたものに限らず、開口４ａの全面や対向する２辺に配列したもの等でもよい。
半導体装置の製造方法（Ｉａ）は、開口に配列した端子部が銅製であるリードフレームを使用して、その端子部に半導体素子を接続した状態で樹脂封止を行う成型工程（図３参照）を行う。
例えば、接着シート１を、半導体チップ５の電極と端子部４ｂとの間をボンディングワイヤー６でボンディングしたリードフレーム４に貼着して積層物を得る。この積層物を使用して、図３（ａ）〜３（ｃ）に示すように、半導体チップ５が下金型７のキャビティ１０内に位置するように配置し、上金型８で型閉し、トランスファー成型によりキャビティ１０内に封止樹脂９を注入・硬化させ、次いで型開する。必要に応じて、接着シート１を貼着した状態で加熱装置内でＰＭＣ（ポストモールドキュア）工程を行う。その後、接着シート１を剥離除去する。その後には、更に端子部４ｂにはんだをメッキするメッキ工程を行うことができる。その後又はそれまでの適当な時期に、端子部４ｂを残してリードフレーム４をトリミングによりカットする。
また、半導体装置の製造方法（Ｉ）の一例（Ｉｂ）を、図４〜図６を参照しながら説明する。図４は、本発明の半導体装置の製造方法（Ｉｂ）の一例の工程図であり、リードフレームに予め接着シートを貼り合わせたリードフレーム積層物を用いて、半導体チップの搭載・結線と封止樹脂による封止とを少なくとも行うものである。図４（ａ）〜４（ｅ）に示すように、半導体チップ１５の搭載工程と、ボンディングワイヤー６による結線工程と、封止樹脂９による封止工程と、封止された構造物２１を切断する切断工程とを含むＱＦＮの一括封止による製造方法の例を示す。
搭載工程は、図４（ａ）〜４（ｂ）に示すように、アウターパッド側（図の下側）に接着シート１を貼り合わせた金属製のリードフレーム１４のダイパッド１４ｃ上に半導体チップ１５をボンディングする工程である。
リードフレーム１４とは、例えば銅等の金属を素材としてＱＦＮの端子パターンが刻まれたものであり、その電気接点部分には、銀、ニッケル、パラジウム、金等の素材で被覆（めっき）されている場合もある。
リードフレーム１４は、後の切断工程にて切り分けやすいよう、個々のＱＦＮの配置パターンが整然と並べられているものが好ましい。例えば図５に示すように、リードフレーム１４上に縦横のマトリックス状に配列された形状等は、マトリックスＱＦＮあるいはＭＡＰ−ＱＦＮ等と呼ばれ、もっとも好ましいリードフレーム形状のひとつである。
図５（ａ）及び５（ｂ）に示すように、リードフレーム１４のパッケージパターン領域２０には、隣接した複数の開口１４ａに端子部１４ｂを複数配列した、ＱＦＮの基板デザインが整然と配列されている。一般的なＱＦＮの場合、各々の基板デザイン（図５（ａ）の格子で区分された領域）は、開口１４ａの周囲に配列された、アウターリード面を下側に有する端子部１４ｂと、開口１４ａの中央に配置されるダイパッド１４ｃと、ダイパッド１４ｃを開口１４ａの４角に支持させるダイバー１４ｄとで構成される。
接着シート１は、開口１４ａと端子部１４ｂとを含むパッケージパターン領域２０より外側に少なくとも貼着され、樹脂封止される樹脂封止領域の外側の全周を含む領域に貼着するのが好ましい。リードフレーム１４は、通常、樹脂封止時の位置決めを行うための、ガイドピン用孔１７を端辺近傍に有しており、それを塞がない領域に貼着するのが好ましい。また、樹脂封止領域はリードフレーム１４の長手方向に複数配置されるため、それらの複数領域を渡るように連続して接着シート１を貼着するのが好ましい。
前記のようなリードフレーム１４上に、半導体チップ１５、即ち半導体集積回路部分であるシリコンウエハ・チップが搭載される。リードフレーム１４上にはこの半導体チップ１５を固定するためダイパッド１４ｃと呼ばれる固定エリアが設けられており、このダイパッド１４ｃヘのボンディング（固定）の方法は導電性ペースト１６を使用したり、接着テープ、接着剤等各種の方法が用いられる。導電性ペーストや熱硬化性の接着剤等を用いてダイボンドする場合、一般的に１５０〜２００℃程度の温度で３０分〜９０分程度加熱キュアする。
結線工程は、図４（ｃ）に示すように、リードフレーム１４の端子部１４ｂ（インナーリード）の先端と半導体チップ１５上の電極パッド１５ａとをボンディングワイヤー６で電気的に接続する工程である。ボンディングワイヤー６としては、例えば金線あるいはアルミ線等が用いられる。一般的には１６０〜２３０℃に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着エネルギーの併用により結線される。その際、リードフレーム１４に貼着した接着シート１面を真空吸引することで、ヒートブロックに確実に固定することができる。
封止工程は、図４（ｄ）に示すように、封止樹脂９により半導体チップ側を片面封止する工程である。封止工程は、リードフレーム１４に搭載された半導体チップ１５やボンディングワイヤー６を保護するために行われ、とくにエポキシ系の樹脂をはじめとした封止樹脂９を用いて金型中で成型されるのが代表的である。その際、図６に示すように、複数のキャビティ１８ｃを有する上金型１８ａと下金型１８ｂからなる金型１８を用いて、複数の封止樹脂９にて同時に封止工程が行われるのが一般的である。具体的には、例えば樹脂封止時の加熱温度は１７０〜１８０℃であり、この温度で数分間キュアされた後、更に、ポストモールドキュアが数時間行われる。尚、接着シート１はポストモールドキュアの前に剥離するのが好ましい。
切断工程は、図４（ｅ）に示すように、封止された構造物２１を個別の半導体装置２１ａに切断する工程である。一般的にはダイサー等の回転切断刃を用いて封止樹脂９の切断部９ａをカットする切断工程が挙げられる。
接着シート１とリードフレーム１４との貼り合わせは、ニップ圧で両者を貼着させるニップロール等を備える各種ラミネータ等を用いることができる。
尚、前述の実施形態では、ＱＦＮの一括封止による製造方法の例を示したが、製造方法（Ｉｂ）は、ＱＦＮを個別に封止する方法であってもよい。その場合、個々の半導体チップが各々のキャビティ内に配置されて、封止樹脂による封止工程が行われる。また前述の実施形態では、半導体チップの搭載・結線を、ダイパッド上へのボンディングと、ワイヤーボンディングとにより行う例を示したが、パッケージの種類に応じて搭載工程や結線工程を変えることができ、搭載と結線を同時に行うものでもよい。
以上は、リードフレームを用いた半導体装置の製造方法（Ｉ）について説明したが、本発明の半導体装置製造用接着シートは、本発明の半導体装置製造用接着シートは、薄型化が可能な、リードレス構造の半導体装置の製造方法（II）、（III）に適用できる。
半導体装置の製造方法（II）は、半導体装置製造用接着シートの接着剤層に、部分的に複数の導電部を形成する工程（１）、電極が形成されている少なくとも１つの半導体素子を、当該半導体素子の電極が形成されていない側が前記接着剤層側となるように、当該半導体素子を前記導電部の所定位置に固着する工程（２ａ）、前記半導体素子を固着していない導電部と前記半導体素子の電極とをワイヤーにより電気的に接続する工程（３）、前記半導体素子等を封止樹脂で封止して、前記接着シート上に半導体装置を形成する工程（４）、次いで、半導体装置から接着シートを分離する工程（５）、を有する。
かかる半導体装置の製造方法（II）は、例えば、特開平９−２５２０１４号公報に記載されている。製造方法（II）により得られた半導体装置の一例を図７に示す。当該半導体装置の製造方法（II）は、まず、接着シート１（より詳細には、接着剤層２）に金属箔を貼り付け、所定部分に金属箔を残すように当該金属箔のエッチングを行う（工程（１））。これにより、半導体チップ１５と同等の大きさを有するダイパッド部２４ａや、端子部２４ｂを形成する。次いで、ダイパッド部２４ａの上に接着剤２６を用いて半導体チップ１５を固着する（工程（２ａ））。更に、ボンディングワイヤー６によって半導体チップ１５と端子部２４ｂとの電気的接合を行う（工程（３））。次いで、金型を用い封止樹脂９でトランスファーモールドを行い（工程（４））、最後に成形された封止樹脂を接着シート１から分離する（工程（５））ことによって半導体素子をパッケージとして完成する。
他のリードレス構造の半導体装置の製造方法（III）は、半導体装置製造用接着シートの接着剤層に、部分的に複数の導電部を形成する工程（１）、電極が形成されている少なくとも１つの半導体素子を、当該半導体素子の電極が形成されていない側が前記接着剤層側となるように、当該半導体素子を前記接着剤層上に固着する工程（２ｂ）、前記複数の導電部と前記半導体素子の電極とをワイヤーにより電気的に接続する工程（３）、前記半導体素子等を封止樹脂で封止して、前記接着シート上に半導体装置を形成する工程（４）、次いで、半導体装置から接着シートを分離する工程（５）、を有する。かかる半導体装置の製造方法（III）は、特願２００２−２１７６８０号に記載されている。
以下、本発明の半導体装置の製造方法（III）について、その実施の形態を、図面を参照しながら具体的に説明する。まず、製造方法（III）により得られる半導体装置の構造について説明する。図８（ａ）及び８（ｂ）に、その半導体装置の断面図を示す。
半導体チップ１５は、導電部３４とを電気的に接続するために、ボンディングワイヤー６で結線されている。半導体チップ１５には上側に電極が形成されている（図示せず） 。半導体チップ１５及びボンディングワイヤー６等は外部環境から保護するため封止樹脂９で封止されている。また、半導体チップ１５、導電部３４の下面は封止樹脂９で成形された樹脂表面に露出する構成となっており、半導体チップ１５の電極が形成されていない側と導電部３４のボンディングワイヤー６に接続していない側が同一面上に形成されている。この様に本発明の半導体装置では、ダイパッドや半導体素子固着用の接着剤層を有しない構造になっている。
尚、図８（ａ）と８（ｂ）との相違点の詳細は後述するが、図８（ａ）に於いては導電部３４の側面３４ａが露出する構造であるのに対し、図８（ｂ）に於いては導電部３４の側面３４ａは封止樹脂９に埋設されている点が異なる。
従来の半導体装置では、ダイパッドの厚みが概略１００〜２００μｍ、半導体素子の固着用接着剤層の厚みは概略１０〜５０μｍである。そのため、半導体素子の厚さ及び半導体素子の上に覆われる封止樹脂の厚みが同じ場合には、本発明の半導体装置によれば、厚み１１０〜２５０μｍの薄層化が可能となる。半導体装置の構造例として、製造方法（II）により得られる半導体装置（図７）の様に半導体装置を回路基板に実装する電極が半導体装置の下側にある型の半導体装置に於いては、その厚みＴ１は概略３００〜７００μｍであり、本発明による薄層化効果の影響は非常に大きい。
次いで、本発明の半導体装置の製造方法の各工程（１）〜（５）の概略の一例を、図９に示す。
まず、基材層３及び接着剤層２を有する接着シート１の当該接着剤層２上に部分的に複数の導電部３４を形成する工程（１）について説明する。前記導電部３４を形成する工程（１）は特に制限されず、各種方法を採用できる。例えば、図９（ａ）に示すように、接着シート１の接着剤層２に金属箔を貼り付け金属層４１を形成する。次いで、図９（ｂ）に示すように、一般的に用いられているフォトリソグラフを用いたパターンエッチング法により導電部３４を形成するがことができる。金属層４１は、特に制限されず、通常、半導体業界で用いられているものを使用でき、例えば、銅箔、銅−ニッケル合金箔、Ｆｅ−ニッケル合金箔、Ｆｅ−ニッケル−コバルト合金箔等を用いることができる。尚、金属層４１と接着剤層２とが接する面４２は、半導体装置を基板等へ実装する時の実装形態に適した表面処理を必要に応じて施しておくことができる。
前記導電部４０を形成した時点の導電部４０の配置平面図を模式的に示したのが図１０である。半導体チップ１５の電極数に対応した導電部４０が複数個形成されているが、複数個の導電部４０は電解メッキ用のメッキリード４７で電気的に導通させることができる。図１０で破線で示す線ａ−ｂ部分の断面図が図９（ｂ）である。
次いで、電極が形成されている少なくとも１つの半導体チップ１５を、当該半導体チップ１５の電極が形成されていない側が前記接着剤層２側となるように、当該半導体チップ１５を前記接着剤層２上に固着する工程（２ｂ）を施す。更に、前記複数の導電部４０と前記半導体チップ１５の電極とをボンディングワイヤー６により電気的に接続する工程（３）を施す。これら工程（２ｂ）、（３）が図９（ｅ）に示されている。
尚、工程（２ｂ）の前には、前記したメッキリード４７を利用し、導電部４０の表面４４にワイヤーボンディングに最適な電解メッキを施すことができる。一般的にはＮｉメッキを施し、その上に金メッキが施されるが、これらに制限されるものではない。
次いで、前記半導体チップ１５等を封止樹脂９で封止して、前記接着シート１の接着剤層２上に半導体装置を形成する工程（４）を施す。封止樹脂９による封止は、通常のトランスファーモールド法により、金型を用いて行うことができる。この工程（４）が図９（ｆ）に示されている。尚、トランスファーモールド後には、必要に応じてモールド樹脂の後硬化加熱を行うことができる。後硬化加熱は、後述する、接着シート１を分離する工程（５）の前であってもよく、後であってもよい。
次いで、半導体装置から接着シート１を分離する工程（５）を施す。これにより、半導体装置を得る。この工程（５）が図９（ｇ）に示されている。尚、前記メッキリード４７を利用した場合には、メッキリード部分を切断し、半導体装置を得る（図９（ｈ））。この様にして得られた半導体装置が図８（ａ）である。尚、メッキリード４７の切断は、接着シート１を分離する前に行ってもよいし、接着シート１を分離した後に行ってもよい。
本発明の半導体装置の製造は、図９（ａ）、９（ｂ）、９（ｅ）〜９（ｈ）の順に行うことができるが、図９（ｃ）のように、工程（２ｂ）の以前に於いては、半導体チップ１５を固着する領域の接着剤層２に保護層４５を形成しておくのが好ましい。前記保護層４５の付設により、半導体チップ１５と接着剤層２との間に異物が付着するのを防止できる利点がある。
前記保護層４５の形成は、例えば、金属層４１のパターンエッチングにより、導電部４０と共に形成することができる。前記図９に於ける、前記工程（１）に係わる図９（ｂ）では、金属層４１のパターンエッチングの工程で、半導体チップ１５を固着する領域の金属箔もエッチングで除去したが、図９（ｃ）のように、金属層４１のパターンエッチング工程に於いて、半導体チップ１５を固着する領域の保護層４５はエッチングで除去することなく残しておくことで、該領域の保護が可能になる。その後、工程（２ｂ）に際しては保護層４５を剥離する（ｄ）。保護層４５の剥離手段は特に制限されず各種手段を採用できる。その後は前記同様に図９（ｅ）乃至９（ｆ）により半導体装置を得ることができる。
尚、導電部４０の表面４４を電解メッキする際、半導体チップ１５を固着する領域を保護している保護層４５は電解メッキが可能なようにメッキリードを電気的に導通していてもよく、またメッキリードとは導通していなくてもよい。電解メッキ工程で電位が付与されていない場合には、メッキ液に保護層４５の成分が溶出する可能性もあるので、メッキすることが好ましい。
また、工程（２ｂ）の以前に於いて、前記保護層４５を形成する方法としては、前記エッチング法の他に、図９（ｂ）の後に、接着剤層２に保護皮膜を印刷する方法等を採用することもできる。しかし、当該方法では工程数が増えることから、保護層４５の形成は、前記金属層４１のエッチングを利用するのが好ましい。
図９、図１０の説明では、導電部４０の表面４４をメッキ処理する方法として電解メッキ法を用いた場合を説明したが、メッキ処理は電解メッキに限らず、無電解メッキ法も採用できる。無電解メッキ法では前述したメッキリード４７は不要であり、導電部４０は電気的に個々に独立して存在する。そのため工程（４）のモールド樹脂形成後には、メッキリードを切断することが不要になる。この様にして得られた半導体装置が図８（ｂ）である。尚、無電解メッキ法は、一般的にメッキ皮膜を形成したくない部分については、別途メッキが付着しないように保護しておく必要が有り、工程が増加するため電解メッキ法が好ましい。
前記図９に示す半導体装置の製造方法では、接着シート１の接着剤層２上に部分的に複数の導電部を形成する工程（１）として、接着剤層２上に金属箔を貼り付ける方法を示したが、接着剤層２への金属層４１の形成方法は、メッキ法を採用することもできる。例えば、接着剤層２の全面に無電解メッキで金属を薄くメッキし（一般的には無電解メッキ厚さは０．０５〜３μｍ程度）、その後、金属層の必要厚さ分を電解メッキで形成することにより、金属層４１を形成できる。その他に、接着剤層２上に、蒸着法やスパッタ法で薄く金属層を形成し（通常は０．０５〜３μｍ程度の厚さ）、その後、金属層の必要厚さ分を電解メッキで形成する方法で金属層４１を形成することもできる。
また、接着シート１の接着剤層２に感光性レジスト層を形成し、通常のフォトリソグラフ工法を用い、必要な形状及び数の導電部形状の露光マスクを用い、露光・現像を経て必要な形状及び数の導電部形状をレジスト層に形成することができる。この時、各導電部４０は電解メッキが可能なように、メッキリードで電気的に接続可能なように露光マスクを形成しておく。その後、無電解メッキにより薄くメッキする（一般的には無電解メッキ厚さは０．０５〜３μｍ程度）。無電解メッキ後、レジスト層を剥離し、前記のメッキリードを用いて、必要な厚みまで電解メッキを施し、導電部４０を形成できる。
また、接着シート１の接着剤層２に、蒸着法やスパッタ法で薄く金属層４１を形成し（通常は０．０５〜３μｍ程度の厚さ）、当該金属層４１の上に感光性レジスト層を形成し、通常のフォトリソグラフ工法を用い、必要な形状及び数の導電部形状の露光マスクを用い、露光・現像を経て必要な形状及び数の導電部形状をレジスト層に形成することができる。この時、各導電部４０は電解メッキが可能なように、メッキリードで電気的に接続されている。その後、メッキリードを用い、必要な厚みまで電解メッキを施しレジスト層を剥離し、ソフトエッチングにより蒸着法やスパッタ法で形成された薄い金属層４１を除去して導電部を得る方法を採用することもできる。この方法では蒸着法やスパッタ法で極薄い金属層４１を得る方法の代わりに、例えば三井金属鉱業（株）製の商品名（ＭｉｃｒｏＴｈｉｎ）等のような薄い銅箔（三井金属鉱業（株）製，銅箔では厚さ３μｍ）を接着シート１の接着剤層２に貼り付けて代用することもできる。
また、接着シート１の接着剤層２上に部分的に複数の導電部を形成する工程（１）として、プレス加工法により導電部４０を形成する方法を、図１１に示す。図１１（ａ）、１１（ｂ）、１１（ｄ）、１１（ｇ）は、接着剤層２上に、工程（２ｂ）以前に保護層を形成していない場合の例であり、図１１（ａ）、１１（ｃ）、１１（ｅ）、１１（ｆ）、１１（ｈ）は、接着剤層２上に、工程（２ｂ）以前に保護層を形成した場合の例である。
まず図１１（ａ）では、工程フィルム７０に金属箔を貼り付け、金属層４１を形成する。次いで、図１１（ｂ）、１１（ｃ）で金属層４１を所定のパターンにプレス加工する。その後、図１１（ｄ）、１１（ｅ）で接着シート１の接着剤層２にパターニング後の金属層４１側を貼り付ける。その後、工程フィルム７０を剥離し、導電部４０を形成する（図１１（ｇ）、１１（ｈ））。尚、図１１（ｆ）に示される金属箔４５は、工程（２ｂ）以前に於いて、導体素子の固着領域を保護するための保護層である。
工程フィルム７０としては、プレス加工後、導電部４０や金属箔４５を接着シート１へ転写するため、弱接着性を有する接着シート又は加熱、電子線、紫外線等により接着性が低下する接着シートが好ましい。特に、微細加工等を行う場合は、接着面積が小さくなるため、加工時は強接着性を有し、転写時は弱接着性であることが好ましい。この様な接着シートとしては、加熱発泡剥離テープ〔日東電工（株）製：商品名リバアルファ（登録商標）〕、紫外線硬化型接着シート〔日東電工（株）製：エレップホルダー（登録商標）〕等が挙げられる。
上述した本発明の半導体装置の製造方法は、理解容易のために半導体装置１個の場合を例にあげて説明したが、本発明の半導体装置の製造方法は、半導体素子を複数個単位で製造するのが実用的である。図１２に例を示す。図１２（ａ）は接着シート１の平面図を模式的に示す。接着シート１の上面には１つの半導体素子を固着する領域とその周囲に形成された導電部を一つのブロック８０として表し、そのブロック８０が支持体面上に升目状に多数形成されている。一方、図１２（ｂ）は前記の一つのブロック８０の拡大図である。半導体素子を固着する領域８１の周囲に導電部４０が必要な数だけ形成されている。
図１２（ａ）に於いて、例えば、接着シートの幅（Ｗ１）が５００ｍｍ幅であり、この例では通常のフォトリソグラフ工程と金属箔エッチング装置により連続的にロール状に巻かれた複数個のブロック８０が得られる。この様にして得られた幅５００ｍｍの接着シート１を、次の半導体素子の固着工程（２ｂ）、ワイヤーボンディング工程（３）、トランスファーモールド法等による樹脂封止工程（４）に必要なブロック数になるように適時切断して使用される。この様に複数個の半導体素子をトランスファーモールド法で樹脂封止する場合には、樹脂モールド後、所定の寸法に切断し半導体装置を得る。
図１３は、導体の少なくとも一部を接着フィルムに埋没させて導体を形成する、いわゆるスタンドオフを有する半導体装置の製造例を示す工程図である。
図１３（ａ）に示す工程は、熱硬化性の接着剤層２と耐熱性の基材層３からなる本実施の形態の接着シート１上に、導体４８の少なくとも一部を接着シート１の接着剤層２中に埋没させて導体４８を形成する工程である。
前記工程に於いて用いられる導体としては、例えば、開口部を設け縦横マトリックス状に導電部が配置されたリードフレームを用いることができる。リードフレームとは、銅、銅を含む合金等の金属を素材として、ＣＳＰの端子パターンが刻まれたものであり、その電気接点部分は、銀、ニッケル、パラジウム、金等の素材により被覆（めっき）されている場合もある。リードフレームの厚みは、通常、５〜３００μｍ程度が好ましい。
リードフレームは、後の切断工程にて切り分けやすいよう、個々のＱＦＮの配置パターンが整然と並べられているものが好ましい。例えば、リードフレーム上に導電部が縦横のマトリックス状に配列された形状等の、マトリックスＱＦＮあるいはＭＡＰ−ＱＦＮ等と呼ばれている形状は、本発明に於いて好ましいリードフレームの形状の一つである。
一般的なＱＦＮの場合、リードフレーム上の各々の基板デザインは、例えば、開口部の周囲に配列された端子部と、開口部の中央に配置されるダイパッドと、ダイパッドを開口部の４角に支持させるダイバーとで構成されている。
接着シート１に埋没させる導体４８の厚みは、スタンドオフを有する半導体装置の実装信頼性を高める観点から、導体４８全体の厚みの５〜３０％程度が好ましい。
接着フィルムにその一部を埋没させて形成した導体は、熱硬化接着材層を加熱硬化することにより、固定することができる。
図１３（ｂ）に示す工程は、導体４８上に半導体チップ５を搭載する工程である。半導体チップ１５の搭載は、例えば、半導体チップ１５の電極が形成されていない面を、導体４８のダイパッド面に、接着剤２６等を用いて固着させて、行うことができる。
図１３（ｃ）に示す工程は、半導体チップ１５と導体４８とを結線する工程である。これは、導体４８の導電部と半導体チップ１５の電極とをボンディングワイヤー６等により、電気的に接続する工程である。
図１３（ｄ）に示す工程は、封止樹脂９により半導体チップ１５を封止する工程である。半導体チップ１５を封止樹脂９による封止する方法は、特に限定されないが、例えば、通常のトランスファー成型法により、金型を用いて行うことができる。尚、トランスファー成型後、必要に応じてモールド樹脂の後硬化加熱を行ってもよい。後硬化加熱は、後述の図１３（ｅ）に示す工程の前であっても、後であってもよい。
図１３（ｅ）に示す工程は、接着シート１を除去する工程である。接着シート１を除去する方法は、特に限定されないが、ピーリング等の方法により行うことができる。
以上の工程を経て得られる半導体装置の一例を図１４に示す。かかる半導体装置は、導体４８の一部が封止樹脂９から突出した、いわゆるスタンドオフを有する半導体装置である。
以下に、この発明の好適な実施例を例示的に詳しく説明する。但し、この実施例に記載されている材料や配合量等は、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではなく、単なる説明例に過ぎない。尚、各例中、部は特記がない限りいずれも重量基準である。
（実施例１）
アクリロニトリルブタジエンゴム（日本ゼオン（株）製、商品名；Ｎｉｐｏｌ １０７２Ｊ）２３．５部、多官能型エポキシ樹脂（日本化薬（株）製、商品名；ＥＰＰＮ５０１ＨＹ；エポキシ当量１７０ｇ／ｅｑ）２７部、ジアセタール構造を分子内に有するエポキシ樹脂（大日本インキ化学工業（株）製、ＥＰＩＣＲＯＮ ＥＸＡ−４８５０−１５０、エポキシ当量４５０ｇ／ｅｑ）２７部、フェノール樹脂（明和化成（株）製、商品名；ＭＥＨ７５００；ＯＨ当量９７ｇ／ｅｑ）２２部、トリフェニルフォスフィン（北興化成（株）製、商品名；ＴＰＰ）０．５部を配合し、濃度３５重量％となるようにＭＥＫ溶媒に溶解し、接着剤溶液を作製した。
次に、この接着剤溶液を、基材として厚さが３５μｍの銅箔上に塗布した後、１２０℃で３分間乾燥させることにより、厚さ２５μｍの接着剤層を有する接着シートを作製した。
（実施例２）
アクリロニトリルブタジエンゴム（日本ゼオン（株）製、商品名；Ｎｉｐｏｌ １０７２Ｊ）２３．５部、多官能型エポキシ樹脂（日本化薬（株）製、ＥＰＰＮ５０１ＨＹ；エポキシ当量１７０ｇ／ｅｑ）２７部、ジアセタール構造を分子内に有するエポキシ樹脂（大日本インキ化学工業（株）製、ＥＰＩＣＲＯＮ ＥＸＡ−４８５０−１０００、エポキシ当量３５０ｇ／ｅｑ）２７部、フェノール樹脂（明和化成（株）製、商品名；ＭＥＨ７５００；ＯＨ当量９７ｇ／ｅｑ）２３部、トリフェニルフォスフィン（北興化成（株）製、商品名；ＴＰＰ）０．５部を配合し、濃度３５重量％となるようにＭＥＫ溶媒に溶解し、接着剤溶液を作製した。
次に、この接着剤溶液を用いて、前記実施例１と同様にして、厚さ３５μｍの銅箔上に厚さ２５μｍの接着剤層を形成し、本実施例に係る接着シートを作製した。
（実施例３）
アクリロニトリルブタジエンゴム（日本ゼオン（株）製、商品名；Ｎｉｐｏｌ １０７２Ｊ）２３．５部、ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン（株）製、商品名；ＹＬ９８０；エポキシ当量１８０ｇ／ｅｑ）２７部、ジアセタール構造を分子内に有するエポキシ樹脂（大日本インキ化学工業（株）製、ＥＰＩＣＲＯＮ ＥＸＡ−４８５０−１０００、エポキシ当量３５０ｇ／ｅｑ）２７部、フェノール樹脂（明和化成（株）製、商品名；ＭＥＨ７５００；ＯＨ当量９７ｇ／ｅｑ）２２部、トリフェニルフォスフィン（北興化成（株）製、商品名；ＴＰＰ）０．５部を配合し、濃度３５重量％となるようにＭＥＫ溶媒に溶解し、接着剤溶液を作製した。
次に、この接着剤溶液を用いて、前記実施例１と同様にして、厚さ３５μｍの銅箔上に厚さ２５μｍの接着剤層を形成し、本実施例に係る接着シートを作製した。
（比較例１）
アクリロニトリルブタジエンゴム（日本ゼオン（株）製、商品名；Ｎｉｐｏｌ １０７２Ｊ）２３．５部、多官能型エポキシ樹脂（日本化薬（株）製、商品名；ＥＰＰＮ５０１ＨＹ；エポキシ当量１７０ｇ／ｅｑ）３８部、ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン（株）製、商品名；ＹＬ９８０；エポキシ当量１８０ｇ／ｅｑ）１０部、フェノール樹脂（明和化成（株）製、商品名；ＭＥＨ７５００；ＯＨ当量９７ｇ／ｅｑ）２７部、トリフェニルフォスフィン（北興化成（株）製、商品名；ＴＰＰ）０．５部を配合し、濃度３５重量％となるようにＭＥＫ溶媒に溶解し、接着剤溶液を作製した。
次に、この接着剤溶液を、基材として厚さが３５μｍの銅箔上に塗布した後、１２０℃で３分間乾燥させることにより、厚さ２５μｍの接着剤層を有する接着シートを作製した。
（比較例２）
アクリロニトリルブタジエンゴム（日本ゼオン（株）製、商品名；Ｎｉｐｏｌ ＤＮ１２０１Ｌ）２３．５部、ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン（株）製、商品名；ＹＬ９８０；エポキシ当量１８０ｇ／ｅｑ）２７．５部、ジアセタール構造を分子内に有するエポキシ樹脂（大日本インキ化学工業（株）製、ＥＰＩＣＲＯＮ ＥＸＡ−４８５０−１５０、エポキシ当量４５０ｇ／ｅｑ）２７．５部、フェノール樹脂（明和化成（株）製、商品名；ＭＥＨ７５００；ＯＨ当量９７ｇ／ｅｑ）２１部、トリフェニルフォスフィン（北興化成（株）製、商品名；ＴＰＰ）０．５部を配合し、濃度３５重量％となるようにＭＥＫ溶媒に溶解し、接着剤溶液を作製した。
次に、この接着剤溶液を、基材として厚さが３５μｍの銅箔上に塗布した後、１２０℃で３分間乾燥させることにより、厚さ２５μｍの接着剤層を有する接着シートを作製した。
（結果）
前記の実施例１、２及び比較例１、２の接着シートについて、以下の方法により、引張貯蔵弾性率、引張伸度、投錨力、剥離力、糊残り性の各評価を行った。これらの結果は表１に示される通りであった。
［引張貯蔵弾性率］
離型処理を施した剥離ライナ上に、各実施例又は各比較例で使用した接着剤組成物の溶液を塗布して乾燥し、厚さ１００μｍの接着剤層を形成した。この接着剤層を１５０℃で１ｈｒオーブン中に放置した後、粘弾性測定装置（レオメトリックス社製：形式：ＲＳＡ−ＩＩ）を用いて、各接着剤層の硬化後に於ける２００℃での引張貯蔵弾性率を測定した。より詳細にはサンプルサイズを長さ３０．０×幅５．０×厚さ０．１ｍｍとし、測定試料をフィルム引っ張り測定用治具にセットし、５０℃〜２５０℃の温度域で周波数１．０Ｈｚ、歪み０．０２５％、昇温速度１０℃／分の条件下で測定した。
［引張伸度］
離型処理を施した剥離ライナ上に、各実施例又は各比較例で使用した接着剤組成物の溶液を塗布して乾燥し、厚さ１００μｍの接着剤層を形成した。この接着剤層を１５０℃で１ｈｒオーブン中に放置した後、万能引張試験機を用いて、大気圧下、２５℃での各接着剤層の引張伸度を測定した。より詳細にはサンプルサイズを長さ１５０ｍｍ×幅１０ｍｍ×厚さ２０μｍとし、破断時の変位量より引張伸度（単位：％）を測定した。
［投錨力］
各実施例又は各比較例で得られた各接着シートを被着体としての銅箔に貼り合わせ、ＪＩＳ Ｋ ６８５４−２に準じて投錨力を測定した。具体的には、万能引張試験機を用いて、大気圧下、２５℃での１８０°引き剥がし投錨力（単位：Ｎ／１０ｍｍ）を測定した。また、引き剥がし速度は５０ｍｍ／ｍｉｎとした。
［剥離力の測定］
剥離性の評価は、前記の各接着シートを銅製のリードフレーム（Ｃｕ−Ｌ／Ｆ）のアウターパッド側に貼り合わせた。リードフレームとしては、端子部に一辺１６ｐｉｎタイプのＱＦＮが４個×４個に配列されたものを用いた。また、ラミネート条件としては、温度１２０℃、圧力０．５ＭＰａ、５０ｍｍ／ｍｉｎとした。
次に、各接着シートを１５０℃、１時間の条件下で熱処理をして硬化させた。更に、エポキシ系封止樹脂（日東電工（株）製、ＨＣ−３００）により、モールドマシン（ＴＯＷＡ製、Ｍｏｄｅｌ−Ｙ−ｓｅｒｉｅｓ）を用いてモールドを行った。モールド条件としては、１７５℃、プレヒート４０秒、Ｉｎジェクション時間１１．５秒、キュア時間１２０秒とした。
続いて、温度１８０℃で３時間の加熱を行った後、各接着シートを剥離速度５０ｍｍ／ｍｉｎ、９０度で剥離したときの剥離力を５０ｍｍ幅にて測定した。結果を下記表１に示す。
［糊残り性］
前記剥離力の測定で各接着シートを剥離したときの封止樹脂面及びリードフレーム面に対する糊残りの有無を確認した。
［粘度］
離型処理を施した剥離ライナー上に、各実施例又は各比較例で使用した接着剤溶液をそれぞれ塗布して、１２０℃で３分間乾燥させた。これにより、厚さ１００μｍの接着剤層を形成した。更に、総厚みが２ｍｍになる様に接着剤層を積層し、直径８ｍｍの粘弾性測定用試料を作製した。次に、粘弾性測定装置（レオメトリックス社製、商品名；ＡＲＥＳ）を用いて、周波数１Ｈｚ、歪む５％、昇温速度５℃／分として５０〜１５０℃に於ける粘弾性を測定した。
Figure 2008258492
表１から明らかなように、本発明の実施例１〜３の各接着シートは良好な投錨力、剥離力、糊残り性を示した。これにより、ジアセタール構造を分子内に有するエポキシ樹脂を用いたことにより、剥離性の向上が図れることが確認された。また、接着剤層中にはシリコーン成分が含まれていなかったことから、加熱時等に於いてシロキサン系ガスが発生することがなく、封止体へのシリコーン汚染が無いことが確認された。これに対して、比較例１、２の接着シートでは、それぞれ剥離の際に凝集破壊が起こり、封止樹脂及びリードフレームに対して糊残りが発生した。
本発明の実施の一形態に係る半導体装置製造用接着シートを示す断面模式図である。 前記半導体装置製造用接着シートを用いた半導体装置の製造方法（Ｉａ）に用いるリードフレームの一例である。 前記半導体装置の製造方法（Ｉａ）を説明するための工程図である。 前記半導体装置製造用接着シートを用いた半導体装置の製造方法（Ｉｂ）を説明するための工程図である。 前記半導体装置の製造方法（Ｉｂ）に用いるリードフレームの一例である。 前記半導体装置の製造方法（Ｉｂ）に於ける樹脂封止工程の一例を示す断面図である。 前記半導体装置製造用接着シートを用いた半導体装置の製造方法（II）により得られる半導体装置の断面図である。 前記半導体装置製造用接着シートを用いた半導体装置の製造方法（III）により得られる半導体装置の断面図である。 前記半導体装置の製造方法（III）を説明するための工程図である。 前記半導体装置の製造方法（III）により得られた半導体装置の上面図の概略図である。 前記半導体装置の製造方法（III）における工程（１）の他の一例である。 前記半導体装置の製造方法（III）における工程（１）で、接着シートに導電部を形成した状態の上面図である。 前記半導体装置製造用接着シートを用いた半導体装置の製造方法を説明するための工程図である。 前記半導体装置の製造方法で得られたスタンドオフを有する半導体装置を示す断面模式図である。
符号の説明
１ 半導体装置製造用接着シート（接着シート）
２ 接着剤層
３ 基材層（基材）
４ リードフレーム
４ａ 開口
４ｂ 端子部
５ 半導体チップ
６ ボンディングワイヤー
７ 下金型
８ 上金型
９ 封止樹脂
９ａ 切断部
１０ キャビティ
１２ 界面
１３ 裏面
１４ リードフレーム
１４ａ 開口
１４ｂ 端子部
１４ｃ ダイパッド
１４ｄ ダイバー
１５ 半導体チップ
１５ａ 電極パッド
１６ 導電性ペースト
１７ ガイドピン用孔
１８ 金型
１８ａ 上金型
１８ｂ 下金型
１８ｃ キャビティ
２０ パッケージパターン領域
２１ 構造物
２１ａ 半導体装置
２４ａ ダイパッド部
２４ｂ 端子部
２６ 接着剤
３４ 導電部
３４ａ 側面
４０ 導電部
４１ 金属層
４２ 面
４４ 表面
４５ 保護層
４７ メッキリード
４８ 導体
７０ 工程フィルム
８０ ブロック
８１ 領域

Claims (5)

  1. 少なくとも半導体素子及び導電部を封止樹脂により封止された半導体装置の製造に使用する半導体装置製造用接着シートであって、
    前記半導体装置製造用接着シートは、基材上に少なくとも厚さ１５μｍ以上の接着剤層を有して構成され、
    前記接着剤層の硬化後の引張伸度は、引張速度２００ｍｍ／分の条件下で、４〜１５％の範囲内であることを特徴とする半導体装置製造用接着シート。
  2. 前記接着剤層は、ゴム成分及び下記一般式（１）で表されるジアセタール構造を分子内に有するエポキシ樹脂成分を含み構成されることを特徴とする請求項１に記載の半導体装置製造用接着シート。
    Figure 2008258492
  3. 前記エポキシ樹脂成分は、エポキシ当量１０００ｇ／ｅｑ以下であることを特徴とする請求項２に記載の半導体装置製造用接着シート。
  4. 前記基材の２００℃に於ける引張貯蔵弾性率が１ＧＰａ以上であり、硬化前１２０℃に於ける粘度が１×１０３Ｐａ・Ｓ以上、硬化後２００℃に於ける引張貯蔵弾性率が５０ＭＰａ以下であることを特徴とする請求項１〜３の何れか１項に記載の半導体装置製造用接着シート。
  5. 前記接着剤層は、シリコーン成分を含まないことを特徴とする請求項１〜４の何れか１項に記載の半導体装置製造用接着シート。
JP2007100636A 2007-04-06 2007-04-06 半導体装置製造用接着シート Expired - Fee Related JP5053687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007100636A JP5053687B2 (ja) 2007-04-06 2007-04-06 半導体装置製造用接着シート

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007100636A JP5053687B2 (ja) 2007-04-06 2007-04-06 半導体装置製造用接着シート

Publications (2)

Publication Number Publication Date
JP2008258492A true JP2008258492A (ja) 2008-10-23
JP5053687B2 JP5053687B2 (ja) 2012-10-17

Family

ID=39981747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007100636A Expired - Fee Related JP5053687B2 (ja) 2007-04-06 2007-04-06 半導体装置製造用接着シート

Country Status (1)

Country Link
JP (1) JP5053687B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141180A (ja) * 2007-12-07 2009-06-25 Sumitomo Metal Mining Co Ltd 半導体装置製造用基板とその製造方法
JP2014192237A (ja) * 2013-03-26 2014-10-06 Nitto Denko Corp 封止シート、半導体装置の製造方法及び封止シート付き基板
WO2018199309A1 (ja) * 2017-04-28 2018-11-01 日立化成株式会社 封止用フィルム及び封止構造体、並びにこれらの製造方法
WO2021206058A1 (ja) * 2020-04-06 2021-10-14 昭和電工マテリアルズ株式会社 半導体封止成形用仮保護フィルム、仮保護フィルム付きリードフレーム、封止成形体、及び、半導体パッケージを製造する方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004339520A (ja) * 2004-05-31 2004-12-02 Sony Chem Corp 熱硬化性接着材料
JP2005072343A (ja) * 2003-08-26 2005-03-17 Nitto Denko Corp 半導体装置製造用接着シート
JP2005183734A (ja) * 2003-12-19 2005-07-07 Nitto Denko Corp 半導体装置製造用接着フィルム
JP2006257137A (ja) * 2005-03-15 2006-09-28 Dainippon Ink & Chem Inc エポキシ樹脂組成物及びその硬化物
JP2006319087A (ja) * 2005-05-12 2006-11-24 Mitsui Chemicals Inc 箱型樹脂成形体の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072343A (ja) * 2003-08-26 2005-03-17 Nitto Denko Corp 半導体装置製造用接着シート
JP2005183734A (ja) * 2003-12-19 2005-07-07 Nitto Denko Corp 半導体装置製造用接着フィルム
JP2004339520A (ja) * 2004-05-31 2004-12-02 Sony Chem Corp 熱硬化性接着材料
JP2006257137A (ja) * 2005-03-15 2006-09-28 Dainippon Ink & Chem Inc エポキシ樹脂組成物及びその硬化物
JP2006319087A (ja) * 2005-05-12 2006-11-24 Mitsui Chemicals Inc 箱型樹脂成形体の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141180A (ja) * 2007-12-07 2009-06-25 Sumitomo Metal Mining Co Ltd 半導体装置製造用基板とその製造方法
JP2014192237A (ja) * 2013-03-26 2014-10-06 Nitto Denko Corp 封止シート、半導体装置の製造方法及び封止シート付き基板
WO2018199309A1 (ja) * 2017-04-28 2018-11-01 日立化成株式会社 封止用フィルム及び封止構造体、並びにこれらの製造方法
JPWO2018199309A1 (ja) * 2017-04-28 2020-03-12 日立化成株式会社 封止用フィルム及び封止構造体、並びにこれらの製造方法
TWI746841B (zh) * 2017-04-28 2021-11-21 日商昭和電工材料股份有限公司 密封用薄膜及密封結構體、以及此等的製造方法
JP7070559B2 (ja) 2017-04-28 2022-05-18 昭和電工マテリアルズ株式会社 封止用フィルム及び封止構造体、並びにこれらの製造方法
WO2021206058A1 (ja) * 2020-04-06 2021-10-14 昭和電工マテリアルズ株式会社 半導体封止成形用仮保護フィルム、仮保護フィルム付きリードフレーム、封止成形体、及び、半導体パッケージを製造する方法

Also Published As

Publication number Publication date
JP5053687B2 (ja) 2012-10-17

Similar Documents

Publication Publication Date Title
JP4421972B2 (ja) 半導体装置の製法
JP4397653B2 (ja) 半導体装置製造用接着シート
JP5137937B2 (ja) 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法
JP4668001B2 (ja) ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法
JP4125668B2 (ja) 半導体装置の製造方法
JP5053687B2 (ja) 半導体装置製造用接着シート
JP2011089048A (ja) 多層接着シート及びその製造方法
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP2008244095A (ja) 半導体装置製造用接着フィルム
JP2004075853A (ja) 半導体装置製造用接着シートおよび半導体装置の製造方法
JP2007129016A (ja) 半導体装置製造用接着シート
JP6409390B2 (ja) 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法
KR101991378B1 (ko) 수지 시트
JP4494912B2 (ja) 半導体装置、ならびに半導体装置の製法
JP6960459B2 (ja) 半導体装置の製造方法
JP2013016763A (ja) 半導体素子搭載用部材及び半導体装置
WO2024064046A1 (en) Method for producing a die attach adhesive film sheet
JP2005142208A (ja) 半導体装置製造用接着シート
JP2019131746A (ja) 粘着テープ
JP7022133B2 (ja) 半導体装置の製造方法および積層シート
JP2007266394A (ja) 半導体用接着剤シート、これを用いた半導体接続用基板および半導体装置
KR20240136971A (ko) 다이싱·다이본딩 일체형 필름 및 그 제조 방법, 및 반도체 장치의 제조 방법
JP2005150630A (ja) 半導体装置製造用接着フィルム
JP2021161274A (ja) 粘着テープ
JP2005142207A (ja) 半導体装置の製造方法及びその方法に使用する接着テープ並びにその方法によって製造される半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091116

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120726

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees