JP2005072343A - 半導体装置製造用接着シート - Google Patents

半導体装置製造用接着シート Download PDF

Info

Publication number
JP2005072343A
JP2005072343A JP2003301334A JP2003301334A JP2005072343A JP 2005072343 A JP2005072343 A JP 2005072343A JP 2003301334 A JP2003301334 A JP 2003301334A JP 2003301334 A JP2003301334 A JP 2003301334A JP 2005072343 A JP2005072343 A JP 2005072343A
Authority
JP
Japan
Prior art keywords
semiconductor device
adhesive
adhesive sheet
manufacturing
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003301334A
Other languages
English (en)
Other versions
JP4397653B2 (ja
Inventor
Kazuto Hosokawa
和人 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2003301334A priority Critical patent/JP4397653B2/ja
Priority to TW93123666A priority patent/TWI375998B/zh
Priority to US10/923,957 priority patent/US7115989B2/en
Priority to CNB2004100579434A priority patent/CN100559560C/zh
Publication of JP2005072343A publication Critical patent/JP2005072343A/ja
Application granted granted Critical
Publication of JP4397653B2 publication Critical patent/JP4397653B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2421/00—Presence of unspecified rubber
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29357—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2936—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29371—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2938—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

【課題】シリコーン成分による汚染がなく、高温でも十分な弾性率を維持でき、糊残りの問題も生じにくい半導体装置製造用接着シートを提供する。
【解決手段】基材層３２および接着剤層３１を有する接着シート３０における当該接着剤層３１上で、導体と結線されている半導体素子に、封止樹脂による封止を少なくとも行う半導体装置の製造工程に使用される半導体装置製造用接着シートであって、前記接着シート３０の接着剤層３１が、ゴム成分およびエポキシ樹脂成分を含み、接着剤層中の有機物に占めるゴム成分の割合が５〜４０重量％であることを特徴とする。
【選択図】図１

Description

本発明は、基材層および接着剤層を有する接着シートにおける当該接着剤層上で、導体と結線されている半導体素子に、封止樹脂による封止を少なくとも行う半導体装置の製造工程に使用される接着シートに関する。
近年、ＬＳＩの実装技術において、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐａｃｋａｇｅ）技術が注目されている。この技術のうち、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄａｅｄ Ｐａｃｋａｇｅ）に代表されるリード端子がパッケージ内部に取り込まれた形態のパッケージについては、小型化と高集積の面で特に注目されるパッケージ形態のひとつである。このようなＱＦＮの製造方法のなかでも、近年では複数のＱＦＮ用チップをリードフレームのパッケージパターン領域のダイパッド上に整然と配列し、金型のキャビティ内で、封止樹脂にて一括封止したのち、切断によって個別のＱＦＮ構造物に切り分けることにより、リードフレーム面積あたりの生産性を飛躍的に向上させる製造方法が、特に注目されている。
このような、複数の半導体チップを一括封止するＱＦＮの製造方法においては、樹脂封止時のモールド金型によってクランプされる領域はパッケージパターン領域より更に外側に広がった樹脂封止領域の外側だけである。従って、パッケージパターン領域、特にその中央部においては、アウターリード面をモールド金型に十分な圧力で押さえることができず、封止樹脂がアウターリード側に漏れ出すことを抑えることが非常に難しく、ＱＦＮの端子等が樹脂で被覆されるという問題が生じ易い。
このため、上記の如きＱＦＮの製造方法に対しては、リードフレームのアウターリード側に粘着テープを貼り付け、この粘着テープの自着力（マスキング）を利用したシール効果により、樹脂封止時のアウターリード側への樹脂漏れを防ぐ製造方法が知られている（例えば、特許文献１参照）。
このような製造方法において、耐熱性粘着テープは最初の段階でリードフレームのアウターパッド面に貼り合わせられ、その後、半導体チップの搭載工程やワイヤボンディングの工程を経て、封止樹脂による封止工程まで貼り合わせられることが望ましい。したがって、耐熱性粘着テープとしては、単に封止樹脂の漏れ出しを防止するだけでなく、半導体チップの搭載工程に耐える高度な耐熱性や、ワイヤボンディング工程における繊細な操作性に支障をきたさない、封止工程終了後に糊残り無く良好に剥離可能など、これらのすべての工程を満足する特性が要求される。
また、近年では、更なる薄型化を目的に粘着テープ上に銅箔を貼り合わせエッチングにより導体を形成する、いわゆるリードレスの半導体装置の製造方法が開示されている（例えば、特許文献２参照）。本方式では、テープ上で導体を形成する為、導体の薄型化が可能であり、また、封止樹脂にて成型した半導体装置を個片化する場合、リードフレームを切断する必要が無い為、ダイシング時のブレードの磨耗等も少ない。
このような用途に使用される粘着テープの特性としてはリードフレームを使用した場合と同様に、単に封止樹脂の漏れ出しを防止するだけでなく、半導体チップの搭載工程に耐える高度な耐熱性や、ワイヤボンディング工程における繊細な操作性に支障をきたさない、封止工程終了後に糊残り無く良好に剥離可能など、これらのすべての工程を満足する特性が要求される。
以上のような特性を有する耐熱性粘着テープとしては、粘着剤が優れた耐熱性と適度な弾性率および粘着力を有することが好ましいため、シリコーン系粘着剤が一般的に使用されている。
しかしながら、シリコーン系粘着剤を耐熱性粘着テープに使用すると、次にような問題が生じることが判明した。即ち、耐熱性粘着テープのシリコーン系粘着剤が、上記一連の工程後の剥離の際に、アウタ−パッド部へ移行してその表面を汚染し、その結果、半導体装置を実装基板にはんだ付けする際に濡れ性不良が生じ、実装の歩留りが低下するという問題が生じた。また、ワイヤボンディング工程ではワイヤとリードパッドとの良好な金属接合を得る為、２００℃近く加熱される場合があるが、シリコーン系粘着テープを使用した場合、シロキサンガスの発生によりリードパッド面が汚染され、また弾性率の低下により、ワイヤボンディング性が低下するという問題がある。
更に、上記の特許文献２に示されるように、リードレスの製造工程にて使用する場合、エッチング工程、メッキ工程でのウェットプロセスにてシリコーン粘着剤が薬液に曝され、溶出したシリコーン成分が表面へ汚染しワイヤボンディング性が低下するという問題があった。
特開２００２−１１０８８４号公報 特開平９−２５２０１４号公報
そこで、本発明の目的は、シリコーン成分による汚染がなく、高温でも十分な弾性率を維持でき、糊残りの問題も生じにくい半導体装置製造用接着シートを提供することにある。
本発明者らは、上記目的を達成すべく鋭意研究したところ、特定のゴム／エポキシ系接着剤を用いることにより、硬化後は高度な耐熱性を有し、また、金属への適度な接着性を有し、封止工程後も封止樹脂及びアウターパッドから糊残りなく良好に剥離でき、且つシリコーンの汚染の心配がないことを見出し、本発明を完成するに至った。
即ち、本発明の半導体装置製造用接着シートは、基材層および接着剤層を有する接着シートにおける当該接着剤層上で、導体と結線されている半導体素子に、封止樹脂による封止を少なくとも行う半導体装置の製造工程に使用される半導体装置製造用接着シートであって、前記接着シートの接着剤層が、ゴム成分およびエポキシ樹脂成分を含み、接着剤層中の有機物に占めるゴム成分の割合が５〜４０重量％であることを特徴とする。
本発明によると、シリコーン成分を含まないため、アウトガスや溶出による汚染がなく、実施例の結果が示すように、高温でも十分な弾性率を維持でき、糊残りの問題も生じにくい。また、ゴム成分を適度に含有するため、耐熱性を維持しながら、接着剤に柔軟性を与えて、接着シート切断時等の加工性を向上させることができる。
上記において、前記エポキシ樹脂成分が、エポキシ当量１０００ｇ／ｅｑ以下であることが好ましい。これにより架橋密度が適度になり、より確実に、剥離の際の糊残りの問題を生じにくくできる。
また、前記接着剤層の硬化後の２００℃での引張貯蔵弾性率が１ＭＰａ以上であることが好ましい。これによって、高温でも十分な弾性率をより確実に維持でき、ワイヤボンディングの歩留りなどを向上させることができる。
以下に、本発明の半導体装置製造用接着シートおよび半導体装置について、その実施の形態を、図面を参照しながら具体的に説明する。まず、本発明の半導体装製造用接着シートについて説明する。図１に、その断面図を示す。図１に示すように、本発明の半導体装置製造用接着シート３０は、基材層３２と接着剤層３１を有する。接着剤層３１は、ゴム成分およびエポキシ樹脂成分を含む。
用いられるゴム成分としては、ＮＢＲ（アクリロニトリルブタジエンゴム）、アクリルゴム、酸末端ニトリルゴム、熱可塑性エラストマー、等のエポキシ系接着剤に従来使用されるものが挙げられ、市販品としてはＮｉＰｏｌ１０７２（日本ゼオン（株）社製）、Ｎｉｐｏｌ−ＡＲ５１（日本ゼオン（株）社製）等が挙げられる。なかでも、エポキシ樹脂との相溶性の点から、ＮＢＲが好ましく用いられ、特にアクリロニトリル量が１０〜５０％が好ましい。
ゴム成分は、接着剤に柔軟性を与えるために添加されるが、含有量が多くなると耐熱性が低下する。かかる観点より、接着剤層中の有機物に占めるゴム成分の割合は５〜４０重量％が好ましく、更には１０〜３０重量％が好ましい。５重量％より少なくなると、接着剤層の柔軟性が低下し、接着シート切断時等の加工性が悪くなり、４０重量％より多くなると耐熱性の低下及び糊残りが発生しやすくなる。
エポキシ樹脂成分としては、分子内に２個以上のエポキシ基を含有する化合物であり、グリシジルアミン型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、脂肪族エポキシ樹脂、脂環族エポキシ樹脂、複素環式エポキシ樹脂、スピロ環含有エポキシ樹脂、ハロゲン化エポキシ樹脂等が挙げられ、単独もしくは２種以上混合して用いる事ができる。なかでも、封止工程後の封止樹脂との剥離性の点から、ビスフェノールＡ型エポキシ樹脂を用いるのが好ましい。
これらの使用割合は、有機物１００重量部に対し、好適には６０〜９５重量％、更に好ましくは７０〜９０重量％である。６０重量％より少ないと硬化が不十分で耐熱性が不足し、９５重量部より多くなると柔軟性が低下し加工性が悪くなる。また、エポキシ樹脂のエポキシ当量は１０００ｇ／ｅｑ以下、好ましくは５００ｇ／ｅｑ以下である。エポキシ当量が１０００ｇ／ｅｑより大きくなると、架橋密度が小さくなる事から硬化後の接着強度が大きくなり、封止工程後の剥離の際に糊残りが発生しやすくなる。
また、本発明には硬化成分であるエポキシ樹脂を硬化させるための硬化剤を添加することが好ましい。エポキシ樹脂硬化剤としてはフェノール樹脂、各種イミダゾール系化合物及びその誘導体、ヒドラジド化合物、ジシアンジアミド及びこれらをマイクロカプセル化したものが使用できる。特に、フェノール樹脂を硬化剤とした場合は、硬化促進剤としてトリフェニルフォスフィン等のりん系化合物等も使用できる。
このような硬化剤の使用割合は、硬化剤としてフェノール樹脂を選択した場合は、エポキシ樹脂とほぼ等しい当量となるようにエポキシ樹脂の添加量の一部をフェノール樹脂に置き換えることが出来る。その他の硬化剤及び硬化促進剤の使用割合は、有機物１００重量部に対し、０．５〜５重量％、好ましくは０．５〜３重量％である。
このような範囲で調整された本発明の熱硬化性の接着剤層は、硬化後の２００℃での引張貯蔵弾性率が１ＭＰａ以上、更に好ましくは１．５ＭＰａ以上であることが好ましい。１ＭＰａより小さいとワイヤーボンディング性の低下及び封止工程後の剥離の際に糊残りが発生しやすくなる。なお、引張貯蔵弾性率の測定方法は後述する。
また、本発明の熱硬化性の接着シートの２００℃での加熱によるシロキサン系の発生ガス量は１０００ｎｇ／ｇ以下、好ましくは５００ｎｇ／ｇ以下、更に好ましくは１００ｎｇ／ｇ以下であることが好ましい。１０００ｎｇ／ｇより多くなると、表面へのシリコーン汚染、アウターパッド側へのシリコ−ン成分の転写等でワイヤボンド時及びハンダ付け時の金属接合不良を起こす可能性が大きい。
また、接着剤層には、接着シートの諸特性を劣化させない範囲で、無機充填剤、有機充填剤、顔料、老化防止剤、シランカップリング剤、粘着付与剤などの公知の各種の添加剤を、必要により添加する事が出来る。特に、老化防止剤の添加は高温での劣化を防止する上で有効である。
本発明においては、このように調製される組成物を用いて、一般的な製造方法にて接着シートとすることができる。すなわち溶剤へ溶解し基材フィルムへ塗布し加熱乾燥により接着シートを形成する方法、組成物を水系のディスパージョン溶液とし基材フィルムへ塗布し加熱乾燥により接着シートを形成する方法が挙げられる。ここで、溶剤としては特に限定はないが、メチルエチルケトン等のケトン系溶剤が溶解性が良好であり好適に用いられる。
基材層３２としては、耐熱性基材が好ましく、例えばポリエステル、ポリアミド、ポリフェニレンスルフィド、ポリエーテルイミド、ポリイミド等のプラスチック基材及びその多孔質基材、グラシン紙、上質紙、和紙等の紙基材、セルロース、ポリアミド、ポリエステル、アラミド等の不織布基材、アルミ箔、ＳＵＳ箔、Ｎｉ箔等の金属フィルム基材等が含まれる。
基材の厚みとしては通常１０〜２００μｍ、好ましくは２５〜１００μｍである。１０μｍより薄くなるとハンドリング性が低下し、２００μｍより厚くなるとコストアップになる。本発明の半導体装置製造工程用接着シートは、このようにして製造される厚さ通常１〜５０μｍの接着剤層を基材層上に設けたものであり、シート状やテープ状などとして使用する。
また接着シート３０には、必要に応じて静電防止機能を設けることができる。図１に、接着シート３０に静電防止防止機能を付与する手法を示す。静電防止機能を付与する方法としては、接着剤層３１、基材層３２に帯電防止剤、導電性フィラーを混合する方法があげられる。また基材層３２と接着剤層３１との界面３３や、基材層３２の裏面３４に帯電防止剤を塗布する方法があげられる。当該静電防止機能により、接着シートを半導体装置から分離する時に発生する静電気を抑制することができる。帯電防止剤としては、上記静電防止機能を有するものであれば特に制限はない。具体例としては、例えば、アクリル系両性、アクリル系カチオン、無水マレイン酸−スチレン系アニオン等の界面活性剤等が使用できる。
帯電防止層用の材料としては、具体的には、ボンディップＰＡ、ボンディップＰＸ、ボンディップＰ（コニシ（株）製）などがあげられる。また、前記導電性フィラーとしては、慣用のものを使用でき、例えば、Ｎｉ、Ｆｅ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｂ、Ｍｏ、Ｃｕ、Ａｇ、Ｐｔ、Ａｕなどの金属、これらの合金または酸化物、カーボンブラックなどのカーボンなどが例示できる。これらは単独で又は２種以上を組み合わせて使用できる。導電性フィラーは、粉体状、繊維状の何れであってもよい。
このように構成される本発明の半導体装置製造工程用接着シートは、耐熱性に優れ、封止樹脂及び金属との離型性も良好であり、尚且つ接着シート中にシリコーン成分を含有しない為、シリコーン成分の表面汚染によるはんだ付けする際の濡れ性不良、ワイヤボンディング工程時の接合不良等を起こしにくく、接着剤層上で導体と結線されている半導体素子に、封止樹脂による封止を少なくとも行う半導体装置の製造工程に好適に使用できる。具体的には、以下のような製造工程に使用できる。
かかる半導体装置の製造方法としては、たとえば、リードフレームを用いた半導体装置の製造方法（Ｉ）があげられる。リードフレームを用いた半導体装置の製造方法（Ｉ）では、前記半導体装置製造用接着シートの接着剤層に、開口に配列した導体部を有するリードフレームが積層され、かつ当該導体部と半導体素子を結線した状態で、封止樹脂による封止を少なくとも行う。かかる半導体装置の製造方法（Ｉ）において、前記リードフレームは、半導体装置製造用接着シートの接着剤層に予め積層したリードフレーム積層物として用いることができる。
半導体装置の製造方法（Ｉ）の一例（Ｉａ）を、図２、図３を参照しながら説明する。図２はリードフレームの例を示すものであり、（イ）は全体を示す斜視図であり、（ロ）はその１ユニット分を示す平面図である。リードフレーム１２１は、半導体素子１０２を配置して接続を行うための開口１２１ａを有しており、その開口１２１ａには複数の端子部（導体部）１２１ｂを配列している。リードフレーム１２１少なくとも端子部１２１ｂが導体部であればよく、全体が導体部となっていてもよい。
半導体素子１０２は端子部１２１ｂにワイヤボンディング等によって電気的に接続されるが、リードフレーム積層物とした状態で半導体素子１０２を接続してもよく、また積層物とする前に接続を行ってもよい。したがって、リードフレーム積層物は、予め半導体素子１０２を接続してあるものも包含される。
端子部１２１ｂの形状や配列は特に制限されず、長方形に限らず、パターン化した形状や円形部を有する形状等でもよい。また開口１２１ａの全周に配列されたものに限らず、開口１２１ａの全面や対向する２辺に配列したもの等でもよい。
半導体装置の製造方法（Ｉａ）は、開口に配列した端子部が銅製であるリードフレームを使用して、その端子部に半導体素子を接続した状態で樹脂封止を行う成型工程（図３参照）を行う。
例えば、接着シート３０を、半導体素子１０２の電極と端子部１２１ｂとの間をワイヤ１２３でボンディングしたリードフレーム１２１に貼着して積層物を得る。この積層物を使用して、図３（イ）〜（ハ）に示すように、半導体素子１０２が下金型１０３のキャビティ１３１内に位置するように配置し、上金型１０４で型閉し、トランスファー成形によりキャビティ１３１内に樹脂１０５を注入・硬化させ、次いで型開する。必要に応じて、接着シート３０を貼着した状態で加熱装置内でＰＭＣ（ポストモールドキュア）工程を行う。その後、接着シート３０を剥離除去する。その後には、さらに端子部１２１ｂにはんだをメッキするメッキ工程を行うことができる。その後又はそれまでの適当な時期に、端子部１２１ｂを残してリードフレーム１２１をトリミングによりカットする。
また、半導体装置の製造方法（Ｉ）の一例（Ｉｂ）を、図４乃至図６を参照しながら説明する。図４は、本発明の半導体装置の製造方法（Ｉｂ）の一例の工程図であり、リードフレームに予め接着シートを貼り合わせたリードフレーム積層物を用いて、半導体チップの搭載・結線と封止樹脂による封止とを少なくとも行うものである。図４（ａ）〜（ｅ）に示すように、半導体チップ２１５の搭載工程と、ボンディングワイヤ２１６による結線工程と、封止樹脂２１７による封止工程と、封止された構造物２１を切断する切断工程とを含むＱＦＮの一括封止による製造方法の例を示す。
搭載工程は、図４（ａ）〜（ｂ）に示すように、アウターパッド側（図の下側）に接着シート３０を貼り合わせた金属製のリードフレーム２１０のダイパッド２１１ｃ上に半導体素子２１５をボンディングする工程である。
リードフレーム２１０とは、例えば銅などの金属を素材としてＱＦＮの端子パターンが刻まれたものであり、その電気接点部分には、銀、ニッケル、パラジウム、金などのなどの素材で被覆（めっき）されている場合もある。
リードフレーム２１０は、後の切断工程にて切り分けやすいよう、個々のＱＦＮの配置パターンが整然と並べられているものが好ましい。例えば図５に示すように、リードフレーム２１０上に縦横のマトリックス状に配列された形状などは、マトリックスＱＦＮあるいはＭＡＰ−ＱＦＮなどと呼ばれ、もっとも好ましいリードフレーム形状のひとつである。
図５（ａ）〜（ｂ）に示すように、リードフレーム２１０のパッケージパターン領域２１１には、隣接した複数の開口２１１ａに端子部２１１ｂを複数配列した、ＱＦＮの基板デザインが整然と配列されている。一般的なＱＦＮの場合、各々の基板デザイン（図５（ａ）の格子で区分された領域）は、開口２１１ａの周囲に配列れさた、アウターリード面を下側に有する端子部２１１ｂと、開口２１１ａの中央に配置されるダイパッド２１１ｃと、ダイパッド２１１ｃを開口２１１ａの４角に支持させるダイバー２１１ｄとで構成される。
接着シート３０は、開口２１１ａと端子部２１１ｂとを含むパッケージパターン領域２１１より外側に少なくとも貼着され、樹脂封止される樹脂封止領域の外側の全周を含む領域に貼着するのが好ましい。リードフレーム２１０は、通常、樹脂封止時の位置決めを行うための、ガイドピン用孔２１３を端辺近傍に有しており、それを塞がない領域に貼着するのが好ましい。また、樹脂封止領域はリードフレーム２１０の長手方向に複数配置されるため、それらの複数領域を渡るように連続して接着シート３０を貼着するのが好ましい。
上記のようなリードフレーム２１０上に、半導体素子２１５、すなわち半導体集積回路部分であるシリコンウエハ・チップが搭載される。リードフレーム２１０上にはこの半導体素子２１５を固定するためダイパッド２１１ｃと呼ばれる固定エリアが設けられており、このダイパッド２１１ｃヘのボンディング（固定）の方法は導電性ペースト２１９を使用したり、接着テープ、接着剤など各種の方法が用いられる。導電性ペーストや熱硬化性の接着剤等を用いてダイボンドする場合、一般的に１５０〜２００℃程度の温度で３０分〜９０分程度加熱キュアする。
結線工程は、図４（ｃ）に示すように、リードフレーム２１０の端子部２１１ｂ（インナーリード）の先端と半導体素子２１５上の電極パッド２１５ａとをボンディングワイヤ２１６で電気的に接続する工程である。ボンディングワイヤ２１６としては、例えば金線あるいはアルミ線などが用いられる。一般的には１６０〜２３０℃に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着エネルギーの併用により結線される。その際、リードフレーム２１０に貼着した接着シート３０面を真空吸引することで、ヒートブロックに確実に固定することができる。
封止工程は、図４（ｄ）に示すように、封止樹脂２１７により半導体チップ側を片面封止する工程である。封止工程は、リードフレーム２１０に搭載された半導体素子２１５やボンディングワイヤ２１６を保護するために行われ、とくにエポキシ系の樹脂をはじめとした封止樹脂２１７を用いて金型中で成型されるのが代表的である。その際、図６に示すように、複数のキャビティを有する上金型２１８ａと下金型２１８ｂからなる金型２１８を用いて、複数の封止樹脂２１７にて同時に封止工程が行われるのが一般的である。具体的には、例えば樹脂封止時の加熱温度は１７０〜１８０℃であり、この温度で数分間キュアされた後、更に、ポストモールドキュアが数時間行われる。なお、接着シート３０はポストモールドキュアの前に剥離するのが好ましい。
切断工程は、図４（ｅ）に示すように、封止された構造物２２１を個別の半導体装置２２１ａに切断する工程である。一般的にはダイサーなどの回転切断刃を用いて封止樹脂２１７の切断部２１７ａをカットする切断工程が挙げられる。
接着シート３０とリードフレーム２１０との貼り合わせは、ニップ圧で両者を貼着させるニップロール等を備える各種ラミネータ等を用いることができる。
なお、前述の実施形態では、ＱＦＮの一括封止による製造方法の例を示したが、製造方法（Ｉｂ）は、ＱＦＮを個別に封止する方法であってもよい。その場合、個々の半導体チップが各々のキャビティ内に配置されて、封止樹脂による封止工程が行われる。また前述の実施形態では、半導体チップの搭載・結線を、ダイパッド上へのボンディングと、ワイヤボンディングとにより行う例を示したが、パッケージの種類に応じて搭載工程や結線工程を変えることができ、搭載と結線を同時に行うものでもよい。
以上は、リードフレームを用いた半導体装置の製造方法（Ｉ）について説明したが、本発明の半導体装置製造用接着シートは、本発明の半導体装置製造用接着シートは、薄型化が可能な、リードレス構造の半導体装置の製造方法（II）、（III ）に適用できる。
半導体装置の製造方法（II）は、半導体装置製造用接着シートの接着剤層に、部分的に複数の導電部を形成する工程（１）、電極が形成されている少なくとも１つの半導体素子を、当該半導体素子の電極が形成されていない側が前記接着剤層側となるように、当該半導体素子を前記導電部の所定位置に固着する工程（２ａ）、前記半導体素子を固着していない導電部と前記半導体素子の電極とをワイヤーにより電気的に接続する工程（３）、前記半導体素子等を封止樹脂で封止して、前記接着シート上に半導体装置を形成する工程（４）、次いで、半導体装置から接着シートを分離する工程（５）、を有する。
かかる半導体装置の製造方法（II）は、たとえば、特開平９−２５２０１４号公報に記載されている。製造方法（II）により得られた半導体装置の一例を図７に示す。当該半導体装置の製造方法（II）は、まず、基材である接着シート３０（接着剤層３１）に金属箔を貼り付け、所定部分に金属箔を残すように当該金属箔のエッチングを行う（工程（１））。次いで、半導体素子１と同等の大きさを有する金属箔４ａ（ダイパッド）の上に接着剤２を用いて半導体素子１を固着する（工程（２ａ））。さらに、ワイヤー６によって半導体素子１と金属箔４ｂとの電気的接合を行う（工程（３））。次いで、金型を用い封止樹脂５でトランスファーモールドを行い（工程（４））、最後に成形された封止樹脂を基材３から分離する（工程（５））ことによって半導体素子をパッケージとして完成する。
他のリードレス構造の半導体装置の製造方法（III ）は、半導体装置製造用接着シートの接着剤層に、部分的に複数の導電部を形成する工程（１）、電極が形成されている少なくとも１つの半導体素子を、当該半導体素子の電極が形成されていない側が前記接着剤層側となるように、当該半導体素子を前記接着剤層上に固着する工程（２ｂ）、前記複数の導電部と前記半導体素子の電極とをワイヤーにより電気的に接続する工程（３）、前記半導体素子等を封止樹脂で封止して、前記接着シート上に半導体装置を形成する工程（４）、次いで、半導体装置から接着シートを分離する工程（５）、を有する。
かかる半導体装置の製造方法（III ）は、特願２００２−２１７６８０号に記載されている。
以下、本発明の半導体装置の製造方法（III ）について、その実施の形態を、図面を参照しながら具体的に説明する。まず、製造方法（III ）により得られる半導体装置の構造について説明する。図８（Ａ）及び（Ｂ）に、その半導体装置の断面図を示す。
半導体素子１０は、導電部４０とを電気的に接続するために、ワイヤ６０で結線されている。半導体素子１０には上側に電極が形成されている（図示せず) 。半導体素子１０及びワイヤ６０等は外部環境から保護するため封止樹脂５０で封止されている。また、半導体素子１０、導電部４０の下面は封止樹脂５０で成形された樹脂表面に露出する構成となっており、半導体素子１０の電極が形成されていない側と導電部４０のワイヤーに接続していない側が同一面上に形成されている。このように本発明の半導体装置では、ダイパッドや半導体素子固着用の接着剤層を有しない構造になっている。
なお、図８（Ａ）と（Ｂ）との相違点の詳細は後述するが、図８（Ａ）においては導電部４０の側面４６が露出する構造であるのに対し、図８（Ｂ）においては導電部４０の側面４６は封止樹脂５０に埋設されている点が異なる。
従来の半導体装置では、ダイパッドの厚みが概略１００〜２００μｍ、半導体素子の固着用接着剤層の厚みは概略１０〜５０μｍである。そのため、半導体素子の厚さ及び半導体素子の上に覆われる封止樹脂の厚みが同じ場合には、本発明の半導体装置によれば、厚み１１０〜２５０μｍの薄層化が可能となる。半導体装置の構造例として、製造方法（II）により得られる半導体装置（図７）の様に半導体装置を回路基板に実装する電極が半導体装置の下側にある型の半導体装置においては、その厚みＴ１は概略３００〜７００μｍであり、本発明による薄層化効果の影響は非常に大きい。
次いで、本発明の半導体装置の製造方法の各工程（１）〜（５）の概略の一例を、図９に示す。
まず、基材層３２および接着剤層３１を有する接着シート３０の当該接着剤層３１上に部分的に複数の導電部４０を形成する工程（１）について説明する。前記導電部４０を形成する工程（１）は特に制限されず、各種方法を採用できる。たとえば、図９（ａ）に示すように、接着シート３０の接着剤層３１に、金属箔４１貼り付ける。次いで、図９（ｂ）に示すように、一般的に用いられているフォトリソグラフを用いたパターンエッチング法により導電部４０を形成するがことができる。金属箔４１は、特に制限されず、通常、半導体業界で用いられているものを使用でき、たとえば、銅箔、銅−ニッケル合金箔、Ｆｅ−ニッケル合金箔、Ｆｅ−ニッケル−コバルト合金箔等を用いることができる。なお、金属箔４１と接着剤層３１とが接する面４２は、半導体装置を基板等へ実装する時の実装形態に適した表面処理を必要に応じて施しておくことができる。
前記導電部４０を形成した時点の導電部４０の配置平面図を模式的に示したのが図１０である。半導体素子１０の電極数に対応した導電部４０が複数個形成されているが、複数個の導電部４０は電解メッキ用のメッキリード４７で電気的に導通させることができる。図１０で破線で示す線ａ−ｂ部分の断面図が図９（ｂ）である。
次いで、電極が形成されている少なくとも１つの半導体素子１０を、当該半導体素子１０の電極が形成されていない側が前記接着剤層３１側となるように、当該半導体素子１０を前記接着剤層３１上に固着する工程（２ｂ）を施す。さらに、前記複数の導電部４０と前記半導体素子１０の電極とをワイヤー６により電気的に接続する工程（３）を施す。これら工程（２ｂ）、（３）が図９（ｅ）に示されている。
なお、工程（２ｂ）の前には、前記したメッキリード４７を利用し、導電部４０の表面４４にワイヤーボンディングに最適な電解メッキを施すことができる。一般的にはＮｉメッキを施し、その上に金メッキが施されるが、これらに制限されるものではない。
次いで、前記半導体素子１０等を封止樹脂５０で封止して、前記接着シート３０の接着剤層３１上に半導体装置を形成する工程（４）を施す。封止樹脂５０による封止は、通常のトランスファーモールド法により、金型を用いて行うことができる。この工程（４）が図９（ｆ）に示されている。なお、トランスファーモールド後には、必要に応じてモールド樹脂の後硬化加熱を行うことができる。後硬化加熱は、後述する、接着シート３０を分離する工程（５）の前であってもよく、後であってもよい。
次いで、半導体装置から接着シート３０を分離する工程（５）を施す。これにより、半導体装置９０を得る。この工程（５）が図９（ｇ）に示されている。なお、前記メッキリード４７を利用した場合には、メッキリード部分を切断し、半導体装置を得る（ｈ）。このようにして得られた半導体装置が図８（Ａ）である。なお、メッキリード４７の切断は、接着シート３０を分離する前に行っても良いし、接着シート３０を分離した後に行っても良い。
本発明の半導体装置の製造は、図９の（ａ）（ｂ）（ｅ）（ｆ）（ｇ）（ｈ）の順に行うことができるが、図９（ｃ）のように、工程（２ｂ）の以前においては、半導体素子１０を固着する領域の接着剤層３１に保護層４５を形成しておくのが好ましい。前記保護層４５の付設により、半導体素子１０と接着剤層３１との間に異物が付着するのを防止できる利点がある。
前記保護層４５の形成は、たとえば、金属箔４０のパターンエッチングにより行うことができる。前記図９における、前記工程（１）に係わる図９（ｂ）では、金属箔４０のパターンエッチングの工程で、半導体素子１０を固着する領域の金属箔４１もエッチングで除去したが、図９（ｃ）のように、金属箔のパターンエッチング工程において、半導体素子１０を固着する領域の金属箔４５はエッチングで除去することなく残しておくことで、金属箔４５を保護層とすることができる。その後、工程（２ｂ）に際しては金属箔４５を剥離する（ｄ）。保護層４５（金属箔４５）の剥離手段は特に制限されず各種手段を採用できる。その後は前記同様に図９（ｅ）乃至（ｆ）により半導体装置９０を得ることができる。
なお、導電部４０の表面４４を電解メッキする時、半導体素子１０を固着する領域を保護している金属箔４５は電解メッキが可能なようにメッキリードを電気的に導通していてもよく、またメッキリードとは導通していなくてもよい。電解メッキ工程で電位が付与されていない場合には、メッキ液に金属箔４５の成分が溶出する可能性もあるので、メッキすることが好ましい。
また、工程（２ｂ）の以前において、前記保護層４５を形成する方法としては、前記エッチング法の他に、図９（ｂ）の後に、接着剤層３１に保護皮膜を印刷する方法等を採用することもできる。しかし、当該方法では工程数が増えることから、保護層４５の形成は、前記エッチング法により形成した金属箔４５を利用するのが好ましい。
図９、図１０の説明では、導電部４０の表面４４をメッキ処理する方法として電解メッキ法を用いた場合を説明したが、メッキ処理は電解メッキに限らず、無電解メッキ法も採用できる。無電解メッキ法では前述したメッキリード４７は不要であり、導電部４０は電気的に個々に独立して存在する。そのため工程（４）のモールド樹脂形成後には、メッキリードを切断することが不要になる。このようにして得られた半導体装置が図８（Ｂ）である。なお、無電解メッキ法は、一般的にメッキ皮膜を形成したくない部分については、別途メッキが付着しないように保護しておく必要が有り、工程が増加するため電解メッキ法が好ましい。
前記図９に示す半導体装置の製造方法では、接着シート３０の接着剤層３１上に部分的に複数の導電部を形成する工程（１）として、接着剤層３１上に金属箔４１を貼り付ける方法を示したが、接着剤層３１への金属箔の形成方法は、メッキ法を採用することもできる。たとえば、接着剤層３１の全面に無電解メッキで金属を薄くメッキし（一般的には無電解メッキ厚さは０．０５〜３μｍ程度）、その後、金属箔の必要厚さ分を電解メッキで形成することにより、金属箔４１を形成できる。その他に、接着剤層３１上に、蒸着法やスパッタ法で薄く金属層を形成し（通常は０．０５〜３μｍ程度の厚さ）、その後、金属箔の必要厚さ分を電解メッキで形成する方法で金属箔４１を形成することもできる。
また、接着シート３０の接着剤層３１に感光性レジスト層を形成し、通常のフォトリソグラフ工法を用い、必要な形状および数の導電部形状の露光マスクを用い、露光・現像を経て必要な形状および数の導電部形状をレジスト層に形成することができる。この時、各導電部４０は電解メッキが可能なように、メッキリードで電気的に接続可能なように露光マスクを形成しておく。その後、無電解メッキにより薄くメッキする（一般的には無電解メッキ厚さは０．０５〜３μｍ程度）。無電解メッキ後、レジスト層を剥離し、前記のメッキリードを用いて、必要な厚みまで電解メッキを施し、導電部４０を形成できる。
また、接着シート３０の接着剤層３１に、蒸着法やスパッタ法で薄く金属層４１を形成し（通常は０．０５〜３μｍ程度の厚さ）、当該金属層４１の上に感光性レジスト層を形成し、通常のフォトリソグラフ工法を用い、必要な形状および数の導電部形状の露光マスクを用い、露光・現像を経て必要な形状および数の導電部形状をレジスト層に形成することができる。この時、各導電部４０は電解メッキが可能なように、メッキリードで電気的に接続されている。その後、メッキリードを用い、必要な厚みまで電解メッキを施しレジスト層を剥離し、ソフトエッチングにより蒸着法やスパッタ法で形成された薄い金属層４１を除去して導電部４３を得る方法を採用することもできる。この方法では蒸着法やスパッタ法で極薄い金属層４１を得る方法の代わりに、例えば三井金属鉱業（株）製の商品名（ＭｉｃｒｏＴｈｉｎ）等のような薄い銅箔（三井金属鉱業（株）製，銅箔では厚さ３μｍ）を接着シート３０の接着剤層３１に貼り付けて代用することもできる。
また、接着シート３０の接着剤層３１上に部分的に複数の導電部を形成する工程（１）として、プレス加工法により導電部４０を形成する方法を、図１１に示す。図１１の（ａ）（ｂ）（ｄ）（ｇ）は、接着剤層３１上に、工程（２ｂ）以前に保護層を形成していない場合の例であり、図１１の（ａ）（ｃ）（ｅ）（ｆ）（ｈ）は、接着剤層３１上に、工程（２ｂ）以前に保護層を形成した場合の例である。
まず図１１（ａ）では、工程フィルム７０に金属箔４１を貼り付ける。次いで、図１１（ｂ）、（ｃ）で金属箔４１を所定のパターンにプレス加工する。その後、図１１（ｄ）、（ｅ）で接着シート３０の接着剤層３１に金属箔４１側を貼り付ける。その後、工程フィルム７０を剥離し、導電部４０を形成する（ｇ）（ｈ）。なお、図１１（ｆ）に示される金属箔４５は、工程（２ｂ）以前において、導体素子の固着領域を保護するための保護層である。
工程フィルム７０としては、プレス加工後、導電部４０や金属箔４５を接着シート３０へ転写するため、弱接着性を有する接着シートまたは加熱、電子線、紫外線等により接着性が低下する接着シートが好ましい。特に、微細加工等を行う場合は、接着面積が小さくなるため、加工時は強接着性を有し、転写時は弱接着性であることが好ましい。このような接着シートとしては、加熱発泡剥離テープ〔日東電工（株）製：商品名リバアルファ〕、紫外線硬化型接着シート〔日東電工（株）製：エレップホルダー〕等があげられる。
上述した本発明の半導体装置の製造方法は、理解容易のために半導体装置１個の場合を例にあげて説明したが、本発明の半導体装置の製造方法は、半導体素子を複数個単位で製造するのが実用的である。図１２に例を示す。図１２（ａ）は接着シート３０の平面図を模式的に示す。接着シート３０の上面には１つの半導体素子を固着する領域とその周囲に形成された導電部を一つのブロック８０として表し、そのブロック８０が支持体面上に升目状に多数形成されている。一方、図１２（ｂ）は前記の一つのブロック８０の拡大図である。半導体素子を固着する領域８１の周囲に導電部４０が必要な数だけ形成されている。
図１２（ａ）において、たとえば、接着シートの幅（Ｗ１）が５００ｍｍ幅であり、この例では通常のフォトリソグラフ工程と金属箔エッチング装置により連続的にロール状に巻かれた複数個のブロック８０が得られる。この様にして得られた幅５００ｍｍの接着シート３０を、次の半導体素子の固着工程（２ｂ）、ワイヤーボンディング工程（３）、トランスファーモールド法等による樹脂封止工程（４）に必要なブロック数になるように適時切断して使用される。このように複数個の半導体素子をトランスファーモールド法で樹脂封止する場合には、樹脂モールド後、所定の寸法に切断し半導体装置を得る。
つぎに、本発明の実施例に基づいて、より具体的に説明する。以下において、「部」とあるのは「重量部」を意味するものとする。
実施例１
アクリロニトリルブタジエンゴム（日本ゼオン（株）製、Ｎｉｐｏｌ１０７２Ｊ）３０部、ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン（株）製、エピコート８２８；エポキシ当量１９０ｇ／ｅｑ）６５部、イミダゾール（四国化成（株）製、Ｃ１１Ｚ）５部を配合し、濃度３５重量％となるようにＭＥＫ溶媒に溶解し接着剤溶液を作製した。この接着剤溶液を、基材フィルムとして厚さが３５μｍの銅箔上に塗布した後、１５０℃で３分乾燥させる事により、接着剤厚さ１０μｍの接着剤の層を形成して接着シートとした。
実施例２
アクリロニトリルブタジニンゴム（日本ゼオン（株）製、Ｎｉｐｏｌ１０７２Ｊ）２４部、ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン（株）製、エピコート１００２；エポキシ当量６５０ｇ／ｅｑ）６５部、フェノール樹脂（荒川化学（株）製、Ｐ−１８０）１０部、トリフェニルフォスフィン（北興化成（株）製、ＴＰＰ）１部を配合し、濃度３５重量％となるようにＭＥＫ溶媒に溶解し接着剤溶液を作製した。この接着剤溶液を、基材フィルムとして厚さが３５μｍの銅箔上に塗布した後、１５０℃で３分乾燥させる事により、接着剤厚さ１０μｍの接着剤の層を形成して接着シートとした。
比較例１
アクリロニトリルブタジエンゴム（日本ゼオン（株）製、Ｎｉｐｏｌ１０７２Ｊ）７０部、ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン（株）製、エピコート８２８；エポキシ当量１９０ｇ／ｅｑ）２８部、イミダゾール（四国化成（株）製、Ｃ１１Ｚ）２部を配合し、濃度３５重量％となるようにＭＥＫ溶媒に溶解し接着剤溶液を作製した。この接着剤溶液を、基材フィルムとして厚さが３５μｍの銅箔上に塗布した後、１５０℃で３分乾燥させる事により、接着剤厚さ１０μｍの接着剤の層を形成して接着シートとした。
比較例２
シリコーン系粘着剤（東レダウコーニング製ＳＤ−４５８７Ｌ）を基材フィルムとして厚さが３５μｍの銅箔上に塗布した後、１５０℃で３分乾燥させる事により、接着剤厚さ５μｍの接着剤の層を形成して接着シートとした。
上記の実施例１〜２及び比較例１〜２の接着シートについて、以下の方法により、引張貯蔵弾性率、シロキサン系発生ガス量、糊残り性の評価を行った。これらの結果は表１に示されるとおりであった。
〔引張貯蔵弾性率測定方法〕
離型処理を施した剥離ライナ上へ、接着剤層が２００μｍとなるように塗布し接着剤層のみを得た。その接着剤層を１５０℃で１ｈｒオーブン中で放置した後、レオメトリツクス社製の粘弾性スペクトルメータ（ＲＤＳ−ＩＩ）を用いて、２００℃における引張貯蔵弾性率を、周波数１ヘルツの条件下で測定した。
〔シロキサン系発生ガス量〕
各接着シートを２００℃×３０分にて加熱し、発生したシロキサン系ガスをＧＣ−ＭＳにて定量した。
〔糊残り性〕
各接着シートを、端子部に一辺１６ＰｉｎタイプのＱＦＮが４個×４個に配列された銅製のリードフレーム（Ｃｕ−Ｌ／Ｆ）のアウターパッド側に１００℃×０．５ＭＰａ×５０ｍｍ／ｍｉｎのラミネート条件にて貼り合わせた。次いで、実施例の熱硬化性接着シートに関しては、１５０℃×１ｈｒの条件で硬化した。さらにエポキシ系封止樹脂（日東電工製ＨＣ−３００）により、これらをモールドマシン（ＴＯＷＡ製Ｍｏｄｅｌ−Ｙ−ｓｅｒｉｓｅ）を用いて、１７５℃で、プレヒート４０秒、インジェクション時間１１．５秒、キュア時間１２０秒にてモールドした後、接着シートを剥離し、封止樹脂面及びリードフレーム面への糊残り性の有無を確認した。
Figure 2005072343
 表１から明らかなように、本発明の実施例１〜２は封止樹脂及びリードフレームに対する離型性に優れており糊残りも見られない。また、非シリコーン系の材料である為、シロキサン系の発生ガス量も極端に少ない。これに対して、本発明とは異なる比較例１に示すゴム成分が多い場合、硬化後の弾性率も低く糊残りが発生していた。また、比較例２に示すシリコーン系粘着剤を使用した場合、封止樹脂及びリードフレームに対する離型性に優れており糊残りも見られないが、シロキサン系発生ガス量が極端に多く、表面へのシリコーン汚染、アウターパッド側へのシリコーン成分の転写等でワイヤボンド時及びハンダ付け時の金属接合不良を起こす可能性が大きい。
本発明の半導体装置製造用接着シートの断面図である。 本発明の半導体装置の製造方法（Ｉａ）に用いるリードフレームの一例である。 本発明の半導体装置の製造方法（Ｉａ）の工程図の概略である。 本発明の半導体装置の製造方法（Ｉｂ）の工程図の概略である。 本発明の半導体装置の製造方法（Ｉｂ）に用いるリードフレームの一例である。 本発明の半導体装置の製造方法（Ｉｂ）の樹脂封止工程の一例を示す断面図である。 本発明の半導体装置の製造方法（II）により得られた半導体装置の断面図である。 本発明の半導体装置の製造方法（III ）により得られた半導体装置の断面図である。 本発明の半導体装置の製造方法（III ）の工程図の概略である。 本発明の半導体装置の製造方法（III ）により得られた半導体装置の上面図の概略図である。 本発明の半導体装置の製造方法（III ）における工程（１）の他の一例である。 本発明の半導体装置の製造方法（III ）における工程（１）で、接着シートに導電部を形成した状態の上面図である。
符号の説明
１、１０、１０２、２１５ 半導体素子
３０ 接着シート
３１ 接着剤層
３２ 基材層
４、４０、１２１ｂ、２１１ｂ 導電部
５、５０、１０５、２１７ 封止樹脂
６、６０、１２３、２１６ ワイヤー
７０ 工程フィルム
９０ 半導体装置
１２１、２１１ リードフレーム

Claims (3)

  1. 基材層および接着剤層を有する接着シートにおける当該接着剤層上で、導体と結線されている半導体素子に、封止樹脂による封止を少なくとも行う半導体装置の製造工程に使用される半導体装置製造用接着シートであって、
    前記接着シートの接着剤層が、ゴム成分およびエポキシ樹脂成分を含み、接着剤層中の有機物に占めるゴム成分の割合が５〜４０重量％であることを特徴とする半導体装置製造用接着シート。
  2. 前記エポキシ樹脂成分が、エポキシ当量１０００ｇ／ｅｑ以下である請求項１記載の半導体装置製造用接着シート。
  3. 前記接着剤層の硬化後の２００℃での引張貯蔵弾性率が１ＭＰａ以上である請求項１又は２に記載の半導体装置製造用接着シート。
JP2003301334A 2003-08-26 2003-08-26 半導体装置製造用接着シート Expired - Fee Related JP4397653B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003301334A JP4397653B2 (ja) 2003-08-26 2003-08-26 半導体装置製造用接着シート
TW93123666A TWI375998B (en) 2003-08-26 2004-08-06 Adhesive sheet for producing a semiconductor device
US10/923,957 US7115989B2 (en) 2003-08-26 2004-08-23 Adhesive sheet for producing a semiconductor device
CNB2004100579434A CN100559560C (zh) 2003-08-26 2004-08-26 半导体装置制造用粘合片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003301334A JP4397653B2 (ja) 2003-08-26 2003-08-26 半導体装置製造用接着シート

Publications (2)

Publication Number Publication Date
JP2005072343A true JP2005072343A (ja) 2005-03-17
JP4397653B2 JP4397653B2 (ja) 2010-01-13

Family

ID=34213882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003301334A Expired - Fee Related JP4397653B2 (ja) 2003-08-26 2003-08-26 半導体装置製造用接着シート

Country Status (4)

Country Link
US (1) US7115989B2 (ja)
JP (1) JP4397653B2 (ja)
CN (1) CN100559560C (ja)
TW (1) TWI375998B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258492A (ja) * 2007-04-06 2008-10-23 Nitto Denko Corp 半導体装置製造用接着シート
JP2011129649A (ja) * 2009-12-16 2011-06-30 Nitto Denko Corp 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法
JP2011134811A (ja) * 2009-12-22 2011-07-07 Nitto Denko Corp 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
US8101864B2 (en) 2005-03-17 2012-01-24 Hitachi Cable, Ltd. Electronic device substrate and its fabrication method, and electronic device and its fabrication method
KR20160066206A (ko) * 2014-12-02 2016-06-10 세메스 주식회사 기판 몰딩 장치
WO2017038913A1 (ja) * 2015-09-01 2017-03-09 リンテック株式会社 粘着シート及び半導体装置の製造方法
TWI681035B (zh) * 2017-12-06 2020-01-01 亞洲電材股份有限公司 多層異向穿刺型導電膠布其製法及使用該導電膠布的軟性印刷電路板補強屏蔽結構

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459376B2 (en) * 2005-02-04 2008-12-02 Infineon Technologies Ag Dissociated fabrication of packages and chips of integrated circuits
TW200721216A (en) * 2005-09-22 2007-06-01 Murata Manufacturing Co Packaging method of electronic component module, method for manufacturing electronic apparatus using it, and electronic component module
TWI285424B (en) * 2005-12-22 2007-08-11 Princo Corp Substrate including a multi-layer interconnection structure, methods of manufacturing and recycling the same, method of packaging electronic devices by using the same, and method of manufacturing an interconnection device
US8051557B2 (en) * 2006-03-31 2011-11-08 Princo Corp. Substrate with multi-layer interconnection structure and method of manufacturing the same
US8779444B2 (en) * 2006-11-03 2014-07-15 Relume Technologies, Inc. LED light engine with applied foil construction
JP4988531B2 (ja) * 2006-12-18 2012-08-01 日東電工株式会社 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
US7911067B2 (en) * 2008-09-22 2011-03-22 Stats Chippac Ltd. Semiconductor package system with die support pad
DE102011080653A1 (de) * 2011-08-09 2013-02-14 Osram Opto Semiconductors Gmbh Trägerfolie für ein silikonelement und verfahren zum herstellen einer trägerfolie für ein silikonelement
JP5890795B2 (ja) * 2013-03-18 2016-03-22 日本碍子株式会社 半導体製造装置用部材
WO2014184757A1 (en) * 2013-05-15 2014-11-20 Koninklijke Philips N.V. Light emitting device with an optical element and a reflector
EP3026696B1 (en) 2014-11-26 2021-03-03 STMicroelectronics Srl Package for semiconductor devices sensitive to mechanical and thermo-mechanical stresses, such as mems pressure sensors
TWI692519B (zh) 2015-06-11 2020-05-01 日商三井化學東賽璐股份有限公司 電子零件保護膜、電子零件保護構件、電子零件的製造方法及封裝的製造方法
DE102018216282A1 (de) * 2018-09-25 2020-03-26 Robert Bosch Gmbh Verfahren zur Herstellung eines MEMS-Sensors
CN110218528A (zh) * 2019-07-05 2019-09-10 北京理工大学 一种半导体封装用uv固化胶及其制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US146864A (en) * 1874-01-27 Improvement in compositions for drain-pipes
US18659A (en) * 1857-11-17 Improved cutting apparatus for harvesters
US92253A (en) * 1869-07-06 Etienne boileau
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
TW340967B (en) * 1996-02-19 1998-09-21 Toray Industries An adhesive sheet for a semiconductor to connect with a substrate, and adhesive sticking tape for tab, an adhesive sticking tape for wire bonding connection, a substrate for connecting with a semiconductor and a semiconductor device
JPH09252014A (ja) 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
EP1793421A3 (en) * 1996-10-08 2007-08-01 Hitachi Chemical Co., Ltd. Semiconductor device, substrate for mounting a semiconductor chip, process for their production, adhesive, and double-sided adhesive film
US6166897A (en) * 1997-01-22 2000-12-26 Tomoegawa Paper Co., Ltd. Static chuck apparatus and its manufacture
EP0993039B1 (en) * 1997-06-26 2006-08-30 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
US6252010B1 (en) * 1997-10-29 2001-06-26 Hitachi Chemical Company, Ltd. Siloxane-modified polyamideimide resin composition, adhesive film, adhesive sheet and semiconductor device
JP3853979B2 (ja) * 1998-06-16 2006-12-06 日東電工株式会社 半導体装置の製法
DE60036038T2 (de) * 1999-06-18 2008-04-30 Hitachi Chemical Co., Ltd. Klebstoff, Klebstoffgegenstand, Schaltungssubstrat für Halbleitermontage mit einem Klebstoff und eine Halbleiteranordnung die diesen Enthält
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP3420153B2 (ja) 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
MXPA02012118A (es) * 2000-06-06 2004-08-19 Dow Global Technologies Inc Parches de refuerzo con base en epoxia con adhesion mejorada a superficies metalicas aceitosas.
JP4665298B2 (ja) * 2000-08-25 2011-04-06 東レ株式会社 半導体装置用接着剤付きテープおよびそれを用いた銅張り積層板、半導体接続用基板ならびに半導体装置
JP2002110884A (ja) 2000-10-02 2002-04-12 Nitto Denko Corp リードフレーム積層物
US6683298B1 (en) 2000-11-20 2004-01-27 Agilent Technologies Inc. Image sensor packaging with package cavity sealed by the imaging optics
TWI276861B (en) * 2001-03-07 2007-03-21 Nitto Denko Corp Liquid crystal cell substrate, the method of producing the same and the liquid crystal display using the same
JP2002299540A (ja) 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
JP2003021647A (ja) * 2001-07-06 2003-01-24 Denso Corp 電子装置
US7001798B2 (en) 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
US20030170450A1 (en) * 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
KR100633849B1 (ko) * 2002-04-03 2006-10-13 가부시키가이샤 도모에가와 세이시쇼 반도체 장치 제조용 접착 시트
JP2004063615A (ja) * 2002-07-26 2004-02-26 Nitto Denko Corp 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101864B2 (en) 2005-03-17 2012-01-24 Hitachi Cable, Ltd. Electronic device substrate and its fabrication method, and electronic device and its fabrication method
US8230591B2 (en) 2005-03-17 2012-07-31 Hitachi Cable, Ltd. Method for fabricating an electronic device substrate
JP2008258492A (ja) * 2007-04-06 2008-10-23 Nitto Denko Corp 半導体装置製造用接着シート
JP2011129649A (ja) * 2009-12-16 2011-06-30 Nitto Denko Corp 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法
JP2011134811A (ja) * 2009-12-22 2011-07-07 Nitto Denko Corp 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
KR20160066206A (ko) * 2014-12-02 2016-06-10 세메스 주식회사 기판 몰딩 장치
WO2017038913A1 (ja) * 2015-09-01 2017-03-09 リンテック株式会社 粘着シート及び半導体装置の製造方法
TWI681035B (zh) * 2017-12-06 2020-01-01 亞洲電材股份有限公司 多層異向穿刺型導電膠布其製法及使用該導電膠布的軟性印刷電路板補強屏蔽結構

Also Published As

Publication number Publication date
TWI375998B (en) 2012-11-01
CN1591809A (zh) 2005-03-09
CN100559560C (zh) 2009-11-11
US7115989B2 (en) 2006-10-03
TW200511454A (en) 2005-03-16
US20050046021A1 (en) 2005-03-03
JP4397653B2 (ja) 2010-01-13

Similar Documents

Publication Publication Date Title
JP4397653B2 (ja) 半導体装置製造用接着シート
KR100880968B1 (ko) 반도체 밀봉용 에폭시 수지 조성물 및 그것을 사용한반도체 장치, 및 반도체 장치의 제법
KR100999754B1 (ko) 반도체장치 및 그 제조방법
US7235888B2 (en) Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device
JP5137937B2 (ja) 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法
KR100618640B1 (ko) 반도체 장치 제조용 접착시트와, 반도체 장치 및 그제조방법
JP4125668B2 (ja) 半導体装置の製造方法
JP3849978B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
KR20020021171A (ko) 리드 프레임 적층물 및 반도체 부품의 제조 방법
JP5077980B2 (ja) 半導体装置の製造方法
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP4002736B2 (ja) 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP4357754B2 (ja) 半導体装置の製造方法
JP5588950B2 (ja) 耐熱性粘着テープ
JP2004296549A (ja) 半導体装置製造用接着シート及びそれを用いた半導体装置並びに製造方法
JP5053687B2 (ja) 半導体装置製造用接着シート
JP2007129016A (ja) 半導体装置製造用接着シート
JP2004075853A (ja) 半導体装置製造用接着シートおよび半導体装置の製造方法
JP2004186323A (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP4494912B2 (ja) 半導体装置、ならびに半導体装置の製法
JP2009044010A (ja) 半導体装置の製造方法
JP2005142208A (ja) 半導体装置製造用接着シート
JP4902627B2 (ja) 半導体装置
JP2002110884A (ja) リードフレーム積層物
JP2003347494A (ja) リードフレーム及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151030

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees