KR100618640B1 - 반도체 장치 제조용 접착시트와, 반도체 장치 및 그제조방법 - Google Patents

반도체 장치 제조용 접착시트와, 반도체 장치 및 그제조방법 Download PDF

Info

Publication number
KR100618640B1
KR100618640B1 KR1020040089293A KR20040089293A KR100618640B1 KR 100618640 B1 KR100618640 B1 KR 100618640B1 KR 1020040089293 A KR1020040089293 A KR 1020040089293A KR 20040089293 A KR20040089293 A KR 20040089293A KR 100618640 B1 KR100618640 B1 KR 100618640B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
adhesive sheet
lead frame
adhesive
wiring board
Prior art date
Application number
KR1020040089293A
Other languages
English (en)
Other versions
KR20050044259A (ko
Inventor
사토우다케시
세이아키노리
하시모토노부히로
Original Assignee
가부시키가이샤 도모에가와 세이시쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도모에가와 세이시쇼 filed Critical 가부시키가이샤 도모에가와 세이시쇼
Publication of KR20050044259A publication Critical patent/KR20050044259A/ko
Application granted granted Critical
Publication of KR100618640B1 publication Critical patent/KR100618640B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명의 반도체 장치 제조용 접착시트(10)는, 내열성 기재(11)의 한쪽 면에 접착제층(12)을 구비하고, 리드프레임 또는 배선기판에 박리 가능하게 점착되는 반도체 장치 제조용 접착시트에 있어서, 접착제층(12)이 적어도 열경화성 수지(a) 및 박리성 부여성분(b)을 함유하는 것을 특징으로 한다.
패키지 접착시트, 내열성기재, 접착제층, 열경화성수지, 부여성분

Description

반도체 장치 제조용 접착시트와, 반도체 장치 및 그 제조방법{Adhesive sheet for producing semiconductor device, semiconductor device and manufacturing method thereof}
도 1은 본 발명의 반도체 장치 제조용 접착시트의 개략 단면도이다.
도 2는 본 발명의 반도체 장치 제조용 접착시트를 이용하여 QFN을 제조할 때 이용하기에 적합한 리드프레임의 평면도이다.
도 3A∼3F는 본 발명의 반도체 장치 제조용 접착시트를 이용한 QFN의 제조방법을 도시한 공정도이다.
도 4A∼4C는 본 발명의 반도체 장치 제조용 접착시트를 이용하여 얻을 수 있는 QFN의 실장공정을 도시한 도면이다.
도 5A∼5D는 종래의 반도체 장치 제조용 접착시트를 이용한 QFN의 제조방법을 도시한 공정도이다.
도 6A∼6C는 종래의 반도체 장치 제조용 접착시트를 이용하여 얻을 수 있는 QFN의 실장공정을 도시한 도면이다.
본 발명은 리드프레임 또는 배선기판에 박리 가능하게 점착되어 QFN 등의 반도체 장치(반도체 패키지)를 제조할 때 이용하기에 적합한 반도체 장치 제조용 접착시트 및 이것을 이용하여 얻을 수 있는 반도체 장치 및 그 제조방법에 관한 것이다.
본원은 2003년 11월 7일에 출원된 일본국 특허출원 제2003-378118호에 대해 우선권을 주장하고 그 내용을 여기에 원용한다.
최근 휴대용 컴퓨터, 휴대전화 등 전자기기의 소형화, 박형화, 다기능화에 따라 전자기기를 구성하는 전자부품의 소형화, 고집적화 외에 전자제품의 고밀도 실장기술이 필요하게 되었다. 이와 같은 배경하에서 종래의 QFP(Quad Flat Package)나 SOP(Small Outline Package) 등의 주변실장형 반도체 장치 대신에 고밀도 실장이 가능한 CSP(Chip Size Package)라 불리우는 면실장형 반도체 장치가 주목받고 있다. 또 CSP 중에서도 특히 QFN(Quad Flat Non-lead)는 종래의 반도체 장치의 제조기술을 적용하여 제조할 수 있기 때문에 주로 100핀 이하의 소단자형 반도체 장치에 적합하게 이용되고 있다.
이하 도 5A∼5D에 기초하여 종래의 QFN의 제조방법의 개략에 대해 설명하기로 한다. 도 5A∼5D는 제조 도중의 QFN을 리드프레임의 반도체 장치 탑재면에 대해 수직방향으로 절단한 개략 단면도이다.
처음에 도 5A에 도시한 바와 같이 복수의 반도체 소자 탑재부(다이패드부)(121)과, 그 외주를 따라 배설된 다수의 리드(122)를 구비하는 리드프레임(120)을 준비하고 그 한쪽면에 내열성 기판(111) 위에 접착제층(112)를 구비하는 접착시트 (110)를 점착한다. 다음에 도 5B에 도시한 바와 같이 리드프레임(120)의 각 반도체 소자 탑재부(121)에 반도체 소자(130)를 탑재하고 이것과 리드프레임(120)의 리드(122)를 본딩 와이어(131)를 통해 접속하고, 반도체 소자(130) 등을 봉지수지(140)에 의해 봉지한다. 다음에 도 5C에 도시한 바와 같이 접착시트(110)를 리드프레임(120)에서 박리하여 복수의 QFN(150)이 배열된 QFN 유닛을 얻을 수 있다. 마지막으로 도 5D에 도시한 바와 같이 이 QFN 유닛을 각 QFN(150)의 외주를 따라 다이싱함으로써 복수의 QFN(150)이 제조된다.
일본 특개평6-18127호 공보에 개시된 바와 같이 접착시트(110)에 이용되는 접착제로는 에폭시 수지/아크릴로니트릴-부타디엔 공중합체(NBR)계 접착제나 실리콘계 접착제가 일반적이다.
그러나 에폭시 수지/NBR계 접착제나 실리콘계 접착제를 이용한 종래의 접착시트에서는 접착시트를 리드프레임으로부터 박리할 때 리드프레임의 박리면에 접착제가 잔류하는 하는 소위 '접착제 잔류물'이 발생하는 것을 억제하기 위해 접착제층의 두께를 5㎛ 등, 가능한 한 얇게 하는 것이 일반적이었다. 그리고 상기 종래의 접착시트에서는 이하와 같은 문제가 있었다.
접착제층이 얇은 접착시트를 이용하여 종래의 QFN(150)을 제조하면 접착제가 리드 사이에 삽입되지 않아 접착제층 표면과 리드프레임 저면이 거의 동일면이 되기 때문에(도 5A 참조) 도 6A에 도시한 바와 같이 리드프레임의 리드(122) 저면(배선기판 등에 실장할 때의 외부 접속단자면)이 봉지수지(140)의 저면과 거의 동일면에 위치하도록 되어 있다. 또 도 6A는 도 5D에 도시한 종래의 QFN을 도시된 오른쪽 에서 본 도면으로서, 리드가 소정 피치로 배열되어 있는 모습을 도시한 것이다.
즉 종래의 QFN에서는 외부 접속단자인 리드 선단부를 봉지수지면에서 돌출시킬 수 없었다. 상기 QFN에서는 배선기판 등에 땜납을 이용하여 실장할 때 봉지수지 저면과 동일면에 위치하는 리드면에 대해 땜납 접합을 한다. 엄밀하게는 QFN 유닛을 각 QFN마다 다이싱할 때 측면에 노출되는 리드에 대해서도 땜납 접합할 수는 있지만 외부 접속단자로서 이용되는 것은 주로 봉지수지 저면과 동일면에 위치하는 리드이기 때문에 이하에서는 이에 대해서만 언급하기로 한다.
도 6에 도시한 QFN(150)에 땜납볼(160)을 부착하면 도 6B에 도시한 바와 같이 땜납볼(160)은 리드(122) 저면에만 접착되어 2차원적인 면접착을 나타낸다. 따라서 종래의 QFN은, 땜납이 외부 접속단자의 저면에서 측면에 걸쳐 단자를 감싸도록 3차원적으로 접착하는 QFP 등의 주변실장형 반도체 장치에 대해, 배선기판에 실장할 때의 실장 강도가 상대적으로 낮고 배선기판의 절곡성 등 실장 신뢰성이 상대적으로 낮은 것이었다.
또 도 6C에 도시한 바와 같이 실장하는 배선기판(170)의 표면에 이물질(171)(예컨대 먼지 등의 부착물이나 배선 등이 부분적으로 기계적 손상을 입어 부풀어 오른 부분)이 있으면 그 크기에 따라서는 이물질(171)의 높이가 땜납볼(160)의 높이에 흡수되지 않고 땜납볼(160)이 배선기판(170)에 양호하게 접촉되지 않아 도통 불량을 초래하거나 땜납볼(160)이 배선기판(170)으로부터 쉽게 박리될 우려도 있었다.
또 QFN 제조시의 수지봉지 공정에서는 150∼200℃로 가열하면서 5∼10GPa의 압력을 가해 반도체 소자 등을 수지봉지한다. 따라서 접착시트의 접착제층이 고온에 노출되어 그 접착력(접착제층과 리드프레임 사이의 접착강도)이 상대적으로 저하되는데다가 봉지수지의 압력이 가해지기 때문에 접착제층이 리드프레임으로부터 부분적으로 박리되어 리드나 반도체 소자 탑재부의 저면쪽으로 봉지수지가 침투되어 부착되는 소위 「수지누설」이 발생하여 제품불량을 일으키는 경우가 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서 QFN 등 반도체 장치의 제조시에 수지누설이나 접착제 잔류물의 염려가 없으며 또한 얻어지는 QFN 등 반도체 장치의 배선기판 등에 대한 실장 강도를 높여 실장 신뢰성을 향상시킬 수 있는 반도체 장치 제조용 접착시트를 제공하는 것을 목적으로 한다. 또 제조시에 수지누설이나 접착제 잔류물의 염려가 없고 배선기판 등에 대한 실장 강도가 높아 실장 신뢰성이 우수한 QFN 등의 반도체 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명자는 상기 과제를 해결하기 위해 예의 검토하여 이하의 반도체 장치 제조용 접착시트 및 반도체 장치 및 그 제조방법을 발명했다.
본 발명의 반도체 장치 제조용 접착시트는 내열성 기재의 한쪽면에 접착제층을 구비하고 리드프레임 또는 배선기판에 박리 가능하게 점착되는 반도체 장치 제조용 접착시트에서 상기 접착제층이 적어도 열경화성 수지(a) 및 박리성 부여성분(付轝成分,b)을 함유하는 것을 특징으로 한다.
상기 접착제층은 열가소성 수지(c)를 더 함유하는 것이 바람직하다.
박리성 부여성분(b)으로는 실리콘 오일이 바람직하다. 또 상기 접착제층에서 박리성 부여성분(b)은 열경화성 수지(a) 또는 열경화성 수지(a) 및 열가소성 수지(c)와 화학적으로 결합한 상태에서 함유되어 있는 것이 바람직하다.
또 상기 접착제층의 열경화 후의 150∼250℃에서의 최소 저장탄성율이 1MPa 이상인 것이 바람직하다.
상기 내열성 기재로는 150℃ 이상의 유리전이온도를 가지며 또 5∼50ppm/℃의 열팽창계수를 갖는 내열성 수지필름, 또는 5∼50ppm/℃의 열팽창계수를 갖는 금속박이 바람직하다.
또 상기 접착제층의 상기 내열성 기재와 반대쪽 면에는 보호필름이 설치되어 있는 것이 바람직하다.
또 본 명세서에서 「저장탄성율」의 측정조건에 대해서는 「실시예」단락에서 설명하기로 한다.
본 발명은 상기 구성을 채용함으로써 내열성 기재의 한쪽면에 접착제층을 구비하고 리드프레임 또는 배선기판에 박리 가능하게 점착되는 반도체 장치 제조용 접착시트에 있어서, 리드프레임 또는 배선기판에 점착되었을 때에는 상기 접착제층 일부가 리드프레임 또는 배선기판의 간극 안으로 삽입되는 구성으로 되어 있는 것을 특징으로 하는 반도체 장치 제조용 접착시트를 실현했다.
본 발명의 반도체 장치 제조용 접착시트는 상기 접착제층의 두께가 6㎛ 이상이고 또 리드프레임 또는 배선기판에 점착되었을 때에는 상기 접착제층이 리드프레임 또는 배선기판의 간극 안으로 2㎛ 이상의 깊이로 삽입되도록 구성되어 있는 것 이 바람직하다.
본 발명의 반도체 장치는 리드프레임 또는 배선기판에 설치된 반도체 소자 탑재부에 반도체 소자가 탑재되고 해당 반도체 소자가 봉지수지에 의해 봉지되어 이루어진 반도체 장치에 있어서, 상기 리드프레임 또는 배선기판의 각 외부 접속단자의 선단부가 상기 봉지수지의 저면에서 돌출되어 있는 것을 특징으로 한다.
또 본 명세서에서 외부 접속단자의 「선단부」, 봉지수지의 「저면」이란 반도체 장치를 두께 방향으로 보아 배선기판 등에 실장하는 쪽의 선단부분이나 면을 의미하는 것으로 한다.
본 발명의 반도체 장치의 제조방법은, 상기 본 발명의 반도체 장치 제조용 접착시트를 반도체 소자 탑재부를 갖는 리드프레임 또는 배선기판에 대해 상기 접착제층의 일부가 리드프레임 또는 배선기판의 간극 안으로 삽입되도록 박리 가능하게 점착하는 공정과, 상기 리드프레임 또는 배선기판의 상기 반도체 소자 탑재부에 반도체 소자를 탑재하고 이것과 외부 접속소자를 도통시키는 공정과, 상기 리드프레임 또는 배선기판 및 상기 반도체 소자를 수지봉지하는 공정과, 상기 리드프레임 또는 배선기판으로부터 상기 반도체 장치 제조용 접착시트를 박리하는 공정을 차례대로 갖는 것을 특징으로 한다.
본 발명의 반도체 장치 제조용 접착시트에서는 접착제층의 리드프레임 또는 배선기판으로부터의 박리성이 우수하기 때문에 이것을 이용하여 QFN 등의 반도체장치를 제조하면 접착제 잔류물이 발생할 염려가 없다. 또 본 발명의 반도체 장치 제조용 접착시트를 이용하여 QFN 등의 반도체 장치를 제조하면 리드프레임 또는 배선 기판에 점착할 때 접착제층 일부를 리드프레임 또는 배선기판 간극에 매립시킬 수 있기 때문에 수지봉지 공정에서 수지누설이 발생할 염려가 없다. 또 외부 접속단자의 선단부를 봉지수지 저면에서 돌출시킬 수 있기 때문에 얻어진 반도체 장치를 배선기판 등에 실장할 때에는 외부 접속단자에 대해 3차원적으로 땜납을 접착시킬 수 있고 실장 강도를 향상시켜 실장 신뢰성을 향상시킬 수 있다. 아울러 봉지수지 저면에서 선단부가 돌출된 외부 접속단자의 존재에 의해 실장하는 배선기판 등과 반도체 장치 사이의 간극을 종래에 비해 넓게 확보할 수 있기 때문에 배선기판 등의 표면에 존재하는 이물질 등으로 인한 도통 불량을 저감시켜 실장 신뢰성을 향상시킬 수 있다.
또 본 발명의 반도체 장치 제조용 접착시트를 이용함으로써 제조시에 수지누설이나 접착제 잔류물의 염려가 없어 배선기판 등에 대한 실장 강도가 높고 실장 신뢰성이 우수한 QFN 등의 반도체 장치 및 그 제조방법을 제공할 수 있다.
이하 본 발명에 대해 상세히 설명하기로 한다.
「반도체 장치 제조용 접착시트」
본 발명의 접착시트(반도체 장치 제조용 접착시트)(10)는 리드프레임 또는 배선기판에 박리 가능하게 점착되는 것으로서 도 1에 두께방향의 단면을 도시한 바와 같이 내열성 기재(11) 및 그 한쪽면에 형성된 접착제층(12)으로 개략 구성된다. 본 발명에서는 접착제층(12)의 조성이 특징적인 것으로 되어 있다.
(내열성 기재)
내열성 기재(11)로는 내열성 수지필름이나 금속박 등이 적합하게 이용된다.
본 발명의 접착시트(10)는 QFN 등의 반도체 장치를 제조할 때 다이 어태치 공정, 와이어 본딩 공정, 수지봉지 공정에서 150∼250℃의 고온에 노출된다. 내열성 기재(11)로서 내열성 수지필름을 이용하는 경우 내열성 수지필름의 선팽창계수는 유리전이온도(Tg) 이상이 되면 급격히 증가되어 금속제 리드프레임 등과의 열팽창차가 커지기 때문에 실온으로 되돌렸을 때 접착시트를 점착한 리드프레임 등에 휨이 발생할 염려가 있다. 그리고 접착시트를 점착한 리드프레임 등에 휨이 발생한 경우에는 수지봉지 과정에서 금형의 위치결정 핀에 리드프레임 등을 장착시킬 수 없어 위치 어긋남 불량을 일으킬 염려가 있다. 따라서 내열성 기재(11)로서 내열성 수지필름을 이용하는 경우 그 유리전이온도는 150℃ 이상인 것이 바람직하며 특히 180℃ 이상인 것이 바람직하다. 또 금속제 리드프레임 등과의 열팽창차는 적은 것이 바람직하기 때문에 이용하는 내열성 수지필름의 150∼250℃에서의 열팽창계수는 5∼50ppm/℃인 것이 바람직하며 10∼30ppm/℃인 것이 특히 바람직하다.
상기 특성을 갖는 내열성 수지필름으로는 폴리이미드, 폴리아미드, 폴리에테르설폰, 폴리페닐렌설파이드, 폴리에테르케톤, 폴리에테르에테르케톤, 트리아세틸셀룰로오스, 폴리에테르이미드 등으로 이루어진 필름을 들 수 있다.
내열성 기재(11)로서 금속박을 이용하는 경우에도 마찬가지로, 이용하는 금속박의 150∼250℃에서의 열팽창계수는 5∼50ppm/℃인 것이 바람직하며 10∼30ppm/℃인 것이 특히 바람직하다. 상기 금속박으로는 금, 은, 동, 백금, 알루미늄, 마그네슘, 티타늄, 크롬, 망간, 철, 코발트, 니켈, 아연, 팔라듐, 인듐, 주석 등으로 이루어진 박이나 이들 금속을 주성분으로 한 합금박 또는 이들의 도금박 등을들 수 있다.
또 QFN 등의 반도체 장치 제조시의 접착시트 박리공정에서의 접착제 잔류물을 방지하기 위해서는 내열성 기재(11)/접착제층(12) 간의 접착강도(Sa)와, 봉지수지 및 리드프레임 등/접착제층(12) 간의 접착강도(Sb)의 비(접착강도비)(Sa/Sb)가 1.5 이상인 것이 바람직하다. Sa/Sb가 1.5 미만이면 접착시트 박리공정에서 접착제 잔류물이 발생할 염려가 있어서 바람직하지 않다.
또 접착강도비(Sa/Sb)를 1.5 이상으로 하기 위해서는 내열성 기재(11)가 내열성 수지필름인 경우에는 접착제층(12)을 형성하는 쪽 표면에 코로나 처리, 플라즈마 처리, 플라이머 처리, 샌드블라스트 처리 등 내열성 수지필름/접착제층 간의 접착강도(Sa)를 높이는 처리를 미리 해두는 것이 좋다. 또 금속박은 그 제조법에 따라 압연 금속박과 전해 금속박으로 분류되는데 접착강도비(Sa/Sb)를 1.5 이상으로 하기 위해서는 전해 금속박을 이용함과 동시에 조면화(粗面化)된 쪽의 면에 접착제층(12)을 설치하는 것이 바람직하다. 또 전해 금속박 중에서도 전해 동박을 이용하는 것이 특히 바람직하다.
「접착제층」
본 발명에서 접착제층(12)은 열경화성 수지(a)와 박리성 부여성분(b)을 필수성분으로서 포함하는 것으로서 열가소성 수지(c)를 더 포함하는 것이 바람직하다.
열경화성 수지(a)는 접착제층(12)에 양호한 탄성과 접착성을 부여하는 성분이며 이것을 배합함으로써 QFN 등의 제조시에 양호한 와이어 본딩성, 수지누설 방 지성을 발현한다.
그 구체예로는 요소수지, 멜라민수지, 벤조구아나민수지, 아세트구아나민수지, 페놀수지, 레졸페놀수지, 크실렌수지, 퓨란수지, 불포화폴리에스테르수지, 디알릴프탈레이트수지, 이소시아네이트수지, 에폭시수지, 말레이미드수지, 나디이미드수지 등을 들 수 있다. 이들 열경화성 수지는 1종을 단독으로 이용해도 좋고 2종 이상을 병용해도 좋다.
특히 에폭시수지 및/또는 페놀수지는 이를 배합함으로써 와이어 본딩 공정의 처리온도하에서도 고탄성율을 유지하고 수지봉지 공정의 처리온도하에서도 리드프레임 등과의 사이에서 고접착 강도를 유지하는 접착제층(12)을 얻을 수 있기 때문에 바람직하다.
박리성 부여성분(b)은 QFN 등의 제조시 접착시트 박리공정의 박리성을 향상시켜 접착제 잔류물을 방지하기 위해 배합되는 성분이다. 그 구체예로는 비변성 실리콘오일, 변성 실리콘 오일 등을 들 수 있다.
비변성 실리콘 오일로는 디메틸폴리실록산 타입, 메틸하이드로젠폴리실록산 타입, 메틸페닐폴리실록산 타입 등을 들 수 있다.
변성 실리콘 오일로는 열경화성 수지(a), 또는 열경화성 수지(a) 및 열가소성 수지(c)에 대해 반응성을 갖는 반응성 실리콘 오일과, 이들 수지에 대해 반응성이 없는 비반응성 실리콘 오일 중 어느 것을 이용해도 상관 없다. 전자의 반응성 실리콘 오일로는 아민 변성타입, 에폭시 변성타입, 카르복실 변성타입, 카르비놀 변성타입, 메타크릴 변성타입, 메르캅토 변성타입, 페놀 변성타입 등을 들 수 있으 며 후자의 비반응성 실리콘 오일로는 폴리에테르 변성타입, 메틸스티릴 변성타입, 알킬 변성타입, 지방산 에스테르 변성타입, 알콕시 변성타입, 불소 변성타입 등을 들 수 있다.
이들 실리콘 오일은 1종을 단독으로 사용해도 좋고 2종 이상을 병용해도 좋다.
특히 열경화성 수지(a) 또는 열경화성 수지(a) 및 열가소성 수지(c)에 대해 반응성을 갖는 변성 실리콘 오일은, 접착제층(12)을 구성했을 때 열경화성 수지(a), 또는 열경화성 수지(a) 및 열가소성 수지(c)와 화학적으로 강하게 결합하여 응집성이 높아지며 접착시트 박리공정에서 접착제 성분이 일체로 박리되기 때문에 접착제 잔류물을 매우 높은 수준으로 억제할 수 있어 바람직하다.
상세하게는 후술하겠지만 접착제층(12)이 열경화성 수지(a)와 박리성 부여성분(b)을 포함하면 QFN 등의 제조시에 접착제층(12)의 일부를 리드프레임 또는 배선기판의 단자간 등의 간극 안에 삽입할 수 있다. 또 접착제층(12)에 열가소성 수지(c)를 배합함으로써 가요성이 부여되어 리드프레임 또는 배선기판의 간극 안에 접착제층(12)의 일부를 쉽게 삽입할 수 있어 접착시트로서의 가공성이 한층 향상된다.
열가소성 수지(c)의 구체예로는 아크릴로니트릴-부타디엔 공중합체(NBR), 아클리로니트릴-부타디엔-스틸렌 수지(ABS), 스틸렌-부타디엔-에틸렌 수지(SEBS), 스틸렌-부타디엔-스틸렌 수지(SBS), 폴리부타디엔, 폴리아클리로니트릴, 폴리비닐부티랄, 폴리아미드, 폴리아미드이미드, 폴리이미드, 폴리에스테르, 폴리우레탄, 폴 리디메틸실록산 등을 들 수 있다. 그 중에서도 특히 아미드 결합을 갖는 폴리아미드나 폴리아미드이미드, 아크릴로니트릴-부타디엔 공중합체 수지 등이 내열성이 우수하기 때문에 바람직하다. 이들 열가소성 수지는 1종을 단독으로 사용해도 좋고 2종 이상을 병용해도 좋다.
또 열가소성 수지(c)의 질량평균 분자량은 2,000∼1,000,000이 바람직하고 5,000∼800,000이 더욱 바람직하고 10,000∼500,000이 특히 바람직하다. 질량평균 분자량을 상기 범위로 함으로써 접착제층(12)의 응집력을 높일 수 있으며 접착시트 박리공정에서의 접착제 잔류물을 한층 더 억제할 수 있기 때문에 바람직하다.
각 성분의 배합량은 특별히 한정되지 않으나 열가소성 수지(c)를 배합하는 경우 열경화성 수지(a)와 열가소성 수지(c)의 질량비((a)/(c))는 3.5 이하가 바람직하며 0.3∼3.5가 보다 바람직하며 0.3∼2.5가 더욱 바람직하며 1∼2.5가 특히 바람직하다.
성분(a)와 (c)의 질량비가 3.5를 초과하면 접착제층(12)의 가요성이 저하되는 경우가 있다. 그리고 QFN 등의 제조시 수지봉지 공정에서 접착시트의 접착력이 저하되어 리드프레임 등과 접착시트가 부분적으로 박리되어 수지누설을 초래할 염려가 있다. 또 리드프레임 등의 간극 안으로 접착제층(12) 일부가 잘 삽입되지 않을 염려가 있다.
한편 성분(a)와 (c)의 질량비가 0.3 미만이면 탄성율의 저하에 따라 와이어 본딩 불량이 발생할 염려가 있다.
또 열가소성 수지(c)의 유무에 관계없이 수지성분 총량(열경화성 수지(a) 및 열가소성 수지(c)의 총량)과 박리성 부여성분(b)의 질량비(((a)+(c))/(b))는 6∼2,000이 바람직하며 10∼1,000이 특히 바람직하다.
수지성분 총량과 박리성 부여성분(b)의 질량비가 6 미만이면 리드프레임 등과 접착시트의 접착력이 저하되고 수지봉지 공정에서 리드프레임 등과 접착시트가 부분적으로 박리되어 수지누설이 발생할 염려가 있다. 한편 수지성분 총량과 박리성 부여성분(b)의 질량비가 2,000을 초과하면 리드프레임 등과 접착시트의 접착력이 증가되어 접착시트 박리공정에서의 접착제 잔류물이 발생할 염려가 있다. 이것은 특히 와이어 본딩 공정 전에 리드프레임의 표면세정을 목적으로 하는 플라즈마 클리닝을 실시하는 경우에 현저하다.
접착제층(12)은 상기 성분(a)∼(c) 외에 필요에 따라 다른 성분을 첨가할 수 도 있다. 예컨대 열팽창계수, 열전도율, 표면 끈적임, 접착성 등을 조정하기 위해 무기 또는 유기필러를 첨가하는 것은 바람직하다. 여기에서 유기필러로는 분쇄형 실리카, 용융형 실리카, 알루미나, 산화티타늄, 산화베릴륨, 산화마그네슘, 탄산칼슘, 질화티타늄, 질화규소, 질화붕소, 붕화티타늄, 붕화텅스텐, 탄화규소, 탄화티타늄, 탄화지르코늄, 탄화몰리브덴, 마이카, 산화아연, 카본블랙, 수산화알루미늄, 수산화칼슘, 수산화마그네슘, 삼산화안티몬 등으로 이루어진 필러, 또는 이들 표면에 트리메틸실록실기 등을 도입한 것 등을 예시할 수 있다. 유기필러로는 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리에테르이미드, 폴리에스테르이미드, 나일론, 실리콘 등으로 이루어진 필러를 예시할 수 있다.
본 발명의 접착시트(10)에서는 접착제층(12)의 열경화 후의 150∼250℃에서 의 최소 저장탄성율이 1MPa 이상인 것이 바람직하며 10MPa 이상인 것이 더욱 바람직하고 50MPa 이상인 것이 특히 바람직하다. 「열경화 후」는 다이 어태치 공정의 열처리 후에 상당하며 상기 온도범위는 와이어 본딩 공정의 열처리 온도에 상당한다.
QFN 등의 제조시 와이어 본딩 공정에서는 150∼250℃로 가열하면서 60∼120kHz의 초음파를 인가하여 본딩 와이어의 양단을 용착하고 반도체 소자와 리드프레임 등을 본딩 와이어를 통해 전기적으로 도통한다. 그 때 리드프레임 등의 바로 아래 위치하는 접착시트(10)의 접착제층(12)은 상기 온도에 노출되어 저탄성화되어 초음파를 쉽게 흡수할 수 있고 그 결과 리드프레임 등이 진동되어 와이어 본딩 불량이 발생하는 경우가 있다. 그러나 적어도 와이어 본딩 공정의 온도 내(즉 150∼250℃의 범위 내)에서의 최소 저장탄성율을 1MPa 이상으로 하면 와이어 본딩 공정에서 접착제층(12)이 고탄성율을 유지할 수 있기 때문에 초음파를 흡수하기 어려워 와이어 본딩 불량을 억제할 수 있다.
또 저장탄성율은 열경화성 수지(a)와 열가소성 수지(c)의 질량비 등에 의해 제어할 수 있다. 수지의 종류에 따라서도 다르지만 150∼250℃에서의 최소 저장탄성율을 1MPa 이상으로 하려면 예컨대 열경화성 수지(a)와 열가소성 수지(c)의 질량비를 0.3 이상으로 하면 된다.
본 발명의 접착시트(10)의 제조방법은 특별히 한정되어 있지 않지만 열경화성 수지(a), 박리성 부여성분(b), 필요에 따라 열가소성 수지(c)나 기타 성분을 포함하는 접착제 조성물을 정제하고 이것을 내열성 기재(11) 위에 직접 도포하고 건 조시켜 접착제층(12)을 형성하는 캐스팅법이나, 상기 접착제 조성물을 이형성 필름 위에 일단 도포하고 건조시켜 접착제층(12)을 형성한 후 내열성 기재(11) 위에 전사시키는 라미네이팅법 등이 적합하다.
또 도공성(塗工性) 등의 관점에서 열경화성 수지(a), 박리성 부여성분(b) 및 필요에 따라 열가소성 수지(c)를 모두 유기용제 중에 1질량% 이상, 바람직하게는 5질량% 이상의 농도로 용해하여 접착제 조성물을 조제하는 것이 바람직하다. 이용하는 유기용제로는 예컨대 톨루엔, 크실렌 등의 방향족계, 아세톤, 메틸에틸케톤, 메틸이소부틸케톤 등의 케톤계, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈 등의 비프로톤계 용졔, 테트라히드로퓨란계 등을 들 수 있으며 이들은 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
본 발명의 접착시트(10)에서는 접착제층(12) 위에 박리 가능한 보호필름을 점착하고(미도시) 반도체 장치 제조 직전에 해당 보호필름을 박리하는 구성으로 해도 좋다. 이 경우에는 접착시트(10)의 제조시부터 사용될 때까지의 동안에 접착제층(12)이 손상되는 것을 방지할 수 있다.보호필름으로는 이형성이 있는 필름이라면 어떠한 필름을 이용해도 좋은데 폴리에스테르, 폴리에틸렌, 폴리프로필렌, 폴리에틸렌테레프탈레이트 등의 필름이나 이들 필름 표면을 실리콘수지 또는 불소화합물로 이형처리한 필름 등을 예시할 수 있다.
본 발명의 접착시트(10)는 접착제층(12)이 박리성 부여성분(b)을 포함하는 것이기 때문에 접착제층(12)의 박리성이 우수하다. 따라서 접착제층(12)의 두께를 종래보다 두껍게 설정해도 QFN 등의 반도체 장치를 제조할 때에는 접착시트(10)를 리드프레임 등으로부터 박리하는 접착시트 박리공정에서 접착시트(10)가 양호하게 박리되어 접착제 잔류물이 발생할 염려가 없다.
이와 같이 본 발명에서는 접착제층(12)을 종래보다 두껍게 해도 접착제 잔류물의 염려가 없기 때문에 접착제층(12)을 종래보다 두껍게 하여 본 발명의 접착시트(10)를 리드프레임 등에 점착할 때 접착제층(12)의 일부를 리드프레임 등의 단자간 등의 간극 안에 삽입할 수 있다. 접착제층(12)의 두께는 특별히 한정되어 있지 않으나 6㎛ 이상이 바람직하며 8㎛ 이상이 특히 바람직하다. 접착제층(12)의 두께를 6㎛ 이상으로 함으로써 안정적으로 접착제층(12)의 일부를 리드프레임 등의 간극 안에 충분한 깊이로, 구체적으로는 2㎛ 이상의 깊이로 삽입하도록 구성할 수 있으며 외부 접속단자의 선단부가 봉지수지 저면에서 2㎛ 이상 돌출된 반도체 장치를 제공할 수 있다.
또한 접착제층(12)의 일부를 리드프레임 등의 간극 안에 삽입할 수 있기 때문에 접착시트(10)와 리드프레임 등의 접착강도를 현저하게 향상시킬 수 있다.
따라서 수지봉지 공정에서 수지누설이 발생할 염려도 없다. 즉 본 발명의 접착시트(10)는 접착 강도와 박리성이라는 상반되는 특성을 동시에 겸비한 것이다.
본 발명의 접착시트(10)는 접착제층(12)이 열경화성 수지(a)를 포함하는 것이기 때문에 와이어 본딩 공정에서 접착제층(12)이 양호한 탄성을 유지하여 와이어 본딩 불량이 발생할 염려도 없다.
(반도체 장치 및 그 제조방법)
다음에 도 2, 도 3에 기초하여 상기 본 발명의 접착시트를 이용한 반도체 장 치의 제조방법의 일실시형태에 대해 설명하기로 한다. 이하 반도체 장치로서 복수의 QFN을 동시에 제조하는 경우를 예로 들어 설명하기로 한다. 도 2는 이용하는 리드프레임을 반도체 소자를 탑재하는 쪽에서 본 평면도, 도 3A∼3F는 제조 도중의 QFN의 A-A' 단면도이다.
처음에 도 2에 도시한 바와 같이 IC칩 등의 반도체 소자를 탑재하는 아일랜드형 복수의 반도체 소자 탑재부(다이패드부)(21)를 구비하고 각 반도체 소자 탑재부(21)의 외주를 따라 다수의 리드(22)가 배설된 구조의 리드프레임(20)을 준비한다.
다음에 도 3A에 도시한 바와 같이 리드프레임(20)의 한쪽 면 위에 접착제층(12)쪽이 리드프레임(20)쪽이 되도록 본 발명의 접착시트(10)를 박리 가능하게 점착한다(접착시트 점착공정). 접착시트(10)를 리드 프레임(20)에 점착하는 방법으로는 열라미네이팅법, 열프레스법 등이 바람직하다.
본 발명에서는 이 공정에서 도시한 바와 같이 접착제층(12)의 일부를 리드프레임(2)의 간극 안(인접하는 리드(22) 사이나 반도체 소자 탑재부(21)/리드(22) 간의 간극)에 예컨대 2㎛ 이상의 깊이로 삽입할 수 있다.
다음에 도 3B에 도시한 바와 같이 리드프레임(20)의 반도체 소자 탑재부(21)에 접착시트(10)가 점착되어 있지 않은 쪽에서 IC칩 등의 반도체 소자(30)를 다이 어태치제(미도시)를 이용하여 탑재한다(다이 어태치 공정).
반도체 소자(30)를 탑재한 리드프레임(20)에 대해 필요에 따라 플라즈마 클리닝을 실시한다. 이것은 반도체 소자(30)를 탑재한 후 와이어 본딩 공정 직전까지 걸리는 열이력으로 접착시트(10)나 다이 어태치제 등에서 발생하는 아웃가스 성분이 리드프레임(20) 표면에 부착되어 본딩 와이어의 접합 불량에 의한 수득률 저하를 방지하기 위해 와이어 본딩 공정 전에 실시되는 것이다.
다음에 도 3C에 도시한 바와 같이 반도체 소자(30)와 리드프레임(20)의 리드(22)를 금와이어 등의 본딩 와이어(31)를 통해 전기적으로 도통한다(와이어 본딩 공정). 또 도 3D에 도시한 바와 같이 도 3C에 도시한 제조 도중의 QFN을 수지봉지용 금형 내에 재치하고 봉지수지(몰드재)를 이용하여 트랜스퍼 몰딩(금형 성형)함으로써 리드프레임(20) 및 반도체 소자(30)를 봉지수지(40)에 의해 봉지한다(수지봉지 공정).
다음에 도 3E에 도시한 바와 같이 접착시트(10)를 봉지수지(40) 및 리드프레임(20)으로부터 박리하여(접착시트 박리공정) 복수의 QFN(50)이 배열된 QFN 유닛을 얻을 수 있다. 마지막으로 도 3F에 도시한 바와 같이 QFN 유닛을 각 QFN(50)의 외주를 따라 다이싱하여(다이싱 공정) 복수의 QFN(50)이 제조된다.
이상의 제조방법에 따르면 본 발명의 상기 접착시트(10)를 이용하여 QFN(50)을 제조하기 때문에 와이어 본딩 불량, 수지누설, 접착제 잔류물이 발생할 염려가 없다.
또 접착시트 점착공정에서 접착제층(12)의 일부를 리드프레임(20)의 간극 안에 삽입할 수 있기 때문에 도 3F에 도시한 바와 같이 외부 접속단자인 리드(22)의 선단부가 봉지수지(40)의 저면에서 예컨대 2㎛ 이상 돌출된 QFN(50)을 얻을 수 있다.
QFN(50)의 B-B' 단면(B-B'선은 도 2에 도시)를 도 4A에 도시한다. 동 도면은 리드가 소정 피치로 배열되어 있는 모습을 도시한 것이다. 그리고 도 4A에 도시한 QFN(50)에 땜납볼(60)을 부착하면 도 4B에 도시한 바와 같이 땜납볼(60)을 외부 접속단자인 리드(22)의 저면에서 측면에 걸쳐 리드(22)를 감싸도록 3차원적으로 접착시킬 수 있다. 따라서 땜납볼(60)을 외부 접속단자인 리드(22)에 대해 종래의 QFN에 비해 보다 강하게 고착시킴으로써 배선기판 등에 실장했을 때의 실장강도가 현저하게 향상된다. 그 결과 배선기판의 절곡성 등의 실장 신뢰성이 현저하게 향상된다.
아울러 리드(22)가 봉지수지(40)에서도 돌출되어 있는 만큼 리드프레임(20)(봉지수지(40))의 저면과 배선기판(70)의 간극을 종래에 비해 넓게 확보할 수 있기 때문에 도 4C에 도시한 바와 같이 실장하는 배선기판(70) 표면에 이물질(71)(예컨대 먼지 등의 부착물이나 배선 등이 부분적으로 기계적 손상을 입어 부풀어 오른 부분)이 있다고 해도 이물질(71)의 높이가 리드(22)의 돌출부분과 땜납볼(60)의 높이에 흡수되기 때문에 땜납볼(60)을 배선기판(70)에 양호하게 접촉시킬 수 있다. 따라서 이물질(71)의 존재에 기인한 도통 불량이나 땜납볼(60)의 배선기판(70)으로부터의 박리를 현저하게 억제할 수 있다.
이상 설명한 바와 같이 본 발명에 따르면 QFN의 제조시 와이어 본딩 불량, 수지누설, 접착제 잔류물의 염려가 없고 또 얻어진 QFN의 배선기판 등에 대한 실장 강도를 높여 실장 신뢰성을 향상시킬 수 있는 반도체 장치 제조용 접착시트를 제공할 수 있다. 또 배선기판 등에 대한 실장 강도가 높고 실장 신뢰성이 우수한 QFN 및 그 제조방법을 제공할 수 있다.
또 상기 실시형태에서는 리드프레임을 이용한 QFN의 제조에 대한 적용예를 설명했으나 본 발명은 리드프레임 또는 배선기판에 설치된 반도체 소자 탑재부에 반도체 소자가 탑재되어 반도체 소자가 봉지수지에 의해 봉지되어 이루어지는 반도체 장치라면 어떠한 구조의 반도체 장치에도 적용할 수 있다.
<실시예>
이하, 본 발명을 실시예 및 비교예에 의해 더 설명하는데 이들은 본 발명을 여하히 한정하는 것은 아니다.
(실시예 1∼5)
표 1에 도시한 성분을 동일 표에 도시한 질량비로 테트라히드로퓨란 용매하에서 혼합하여 접착제 조성물을 조제했다. 또 표 1에는 수지성분 총량(열경화성 수지(a) 및 열가소성 수지(c)의 총량)과 박리성 부여성분(b)의 질량비(((a)+(c))/(b)), 열경화성 수지(a)/열가소성 수지(c)의 질량비((a)/(c))에 대해서도 함께 기재되어 있다(비교예에서도 동일).
다음에 내열성 기재로서 폴리이미드 수지필름(도레이·듀퐁사제, 상품명:캅톤100EN, 두께 25㎛, 유리전이온도 300℃ 이상, 열팽창계수 16ppm/℃)을 이용하고 그 위에 건조 후의 두께가 10㎛가 되도록 상기 접착제 조성물을 도포한 후 120℃에서 5분간 건조시켜 본 발명의 접착시트를 얻었다.
(비교예 1)
표 1에 도시한 성분을 동일 표에 도시한 질량비로 테트라히드로퓨란 용매하 에서 혼합하고 접착제 조성물을 조제하여 접착제층을 형성할 때 건조 후의 두께가 5㎛가 되도록 접착제 조성물을 도포한 것 외에는 실시예와 동일하게 하여 비교용 접착시트를 얻었다.
(비교예 2)
표 1에 도시한 성분을 동일 표에 도시한 질량비로 톨루엔 용매하에서 혼합하여 점착제 조성물을 조제했다. 다음에 실시예에서 이용한 것과 동일한 내열성 기재 위에 건조 후의 두께가 5㎛가 되도록 상기 접착제 조성물을 도포한 후 160℃에서 5분간 건조시켜 본 발명의 접착시트를 얻었다.
(비교예 3)
표 1에 도시한 성분을 동일 표에 도시한 질량비로 테트라히드로퓨란 용매하에서 혼합하여 접착제 조성물을 조제한 것 외에는 비교예 1과 동일하게 하여 접착시트를 얻었다.
또 표 1 중의 각 기호는 하기 성분을 나타낸다.
(A1): 에폭시수지(다이셀 화학사제「AT-501」, 질량평균 분자량 120,000) (A2): 에폭시수지(재팬에폭시레진사제 「에피코트 828」), (A3): 에폭시수지(재팬에폭시레진사제 「에피코트 604」), (A4): 에폭시수지(다이닛폰(大日本) 잉크화학공업사제 「HP-7200」), (A5): 페놀수지(일본화약사제 「TPM」), (A6): 페놀수지(쇼와(昭和)고분자사제 「CKM-2400」), (B1): 변성 실리콘 오일(GE 도시바(東芝) 실리콘사제 「XC-96-A4464」), (B2): 변성 실리콘 오일(신에츠(信越) 실리콘사제 「KF-105」), (B3): 변성 실리콘 오일(신에츠 실리콘사제 「KF-861」), (C1): 아크릴 로니트릴부타디엔 고무(일본제온사제 「Nipol 1001」, 질량평균 분자량 30,000), (C2): 폴리아미드수지(헨켈재팬사제 「마크로멜트 6238」), (C3): 스틸렌-부타디엔-스틸렌수지(아사히(旭)화성사제 「터프텍 M1911」질량평균 분자량 110,000), (C4): 폴리이미드수지(도모에가와(巴川) 제지소사제, 실록산 함유 방향족 폴리이미드, 질량평균 분자량 50,000), (C5): 폴리알케닐실록산/폴리알킬수소실록산 혼합용액(신에츠 화학사제 「X40-3103」), (D1): 경화촉진제(시코쿠(四國) 화성사제 2-에틸4-메틸이미다졸), (D2): 백금촉매용액(신에츠 화학사제 「PL50T」)
(평가)
평가항목 및 평가방법은 이하와 같이 했다.
<저장탄성율>
각 예에서 조제한 접착제 조성물 또는 점착제 조성물을 이형필름 위에 도포한 후 접착시트 또는 점착시트의 조제와 동일 건조조건으로 건조시키고 또 다이 어태치 공정의 열처리 조건(175℃에서 2시간)에서 열처리하여 접착제층 또는 점착제층이 부착된 이형필름을 조제했다. 또 접착제층 또는 점착제층의 건조 후 두께를 0.1㎜로 했다.
얻어진 접착제층 또는 점착제층을 5㎜×30㎜로 절단하고 탄성률 측정장치(오리엔텍사제 레오바이브론DDV-Ⅱ)를 이용하여 주파수를 11Hz, 승온속도를 3℃/min으로 하여 150∼250℃ 범위 내의 저장탄성율을 측정했다. 그리고 동일온도 범위 내에서의 최소 저장탄성율을 구했다.
<와이어 본딩 불량>
각 예에서 얻어진 접착시트 또는 점착시트를 바깥칫수 200㎜×60㎜의 QFN용 리드프레임(Au-Pd-Ni 도금 Cu 리드프레임, 4×16개(총 64개)의 매트릭스 배열, 패키지 사이즈 10㎜×10㎜, 84핀)에 라미네이팅법에 의해 점착했다. 이어서 에폭시계 다이 어태치제를 이용하여 알루미늄이 증착된 더미칩(6㎜×6㎜, 두께 0.4㎜)을 리드프레임의 반도체 소자 탑재부에 탑재한 후 와이어 본더(신카와(新川)사제, UTC-470BI)를 이용하여 가열온도 210℃, US POWER를 30, 하중을 0.59N, 처리시간을 10msec/핀으로 하여 더미칩과 리드를 금와이어에 의해 전기적으로 도통했다.
얻어진 패키지 64개를 검사하여 리드측 접속불량이 발생한 패키지 수를 와이어 본딩 불량의 발생 개수로서 검출했다.
<수지누설>
와이어 본딩 불량 평가 후의 리드프레임을 이용하여 수지누설의 평가를 실시했다. 에폭시계 봉지수지(비페닐에폭시계, 필러 85% 함유)를 이용하고 가열온도를 180℃, 압력을 10MPa, 처리시간을 3분으로 하여 트랜스퍼 몰딩(금형 성형)에 의해 더미칩을 수지봉지했다. 수지봉지 후의 패키지 64개를 검사하여 리드 단자 외부접속용 부분(리드의 접착시트 또는 점착시트쪽 면)에 봉지수지가 누설되어 부착되어 있는 패키지 개수를 수지누설의 발생 개수로서 검출했다.
<접착제 잔류물>
수지누설 평가를 한 수지봉지제 리드프레임으로부터 접착시트 또는 점착시트를 박리속도 500㎜/min의 조건에서 박리했다. 접착시트 또는 점착시트 박리 후의 패키지 64개를 검사하고 리드프레임 및 봉지수지의 박리면(리드 단자 외부접속용 부분, 봉지수지면 등)에 접착제가 부착되어 있는 패키지 개수를 접착제 잔류물의 발생 개수로서 검출했다.
<리드 선단부의 돌출량>
접착제 잔류물 평가에 사용한 리드프레임을 이용하여 리드 선단부의 봉지수지 저면으로부터의 돌출량을 측정했다. 즉 표면 조도계(도쿄정밀사제 「서프콤 110B」)를 이용하여 접착시트 또는 점착시트 박리 후의 패키지 64개에 대해 리드의 외부접속측 최선단과 봉지수지 저면과의 고저차를 측정하여 그 평균값을 구했다.
(결과)
얻어진 결과를 표 2에 도시한다.
표 2에 도시한 바와 같이 열경화성 수지(a), 박리성 부여성분(b) 및 필요에 따라 열가소성 수지(c)를 배합하여 접착제 조성물을 조제하고 접착시트를 조제한 실시예 1∼5에서는, 얻어진 접착제층은 150∼250℃에서의 최소 저장탄성율이 모두 20MPa 이상이며 와이어 본딩 공정에서 고탄성율을 유지할 수 있는 것이었다. 또 얻어진 접착시트를 이용하여 반도체 장치를 제조했을 때 와이어 본딩 불량, 수지누설이 전혀 발생하지 않았다. 또 접착제층의 두께가 10㎛로 종래에 비해 두꺼움에도 불구하고 접착제 잔류물도 전혀 발생하지 않았다. 또 얻어진 반도체 장치는 외부 접속단자인 리드 선단부의 봉지수지 저면으로부터의 돌출량이 2㎛ 이상이며 얻어진 반도체 장치를 배선기판 등에 실장할 때에는 땜납을 리드의 저면에서 측면에 걸쳐 리드를 감싸도록 3차원적으로 접착시킬 수 있는 실장 신뢰성도 높은 것이었다.
이에 반해 박리성 부여성분(b)을 배합하지 않고 접착제 조성물을 조제한 비 교예 1 및 비교예 3에서는 접착제층의 저장탄성율은 양호하며 반도체 장치의 제조시에 와이어 본딩 불량, 수지누설은 발생하지 않았으나 접착제층의 두께가 5㎛로 실시예에 비해 얇음에도 불구하고 접착제 잔류물이 다수 발생했다. 열경화성 수지(a) 및 박리성 부여성분(b)을 배합하지 않고 점착제 조성물을 조제한 비교예 2에서는 점착제층의 저장탄성율이 현저히 낮아 반도체 장치의 제조시에 와이어 본딩 불량, 수지누설이 다수 발생하고 접착제 잔류물도 다수 발생했다. 또 비교예 1∼3에서 얻어진 반도체 장치는 모두 리드 선단부의 봉지수지 저면으로부터의 돌출이 없어 실장 신뢰성이 낮은 것이었다.
[표 1]
실시예1 실시예2 실시예3 실시예4 실시예5 비교예1 비교예2 비교예3
열경화성 수지(a) A1 40
A2 30 30
A3 20 30
A4 40 40
A5 60 30 20
A6 20 40 30 30
박리성 부여성분(b) B1 4
B2 3.5 4
B3 3.5 3.5
열가소성 수지(c) C1 40 40 40
C2 40
C3 40
C4 40
C5 100
기타 D1 1 1 1 1 1 1 1
D2 2
((a)+(c))/(b) 25 28.57 28.57 28.57 25
(a)/(c) 1.5 1.5 1.5 1.5 1.5 1.5
[표 2]
최소저장탄성율 (MPa) 와이어본딩 불량(개) 수지누설(개) 접착제 잔류물(개) 리드선단부의 돌출량(㎛)
실시예1 20 0 0 0 6
실시예2 40 0 0 0 4
실시예3 50 0 0 0 3
실시예4 45 0 0 0 4
실시예5 40 0 0 0 2
비교예1 30 0 0 12 0
비교예2 0.05 30 12 64 0
비교예3 20 0 0 11 0
본 발명의 반도체 장치 제조용 접착시트는 QFN 등의 반도체 장치의 제조에 이용하기에 적합한 것이다. 본 발명의 반도체 장치 및 그 제조방법은 QFN 등의 반도체 장치에 바람직하게 적용할 수 있다.
이상 본 발명의 바람직한 실시형태를 설명했는데 본 발명은 이들 실시형태에 한정되지 않는다. 본 발명의 취지를 벗어나지 않는 범위에서 구성의 부가, 생략, 치환 및 기타 변경이 가능하다. 본 발명은 상기 설명에 의해 한정되지 않으며 첨부된 특허청구의 범위에 의해서만 한정된다.

Claims (13)

  1. 내열성 기재의 한쪽면에 접착제층을 구비하고 리드프레임 또는 배선기판에 박리 가능하게 점착되는 반도체 장치 제조용 접착시트에 있어서,
    상기 접착제층이 적어도 열경화성 수지(a) 및 박리성 부여성분(b)을 함유하고, 리드프레임 또는 배선기판에 점착되었을 때에는 상기 접착제층 일부가 리드프레임 또는 배선기판의 간극 안으로 삽입되는 구성으로 되어있는 것을 특징으로 하는 반도체 장치 제조용 접착시트.
  2. 제1항에 있어서, 상기 접착제층이 열가소성 수지(c)를 더 함유하는 것을 특징으로 하는 반도체 장치 제조용 접착시트.
  3. 제1항에 있어서, 상기 박리성 부여성분(b)이 실리콘 오일인 것을 특징으로 하는 반도체 장치 제조용 접착시트.
  4. 제1항에 있어서, 상기 접착제층에서 상기 박리성 부여성분(b)이 상기 열경화성 수지(a), 또는 열경화성 수지(a) 및 열가소성 수지(c)와 화학적으로 결합한 상태로 함유되어 있는 것을 특징으로 하는 반도체 장치 제조용 접착시트.
  5. 제1항에 있어서, 상기 접착제층의 열경화 후의 150∼250℃에서의 최소 저장탄성율이 1MPa 이상인 것을 특징으로 하는 반도체 장치 제조용 접착시트.
  6. 제1항에 있어서, 상기 내열성 기재가 150℃ 이상의 유리전이온도를 가지며 또 5∼50ppm/℃의 열팽창계수를 갖는 내열성 수지필름인 것을 특징으로 하는 반도체 장치 제조용 접착시트.
  7. 제1항에 있어서, 상기 내열성 기재가 5∼50ppm/℃의 열팽창계수를 갖는 금속박인 것을 특징으로 하는 반도체 장치 제조용 접착시트.
  8. 제1항에 있어서, 상기 접착제층의 상기 내열성 기재와 반대쪽 면에는 보호필름이 설치되어 있는 것을 특징으로 하는 반도체 장치 제조용 접착시트.
  9. 내열성 기재의 한쪽면에 접착제층을 구비하고 리드프레임 또는 배선기판에 박리 가능하게 점착되는 반도체 장치 제조용 접착시트에 있어서,
    상기 리드프레임 또는 배선기판에 점착되었을 때에는 상기 접착제층 일부가 리드프레임 또는 배선기판의 간극 안으로 삽입되는 구성으로 되어 있는 것을 특징으로 하는 반도체 장치 제조용 접착시트.
  10. 제9항에 있어서, 상기 접착제층의 두께가 6㎛ 이상이고 또 상기 리드프레임 또는 배선기판에 점착되었을 때에는 상기 접착제층이 리드프레임 또는 배선기판의 간극 안으로 2㎛ 이상의 깊이로 삽입되도록 구성되어 있는 것을 특징으로 하는 반도체 장치 제조용 접착시트.
  11. 리드프레임 또는 배선기판에 설치된 반도체 소자 탑재부에 반도체 소자가 탑재되고 해당 반도체 소자가 봉지수지에 의해 봉지되어 이루어진 반도체 장치에 있어서,
    상기 리드프레임 또는 배선기판의 각 외부 접속단자의 선단부가 상기 봉지수지의 저면에서 돌출되어 있는 것을 특징으로 하는 반도체 장치.
  12. 반도체 장치 제조용 접착시트를, 반도체 소자 탑재부를 갖는 리드프레임 또는 배선기판에 대해 상기 접착제층의 일부가 리드프레임 또는 배선기판의 간극 안으로 삽입되도록 박리 가능하게 점착하는 공정과,
    상기 리드프레임 또는 배선기판의 상기 반도체 소자 탑재부에 반도체 소자를 탑재하고 이것과 외부 접속단자를 도통시키는 공정과,
    상기 리드프레임 또는 배선기판 및 상기 반도체 소자를 수지봉지하는 공정과,
    상기 리드프레임 또는 배선기판으로부터 상기 반도체 장치 제조용 접착시트를 박리하는 공정을 순차로 수행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  13. 제 12 항에 있어서, 상기 반도체 장치 제조용 접착시트가 내열성 기재의 안쪽면에 접착제층을 구비하고, 상기 접착제층이 적어도 열경화성 수지(a) 및 박리성 부여성분(b)를 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020040089293A 2003-11-07 2004-11-04 반도체 장치 제조용 접착시트와, 반도체 장치 및 그제조방법 KR100618640B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003378118A JP4319892B2 (ja) 2003-11-07 2003-11-07 半導体装置製造用接着シート及び半導体装置の製造方法
JPJP-P-2003-00378118 2003-11-07

Publications (2)

Publication Number Publication Date
KR20050044259A KR20050044259A (ko) 2005-05-12
KR100618640B1 true KR100618640B1 (ko) 2006-09-06

Family

ID=34688606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089293A KR100618640B1 (ko) 2003-11-07 2004-11-04 반도체 장치 제조용 접착시트와, 반도체 장치 및 그제조방법

Country Status (6)

Country Link
JP (1) JP4319892B2 (ko)
KR (1) KR100618640B1 (ko)
CN (1) CN1300845C (ko)
MY (1) MY140213A (ko)
SG (1) SG150377A1 (ko)
TW (1) TWI249222B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101557841B1 (ko) 2012-12-07 2015-10-06 제일모직주식회사 이방 전도성 필름

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635053B1 (ko) 2005-06-21 2006-10-16 도레이새한 주식회사 전자부품용 접착테이프
JP4538398B2 (ja) * 2005-10-31 2010-09-08 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
JP4505644B2 (ja) * 2006-02-17 2010-07-21 フジコピアン株式会社 固定シート
JP4505645B2 (ja) * 2006-02-17 2010-07-21 フジコピアン株式会社 固定シートの貼付方法
JP4505646B2 (ja) * 2006-02-20 2010-07-21 フジコピアン株式会社 固定シート
JP4505649B2 (ja) * 2006-03-23 2010-07-21 フジコピアン株式会社 固定シート
JP5067927B2 (ja) * 2007-03-27 2012-11-07 日東電工株式会社 半導体装置製造用接着フィルム
KR100910672B1 (ko) * 2007-08-03 2009-08-04 도레이새한 주식회사 내열성 점착시트
KR101073698B1 (ko) 2009-09-07 2011-10-14 도레이첨단소재 주식회사 점착테이프와 리드프레임의 라미네이션 방법
JP2011134851A (ja) * 2009-12-24 2011-07-07 Hitachi Chem Co Ltd 半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法
JP2011134960A (ja) * 2009-12-25 2011-07-07 Hitachi Chem Co Ltd 半導体装置、その製造法、半導体素子接続用配線基材、半導体装置搭載配線板及びその製造法
KR20110087547A (ko) * 2010-01-26 2011-08-03 도레이첨단소재 주식회사 내열성 점착시트를 이용한 반도체 장치의 제조방법
CN102386107B (zh) * 2010-09-01 2015-04-01 群成科技股份有限公司 四边扁平无接脚封装方法
CN102386105B (zh) * 2010-09-01 2016-02-03 群成科技股份有限公司 四边扁平无接脚封装方法及其制成的结构
CN102386104B (zh) * 2010-09-01 2014-11-12 群成科技股份有限公司 四边扁平无接脚封装方法
TWI510155B (zh) * 2011-04-26 2015-11-21 Adl Engineering Inc 半導體封裝結構及其製造方法
JP5687230B2 (ja) * 2012-02-28 2015-03-18 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5824402B2 (ja) * 2012-04-02 2015-11-25 株式会社巴川製紙所 半導体装置製造用マスクシート及びそれを用いた半導体装置の製造方法
JP5925560B2 (ja) * 2012-04-02 2016-05-25 株式会社巴川製紙所 半導体装置製造用マスクシート及びそれを用いた半導体装置の製造方法
JP6322026B2 (ja) * 2014-03-31 2018-05-09 日東電工株式会社 ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
CN105720021B (zh) * 2016-01-25 2020-02-11 苏州日月新半导体有限公司 集成电路封装件及其制造方法
JP6956492B2 (ja) 2017-02-02 2021-11-02 株式会社巴川製紙所 半導体装置製造用接着シート及びそれを用いた半導体装置の製造方法
JP6443590B1 (ja) * 2017-02-28 2018-12-26 住友ベークライト株式会社 半導体基板加工用粘着テープおよび半導体装置の製造方法
JP6909171B2 (ja) 2018-02-12 2021-07-28 株式会社巴川製紙所 半導体装置製造用接着シート及びそれを用いた半導体装置の製造方法
JP7187906B2 (ja) * 2018-09-10 2022-12-13 昭和電工マテリアルズ株式会社 半導体装置の製造方法
JP7447647B2 (ja) * 2020-04-06 2024-03-12 株式会社レゾナック 半導体封止成形用仮保護フィルム及びその製造方法、仮保護フィルム付きリードフレーム、封止成形体、並びに、半導体パッケージを製造する方法
KR20220160680A (ko) 2020-05-26 2022-12-06 가부시키가이샤 도모에가와 세이시쇼 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체 장치의 제조 방법
WO2022176585A1 (ja) 2021-02-16 2022-08-25 株式会社巴川製紙所 半導体装置製造用接着シート及びそれを用いた半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093830A (ja) * 2000-09-14 2002-03-29 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
TWI289155B (en) * 2002-04-03 2007-11-01 Tomoegawa Paper Co Ltd Adhesive sheet for producing semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101557841B1 (ko) 2012-12-07 2015-10-06 제일모직주식회사 이방 전도성 필름

Also Published As

Publication number Publication date
TWI249222B (en) 2006-02-11
JP2005142401A (ja) 2005-06-02
TW200522252A (en) 2005-07-01
MY140213A (en) 2009-11-30
JP4319892B2 (ja) 2009-08-26
SG150377A1 (en) 2009-03-30
KR20050044259A (ko) 2005-05-12
CN1300845C (zh) 2007-02-14
CN1617332A (zh) 2005-05-18

Similar Documents

Publication Publication Date Title
KR100618640B1 (ko) 반도체 장치 제조용 접착시트와, 반도체 장치 및 그제조방법
KR100880968B1 (ko) 반도체 밀봉용 에폭시 수지 조성물 및 그것을 사용한반도체 장치, 및 반도체 장치의 제법
KR100633849B1 (ko) 반도체 장치 제조용 접착 시트
JP4654062B2 (ja) 半導体装置製造用接着シート及び半導体装置の製造方法
US7115989B2 (en) Adhesive sheet for producing a semiconductor device
JP4863690B2 (ja) 半導体装置製造用接着シート及び半導体装置並びにその製造方法
KR20130109070A (ko) 반도체 장치 제조용 접착 시트 및 반도체 장치의 제조 방법
JP4125668B2 (ja) 半導体装置の製造方法
WO2018207408A1 (ja) 半導体封止成形用仮保護フィルム
KR20130109069A (ko) 반도체 장치 제조용 접착 시트 및 반도체 장치의 제조 방법
KR100596186B1 (ko) 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체장치 및 제조 방법
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP4002736B2 (ja) 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP3779601B2 (ja) 半導体装置組立用マスクシート
KR100572191B1 (ko) 반도체 장치 조립용 마스크 시트 및 반도체 장치 조립 방법
JP2002338910A (ja) 半導体装置製造用粘着シート
JP4031721B2 (ja) 半導体装置製造用接着シート
JP2021125516A (ja) 半導体装置製造用粘着シート
JP3857953B2 (ja) 半導体装置製造用接着シート
KR100776313B1 (ko) 반도체장치 제조용 접착시트, 반도체장치, 및 그 제조방법
JP2005150630A (ja) 半導体装置製造用接着フィルム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150817

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160812

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 12