JP2011134851A - 半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法 - Google Patents
半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法 Download PDFInfo
- Publication number
- JP2011134851A JP2011134851A JP2009292334A JP2009292334A JP2011134851A JP 2011134851 A JP2011134851 A JP 2011134851A JP 2009292334 A JP2009292334 A JP 2009292334A JP 2009292334 A JP2009292334 A JP 2009292334A JP 2011134851 A JP2011134851 A JP 2011134851A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- metal layer
- plating
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】 半導体素子が接続されている導電性金属層パターンを含み、これらが封止材により封止されている半導体装置において、半導体素子接続面と反対側で導電性金属層パターンが厚さ方向で一部突出して露出している半導体装置。半導体素子と導電性金属層パターンの接続が、半導体素子と導電性金属層パターンの所定位置の間のワイヤボンディング接続であり、これらが封止材により封止されておる、半導体素子の下面は露出している。導電性金属層の断面形状で最大幅の部分が封止材に埋没していることが好ましい。
【選択図】 図9
Description
中央部に、片面にアルミ配線電極パッドx5を有する半導体チップx2を基板x11の銀ペ−ストで接着する。ランドx4とアルミ配線電極パッドx5を、金のボンディングワイヤx6で接続した後、これらを封止レジンx9で封止する。最後に、図4に示した方法で基板x11に曲げ変形を与えて、半導体パッケ−ジx10を基板x11から剥離する。
特許文献2の図2(a)に示されるように、第1工程として、リードフレームy12と、絶縁物より構成された絶縁シートy13とを接着剤により接着し、構成体y14を形成する。また絶縁シートy13はポリイミドテープ、ポリイミドフイルムなどの絶縁物質より構成されたものを用いる。次に図2(b)に示されるように、第2工程として、第1工程で形成したリードフレームy12/絶縁シートy13の構成体y14に対して、その絶縁シートy13上のリードフレームy12の開口部y15に半導体素子y8を搭載する。次に図2(c)に示されるように、第3工程として、半導体素子y8の電極と、その半導体素子y8の近傍に延在するリードフレームy12の先端部とを金属ワイヤy9により電気的に接続する。次に図2(d)に示されるように、第4工程として、絶縁シートy13の半導体素子y8が接着された面側に対してのみ、封止材y11を形成する。これは半導体素子y8が接着され、金属ワイヤy9で接続されたリードフレームy12/絶縁シートy13の構成体y14を金型に入れ、エポキシ樹脂等の封止材を注入するトランスファーモールドによって、片面封止を行なうものである。次に図2(e)に示されるように、第5工程として、リードフレームy12の封止材y11が形成されていない絶縁シートy13(破線で示す)側に対して、絶縁シートy13のピールオフを行なう。リードフレームy12と絶縁シートy13とは、接着剤により接着しているだけなので、容易に絶縁シート13のみが剥がれる。最後に図2(f)に示されるように、第6工程として、リードフレームy12の封止材y11が形成されていない部分(破線で示す)、すなわち、封止材y11の領域外に突出した部分の切断を行ない、外部端子部y10を形成する。
特許文献2の場合は、リードフレームに配線パターンを形成してから剥離可能な支持体を接着するため均一な接着が困難であり、高温,高圧による圧着が必要となり生産性が劣り、コスト増大の問題があった。また配線パターンの形成は、リードフレームを金型により打抜きすることにより行われるため、パターンの断面形状がほぼ垂直となるため、これを樹脂封止すると配線形状に封止材に対するアンカー効果が低く、配線パターンが封止材から脱落する場合があった。また、外部接続する導体が半導体装置の表面から突出しないため、外部接続部の剪断力に対する信頼性に限界があった。
1. 半導体素子が接続されている導電性金属層パターンを含み、これらが封止材により封止されている半導体装置において、半導体素子接続面と反対側で導電性金属層パターンが厚さ方向で一部突出して露出している半導体装置。
2. 半導体素子と導電性金属層パターンの接続が、半導体素子と導電性金属層パターンの所定位置の間のワイヤボンディング接続であり、これらが封止材により封止されている項1記載の半導体装置。
3. 半導体素子の下面が露出している項1又は2記載の半導体装置。
4. 導電性金属層の突出量が厚さ方向で1μm以上で金属層厚さの1/2以下の厚さである項1〜3のいずれかに記載の半導体装置。
5. 導電性金属層の断面形状で最大幅の部分が封止材に埋没している項1〜4のいずれかに記載の半導体装置。
6. 剥離用基材上に、一時的に半導体素子を搭載するための半導体素子搭載部を有し、半導体素子とワイヤボンディングするためのワイヤボンディング部(ボンディングパッド)を有する半導体素子接続用導電性金属層パターンが厚さ方向で一部埋設して形成されている半導体素子接続用配線基材。
7. 剥離用基材上に、一時的に半導体素子を搭載するための半導体素子搭載部を有し、半導体素子とワイヤボンディングするためのワイヤボンディング部(ボンディングパッド)を有する半導体素子接続用導電性金属層パターンが厚さ方向で一部埋設して形成されている半導体素子接続用配線基材の上記半導体素子搭載部に半導体素子を接着する工程、
上記半導体素子搭載部に接着された半導体素子と上記ワイヤボンディング部とをワイヤボンディングする工程、
上記剥離性基材上に接着された半導体素子、露出している導電性金属層パターン及びボンディングされたワイヤを封止材により一体に封止する工程、および
封止材により封止され、半導体素子が搭載された半導体素子接続用配線基材から剥離用基材を剥離する工程
を含むことを特徴とする半導体装置の製造法。
8. 半導体素子搭載部に半導体素子を接着する工程の前に、導電性金属層パターンのワイヤボンディング部に接続用のめっきを施す工程を含む項7記載の半導体装置の製造法。
9. 接続用のめっきを施す工程の前に剥離用基材上に半導体接続用導電性金属層パターンが形成されている半導体素子接続用配線基材の導電性金属層パターンを有する側に、接続用のめっきを施すためのレジストパターンを形成する工程を含む項8記載の半導体装置の製造法。
10. 封止材により封止する工程をトランスファー成形により行う項7〜9のいずれかに記載の半導体装置の製造法。
11. 剥離用基材を剥離する工程の後に、半導体装置を個々に切り離す項7〜10のいずれかに記載の半導体装置の製造法。
12. 半導体素子接続用配線基材における導電性金属層の埋設量が厚さ方向で1μm以上で金属層厚さの1/2以下の厚さである項7〜11のいずれかに記載の半導体装置。
13. 導電性金属層の断面形状で最大幅の部分が封止材に埋没している項7〜12のいずれかに記載の半導体装置の製造法。
14. 項1〜5のいずれかに記載の半導体装置が、配線板の所定位置に、半導体装置の突出した金属層がはんだで覆われるように配線板の所定位置にはんだ付けされている半導体装置搭載配線板。
15. 配線上の所定位置にはんだが付着されている配線板の上記所定位置のはんだを介して項1〜5のいずれかに記載の半導体装置の突出した金属層がはんだで覆われるようにはんだ付けすることを特徴とする半導体装置搭載配線板の製造法。
本発明に係る半導体素子接続用配線基材によれば、剥離性基材を使用するので、半導体素子及び半導体素子接続用の導電性金属層パターンを含む半導体装置の作製が容易である。さらに、この半導体素子接続用配線基材を用いることにより、導電性金属層パターンを半導体装置から容易に厚さ方向で一部を突出させることができる。このため、接続信頼性に優れた半導体装置が容易に得られる。また、従って、本発明に係る半導体装置搭載配線板は、信頼性に優れる。
また、本発明に係る半導体素子接続用配線基材は、めっき用導電性基材を版として製造することができるので、その製造工程数を低減することができ、また、作業性を向上させることができるため、全体として半導体装置及び半導体装置搭載配線板の製造を生産性良く行うことができる。
本発明における剥離性基材の基材材料としては、ガラス、プラスチック等からなる板、プラスチックフィルム、プラスチックシート、金属シートなどがある。ガラスとしては、ソーダガラス、無アルカリガラス、強化ガラス等のガラスを使用することができる。
プラスチックとしては、ポリスチレン樹脂、アクリル樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリエチレン樹脂、ポリプロピレン樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、ポリアリレート樹脂、ポリアセタール樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレートなどの熱可塑性ポリエステル樹脂、酢酸セルロース樹脂、フッ素樹脂、ポリスルホン樹脂、ポリエーテルスルホン樹脂、ポリメチルペンテン樹脂、ポリウレタン樹脂、フタル酸ジアリル樹脂などの熱可塑性樹脂や熱硬化性樹脂が挙げられる。プラスチックの中では、透明性に優れるポリスチレン樹脂、アクリル樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂、ポリ塩化ビニル樹脂が好適に用いられる。金属としては、銅、アルミニウム、ステンレス,ニッケル、鉄、チタン等の金属並びにこれらの合金(42アロイ等)がある。
なお、本発明において、25℃における90度ピール強度の測定は、JIS Z 0237の90度引き剥がし法に準じることとし、具体的には、25℃において、毎分270〜330mm、好ましくは毎分300mmの速さで剥離性基材(又は粘着剤)を引き剥がす際の90度ピール強度を測定するものとし、例えば、90度剥離試験機(テスタ産業製)を使用することができる。
また、封止後の導電性金属層パターンの封止材に対する密着強度は、導電性金属層パターンの剥離性基材(又は粘着剤)に対する密着強度よりも低くなければならない。
また、粘着剤層として、活性エネルギー線の照射により硬化する硬化性樹脂を使用する場合には、基材材料は、これらの活性エネルギー線を透過させるものが好ましい。
また、粘着剤層に用いる材料としては、熱可塑性樹脂、熱硬化性樹脂、活性エネルギー線の照射で硬化する樹脂等を使用することができる。上記熱可塑性樹脂、熱硬化性樹脂、活性エネルギー線の照射で硬化する樹脂の重量平均分子量は、500以上のものを使用することが好ましい。分子量が500未満では樹脂の凝集力が低すぎるために金属との密着性が低下するおそれがある。
活性エネルギー線が紫外線の場合、紫外線硬化時に添加される光増感剤あるいは光開始剤としては、ベンゾフェノン系、アントラキノン系、ベンゾイン系、スルホニウム塩、ジアゾニウム塩、オニウム塩、ハロニウム塩等の公知の材料を使用することができる。また、上記の材料の他に汎用の熱可塑性樹脂をブレンドしても良い。
アクリル酸又はメタクリル酸の付加物としては、エポキシアクリレート(n=1.48〜1.60)、ウレタンアクリレート(n=1.5〜1.6)、ポリエーテルアクリレート(n=1.48〜1.49)、ポリエステルアクリレート(n=1.48〜1.54)なども使うこともできる。特に接着性の点から、ウレタンアクリレート、エポキシアクリレート、ポリエーテルアクリレートが優れており、エポキシアクリレートとしては、1、6−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、アリルアルコールジグリシジルエーテル、レゾルシノールジグリシジルエーテル、アジピン酸ジグリシジルエステル、フタル酸ジグリシジルエステル、ポリエチレングリコールジグリシジルエーテル、トリメチロールプロパントリグリシジルエーテル、グリセリントリグリシジルエーテル、ペンタエリスリトールテトラグリシジルエーテル、ソルビトールテトラグリシジルエーテル等の(メタ)アクリル酸付加物が挙げられる。エポキシアクリレートなどのように分子内に水酸基を有するポリマは接着性向上に有効である。これらの共重合樹脂は必要に応じて、2種以上併用することができる。
本発明に係る半導体素子接続用配線基材の好ましい製造法では、めっき用導電性基材上にめっきにより半導体装置又はその製造過程で必要な導電性金属層パターンに対応した金属層を形成し、この金属層を転写用基材に転写して作製される。転写用基材は前記した剥離性基材である。
本発明において使用する好ましいめっき用導電性基材は、上記の導電性金属層パターンに対応しためっき形成部を有する導電性基材であって、導電性基材の表面に絶縁層が形成されており、その絶縁層にめっきを形成するために開口された凹部(めっき形成部)が形成されている。この凹部の底面には導電性材料が露出している。上記の凹部は好ましくは、開口方向に向かって幅広な形状を有する。
さらに、絶縁層をAl2O3、SiO2等の無機化合物のような無機材料で形成することもできる。
図1は、本発明のめっき用導電性基材の一例を示す一部斜視図である。図2は、図1のA−A断面図を示す。図2の(a)は凹部の側面が平面的であるが、(b)は凹部の側面になだらかな凹凸がある場合を示す。めっき用導電性基材1は、導電性基材2の上に絶縁層3が積層されており、絶縁層3に凹部4が形成されている。この凹部4の底部は、導電性基材2が露出している。凹部4の底部は、導電性基材に導通している導体層であってもよい。
この例においては、絶縁層3及び凹部4からなる一定のストライプ状のパターンが図2の断面方向に繰り返されているが、その繰り返し数は適宜決定される。また、断面方向に直角の方向には、絶縁層3又は凹部4が所定の長さになるように延びており、図1の手前に示すように、図2の断面方向の凹部に合流するようになっていてものよい。凹部は溝状(平面形状が線状、矩形状その他の形状)に限らず、平面形状が正方形等の矩形、円形、その他の形状である穴状であってもよく、このような形状はその目的に応じて適宜決定される。
導電性基材2と絶縁層3の間には、絶縁層3の接着性の改善等を目的として、導電性又は絶縁性の中間層(図示せず)が積層されていてもよい。または、凹部4の側面は、開口方向に向かって全体として広がっている。
凹部の幅(開口部でd、底面でd′)などの大きさや凹部の間隔は、目的に応じて決定される。本発明においてストライプ状の凹部の場合、d′が20〜1000μmであることが好ましい。2本の凹部の間隔は、例えば、半導体素子の大きさに応じて決定すればよく、例えば、500〜10000μmであることが好ましい。2本一組の凹部のラインが、例えば、300〜1000の間隔で繰り返すように設置される。
αは、角度で30度以上90度未満が好ましく、30度以上80度以下がより好ましく、30度以上60度以下が特に好ましい。この角度が小さいと作製が困難となる傾向があり、大きいと凹部にめっきにより形成し得た金属層(金属層パターン)を剥離する際、又は、転写用基材に転写する際の抵抗が大きくなる傾向がある。
この工程は、(A)導電性基材の表面に、除去可能な凸状のパターン(上記の導電性金属層パターンに対応)を形成する工程、
(B)除去可能な凸状のパターンが形成されている導電性基材の表面に、絶縁層を形成する工程
及び
(C)絶縁層が付着している凸状のパターンを除去する工程
を含む。
この方法(a法)は、
(a−1)導電性基材の上に感光性レジスト層を形成する工程、
(a−2)感光性レジスト層を導電性金属層パターンに対応したマスクを通して露光する工程
及び
(a−3)露光後の感光性レジスト層を現像する工程
を含む。
(b−1)導電性基材の上に感光性レジスト層を形成する工程、
(b−2)感光性レジスト層に導電性金属層パターンに対応した部分にマスクをせずレーザー光を照射する工程
及び
(b−3)レーザー光を照射後の感光性レジスト層を現像する工程
を含む。
導電性基材のサイズが大きい場合などはドライフィルムレジストを用いる方法が生産性の観点からは好ましく、導電性基材がめっきドラムなどの場合は、ドライフィルムレジストをラミネートし、又は液状レジストを塗布した後にマスクを介さずにレーザー光などで直接に露光する方法が好ましい。
図4は、めっき用導電性基材の製造方法を示す工程の一例を断面図で示したものである。
除去可能な凸部のパターンを形成する突起部6の形状は、凹部の形状に対応づけられる。突起部の幅は前記のd1で、凹部の底部の幅d′に対応し、高さは、導電性基材上に形成される形成されるべき絶縁層の厚さの1.2〜10倍が好ましい。
突起部6からなる凸状パターンを有する導電性基材2の表面に絶縁層3を形成する(図4(c))。
上記SiまたはSiCの薄膜は、例えば、ステンレス鋼などの金属との密着性に優れる上、その上に積層する絶縁性のDLC薄膜との界面においてSiCを形成して、当該DLC薄膜の密着性を向上させる効果を有している。
中間層は、前記したようなドライコーティング法により形成させることができる。
中間層の厚みは、1μm以下であることが好ましく、生産性を考慮すると0.5μm以下であることが更に好ましい。1μm以上コーティングするには、コーティング時間が長くなると共に、コーティング膜の内部応力が大きくなるため適さない。
中間層は、絶縁層3を形成する前に形成することが好ましいが、凸状パターン6の形成前に、導電性基材2の表面に形成しても良い。この後、その表面に、前記したように手順で、凸状パターンを形成する。この場合、中間層として、電界めっきが十分可能な程度に導電性のものを使用した場合、凹部の底部はその中間層のままでよいが、十分な導電性を有していない場合は、ドライエッチング等の方法により、凹部の底部の中間層を除去し、導電性基材2を露出させる。
また、CVD法で成膜する場合には金属塩化物、金属水素化物、有機金属化合物などのような化合物ガスを原料とし、それらの化学反応を利用して成膜することでできる。酸化シリコンのCVDは、例えばTEOS、オゾンを用いたプラズマCVDで行える。窒化シリコンのCVDは、例えばアンモニアとシランを用いたプラズマCVDで行える。
絶縁層の付着しているレジストの除去には、市販のレジスト剥離液や無機、有機アルカリ、有機溶剤などを用いることができる。また、パターンを形成するのに使用したレジストに対応する専用の剥離液があれば、それを用いることもできる。
剥離の方法としては、例えば薬液に浸漬することでレジストを膨潤、破壊あるいは溶解させた後これを除去することが可能である。液をレジストに十分含浸させるために超音波、加熱、撹拌等の手法を併用しても良い。また、剥離を促進するためにシャワー、噴流等で液をあてることもできるし、柔らかい布や綿棒などでこすることもできる。
また、絶縁層の耐熱が十分高い場合には高温で焼成してレジストを炭化させて除去することもできるし、レーザーを照射して焼き飛ばす、といった方法も利用できる。
剥離液としては、例えば、3%NaOH溶液を用い、剥離法としてシャワーや浸漬が適用できる。
導電性基材に形成される絶縁層と凸状パターンの側面に形成される絶縁層との境界面の凸状パターンの側面(基材に対して垂直面として)からの距離が、凸状パターンの立位方向に向かって小さくなっておらず、全体として大きくなっていることが好ましい。
凸状パターンの側面(導電性基材に対して垂直面として)とは、凸状パターンの側面が基材に対して垂直面であれば、その面であるが、凸状パターンの側面が基材側に覆い被さるような場合は、凸状パターンの側面が導電性基材で終わる地点から垂直に立ち上げた垂直面である。
突起部6を除去するとき、絶縁層は、この境界で分離され、その結果、凹部の側面が、傾斜角αを有するようになる。傾斜角αは、角度で30度以上90度未満が好ましく、30度以上80度以下がより好ましく、30度以上60度以下がさらに好ましく、40度以上60度以下が特に好ましく、DLC膜をプラズマCVDで作製する場合、ほぼ40〜60度に制御することが容易になる。すなわち、凹部4は、開口方向に向かって幅広になるように形成される。傾斜角αの制御方法としては、突起部6の高さを調整する方法が好ましい。突起部6の高さが大きくなるほど、傾斜角αを大きく制御しやすくなる。
これに対して、凸部側面に形成される絶縁層の硬度は1〜15GPaであることが好ましい。凸部側面に形成される絶縁層は、少なくとも導電性基材上に形成される絶縁層の硬度よりも低くなるように形成しなければならない。そうすることにより両者間に境界面が形成され、後の絶縁層の付着した突起部からなる凸状パターンを剥離する工程を経た後に、幅広な凹部が形成されることになる。突起部側面に形成される絶縁層の硬度は1〜10GPaであることがより好ましい。
このようにして、めっき用導電性基材1を作製することができる。
(イ)前記のめっき用導電性基材のめっき形成部にめっきにより金属を析出させる工程
及び
(ロ)上記導電性基材のめっき形成部に析出させた金属を転写用基材に転写する工程
を含む方法により製造される。
電解めっきについてさらに説明する。例えば、電解銅めっきであれば、めっき用の電解浴には硫酸銅浴、ほうふっ化銅浴、ピロリン酸銅浴、または、シアン化銅浴などを用いることができる。このときに、めっき浴中に有機物等による応力緩和剤(光沢剤としての効果も有する)を添加すれば、より電着応力のばらつきを低下させることができることが知られている。また、電解ニッケルめっきであれば、ワット浴、スルファミン酸浴などを使用することができる。これらの浴にニッケル箔の柔軟性を調整するため、必要に応じてサッカリン、パラトルエンスルホンアミド、ベンゼンスルホン酸ナトリウム、ナフタリントリスルホン酸ナトリウムのような添加剤、及びその調合剤である市販の添加剤を添加してもよい。さらに、電解金めっきの場合は、シアン化金カリウムを用いた合金めっきや、クエン酸アンモニウム浴やクエン酸カリウム浴を用いた純金めっきなどが用いられる。合金めっきの場合は、金−銅、金−銀、金−コバルトの2元合金や、金−銅−銀の3元合金が用いられる。他の金属に関しても同様に公知の方法を用いることができる。電界めっき法としては、例えば、「現場技術者のための実用めっき」(日本プレーティング協会編、1986年槇書店発行)第87〜504頁を参照することができる。
さらに、還元剤の還元作用を得るためには、金属表面の触媒活性化が必要になることがある。素地が鉄、鋼、ニッケルなどの金属の場合には、それらの金属が触媒活性を持つため、無電解めっき液に浸漬するだけで析出するが、銅、銀あるいはそれらの合金、ステンレスが素地となる場合には、触媒活性化を付与するために、塩化パラジウムの塩酸酸性溶液中に被めっき物を浸漬し、イオン置換によって、表面にパラジウムを析出させる方法が用いられる。
無電解めっきでは、基材は必ずしも導電性である必要はない。しかし、基材を陽極酸化処理するような場合は、基材は導電性である必要がある。
特に、導電性基材の材質がNiである場合、無電解めっきするには、凹部を陽極酸化した後、無電解銅めっき液に浸漬して、銅を析出させる方法がある。
めっきの程度を凹部内に存在する程度とすることもでき、このような場合であっても、凹部形状が開口方向に幅広であるため、さらには、絶縁層により形成される凹部側面の表面を平滑にできるため、金属層パターンの剥離時のアンカー効果を小さくできるが、半導体装置での保持信頼性に劣る。
図5は、半導体素子接続用配線基材の作製例を示す断面図である。
前記しためっき工程により、上記した導電性基材2の上に絶縁層3を有するめっき用導電性基材1のめっき形成部(凹部)4内にめっきを施し、金属層7を形成する(図5(e))。ついで、別個に準備された転写用基材(剥離性基材)8、これは、基材材料9に粘着剤層10が積層されている。金属層パターン8が形成されためっき用導電性基材1に転写用基材8を粘着剤層10を向けて圧着する準備を行う(図5(f))。
ついで、金属層7が形成されためっき用導電性基材1に転写用基材8を粘着剤層10を向けて圧着する(図5(g))。このとき、金属層7の断面の幅が最大となる部分(図5においては、凹部からはみでた金属層7が絶縁層3と接触している部分)まで、金属層7を粘着剤層10に埋没させないことが好ましい。場合により、粘着剤層10が絶縁層3に接触してもよい。
粘着剤が硬化性樹脂である場合、上記の圧着と同時、圧着後剥離前又は剥離後に硬化をさせるが、上記の圧着と同時又は圧着後剥離前に部分硬化又は完全硬化させることが剥離しやすくする上で好ましい。部分硬化及び完全硬化のためには、活性エネルギー線の照射で硬化する樹脂又は熱硬化性樹脂は、それぞれ、硬化度に見合った程度に活性エネルギー線を照射するか又は加熱されることは言うまでもない。粘着剤としては、このような部分硬化又は完全硬化後であっても、半導体素子を圧着することができる性質を有するものを使用することが好ましく、そのために、加熱により流動性を示し、冷却により固化する粘着剤が用いられる。そのためには、粘着剤には、硬化成分又は架橋成分以外に熱可塑性樹脂が含まれることが好ましく、また、硬化成分又は架橋成分がその分子内に熱可塑性を示す分子構造を有することが好ましい。
めっき用導電性基材にめっきした際、めっきは等方的に成長するため、導電性基材の露出部分から始まっためっきの析出は、それが進むと凹部からあふれて絶縁層に覆い被さるように突出して析出する(図6(a))。転写用基材への貼着の観点から、突出するようにめっきを析出させることが好ましい。めっきの析出を凹部4内に収まる程度に施した場合(図6(b))でも、転写用基材を十分に圧着することにより、金属層7を粘着剤層10に転着して、めっき用導電性基材1から金属層7を剥離することはできる。
なお。図6(a)において、金属層7は表面がふくらんだ形状となっているが、凹部の幅が小さいときにこのように成りやすく、凹部の幅が十分大きいと、めっきの表面中央部は平らになる。
図8は、半導体装置の製造工程の前半を示す一部断面図である。図8は、半導体装置の製造工程の後半を示す一部断面図である。
まず、半導体素子搭載用基板11を用意する(図8(h′)にその一部の断面図を示す)。これは、例えば、図5(h)に示すものである。図8(h′)において、基材材料9上の粘着剤層10に金属層であるワイヤボンディング部14、16が厚さ方向に一部だけ粘着剤層10に埋め込まれており、金属層のない領域である半導体素子搭載部15を有する。ワイヤボンディング部16は、隣の単位のものであるである。図8(h′)において(以下も同様)、金属層は断面形状を長方形で模式的に示す。
半導体素子接続用配線基材11において、ストライプ状の金属層12、14の幅は、100〜1000μmが好ましい。また、ストライプ状の金属層12の間隔は、半導体素子搭載部15が十分とれる間隔とされるが、例えば、500〜10000μmが好ましい。ストライプ状の金属層12とストライプ状の金属層14の間隔は、300〜1000μmが好ましい。
半導体接続用配線基板11の金属層に、ニッケルめっき及び金めっき17(図8(i)では、これらのめっきを単一に符号17で示す。以下も同様。これらのめっきは少なくともワイヤボンディングパッド部14、16の所定位置に行われる。)を順次行い、半導体素子搭載直前の半導体素子接続用配線基板18とする(図8(i)参照)。場合により、金属層が露出している方の面に液状レジストを利用するフォトリソグラフ法によりニッケルめっき及び金めっきの析出を防止させる箇所にレジスト膜を形成する。
半導体素子としては、パワー半導体素子、メモリー半導体素子、CPU、LED半導体素子等の半導体素子がある。
上記した半導体素子搭載直前の半導体素子接続用細線基板18の半導体素子搭載部15の所定位置には半導体素子19が搭載される。半導体素子19は、半導体素子搭載部15に、図9の図面では、紙面に垂直方向に、適当な間隔で、並べて搭載される。この間隔は、300〜10000μmが好ましい。このとき、例えば、半導体素子接続用配線基板18が、加熱され、この加熱により、粘着剤層10を流動化可能状態とし、半導体素子19を半導体素子搭載部15に圧着し、ついで、冷却することによりおこなうことができる。半導体素子19の接着は、別個の粘着剤により、行っても良いが、この粘着剤は剥離性基材を剥離するときに共に剥離されるようにその粘着性を調整したものが好ましい。半導体素子の下面を露出させることができると、放熱性も良好になる。
この半導体素子19とワイヤボンディング部の所定位置がボンディングワイヤ20によりワイヤボンディングされ、剥離性基材上にワイヤボンディングされた半導体装置21がえられる。(図9(j))。これらのボンディングワイヤとしては、例えば、金線が使用される。この後、封止材22により封止することにより、離形性基材8(基材9及び粘着剤層10からなる)を有し、封止された半導体装置23が作製される(図9(k)参照)。封止方法としては、トランスファーモールド法を利用することができる。
離形性基材8を剥離してから、ダイシングして切り分けられ、個々の半導体装置が得られる。この半導体装置において、金属層であるワイヤボンディングパッド部14の下部が突出して露出しているので、これに錫めっき24を施して最終的に半導体装置25とされる(図9(l)参照)。無電解めっきやバレルめっきを適用することによりワイヤボンディングパッド部14の露出部を容易に錫めっきすることができる。半導体素子19の下面は露出しており、他の面は封止材により覆われている。
上記において、離形性基材8を剥離したときに、ワイヤボンディングパッド部14の金属層の下部が露出して突出する。この突出量は厚さ方向で、1μm以上が好ましく、3μm以上がより好ましく、5μm以上が特に好ましい。また、その突出量の上限は、金属層の厚さから1μm小さい厚さが好ましく、金属層の厚さの1/2がより好ましく、金属層の厚さの1/3が特に好ましい。突出量が小さすぎても大きすぎても剪断力に対する抵抗性が低下しやすくなる。
図10は、上記で得られた半導体装置をはんだ付けにより半導体装置搭載用配線板に搭載して半導体装置搭載配線板を作製する工程を示す断面図である。
図10(m)は、半導体装置搭載用配線板(マザーボード)29に半導体装置25を搭載する直前の状態を示す。半導体装置搭載用配線板29はその一部を示すが、ボード本体(表面の配線層を除く部分)26に導体配線27,27′が施工されており、その上にはんだ28,28′が載置されている。半導体装置25のワイヤボンディング部14(錫めっきされている)の下に突出している部分がそれぞれはんだペースト28,28′によりはんだ付けされる。その結果は、図10(n)のようになり、半導体装置25のワイヤボンディング部14(錫めっきされている)に接続したはんだ28,28′がワイヤボンディング部14(錫めっきされている)の下部の突出部を覆うように付着する。このためはんだ付けして得られた半導体装置搭載配線板30において、配線板の面方向の剪断力に対して半導体装置24は配線板25上に堅固に結合されている。
なお、半導体装置と半導体装置搭載用配線板との接続は、はんだペーストの変わりに電解はんだめっきを施し、はんだリフローする方法でも良い。
回転体を用いて、電界めっきにより形成されたパターンを連続的に剥離しながら、導体層パターン付き基材を巻物として得る工程及び導電性基材としてドラム電極を用いた場合に、ドラム電極を回転させつつ、金属を電界めっきにより連続的に析出させ、また、析出した金属を連続的に剥離する装置は、国際公開WO2008/081904に記載される方法及び装置を利用することができる。
フープ状の導電性基材を用いて、電界めっきにより形成された導体層パターンを連続的に剥離しながら、構造体を巻物として得る工程及び導電性基材としてフープ状導電性基材を用いた場合に連続的に導体層パターンを電界めっきにより析出させながら剥離する装置は、国際公開WO2008/081904に記載される方法及び装置を利用することができる。
テストパターンのネガフィルムを作製した。ラインの間隔を5mmとして、幅500μm、ラインの長さ50mmのストライプ状のライン(不透明)2本を1組とし5回繰り返し、さらに、周囲に幅1mmの額縁(不透明)部を形成し、ラインの末端を額縁部に連続させた。
レジストフィルム(フォテックRY3315、日立化成工業株式会社製)を150mm角のステンレス板(SUS316L、#400研磨仕上げ、厚さ500μm、日新製鋼(株)製)の両面に貼り合わせた(図4(a)に対応する)。貼り合わせの条件は、ロール温度105℃、圧力0.5MPa、ラインスピード1m/minで行った。次いで、パターン仕様1のネガフィルムを、ステンレス板(導電性基材)の片面に静置した。紫外線照射装置を用いて、600mmHg以下の真空下において、ネガフィルムを載置したステンレス板の上から、紫外線を250mJ/cm2照射した。さらに、1%炭酸ナトリウム水溶液で現像することで、突起部レジスト膜(突起部;高さ10μm)を得た。なお、パターンが形成された面の反対面は、全面露光されているため現像されず、全面にレジスト膜が形成されている(図4(b)に対応する)。
PBII/D装置(TypeIII、株式会社栗田製作所製)によりDLC膜を形成した。チャンバー内にレジスト膜が付いたままのステンレス基板を入れ、チャンバー内を真空状態にした後、アルゴンガスで基板表面のクリーニングを行った。次いで、チャンバー内にヘキサメチルジシロキサンを導入し、膜厚0.1μmとなるように中間層を成膜した。次いで、トルエン、メタン、アセチレンガスを導入し、膜厚が2〜3μmとなるように、中間層の上にDLC層を形成した(図4(c)に対応する)。
絶縁層が付着したステンレス基板を水酸化ナトリウム水溶液(10%、50℃)に浸漬し、時々揺動を加えながら8時間放置した。凸状パターンを形成するレジスト膜とそれに付着したDLC膜が剥離してきた。一部剥がれにくい部分があったため、布で軽くこすることにより全面剥離し、めっき用導電性基材を得た(図4(d)に対応する)。
凹部の形状は、開口方向に向かって幅広になっており、その凹部側面の傾斜角は、前記境界面の角度と同じであった。凹部の深さは2〜3μmであった。また、ネガフィルムの幅500μmのストライプ状のラインに対応して、凹部の底部での幅は、500μmのストライプ状の凹部が形成された。
さらに、上記で得られためっき用導電性基材のパターンが形成されていない面(裏面)に粘着フィルム(ヒタレックスK−3940B、日立化成工業(株)製)を貼り付けた。
この粘着フィルムを貼り付けためっき用導電性基材を陰極として、含燐銅を陽極として電解銅めっき用の電解浴(硫酸銅(5水塩)250g/L、硫酸70g/L、キューブライトAR(荏原ユージライト株式会社製、添加剤)4ml/Lの水溶液、30℃)中に浸し、電流密度を10A/dm2として、めっき用導電性基材の凹部に析出した金属層の厚さがほぼ30μmになるまでめっきした。めっき用導電性基材の凹部の中とそれからあふれるようにめっきが形成された(図5(e)に対応する)。
(配合組成物1)
2−エチルヘキシルメタクリレート 70重量部
ブチルアクリレート 15重量部
2−ヒドロキシエチルメタクリレート 10重量部
アクリル酸 5重量部
アゾビスイソブチロニトリル 0.1重量部
トルエン 60重量部
及び
酢酸エチル 60重量部
温度計、冷却管、窒素導入管を備えた500cm3の三つ口フラスコに、上記した配合組成物1を投入し、穏やかに撹拌しながら、60℃に加熱して重合を開始させ、窒素でバブリングさせながら、60℃で8時間、還流中で攪拌を行い、側鎖にヒドロキシル基を有するアクリル樹脂(熱可塑性樹脂)を得た。その後、カレンズ MOI(2−イソシアナトエチルメタクリレート;昭和電工(株)製)5重量部を添加し、穏やかに撹拌しながら50℃で反応させ、側鎖に光重合性官能基を有する反応性ポリマーの溶液1を得た。
得られた反応性ポリマー1は、側鎖にメタクリロイル基を有しており、ゲルパーミエーションクロマトグラフィーにて測定したポリスチレン換算の重量平均分子量は800,000であった。
反応性ポリマーの溶液1の100重量部(固形分)に光重合開始剤として2−メチル−1[4−メチルチオ]フェニル]−2−モルフォリノプロパン−1−オン(商品名イルガキュア907、チバガイギー(株))を1重量部、イソシアネート系架橋剤(商品名コロネートL−38ET、日本ポリウレタン(株)製)を3重量部、トルエンを50重量部添加し、樹脂組成物1とした。
得られた樹脂組成物1を、厚さ200μm、120mm角の基材材料であるポリエチレンナフタレート(PEN)フィルム(Q65FA、帝人デュポン株式会社製)の表面に、100℃で乾燥後の膜厚が20μmになるように塗布して、基材材料上に紫外線硬化性を有する粘着剤層を形成して、透明な転写用基材を作製した。乾燥条件は、100℃10分間であった。
上記転写用基材を、粘着剤層の面と、上記めっき用導電性基材の銅めっきを施した面に、ロールラミネータを用いて貼り合わせた。ラミネート条件は、ロール温度30℃、圧力0.3MPa、ラインスピード0.5m/分とした。次いで、めっき用導電性基材に貼り合わせた転写用基材を剥離したところ、上記めっき用導電性基材上に析出した銅からなる金属層パターンが粘着剤層に転写され、半導体素子接続用配線基材を作製した。次いで、得られた半導体素子接続用配線基材の金属層パターンが存在する面に12μm厚のPETフィルムE−5100(東洋紡(株)製)をロール温度30℃、圧力0.3MPa、ラインスピード0.5m/minで貼り合わせた。さらに、PENフィルムの面から1J/cm2の照射量で紫外線照射した。
このとき、導電性金属層パターンの粘着剤に対する密着強度は、0.2kN/mであった。
この様に、金属層パターンを形成してからパターンを転写するため、基材のそりを低減することが出来た。
銅が転写された基材を一部分切り取り、その断面を走査型電子顕微鏡写真(倍率2000倍)にとって観察した。凹部の底部での幅、500μmのストライプ状の凹部に対応して、ライン幅は560μmであった。それぞれのラインは、粘着剤層に厚さ方向に10μm埋没していた。従って、金属層の断面形状で最大幅の部分は、粘着剤層に、埋没していなかった。
この後、ラインの銅表面に、ニッケルめっき5μm及び金めっき(純度99.99%)0.3μmを順次それぞれ電気めっきにより施した(図7又は図8(i)に対応する)。しかる後、半導体素子搭載用基材を130℃に加温し、3mm×3mmのパワー半導体素子を紙面(図9(j))に垂直方向に5個4mm間隔で転写用基材(剥離性基材)に0.5Mpaで3分間加圧し固定した(図9(j)に対応する)。
この後、半導体素子と金属層パターンをワイヤボンディングにより接続した。さらに、トランスファーモールド(日立化成工業製:CEL9750ZHF10)で封止し、175℃6時間の硬化を行なって封止材を硬化させた(図9(k)に対応する)。
なお、ワイヤボンディングは、ワイヤボンディング装置4524AD〔キューリック・アンド・ソファ社(Kulicke & Soffa, Ltd.)〕で、キャピラリが型式40472−0010−320〔キューリック・アンド・ソファ社(Kulicke & Soffa, Ltd.)〕を用いて行い、ワイヤは、型式GMHタイプ25μm(田中貴金属工業(株)製)を用いた。また、接続条件は、超音波出力を0.2W、超音波出力時間を45ms、温度を130℃とした。
このとき、導電性金属層パターンの封止材に対する密着強度は、2kN/mであった。
上記で得られた半導体装置を配線板に搭載して、半導体装置搭載配線板を作製した。
上記半導体装置の突出しているワイヤボンディング部が配線板の20μmの電気はんだめっき層を有する配線上にはんだ付けされるようにして配線板に半導体装置を搭載した。この時、はんだは半導体装置の突出しているワイヤボンディング部(めっきされている金属層)の露出部分を被覆するように半導体装置に付着していた。
次の実験により、上記の半導体装置と配線板との密着強度が向上していることを確認した。
(試験例1)
実施例1における半導体素子接続用配線基材の製法に準じて、めっき厚さ30μmで直径φ0.25mmの円柱形銅箔を間隔0.50mm(パターンピッチ0.75mm)で縦4個、横4個に合計16個配列された金属層パターンを有する導体層パターン付き基材を得た。この導体層パターン付き基材の金属層パターンの周囲に、上記実施例1におけると同様にしてトランスファーモールドにより封止を行った。この後、基材周囲の不要部を切り取り、転写用基材を剥離してダミー半導体装置を作製した。ダミー半導体装置の外形寸法は、縦5mm、横5mm及び厚さ0.2mmとし、金属層パターンの厚さ方向の突出は10μmであった。なお、金属層にめっきを施さなかった。
一方、銅張積層板(MCL−E−679,板厚1.0mm、銅箔厚さ18μm、日立化成工業株式会社製)をエッチングして、φ0.27mmの円柱銅箔を間隔0.48μm(パターンピッチ0.75mm)で縦4個、横4個に合計16個配列された銅箔パターンを有する積層板を切り取って、外形寸法は、縦5mm、横5mmであるダミー配線板を作製した。このダミー配線板の円柱銅箔上に厚さ20μmの電気はんだめっきを施して、ダミー半導体搭載用配線板を作製した。このダミー半導体搭載用配線板に上記のダミー半導体装置を245℃10秒のはんだリフローによりはんだ付けして固定し、ダミーの半導体装置搭載配線板を得た。この時、リフローされたはんだがダミーの半導体装置の突出した金属層パターンを覆うように付着していた。このようにしてダミーの半導体装置搭載配線板を10個作製し、落下試験用試験片とした。
落下試験は、この試験片を、高さ1.8mの高さからコンクリート上に試験片の以上を観察した。試験は、1個につき、6面のおのおのが下になるように繰り返し落下させ、その間にダミーの半導体装置とダミーの配線板が互いに脱落したもの個数(不合格の個数)をしらべた。その結果、上記のダミーの半導体装置搭載配線板のうち不合格は0個であった。
(比較試験例1)
上記試験例と同様にして得られたダミー半導体装置の突出している金属層パターンを研磨により削り、突出しないようにしたものを使用したこと以外試験例1に準じて行った。その結果、不合格品は3個であった。
2:導電性基材
3:絶縁層
4:凹部
5:感光性レジスト層(感光性樹脂層)
6:突起部
7:金属層
8:転写用基材
9:基材材料
10:粘着剤層
11:半導体素子接続用配線基材
12:ニッケルめっき
13:金めっき
14:ワイヤボンディング部
15:半導体素子搭載領域
16:ワイヤボンディング部
17:ニッケルめっき及び金めっき
18:半導体素子搭載前の半導体素子接続用配線基板
19:半導体素子
20:ボンディングワイヤ
22:封止材
24:錫めっき
25:半導体装置
29:半導体装置搭載用配線板
Claims (15)
- 半導体素子が接続されている導電性金属層パターンを含み、これらが封止材により封止されている半導体装置において、半導体素子接続面と反対側で導電性金属層パターンが厚さ方向で一部突出して露出している半導体装置。
- 半導体素子と導電性金属層パターンの接続が、半導体素子と導電性金属層パターンの所定位置の間のワイヤボンディング接続であり、これらが封止材により封止されている項1記載の半導体装置。
- 半導体素子の下面が露出している項1又は2記載の半導体装置。
- 導電性金属層の突出量が厚さ方向で1μm以上で金属層厚さの1/2以下の厚さである請求項1〜3のいずれかに記載の半導体装置。
- 導電性金属層の断面形状で最大幅の部分が封止材に埋没している請求項1〜4のいずれかに記載の半導体装置。
- 剥離用基材上に、一時的に半導体素子を搭載するための半導体素子搭載部を有し、半導体素子とワイヤボンディングするためのワイヤボンディング部(ボンディングパッド)を有する半導体素子接続用導電性金属層パターンが厚さ方向で一部埋設して形成されている半導体素子接続用配線基材。
- 剥離用基材上に、一時的に半導体素子を搭載するための半導体素子搭載部を有し、半導体素子とワイヤボンディングするためのワイヤボンディング部(ボンディングパッド)を有する半導体素子接続用導電性金属層パターンが厚さ方向で一部埋設して形成されている半導体素子接続用配線基材の上記半導体素子搭載部に半導体素子を接着する工程、
上記半導体素子搭載部に接着された半導体素子と上記ワイヤボンディング部とをワイヤボンディングする工程、
上記剥離性基材上に接着された半導体素子、露出している導電性金属層パターン及びボンディングされたワイヤを封止材により一体に封止する工程、および
封止材により封止され、半導体素子が搭載された半導体素子接続用配線基材から剥離用基材を剥離する工程
を含むことを特徴とする半導体装置の製造法。 - 半導体素子搭載部に半導体素子を接着する工程の前に、導電性金属層パターンのワイヤボンディング部に接続用のめっきを施す工程を含む請求項7記載の半導体装置の製造法。
- 接続用のめっきを施す工程の前に剥離用基材上に半導体接続用導電性金属層パターンが形成されている半導体素子接続用配線基材の導電性金属層パターンを有する側に、接続用のめっきを施すためのレジストパターンを形成する工程を含む請求項8記載の半導体装置の製造法。
- 封止材により封止する工程をトランスファー成形により行う請求項7〜9のいずれかに記載の半導体装置の製造法。
- 剥離用基材を剥離する工程の後に、半導体装置を個々に切り離す請求項7〜10のいずれかに記載の半導体装置の製造法。
- 半導体素子接続用配線基材における導電性金属層の埋設量が厚さ方向で1μm以上で金属層厚さの1/2以下の厚さである請求項7〜11のいずれかに記載の半導体装置。
- 導電性金属層の断面形状で最大幅の部分が封止材に埋没している請求項7〜12のいずれかに記載の半導体装置の製造法。
- 請求項1〜5のいずれかに記載の半導体装置が、配線板の所定位置に、半導体装置の突出した金属層がはんだで覆われるように配線板の所定位置にはんだ付けされている半導体装置搭載配線板。
- 配線上の所定位置にはんだが付着されている配線板の上記所定位置のはんだを介して請求項1〜5のいずれかに記載の半導体装置の突出した金属層がはんだで覆われるようにはんだ付けすることを特徴とする半導体装置搭載配線板の製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292334A JP2011134851A (ja) | 2009-12-24 | 2009-12-24 | 半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292334A JP2011134851A (ja) | 2009-12-24 | 2009-12-24 | 半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011134851A true JP2011134851A (ja) | 2011-07-07 |
Family
ID=44347281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009292334A Pending JP2011134851A (ja) | 2009-12-24 | 2009-12-24 | 半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011134851A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113953A (ja) * | 1997-06-10 | 1999-01-06 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
JP2001077513A (ja) * | 1999-09-06 | 2001-03-23 | Dainippon Printing Co Ltd | 被膜配線の形成方法と配線基板 |
JP2002314020A (ja) * | 2001-04-11 | 2002-10-25 | Dainippon Printing Co Ltd | リードフレームの製版めっき方法 |
JP2005142401A (ja) * | 2003-11-07 | 2005-06-02 | Tomoegawa Paper Co Ltd | 半導体装置製造用接着シート、並びに、半導体装置及びその製造方法 |
-
2009
- 2009-12-24 JP JP2009292334A patent/JP2011134851A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113953A (ja) * | 1997-06-10 | 1999-01-06 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
JP2001077513A (ja) * | 1999-09-06 | 2001-03-23 | Dainippon Printing Co Ltd | 被膜配線の形成方法と配線基板 |
JP2002314020A (ja) * | 2001-04-11 | 2002-10-25 | Dainippon Printing Co Ltd | リードフレームの製版めっき方法 |
JP2005142401A (ja) * | 2003-11-07 | 2005-06-02 | Tomoegawa Paper Co Ltd | 半導体装置製造用接着シート、並びに、半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011141652A (ja) | タッチパネルディスプレイ装置 | |
JP5354283B2 (ja) | 太陽電池用電極基材 | |
JP2010147860A (ja) | フィルムアンテナ基材及びその製造法 | |
JP2009167523A (ja) | めっき用導電性基材、その製造方法及びそれを用いた導体層パターン若しくは導体層パターン付き基材の製造方法、導体層パターン付き基材および透光性電磁波遮蔽部材 | |
JP2011134961A (ja) | 半導体装置、半導体素子搭載接続用配線基材、半導体装置搭載配線板及びそれらの製造法 | |
JP5176111B2 (ja) | 半導体装置搭載配線板の製造法 | |
JP5626419B2 (ja) | めっき用導電性基材、その製造方法及びそれを用いた導体層パターン付き基材の製造方法、導体層パターン付き基材、透光性電磁波遮蔽部材 | |
JP2015041693A (ja) | 多層配線基板およびその製造方法ならびに積層コイル部品 | |
TW201212743A (en) | Composite metal layer provided with supporting body metal foil, wiring board using the composite metal layer, method for manufacturing the wiring board, and method for manufacturing semiconductor package using the wiring board | |
JP5333822B2 (ja) | めっき用導電性基材、それを用いた導体層パターン若しくは導体層パターン付き基材の製造方法、導体層パターン付き基材及び電磁波遮蔽部材 | |
JP2011134960A (ja) | 半導体装置、その製造法、半導体素子接続用配線基材、半導体装置搭載配線板及びその製造法 | |
TWI711130B (zh) | 半導體封裝的製造方法 | |
JP2008305703A (ja) | パターンが施された金属箔の製造方法 | |
JP2012033704A (ja) | 電子部品用電磁波シールドフィルムを用いた電子部品の電磁波シールド方法 | |
TWI727506B (zh) | 半導體封裝的製造方法及使用於彼的黏著片 | |
JP5327511B2 (ja) | 半導体素子搭載用基材及びその製造法 | |
JP2001111201A (ja) | 配線板の製造方法およびそれを用いて製造された配線板 | |
JP2011142159A (ja) | 電子回路素子を含む装置及びその製造法、電子回路素子接続用配線基材並びに電子回路素子を含む装置を搭載する配線板及びその製造法 | |
JP2011134851A (ja) | 半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法 | |
JP2011134850A (ja) | 半導体装置、半導体素子搭載用配線基材及びそれらの製造法 | |
JP5418816B2 (ja) | 金属パターン及び導体層パターン付き基材の製造法、導体層パターン付き基材並びにそれを用いた電磁波遮蔽部材 | |
JP2015041692A (ja) | 配線基板およびその製造方法 | |
JP5640396B2 (ja) | パターンが施された金属箔の製造方法により得られた金属箔 | |
JP2009158678A (ja) | 導体層パターン、導体層パターン付き基材、透光性電磁波遮蔽部材及びこれらの製造法並びにこの製造法に使用されるめっき用導電性基材及びその製造法 | |
JP2010007127A (ja) | めっき用導電性基材、その製造方法及びそれを用いた導体層パターン若しくは導体層パターン付き基材の製造方法。 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141023 |