JP2011134851A - 半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法 - Google Patents

半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法 Download PDF

Info

Publication number
JP2011134851A
JP2011134851A JP2009292334A JP2009292334A JP2011134851A JP 2011134851 A JP2011134851 A JP 2011134851A JP 2009292334 A JP2009292334 A JP 2009292334A JP 2009292334 A JP2009292334 A JP 2009292334A JP 2011134851 A JP2011134851 A JP 2011134851A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
metal layer
plating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009292334A
Other languages
English (en)
Inventor
Susumu Naoyuki
進 直之
Minoru Tosaka
実 登坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2009292334A priority Critical patent/JP2011134851A/ja
Publication of JP2011134851A publication Critical patent/JP2011134851A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 接続信頼性に優れ、また、金属層の保持信頼性に優れる半導体装置を提供する。
【解決手段】 半導体素子が接続されている導電性金属層パターンを含み、これらが封止材により封止されている半導体装置において、半導体素子接続面と反対側で導電性金属層パターンが厚さ方向で一部突出して露出している半導体装置。半導体素子と導電性金属層パターンの接続が、半導体素子と導電性金属層パターンの所定位置の間のワイヤボンディング接続であり、これらが封止材により封止されておる、半導体素子の下面は露出している。導電性金属層の断面形状で最大幅の部分が封止材に埋没していることが好ましい。
【選択図】 図9

Description

本発明は、半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法に関する。
近年、半導体パッケージの薄型化を図るため、従来の配線板の製造工程を利用した半導体装置の製造方法が提案されている(特許文献1参照)。特許文献1には、概ね次のようなことが記載される。以下、符号は特許文献1記載のものであるが、本発明のものと区別するために、「x」を前に付けて記載する。まず、ガラスエポキシ板x11を用意する。基板x11の上に圧延銅箔x12をラミネ−トし、その全面に感光性レジストインクx13を塗布し、常法により露光現像して、めっきマスクx13aを形成する。その開口部x13bに電気めっき法によりニッケルめっき、金めっきx14を施す。めっきされていない部分の銅箔x12を、塩化第二鉄を用いたケミカルエッチングにより除去して、円形のパタ−ンを有するランドx4を形成する。基板x11上に、ランドx4を、後で搭載する半導体チップx2の周りに配置する。
中央部に、片面にアルミ配線電極パッドx5を有する半導体チップx2を基板x11の銀ペ−ストで接着する。ランドx4とアルミ配線電極パッドx5を、金のボンディングワイヤx6で接続した後、これらを封止レジンx9で封止する。最後に、図4に示した方法で基板x11に曲げ変形を与えて、半導体パッケ−ジx10を基板x11から剥離する。
また、従来のリードフレームを利用した半導体装置の製造方法が提案されている(特許文献2参照)。特許文献2には、概ね次のようなことが記載される。以下、符号は特許文献2記載のものであるが、本発明のものと区別するために、「y」を前に付けて記載する。
特許文献2の図2(a)に示されるように、第1工程として、リードフレームy12と、絶縁物より構成された絶縁シートy13とを接着剤により接着し、構成体y14を形成する。また絶縁シートy13はポリイミドテープ、ポリイミドフイルムなどの絶縁物質より構成されたものを用いる。次に図2(b)に示されるように、第2工程として、第1工程で形成したリードフレームy12/絶縁シートy13の構成体y14に対して、その絶縁シートy13上のリードフレームy12の開口部y15に半導体素子y8を搭載する。次に図2(c)に示されるように、第3工程として、半導体素子y8の電極と、その半導体素子y8の近傍に延在するリードフレームy12の先端部とを金属ワイヤy9により電気的に接続する。次に図2(d)に示されるように、第4工程として、絶縁シートy13の半導体素子y8が接着された面側に対してのみ、封止材y11を形成する。これは半導体素子y8が接着され、金属ワイヤy9で接続されたリードフレームy12/絶縁シートy13の構成体y14を金型に入れ、エポキシ樹脂等の封止材を注入するトランスファーモールドによって、片面封止を行なうものである。次に図2(e)に示されるように、第5工程として、リードフレームy12の封止材y11が形成されていない絶縁シートy13(破線で示す)側に対して、絶縁シートy13のピールオフを行なう。リードフレームy12と絶縁シートy13とは、接着剤により接着しているだけなので、容易に絶縁シート13のみが剥がれる。最後に図2(f)に示されるように、第6工程として、リードフレームy12の封止材y11が形成されていない部分(破線で示す)、すなわち、封止材y11の領域外に突出した部分の切断を行ない、外部端子部y10を形成する。
特許文献1の場合は、金属層を接着してからフォトリソ法で配線パターンを形成するため、パターンの断面形状が裾野を引いた形状となり、これを樹脂封止すると、配線の断面形状において樹脂内部側の配線の幅が小さくなるので、封止材に対するアンカー効果が低く、配線パターンが封止材から脱落する問題があった。また、外部接続する導体が半導体装置の表面から突出しないため、外部接続部の剪断力に対する信頼性に限界があった。更に、片面に金属層を接着してから配線を形成するため、支持基板の剛性が低いとソリが発生するなどの問題があった。そして何よりも、配線パターンを製品毎に毎回形成する必要があり、この分、生産性に劣り、コスト増大の問題があった。
特許文献2の場合は、リードフレームに配線パターンを形成してから剥離可能な支持体を接着するため均一な接着が困難であり、高温,高圧による圧着が必要となり生産性が劣り、コスト増大の問題があった。また配線パターンの形成は、リードフレームを金型により打抜きすることにより行われるため、パターンの断面形状がほぼ垂直となるため、これを樹脂封止すると配線形状に封止材に対するアンカー効果が低く、配線パターンが封止材から脱落する場合があった。また、外部接続する導体が半導体装置の表面から突出しないため、外部接続部の剪断力に対する信頼性に限界があった。
特開平11−121646号公報 特開平10−12773号公報
本発明は、第1に、接続信頼性に優れる半導体装置を提供するものである。本発明は、第2に、保持信頼性に優れる半導体装置を提供するものである。本発明は、また、そのような半導体装置を含む配線板及びその半導体装置を作製するための半導体素子接続用配線基材を提供するものである。また、本発明は、このような半導体装置又は配線板の生産性に優れる製造法を提供するものである。
本発明は、次のものに関する。
1. 半導体素子が接続されている導電性金属層パターンを含み、これらが封止材により封止されている半導体装置において、半導体素子接続面と反対側で導電性金属層パターンが厚さ方向で一部突出して露出している半導体装置。
2. 半導体素子と導電性金属層パターンの接続が、半導体素子と導電性金属層パターンの所定位置の間のワイヤボンディング接続であり、これらが封止材により封止されている項1記載の半導体装置。
3. 半導体素子の下面が露出している項1又は2記載の半導体装置。
4. 導電性金属層の突出量が厚さ方向で1μm以上で金属層厚さの1/2以下の厚さである項1〜3のいずれかに記載の半導体装置。
5. 導電性金属層の断面形状で最大幅の部分が封止材に埋没している項1〜4のいずれかに記載の半導体装置。
6. 剥離用基材上に、一時的に半導体素子を搭載するための半導体素子搭載部を有し、半導体素子とワイヤボンディングするためのワイヤボンディング部(ボンディングパッド)を有する半導体素子接続用導電性金属層パターンが厚さ方向で一部埋設して形成されている半導体素子接続用配線基材。
7. 剥離用基材上に、一時的に半導体素子を搭載するための半導体素子搭載部を有し、半導体素子とワイヤボンディングするためのワイヤボンディング部(ボンディングパッド)を有する半導体素子接続用導電性金属層パターンが厚さ方向で一部埋設して形成されている半導体素子接続用配線基材の上記半導体素子搭載部に半導体素子を接着する工程、
上記半導体素子搭載部に接着された半導体素子と上記ワイヤボンディング部とをワイヤボンディングする工程、
上記剥離性基材上に接着された半導体素子、露出している導電性金属層パターン及びボンディングされたワイヤを封止材により一体に封止する工程、および
封止材により封止され、半導体素子が搭載された半導体素子接続用配線基材から剥離用基材を剥離する工程
を含むことを特徴とする半導体装置の製造法。
8. 半導体素子搭載部に半導体素子を接着する工程の前に、導電性金属層パターンのワイヤボンディング部に接続用のめっきを施す工程を含む項7記載の半導体装置の製造法。
9. 接続用のめっきを施す工程の前に剥離用基材上に半導体接続用導電性金属層パターンが形成されている半導体素子接続用配線基材の導電性金属層パターンを有する側に、接続用のめっきを施すためのレジストパターンを形成する工程を含む項8記載の半導体装置の製造法。
10. 封止材により封止する工程をトランスファー成形により行う項7〜9のいずれかに記載の半導体装置の製造法。
11. 剥離用基材を剥離する工程の後に、半導体装置を個々に切り離す項7〜10のいずれかに記載の半導体装置の製造法。
12. 半導体素子接続用配線基材における導電性金属層の埋設量が厚さ方向で1μm以上で金属層厚さの1/2以下の厚さである項7〜11のいずれかに記載の半導体装置。
13. 導電性金属層の断面形状で最大幅の部分が封止材に埋没している項7〜12のいずれかに記載の半導体装置の製造法。
14. 項1〜5のいずれかに記載の半導体装置が、配線板の所定位置に、半導体装置の突出した金属層がはんだで覆われるように配線板の所定位置にはんだ付けされている半導体装置搭載配線板。
15. 配線上の所定位置にはんだが付着されている配線板の上記所定位置のはんだを介して項1〜5のいずれかに記載の半導体装置の突出した金属層がはんだで覆われるようにはんだ付けすることを特徴とする半導体装置搭載配線板の製造法。
本発明に係る半導体装置では、半導体素子接続用の導電性金属層パターンが厚さ方向に一部突出しているため、剪断力に対する接続信頼性に優れる。また、その金属層は、断面形状で最大幅の部分を封止材中に埋没させることができるので、この場合、金属層の脱落が無く、その保持信頼性に優れる。
本発明に係る半導体素子接続用配線基材によれば、剥離性基材を使用するので、半導体素子及び半導体素子接続用の導電性金属層パターンを含む半導体装置の作製が容易である。さらに、この半導体素子接続用配線基材を用いることにより、導電性金属層パターンを半導体装置から容易に厚さ方向で一部を突出させることができる。このため、接続信頼性に優れた半導体装置が容易に得られる。また、従って、本発明に係る半導体装置搭載配線板は、信頼性に優れる。
また、本発明に係る半導体素子接続用配線基材は、めっき用導電性基材を版として製造することができるので、その製造工程数を低減することができ、また、作業性を向上させることができるため、全体として半導体装置及び半導体装置搭載配線板の製造を生産性良く行うことができる。
本発明のめっき用導電性基材の一例を示す斜視図。 図1のA−A断面図。 凹部を有するめっき用導電性基材の一部断面図。 めっき用導電性基材の製造方法を示す工程の一例を断面図。 半導体素子接続用配線基材の作製例を示す断面図。 めっき用導電性基材のめっき用形成部(凹部)にめっきにより金属層を形成した状態を示す断面図。 めっきされた半導体素子接続用配線基材の一例を示す一部断面図。 半導体装置の製造工程の前半を示す一部断面図。 半導体装置の製造工程の後半を示す一部断面図。 半導体装置をはんだ付けによりマザーボードに搭載して半導体装置搭載配線板を作製する工程を示す断面図。
本発明に係る半導体素子接続用基材は、剥離性基材上に半導体素子接続用導電性金属層パターンを有する。この半導体素子接続用配線基材は、一時的に半導体素子を搭載するものであり、導電性金属層パターンもまた、一時的に保持しているものである。
本発明における剥離性基材の基材材料としては、ガラス、プラスチック等からなる板、プラスチックフィルム、プラスチックシート、金属シートなどがある。ガラスとしては、ソーダガラス、無アルカリガラス、強化ガラス等のガラスを使用することができる。
プラスチックとしては、ポリスチレン樹脂、アクリル樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリエチレン樹脂、ポリプロピレン樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、ポリアリレート樹脂、ポリアセタール樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレートなどの熱可塑性ポリエステル樹脂、酢酸セルロース樹脂、フッ素樹脂、ポリスルホン樹脂、ポリエーテルスルホン樹脂、ポリメチルペンテン樹脂、ポリウレタン樹脂、フタル酸ジアリル樹脂などの熱可塑性樹脂や熱硬化性樹脂が挙げられる。プラスチックの中では、透明性に優れるポリスチレン樹脂、アクリル樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂、ポリ塩化ビニル樹脂が好適に用いられる。金属としては、銅、アルミニウム、ステンレス,ニッケル、鉄、チタン等の金属並びにこれらの合金(42アロイ等)がある。
本発明における剥離性基材の基材材料は、プラスチックフィルムが好ましい。このプラスチックフィルムとしては、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)などのポリエステル類、ポリエチレン、ポリプロピレン、ポリスチレン、EVAなどのポリオレフィン類、ポリ塩化ビニル、ポリ塩化ビニリデンなどのビニル系樹脂、ポリサルホン、ポリエーテルサルホン、ポリカーボネート、ポリアミド、ポリイミド、アクリル樹脂などのプラスチックからなるフィルムが好ましく、また、全可視光透過率が70%以上のフィルムが好ましい。これらは単層で使うこともできるが、2層以上を組合せた多層フィルムとして使用してもよい。前記プラスチックフィルムのうち透明性、耐熱性、取り扱いやすさ、価格の点からポリエチレンナフタレートフィルムまたはポリカーボネートフィルムが特に好ましい。
上記基材材料の厚さは特に制限はないが、10μm以上1mm以下が好ましく、20μm以上0.5mm以下がさらに好ましい。基材材料が厚すぎると、基材にカールが発生しやすい、ロール品の場合には巻き癖がつきやすくなる。一方、基材材料が薄すぎるとロールツーロール方式で製造する場合、搬送工程における取扱性が悪くなる。枚葉形態での搬送が必要となる場合には、基材には或る程度以上の剛性が要求されるので、基材材料の厚さは200μm以上であることが好ましい。
また、剥離性基材はその上に形成されている導電性金属層パターンと剥離性基材上に接して設けられる封止材に対して、半導体装置作製過程において十分な密着性を有しつつ、剥離する際に剥離しやすいものである。特に、例えば封止材の硬化工程は、通常、175℃の高温で6時間であり、熱履歴を受けた後に基材を剥離する必要がある(剥離してから硬化する場合があるからです)。そのためには、剥離性基材はその上に形成されている導電性金属層パターンと剥離性基材上に接して設けられる封止材に対する剥離性基材の密着強度が適当である必要がある。本発明において、剥離性基材(又は粘着剤)の粘着性は、導電性金属層パターンの剥離性基材(又は粘着剤)に対する密着強度が、25℃における90度ピール強度で、0.05〜5kN/mであることが好ましく、0.1〜3kN/mであることがさらに好ましい。
なお、本発明において、25℃における90度ピール強度の測定は、JIS Z 0237の90度引き剥がし法に準じることとし、具体的には、25℃において、毎分270〜330mm、好ましくは毎分300mmの速さで剥離性基材(又は粘着剤)を引き剥がす際の90度ピール強度を測定するものとし、例えば、90度剥離試験機(テスタ産業製)を使用することができる。
また、封止後の導電性金属層パターンの封止材に対する密着強度は、導電性金属層パターンの剥離性基材(又は粘着剤)に対する密着強度よりも低くなければならない。
上記剥離性基材は、適度な密着性と剥離性を有していることが必要であるが、換言すれば適度な粘着性を有していることが必要である。そのためには、剥離性基材の基材材料自体が必要な粘着性を有していてもよいが、基材材料上に適当な粘着剤層を積層して剥離性基材とすることが好ましい。この場合、剥離は、基材材料と共に粘着剤層も剥離することが好ましい。
上記基材材料は、粘着剤に対して密着性が十分高いことが好ましい。密着性が低いと、後記する半導体装置の製造過程で、剥離性基材を剥離しようとしたときに、粘着剤層を残したまま、基材材料だけが剥離することがある。
基材材料は導電性金属層パターンを貼り付けた後の反りを低減するために、封止工程での熱履歴を受けた後の収縮率が1%以下であることが好ましく、0.1%以下であることがさらに好ましい。また、20〜200℃における線熱膨張係数が3.0×10−5/℃以下のものであることが好ましく、2.5×10−5/℃以下のものであることがより好ましく、2.0×10−5/℃以下のものであることがさらに好ましく、導電性金属の線膨張係数に等しいかほぼ等しいことが最良である。
また、基材材料の材質を、金属から選ぶ金属層と基材材料の線膨張係数を近づけやすく、本発明に係る半導体素子接続用配線基材の反りを低減することが容易である。
また、粘着剤層として、活性エネルギー線の照射により硬化する硬化性樹脂を使用する場合には、基材材料は、これらの活性エネルギー線を透過させるものが好ましい。
粘着性を有しているものとしては、粘着時にはガラス転移温度が80℃以下の樹脂が好ましく、20℃以下の樹脂がより好ましく、0℃以下である樹脂を用いることが最も好ましい。しかし、熱可塑性樹脂の場合は、低いガラス転移温度を有するものでもよいが、固化後の安定性から、ガラス転移温度が50℃以上であるものが好ましく、粘着時に加熱溶融するものが好ましい。
また、粘着剤層に用いる材料としては、熱可塑性樹脂、熱硬化性樹脂、活性エネルギー線の照射で硬化する樹脂等を使用することができる。上記熱可塑性樹脂、熱硬化性樹脂、活性エネルギー線の照射で硬化する樹脂の重量平均分子量は、500以上のものを使用することが好ましい。分子量が500未満では樹脂の凝集力が低すぎるために金属との密着性が低下するおそれがある。
上記の熱可塑性樹脂として代表的なものとして以下のものがあげられる。たとえば天然ゴム、ポリイソプレン、ポリ−1,2−ブタジエン、ポリイソブテン、ポリブテン、ポリ−2−ヘプチル−1,3−ブタジエン、ポリ−2−t−ブチル−1,3−ブタジエン、ポリ−1,3−ブタジエン)などの(ジ)エン類、ポリオキシエチレン、ポリオキシプロピレン、ポリビニルエチルエーテル、ポリビニルヘキシルエーテル、ポリビニルブチルエーテルなどのポリエーテル類、ポリビニルアセテート、ポリビニルプロピオネートなどのポリエステル類、ポリウレタン、エチルセルロース、ポリ塩化ビニル、ポリアクリロニトリル、ポリメタクリロニトリル、ポリスルホン、ポリスルフィド、フェノキシ樹脂、ポリエチルアクリレート、ポリブチルアクリレート、ポリ−2−エチルヘキシルアクリレート、ポリ−t−ブチルアクリレート、ポリ−3−エトキシプロピルアクリレート)、ポリオキシカルボニルテトラメタクリレート、ポリメチルアクリレート、ポリイソプロピルメタクリレート、ポリドデシルメタクリレート、ポリテトラデシルメタクリレート、ポリ−n−プロピルメタクリレート、ポリ−3,3,5−トリメチルシクロヘキシルメタクリレート、ポリエチルメタクリレート、ポリ−2−ニトロ−2−メチルプロピルメタクリレート、ポリ−1,1−ジエチルプロピルメタクリレート、ポリメチルメタクリレートなどのポリ(メタ)アクリル酸エステルが使用可能である。これらのポリマを構成するモノマーは、必要に応じて、2種以上共重合させて得られるコポリマとして用いてもよいし、以上のポリマ又はコポリマを2種類以上ブレンドして使用することも可能である。
活性エネルギー線で硬化する樹脂としては、アクリル樹脂、エポキシ樹脂、ポリエステル樹脂、ウレタン樹脂等をベースポリマとし、各々にラジカル重合性あるいはカチオン重合性官能基を付与させた材料が例示できる。ラジカル重合性官能基として、アクリル基(アクリロイル基)、メタクリル基(メタクリロイル基)、ビニル基、アリル基などの炭素−炭素二重結合があり、反応性の良好なアクリル基(アクリロイル基)が好適に用いられる。カチオン重合性官能基としては、エポキシ基(グリシジルエーテル基、グリシジルアミン基)が代表的であり、高反応性の脂環エポキシ基が好適に用いられる。具体的な材料としては、アクリルウレタン、エポキシ(メタ)アクリレート、エポキシ変性ポリブタジエン、エポキシ変性ポリエステル、ポリブタジエン(メタ)アクリレート、アクリル変性ポリエステル等が挙げられる。活性エネルギー線としては、紫外線、電子線等が利用される。
活性エネルギー線が紫外線の場合、紫外線硬化時に添加される光増感剤あるいは光開始剤としては、ベンゾフェノン系、アントラキノン系、ベンゾイン系、スルホニウム塩、ジアゾニウム塩、オニウム塩、ハロニウム塩等の公知の材料を使用することができる。また、上記の材料の他に汎用の熱可塑性樹脂をブレンドしても良い。
熱硬化性樹脂としては、天然ゴム、イソプレンゴム、クロロプレンゴム、ポリイソブチレン、ブチルゴム、ハロゲン化ブチル、アクリロニトリル−ブタジエンゴム、スチレン−ブタジエンゴム、ポリイソブテン、カルボキシゴム、ネオプレン、ポリブタジエン等の樹脂と架橋剤としての硫黄、アニリンホルムアルデヒド樹脂、尿素ホルムアルデヒド樹脂、フェノールホルムアルデヒド樹脂、リグリン樹脂、キシレンホルムアルデヒド樹脂、キシレンホルムアルデヒド樹脂、メラミンホルムアルデヒド樹脂、エポキシ樹脂、尿素樹脂、アニリン樹脂、メラミン樹脂、フェノール樹脂、ホルマリン樹脂、金属酸化物、金属塩化物、オキシム、アルキルフェノール樹脂等の組み合わせで用いられるものがある。なおこれらには、架橋反応速度を増加する目的で、汎用の加硫促進剤等の添加剤を使用することもできる。
熱硬化性樹脂として、硬化剤を利用するものとしては、カルボキシル基、水酸基、エポキシ基、アミノ基、不飽和炭化水素基等の官能基を有する樹脂とエポキシ基、水酸基、アミノ基、アミド基、カルボキシル基、チオール基等の官能基を有する硬化剤あるいは金属塩化物、イソシアネート、酸無水物、金属酸化物、過酸化物等の硬化剤との組み合わせで用いられるものがある。なお、硬化反応速度を増加する目的で、汎用の触媒等の添加剤を使用することもできる。具体的には、硬化性アクリル樹脂組成物、不飽和ポリエステル樹脂組成物、ジアリルフタレート樹脂、エポキシ樹脂組成物、ポリウレタン樹脂組成物等が例示される。
さらに、熱硬化性樹脂又は活性エネルギー線で硬化する樹脂としては、アクリル酸又はメタクリル酸の付加物が好ましいものとして例示できる。
アクリル酸又はメタクリル酸の付加物としては、エポキシアクリレート(n=1.48〜1.60)、ウレタンアクリレート(n=1.5〜1.6)、ポリエーテルアクリレート(n=1.48〜1.49)、ポリエステルアクリレート(n=1.48〜1.54)なども使うこともできる。特に接着性の点から、ウレタンアクリレート、エポキシアクリレート、ポリエーテルアクリレートが優れており、エポキシアクリレートとしては、1、6−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、アリルアルコールジグリシジルエーテル、レゾルシノールジグリシジルエーテル、アジピン酸ジグリシジルエステル、フタル酸ジグリシジルエステル、ポリエチレングリコールジグリシジルエーテル、トリメチロールプロパントリグリシジルエーテル、グリセリントリグリシジルエーテル、ペンタエリスリトールテトラグリシジルエーテル、ソルビトールテトラグリシジルエーテル等の(メタ)アクリル酸付加物が挙げられる。エポキシアクリレートなどのように分子内に水酸基を有するポリマは接着性向上に有効である。これらの共重合樹脂は必要に応じて、2種以上併用することができる。
本発明で粘着性を有しているもの又は粘着性を示すもの(以下、これらを、「粘着剤」という)には、必要に応じて、架橋剤、硬化剤、希釈剤、可塑剤、酸化防止剤、充填剤、着色剤、紫外線吸収剤や粘着付与剤などの添加剤を配合してもよい。
基材材料への粘着剤層の形成は、粘着剤を基材材料に塗工するのが安易で好ましい。粘着剤の塗工方法としては、特に制限はないが、例えば、ダイコート、ロールコート、リバースロールコート、グラビアコート、バーコート、コンマコート等を挙げることができる。
粘着剤層の厚さは、0.5〜100μmが好ましく、半導体装置作製過程において十分な密着性を有するためには3μm以上であることがより好ましく、5μm以上であることがさらに好ましい。また、粘着剤層の厚みが厚いと密着性が高くなるため、特に熱履歴後の剥離が困難となるので30μm以下であることがより好まし、20μm以下であることがさらに好ましい。
上記粘着剤が、硬化性樹脂を使用している場合、硬化後の粘着剤のガラス転移温度は、耐熱性を向上させるために、50〜300℃であることが好ましく、100〜300℃であることがより好ましく、150〜250℃であることが特に好ましい。このガラス転移温度が低すぎると、ワイヤボンド工程において熱によって粘着剤層が軟化し、ワイヤの接合不良が生じやすくなったり、封止工程での熱によって粘着剤層が軟化し、その上に積層した金属層との間にめっきレジストが入り込みやすくなる傾向があるなどの熱による不具合がでる可能性がある。また、ガラス転移温度が高すぎると、金属層パターンとの25℃における90度ピール強度が低下しやすい傾向がある。なお、ガラス転移温度は、粘着剤の単層フィルムを熱機械的分析装置(例えば、セイコー電子工業製、TMA−120)により、昇温速度10℃/分、荷重10gの引っ張りモードで測定される。
また、上記粘着剤層(硬化性樹脂を使用している場合、硬化後の粘着剤層)の20〜200℃における線熱膨張係数は、3.0×10−5/℃以下であることが好ましく、2.5×10−5/℃以下であることがより好ましく、2.0×10−5/℃以下であることがさらに好ましい。導電性金属の線膨張係数に等しいかほぼ等しいことが最良である。
金属層パターンは、銅、金、銀、アルミニウム、タングステン、ニッケル、鉄、クロム等の導電性金属からなるが好ましい。金属層パターンの材質は、特に限定されないが、金属層パターンを形成しやすいように銅であることが好ましい。導電性金属層パターンは、半導体装置又はその製造工程に適用するように設計されたものである。
上記金属層パターンの導体厚さは、特に制限はないが、5〜100μmが好ましく、10〜50μmがさらに好ましく、15〜30μmが特に好ましい。金属層パターンの導体厚さが厚すぎると金属層パターン形成に時間がかかり、さらに、材料コストも上がる。薄すぎると配線強度が低下しやすくなる。
本発明に係る半導体素子接続用配線基材の製造法について説明する。
本発明に係る半導体素子接続用配線基材の好ましい製造法では、めっき用導電性基材上にめっきにより半導体装置又はその製造過程で必要な導電性金属層パターンに対応した金属層を形成し、この金属層を転写用基材に転写して作製される。転写用基材は前記した剥離性基材である。
まず、めっき用導電性基材について説明する。
本発明において使用する好ましいめっき用導電性基材は、上記の導電性金属層パターンに対応しためっき形成部を有する導電性基材であって、導電性基材の表面に絶縁層が形成されており、その絶縁層にめっきを形成するために開口された凹部(めっき形成部)が形成されている。この凹部の底面には導電性材料が露出している。上記の凹部は好ましくは、開口方向に向かって幅広な形状を有する。
本発明において、導電性基材に用いられる導電性材料は、その露出表面に電解めっきで金属を析出させるために十分な導電性を有するものであり、金属であることが特に好ましい。また、その基材は表面に電解めっきにより形成された金属層を転写用基材に転写させることができるように、その上に形成された金属層との密着力が低く、容易に剥離できるものであることが好ましい。このような導電性基材の材料としてはステンレス鋼、クロムめっきされた鋳鉄、クロムめっきされた鋼、チタン、チタンをライニングした材料、ニッケルなどが特に好ましい。
前記の導電性基材の形状としては、シート状、プレート状、ロール状、フープ状等がある。ロール状の場合は、シート状、プレート状のものを回転体(ロール)に取り付けたものであってもよい。フープ状の場合は、フープの内側の2箇所から数箇所にロールを設置し、そのロールにフープ状の導電性基材を通すような形態等が考えられる。ロール状、フープ状ともに金属箔を連続的に生産することが可能であるため、シート状、プレート状に比較すると、生産効率が高く、好ましい。導電性基材をロールに巻きつけて使用する場合、ロールとして導電性のものを使用し、ロールと導電性基材が容易に導通するようにしたものが好ましい。
絶縁層の厚さは、凹部の深さに対応する。凹部の深さは、析出するめっきの厚さとも関係するため、目的に応じて適宜決定される。絶縁層の厚さは、0.10μm以上100μm以下の範囲であることが好ましく、0.1μm以上20μm以下の範囲であることがより好ましく、0.5μm以上10μm以下の範囲であることが特に好ましい。絶縁層が薄すぎると絶縁層にピンホールが発生しやすくなるため、めっきした際に、絶縁層を施した部分にも金属が析出しやすくなる。絶縁層の厚さは、1〜5μmであることが特に好ましい。
上記の絶縁層は、ダイヤモンドに類似したカーボン薄膜、いわゆるダイヤモンドライクカーボン(以下、DLCとする)薄膜のうち、絶縁性を有するものにて形成することができる。DLC薄膜は、特に、耐久性、耐薬品性に優れているため、特に好ましい。
さらに、絶縁層をAl、SiO等の無機化合物のような無機材料で形成することもできる。
凹部又は絶縁層の形状は、目的に応じて適宜決定されるが、半導体装置用導電性金属層パターン又はその製造過程で要求される導電性金属層パターンに対応したものとされる。
本発明のめっき用導電性基材の一例を図面を用いて説明する。
図1は、本発明のめっき用導電性基材の一例を示す一部斜視図である。図2は、図1のA−A断面図を示す。図2の(a)は凹部の側面が平面的であるが、(b)は凹部の側面になだらかな凹凸がある場合を示す。めっき用導電性基材1は、導電性基材2の上に絶縁層3が積層されており、絶縁層3に凹部4が形成されている。この凹部4の底部は、導電性基材2が露出している。凹部4の底部は、導電性基材に導通している導体層であってもよい。
この例においては、絶縁層3及び凹部4からなる一定のストライプ状のパターンが図2の断面方向に繰り返されているが、その繰り返し数は適宜決定される。また、断面方向に直角の方向には、絶縁層3又は凹部4が所定の長さになるように延びており、図1の手前に示すように、図2の断面方向の凹部に合流するようになっていてものよい。凹部は溝状(平面形状が線状、矩形状その他の形状)に限らず、平面形状が正方形等の矩形、円形、その他の形状である穴状であってもよく、このような形状はその目的に応じて適宜決定される。
導電性基材2と絶縁層3の間には、絶縁層3の接着性の改善等を目的として、導電性又は絶縁性の中間層(図示せず)が積層されていてもよい。または、凹部4の側面は、開口方向に向かって全体として広がっている。
前記凹部について説明する。図3は、凹部を有するめっき用導電性基材の一部断面図である。導電性基材2上に絶縁層3が積層されており、これに凹部4が形成されている。凹部の側面は、開口方向に向かって開くようになっていることが好ましいが、図3(a)のように、勾配αで一定に広がっている必要は必ずしもない。めっきにより形成される金属層の剥離に問題がなければ、側面は、開口方向に向かって閉じるようになっている部分があってもよいが、このような部分がない方が良く、側面は開口方向に向かって閉じておらず全体として広がっていることが好ましい。特に、凹部の一側面がその対面と共に、底面に対して垂直となっている部分が高さ方向で1μm以上続く部分がないようにすることが好ましい。このようなめっき用導電性基材であれば、それを用いてめっきを行った後、析出した金属層をめっき用導電性基材から剥離するに際し、金属層と絶縁層との間の摩擦又は抵抗を小さくすることができ、その剥離がより容易になる。
凹部の幅(開口部でd、底面でd′)などの大きさや凹部の間隔は、目的に応じて決定される。本発明においてストライプ状の凹部の場合、d′が20〜1000μmであることが好ましい。2本の凹部の間隔は、例えば、半導体素子の大きさに応じて決定すればよく、例えば、500〜10000μmであることが好ましい。2本一組の凹部のラインが、例えば、300〜1000の間隔で繰り返すように設置される。
凹部の側面は、必ずしも平面ではない。この場合には、図2(b)に示すように、前記の勾配αは、凹部の高さh(本図面では、絶縁層の厚さとなる)と凹部の側面の幅s(水平方向で凹部の側面の幅方向)を求め、
Figure 2011134851
によってαを決定する。
αは、角度で30度以上90度未満が好ましく、30度以上80度以下がより好ましく、30度以上60度以下が特に好ましい。この角度が小さいと作製が困難となる傾向があり、大きいと凹部にめっきにより形成し得た金属層(金属層パターン)を剥離する際、又は、転写用基材に転写する際の抵抗が大きくなる傾向がある。
また、絶縁層の厚さは、前記と同様であるが、これに対応するように、本発明のめっき用導電性基材における凹部4の深さは、0.1〜100μmであることが好ましく、0.1〜20μmであることがより好ましく、0.5〜10μmであることがさらに好ましく、1〜5μmであることが特に好ましい。
本発明におけるめっき用導電性基材の好ましい製造方法としては、導電性基材の表面に、導電性基材を露出させている凹部によって特定の導電性金属層パターンが描かれるように絶縁層を形成する工程を含む。
この工程は、(A)導電性基材の表面に、除去可能な凸状のパターン(上記の導電性金属層パターンに対応)を形成する工程、
(B)除去可能な凸状のパターンが形成されている導電性基材の表面に、絶縁層を形成する工程
及び
(C)絶縁層が付着している凸状のパターンを除去する工程
を含む。
上記(A)導電性基材の表面に、除去可能な凸状のパターンを形成する工程は、フォトリソグラフ法を利用して、レジストパターンを形成する方法を利用することができる。
この方法(a法)は、
(a−1)導電性基材の上に感光性レジスト層を形成する工程、
(a−2)感光性レジスト層を導電性金属層パターンに対応したマスクを通して露光する工程
及び
(a−3)露光後の感光性レジスト層を現像する工程
を含む。
また、この方法(b法)は、上記(A)導電性基材の表面に、除去可能な凸状のパターンを形成する工程は、
(b−1)導電性基材の上に感光性レジスト層を形成する工程、
(b−2)感光性レジスト層に導電性金属層パターンに対応した部分にマスクをせずレーザー光を照射する工程
及び
(b−3)レーザー光を照射後の感光性レジスト層を現像する工程
を含む。
感光性レジストとしては、よく知られたネガ型レジスト(光が照射された部分が硬化する)を使用することができる。また、このとき、マスクもネガ型マスク(凹部に対応する部分は光が通過する)が使用される。また、感光性レジストとしてはポジ型レジストを用いることができる。これらの方式の対応して上記a法及びb法における光照射部分が適宜決定される。
具体的方法として、導電性基材上にドライフィルムレジスト(感光性樹脂層)をラミネートし、マスクを装着して露光することにより、凸状パターンとして残存させる部分を硬化状態に不要部を現像可能状態とし、不要部を現像して除去することにより形成することができる。また、凸状パターンは、導電性基材に液状レジストを塗布した後に溶剤を乾燥するかあるいは仮硬化させた後、マスクを装着して露光することにより、凸状パターンとして残存させる部分を硬化状態に不要部を現像可能状態とし、不要部を現像して除去することにより形成することもできる。液状レジストは、スプレー、ディスペンサー、ディッピング、ロール、スピンコート等により塗布できる。
上記において、ドライフィルムレジストをラミネートし、又は液状レジストを塗布した後に、マスクを介して露光する代わりにレーザー光などでマスクを使用せず直接に露光する方法を採用することもできる。光硬化性樹脂にマスクを介して又は介さずして活性エネルギー線を照射することでパターニングできればその態様は問わない。
導電性基材のサイズが大きい場合などはドライフィルムレジストを用いる方法が生産性の観点からは好ましく、導電性基材がめっきドラムなどの場合は、ドライフィルムレジストをラミネートし、又は液状レジストを塗布した後にマスクを介さずにレーザー光などで直接に露光する方法が好ましい。
前記において、感光性レジストの代わりに熱硬化性樹脂を用い、レーザー光の照射により熱硬化性樹脂の不要部を除去する方法によっても行うことができる。
印刷法を用いてレジストパターン(凸状パターン)を形成することができるが、この場合には、レジストパターンの印刷方法としては様々な方法を用いることができる。例えば、スクリーン印刷、凸版印刷、凸版オフセット印刷、凸版反転オフセット印刷、凹版印刷、凹版オフセット印刷、インクジェット印刷、フレキソ印刷などを用いることができる。レジストとしては光硬化性又は熱硬化性の樹脂が使用できる。印刷後、光照射又は熱によりレジストを硬化させる。
本発明におけるめっき用導電性基材の製造方法の一例を図面を用いて説明する。
図4は、めっき用導電性基材の製造方法を示す工程の一例を断面図で示したものである。
導電性基材2の上に感光性レジスト層(感光性樹脂層)5が形成されている(図4(a))。この積層物の感光性レジスト層(感光性樹脂層)5に対し、フォトリソグラフ法を適用して感光性レジスト層5をパターン化する(図4(b))。パターン化は、パターンが形成されたフォトマスクを感光性レジスト層5の上に載置し、露光した後、現像して感光性レジスト層5の不要部を除去して突起部6を残すことにより行われる。突起部6の形状とそれからなる凸状パターンは、導電性基材2上の凹部4とそのパターンに対応するよう考慮される。
この時、突起部6の断面形状において、その側面は、導電性基材2に対して垂直であること、又は、突起部6が導電性基材2に接する端部に対して、突起部6の側面上方の少なくとも一部がその端部に覆い被さるような位置にあることが好ましい。突起部6の幅で言う場合は、突起部6の幅の最大値dは、突起部6が導電性基材2に接する幅dと等しいか大きくすることが好ましい。これは、形成される密着性のよい絶縁層3の凹部幅はdによって決定されるからである。ここで、突起部6の断面形状で、突起部6の幅の最大値dが突起部6と導電性基材2に接する幅dと等しいか大きくする方法としては、突起部6の現像時にオーバ現像するか、形状がアンダーカットとなる特性を有するレジストを使用すれば良い。dは凸部の上部で実現されていることが好ましい。
除去可能な凸部のパターンを形成する突起部6の形状は、凹部の形状に対応づけられる。突起部の幅は前記のdで、凹部の底部の幅d′に対応し、高さは、導電性基材上に形成される形成されるべき絶縁層の厚さの1.2〜10倍が好ましい。
前記した(B)除去可能な凸状パターンが形成されている導電性基材の表面に、絶縁層を形成する工程について、説明する。
突起部6からなる凸状パターンを有する導電性基材2の表面に絶縁層3を形成する(図4(c))。
絶縁層としてDLC薄膜を形成する方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、アーク放電法、イオン化蒸着法等の物理気相成長法、プラズマCVD法等の化学気相成長法等のドライコーティング法を採用し得るが、成膜温度が室温から制御できる高周波やパルス放電を利用するプラズマCVD法が特に好ましい。
上記DLC薄膜をプラズマCVD法で形成するために、原料となる炭素源として炭化水素系のガスが好んで用いられる。例えば、メタン、エタン、プロパン、ブタン、ペンタン、ヘキサン等のアルカン系ガス類、エチレン、プロピレン、ブテン、ペンテン等のアルケン系ガス類、ペンタジエン、ブタジエン等のアルカジエン系ガス類、アセチレン、メチルアセチレン等のアルキン系ガス類、ベンゼン、トルエン、キシレン、インデン、ナフタレン、フェナントレン等の芳香族炭化水素系ガス類、シクロプロパン、シクロヘキサン等のシクロアルカン系ガス類、シクロペンテン、シクロヘキセン等のシクロアルケン系ガス類、メタノール、エタノール等のアルコール系ガス類、アセトン、メチルエチルケトン等のケトン系ガス類、メタナール、エタナール等のアルデヒド系ガス類等が挙げられる。上記ガスは単独で使用しても良いし、二種以上を併用しても良い。また、元素として炭素と水素を含有する原料ガスとして上記した炭素源と水素ガスとの混合物、上記した炭素源と一酸化炭素ガス、二酸化炭素ガス等の炭素と酸素のみからなる化合物のガスとの混合物、一酸化炭素ガス、二酸化炭素ガス等の炭素と酸素のみから構成される化合物のガスと水素ガスとの混合物、一酸化炭素ガス、二酸化炭素ガス等の炭素と酸素のみからなる化合物のガスと酸素ガスまたは水蒸気との混合物等が挙げられる。更に、これらの原料ガスには希ガスが含まれていてもよい。希ガスは、周期律表第0属の元素からなるガスであり、例えば、ヘリウム、アルゴン、ネオン、キセノン等が挙げられる。これらの希ガスは単独で使用しても良いし、二種以上を併用しても良い。
絶縁層は、その全体を、上述した絶縁性のDLC薄膜によって形成してもよいが、当該DLC薄膜の、金属板等の導電性基材に対する密着性を向上させて、絶縁層の耐久性をさらに向上させるためには、この両者の間に、Ti、Cr、W、Siもしくはそれらの窒化物又は炭化物から選ばれる一種以上の成分又はその他よりなる中間層を介挿することが好ましい。
上記SiまたはSiCの薄膜は、例えば、ステンレス鋼などの金属との密着性に優れる上、その上に積層する絶縁性のDLC薄膜との界面においてSiCを形成して、当該DLC薄膜の密着性を向上させる効果を有している。
中間層は、前記したようなドライコーティング法により形成させることができる。
中間層の厚みは、1μm以下であることが好ましく、生産性を考慮すると0.5μm以下であることが更に好ましい。1μm以上コーティングするには、コーティング時間が長くなると共に、コーティング膜の内部応力が大きくなるため適さない。
中間層は、絶縁層3を形成する前に形成することが好ましいが、凸状パターン6の形成前に、導電性基材2の表面に形成しても良い。この後、その表面に、前記したように手順で、凸状パターンを形成する。この場合、中間層として、電界めっきが十分可能な程度に導電性のものを使用した場合、凹部の底部はその中間層のままでよいが、十分な導電性を有していない場合は、ドライエッチング等の方法により、凹部の底部の中間層を除去し、導電性基材2を露出させる。
絶縁層をAl、SiO等の無機化合物のような無機材料で形成する場合にも、スパッタリング法、イオンプレーティング法といった物理的気相成長法やプラズマCVDといった化学気相成長法を用いることができる。例えばスパッタリング法で形成する場合には、ターゲットをSiまたはAlにして反応性ガスとして酸素、窒素などの導入することでSiO、Siなどの酸化物、窒化物を成膜することができる。また、イオンプレーティング法を用いる場合にはSiやAlを原料とし、電子ビームをこれらに照射することで蒸発させ、基板に成膜することができる。その際に、酸素、窒素、アセチレンといった反応性ガスを導入することで酸化物、窒化物、炭化物を成膜することができる。
また、CVD法で成膜する場合には金属塩化物、金属水素化物、有機金属化合物などのような化合物ガスを原料とし、それらの化学反応を利用して成膜することでできる。酸化シリコンのCVDは、例えばTEOS、オゾンを用いたプラズマCVDで行える。窒化シリコンのCVDは、例えばアンモニアとシランを用いたプラズマCVDで行える。
次に、前記した(C)絶縁層が付着している凸状パターンを除去する工程について説明する。絶縁層3が付いている状態(図4(c)参照)で、突起部6からなる凸状パターンを除去する(図4(d)参照)。
絶縁層の付着しているレジストの除去には、市販のレジスト剥離液や無機、有機アルカリ、有機溶剤などを用いることができる。また、パターンを形成するのに使用したレジストに対応する専用の剥離液があれば、それを用いることもできる。
剥離の方法としては、例えば薬液に浸漬することでレジストを膨潤、破壊あるいは溶解させた後これを除去することが可能である。液をレジストに十分含浸させるために超音波、加熱、撹拌等の手法を併用しても良い。また、剥離を促進するためにシャワー、噴流等で液をあてることもできるし、柔らかい布や綿棒などでこすることもできる。
また、絶縁層の耐熱が十分高い場合には高温で焼成してレジストを炭化させて除去することもできるし、レーザーを照射して焼き飛ばす、といった方法も利用できる。
剥離液としては、例えば、3%NaOH溶液を用い、剥離法としてシャワーや浸漬が適用できる。
導電性基材2上に形成される絶縁層と、突起部6の側面に形成される絶縁層とでは、性質又は特性が異なるようにする。すなわち、硬度が、前者の方が後者より大きい。DLC膜をプラズマCVD法で形成するときは、このようになる。一般に絶縁膜を形成するときに、絶縁材料の移動速度が例えば90度の角度で異なるような場合に、上記のように形成される膜の性質又は特性が異なるようになる。
導電性基材に形成される絶縁層と凸状パターンの側面に形成される絶縁層との境界面の凸状パターンの側面(基材に対して垂直面として)からの距離が、凸状パターンの立位方向に向かって小さくなっておらず、全体として大きくなっていることが好ましい。
凸状パターンの側面(導電性基材に対して垂直面として)とは、凸状パターンの側面が基材に対して垂直面であれば、その面であるが、凸状パターンの側面が基材側に覆い被さるような場合は、凸状パターンの側面が導電性基材で終わる地点から垂直に立ち上げた垂直面である。
突起部6を除去するとき、絶縁層は、この境界で分離され、その結果、凹部の側面が、傾斜角αを有するようになる。傾斜角αは、角度で30度以上90度未満が好ましく、30度以上80度以下がより好ましく、30度以上60度以下がさらに好ましく、40度以上60度以下が特に好ましく、DLC膜をプラズマCVDで作製する場合、ほぼ40〜60度に制御することが容易になる。すなわち、凹部4は、開口方向に向かって幅広になるように形成される。傾斜角αの制御方法としては、突起部6の高さを調整する方法が好ましい。突起部6の高さが大きくなるほど、傾斜角αを大きく制御しやすくなる。
上記の絶縁層の形成において、導電性基材はレジストの影にならないので、導電性基材上の絶縁層は性質が均一である。これに対し、凸状パターンの側面への絶縁層の形成は、凸状パターンの側面が導電性基材上の膜厚方向に対し角度を有しているため、形成される絶縁層(特にDLC膜)は、導電性基材上の絶縁層と同じ特性(例えば、同じ硬度)の絶縁層が得られない。このような異質な絶縁層の接触面においては、絶縁層の成長に伴い絶縁層の境界面が形成され、しかも、その境界面は絶縁層の成長面であることから、滑らかである。このため、突起部からなる凸状パターンを除去するとき、絶縁層(特にDLC膜)は、この境界で容易に分離される。さらに、この境界面、即ち、凹部側面となる傾斜角αは、導電性基材上の膜厚方向に対し突起部の側面で絶縁層の成長が遅れるため、結果として、境界面の傾斜角は、上記のように制御される。
本発明において導電性基材上に形成された絶縁層の硬度は、10〜40GPaであることが好ましい。硬度が10GPa未満の絶縁層は軟質であり、本導電性基材をめっき用版として用いる際に、繰り返し使用における耐久性が低くなる。硬度が40GPa以上では、導電性基材を折り曲げ等の加工をした際に基材の変形に追随できなくなり、絶縁層にひびや割れが発生しやすくなる。導電性基材上に形成される絶縁層の硬度は、より好ましくは12〜30GPaである。
これに対して、凸部側面に形成される絶縁層の硬度は1〜15GPaであることが好ましい。凸部側面に形成される絶縁層は、少なくとも導電性基材上に形成される絶縁層の硬度よりも低くなるように形成しなければならない。そうすることにより両者間に境界面が形成され、後の絶縁層の付着した突起部からなる凸状パターンを剥離する工程を経た後に、幅広な凹部が形成されることになる。突起部側面に形成される絶縁層の硬度は1〜10GPaであることがより好ましい。
絶縁層の硬度は、ナノインデンテーション法を用いて測定することができる。ナノインデンテーション法とは、先端形状がダイヤモンドチップから成る正三角錐(バーコビッチ型)の圧子を薄膜や材料の表面に押込み、そのときの圧子にかかる荷重と圧子の下の射影面積から硬度を求める。ナノインデンテーション法による測定として、ナノインデンターという装置が市販されている。導電性基材上に形成された膜の硬度はそのまま導電性基材上から圧子を押し込んで測定することができる。また、凸部側面に形成される膜の硬度を測定するためには、導電性基材の一部を切り取って樹脂で注型し、断面から凸部側面に形成された絶縁層に圧子を押し込んで測定することができる。通常ナノインデンテーション法では圧子に1〜100mNの微少荷重をかけて硬度測定を行うが、本発明では3mNの荷重で10秒間負荷をかけて測定した値を硬度の値として記載している。
このようにして、めっき用導電性基材1を作製することができる。
本発明において、半導体素子接続用配線基材は、
(イ)前記のめっき用導電性基材のめっき形成部にめっきにより金属を析出させる工程
及び
(ロ)上記導電性基材のめっき形成部に析出させた金属を転写用基材に転写する工程
を含む方法により製造される。
本発明におけるめっき法は公知の方法を採用することができる。めっき法としては、電解めっき法、無電解めっき法その他のめっき法を適用することができる。
電解めっきについてさらに説明する。例えば、電解銅めっきであれば、めっき用の電解浴には硫酸銅浴、ほうふっ化銅浴、ピロリン酸銅浴、または、シアン化銅浴などを用いることができる。このときに、めっき浴中に有機物等による応力緩和剤(光沢剤としての効果も有する)を添加すれば、より電着応力のばらつきを低下させることができることが知られている。また、電解ニッケルめっきであれば、ワット浴、スルファミン酸浴などを使用することができる。これらの浴にニッケル箔の柔軟性を調整するため、必要に応じてサッカリン、パラトルエンスルホンアミド、ベンゼンスルホン酸ナトリウム、ナフタリントリスルホン酸ナトリウムのような添加剤、及びその調合剤である市販の添加剤を添加してもよい。さらに、電解金めっきの場合は、シアン化金カリウムを用いた合金めっきや、クエン酸アンモニウム浴やクエン酸カリウム浴を用いた純金めっきなどが用いられる。合金めっきの場合は、金−銅、金−銀、金−コバルトの2元合金や、金−銅−銀の3元合金が用いられる。他の金属に関しても同様に公知の方法を用いることができる。電界めっき法としては、例えば、「現場技術者のための実用めっき」(日本プレーティング協会編、1986年槇書店発行)第87〜504頁を参照することができる。
次に、無電解めっきについてさらに説明する。無電解めっき法としては、銅めっき、ニッケルめっき、代表的であるが、その他、すずめっき、金めっき、銀めっき、コバルトめっき、鉄めっき等が挙げられる。工業的に利用されている無電解めっきのプロセスでは、還元剤をめっき液に添加し、その酸化反応によって生ずる電子を金属の析出反応に利用するのであり、めっき液は、金属塩、錯化剤、還元剤、pH調整剤、pH緩衝材、安定剤等から成り立っている。無電解銅めっきの場合は、金属塩として硫酸銅、還元剤としてホルマリン、錯化剤としてロッセル塩やエチレンジアミン四酢酸(EDTA)が好んで用いられる。また、pHは主として水酸化ナトリウムによって調整されるが、水酸化カリウムや水酸化リチウムなども使用でき、緩衝剤としては、炭酸塩やリン酸塩が用いられ、安定化剤としては、1価の銅と優先的に錯形成するシアン化物、チオ尿素、ビピリジル、O−フェナントロリン、ネオクプロイン等が用いられる。また、無電解ニッケルめっきの場合は、金属塩として硫酸ニッケル、還元剤には、次亜りん酸ナトリウムやヒドラジン、水素化ホウ素化合物等が好んで用いられる。次亜りん酸ナトリウムを用いた場合には、めっき皮膜中にりんが含有され、耐食性や耐摩耗性が優れている。また、緩衝剤としては、モノカルボン酸またはそのアルカリ金属塩を使用する場合が多い。錯化剤は、めっき液中でニッケルイオンと安定な可溶性錯体を形成するものが使用され、酢酸、乳酸、酒石酸、りんご酸、クエン酸、グリシン、アラニン、EDTA等が用いられ、安定化剤としては、硫黄化合物や鉛イオンが添加される。無電解めっき法については上記「現場技術者のための実用めっき」(日本プレーティング協会編、1986年槇書店発行)の第505〜545頁を参照することができる。
さらに、還元剤の還元作用を得るためには、金属表面の触媒活性化が必要になることがある。素地が鉄、鋼、ニッケルなどの金属の場合には、それらの金属が触媒活性を持つため、無電解めっき液に浸漬するだけで析出するが、銅、銀あるいはそれらの合金、ステンレスが素地となる場合には、触媒活性化を付与するために、塩化パラジウムの塩酸酸性溶液中に被めっき物を浸漬し、イオン置換によって、表面にパラジウムを析出させる方法が用いられる。
本発明で利用できる無電解めっきは、例えば、めっき用導電性基材の凹部に、必要に応じてパラジウム触媒を付着させたあと、温度60〜90℃程度とした無電解銅めっき液に浸漬して、銅めっきを施す方法である。
無電解めっきでは、基材は必ずしも導電性である必要はない。しかし、基材を陽極酸化処理するような場合は、基材は導電性である必要がある。
特に、導電性基材の材質がNiである場合、無電解めっきするには、凹部を陽極酸化した後、無電解銅めっき液に浸漬して、銅を析出させる方法がある。
めっきによって出現又は析出する金属としては、銀、銅、金、アルミニウム、タングステン、ニッケル、鉄、クロム等の導電性を有するものが使用されるが、20℃での体積抵抗率(比抵抗)が20μΩ・cm以下の金属を少なくとも1種類以上含むことが望ましい。本発明により得られる構造体を電磁波遮蔽シートとして用いる場合には電磁波を電流としてアースするためにこれを構成する金属は導電性が高い方が電磁波遮蔽性に優れるためである。このような金属としては、銀(1.62μΩ・cm)、銅(1.72μΩ・cm)、金(2.4μΩ・cm)、アルミニウム(2.75μΩ・cm)、タングステン(5.5μΩ・cm)、ニッケル(7.24μΩ・cm)、鉄(9.0μΩ・cm)、クロム(17μΩ・cm、全て20℃での値)などがあるが特にこれらに限定するものではない。できれば体積抵抗率が10μΩ・cmであることがより好ましく、5μΩ・cmであることがさらに好ましい。金属の価格や入手の容易さを考慮すると銅を用いることが最も好ましい。これらの金属は単体で用いてもよく、さらに機能性を付与するために他の金属との合金でも構わないし、金属の酸化物であってもよい。ただし、体積抵抗率が20μΩ・cmである金属が成分として最も多く含まれていることが導電性の観点から好ましい。
前記した導電性基材のめっき形成部にめっきにより形成される金属層の厚さ(めっき厚さ)は、目的に応じて適宜決定される。めっき厚さは、十分な放熱性を示すためには、5μm以上であることが好ましく、導体層にピンホールが形成される(このとき、例えば、電磁波シールド性が低下する)可能性を小さくするためには、10μm以上の厚さであることがさらに好ましい。また、めっき厚さが大きすぎると、形成された金属層は幅方向にも広がる。これも目的に応じて、適宜調整される。
めっきの程度は、析出する金属層が凹部からはみ出るように行うことが特に好ましい。これにより、転写用基材(剥離性基材)内に断面形状で最大幅の部分を埋没させないように、めっき用導電性基材上の金属層を転写用基材(剥離性基材)に転写することができる。凹部からはみ出ている分の金属の厚さは、5〜50μmであることが好ましい。
めっきの程度を凹部内に存在する程度とすることもでき、このような場合であっても、凹部形状が開口方向に幅広であるため、さらには、絶縁層により形成される凹部側面の表面を平滑にできるため、金属層パターンの剥離時のアンカー効果を小さくできるが、半導体装置での保持信頼性に劣る。
上記のめっき用導電性基材を用いた半導体素子接続用配線基材の作製例を次に示す。
図5は、半導体素子接続用配線基材の作製例を示す断面図である。
前記しためっき工程により、上記した導電性基材2の上に絶縁層3を有するめっき用導電性基材1のめっき形成部(凹部)4内にめっきを施し、金属層7を形成する(図5(e))。ついで、別個に準備された転写用基材(剥離性基材)8、これは、基材材料9に粘着剤層10が積層されている。金属層パターン8が形成されためっき用導電性基材1に転写用基材8を粘着剤層10を向けて圧着する準備を行う(図5(f))。
ついで、金属層7が形成されためっき用導電性基材1に転写用基材8を粘着剤層10を向けて圧着する(図5(g))。このとき、金属層7の断面の幅が最大となる部分(図5においては、凹部からはみでた金属層7が絶縁層3と接触している部分)まで、金属層7を粘着剤層10に埋没させないことが好ましい。場合により、粘着剤層10が絶縁層3に接触してもよい。
ついで、転写用基材8を引きはがすと金属層7は、その粘着剤層10に接着してめっき用導電性基材1のめっき用形成部4から剥離されて転写用基材に転写され、この結果、導体層パターン付き基材ともいえる半導体素子接続用配線基材11が得られる(図5(h))。
粘着剤が硬化性樹脂である場合、上記の圧着と同時、圧着後剥離前又は剥離後に硬化をさせるが、上記の圧着と同時又は圧着後剥離前に部分硬化又は完全硬化させることが剥離しやすくする上で好ましい。部分硬化及び完全硬化のためには、活性エネルギー線の照射で硬化する樹脂又は熱硬化性樹脂は、それぞれ、硬化度に見合った程度に活性エネルギー線を照射するか又は加熱されることは言うまでもない。粘着剤としては、このような部分硬化又は完全硬化後であっても、半導体素子を圧着することができる性質を有するものを使用することが好ましく、そのために、加熱により流動性を示し、冷却により固化する粘着剤が用いられる。そのためには、粘着剤には、硬化成分又は架橋成分以外に熱可塑性樹脂が含まれることが好ましく、また、硬化成分又は架橋成分がその分子内に熱可塑性を示す分子構造を有することが好ましい。
このようにして得られる半導体素子接続用配線基材11において、金属層は、その断面の幅が最大となる部分が露出していることが好ましい。また、金属層の埋設量は、厚さ方向で、1μm以上が好ましく、3μm以上がより好ましく、5μm以上が特に好ましい。また、その埋設量の上限は、金属層の厚さから1μm小さい厚さが好ましく、金属層の厚さの1/2がより好ましく、金属層の厚さの1/3が特に好ましい。埋設量が小さすぎても大きすぎても上記半導体接続用配線基材を用いて得られる半導体装置の金属層の突出部が不適当に成りやすく、剪断力に対する抵抗性が低下する傾向がある。
また、上記において、粘着剤が活性エネルギー線硬化性樹脂である場合で、金属層を転写用基材に転写して得られる半導体素子接続用配線基材に、活性エネルギー線の照射し、活性エネルギー線の照射された部分の粘着剤層を硬化させることが好ましい。その粘着剤は転写時には、未硬化又は部分硬化の状態で粘着性を有するものであり、そのため、金属層を例えば、室温でも容易に転写することが可能である。転写後は、活性エネルギー線を照射して樹脂表面を十分硬化させることで、粘着性低減又は消失させることにより、その後の工程の作業性をよくすることができる。さらに、活性エネルギー線は半導体素子接続用配線基材の両面のどちらから照射してもよいが、金属層が存在しない面から照射することが好ましい。この粘着剤は、活性エネルギー線の照射後であっても、半導体素子を接着するために加熱によって流動性を示し、接着性をしめすものが好ましい。このようなものとしては、例えば、熱可塑性樹脂含むアクリル系粘着剤又は分子中に熱可塑性を示す分子構造を有するアクリル系粘着剤(例えば、官能基を有するアクリル樹脂に、その官能基と反応性の官能基を有し、二重結合を有するモノマー又はオリゴマーを反応させて得られる樹脂がある)が好ましい。
図6は、めっき用導電性基材のめっき用形成部(凹部)にめっきにより金属層を形成した状態を示す断面図であり、図6(a)は、そのめっき用形成部(凹部)からあふれるようにしてめっきされた状態を示す。図6(b)は、めっき用形成部(凹部)内に金属層が形成された状態をしめす。
めっき用導電性基材にめっきした際、めっきは等方的に成長するため、導電性基材の露出部分から始まっためっきの析出は、それが進むと凹部からあふれて絶縁層に覆い被さるように突出して析出する(図6(a))。転写用基材への貼着の観点から、突出するようにめっきを析出させることが好ましい。めっきの析出を凹部4内に収まる程度に施した場合(図6(b))でも、転写用基材を十分に圧着することにより、金属層7を粘着剤層10に転着して、めっき用導電性基材1から金属層7を剥離することはできる。
なお。図6(a)において、金属層7は表面がふくらんだ形状となっているが、凹部の幅が小さいときにこのように成りやすく、凹部の幅が十分大きいと、めっきの表面中央部は平らになる。
図7にその断面図を示すように、図5(h)に示されるような半導体素子接続用配線基材11は、その導体層(めっき銅など)の表面に順次ニッケルめっき12及び金メッキ13が施され、後で行われるワイヤボンディングされやすいように準備する。なお、金めっきはパラジウムめっき、銀めっきでもよい。このめっきに際して、必要に応じてめっきさせたくない部分にレジスト膜を形成してもよい。
次に、本発明に係る半導体素子接続用配線基材を用いて半導体装置を製造する方法を説明する。
図8は、半導体装置の製造工程の前半を示す一部断面図である。図8は、半導体装置の製造工程の後半を示す一部断面図である。
まず、半導体素子搭載用基板11を用意する(図8(h′)にその一部の断面図を示す)。これは、例えば、図5(h)に示すものである。図8(h′)において、基材材料9上の粘着剤層10に金属層であるワイヤボンディング部14、16が厚さ方向に一部だけ粘着剤層10に埋め込まれており、金属層のない領域である半導体素子搭載部15を有する。ワイヤボンディング部16は、隣の単位のものであるである。図8(h′)において(以下も同様)、金属層は断面形状を長方形で模式的に示す。
半導体素子接続用配線基材11において、ストライプ状の金属層12、14の幅は、100〜1000μmが好ましい。また、ストライプ状の金属層12の間隔は、半導体素子搭載部15が十分とれる間隔とされるが、例えば、500〜10000μmが好ましい。ストライプ状の金属層12とストライプ状の金属層14の間隔は、300〜1000μmが好ましい。
半導体接続用配線基板11の金属層に、ニッケルめっき及び金めっき17(図8(i)では、これらのめっきを単一に符号17で示す。以下も同様。これらのめっきは少なくともワイヤボンディングパッド部14、16の所定位置に行われる。)を順次行い、半導体素子搭載直前の半導体素子接続用配線基板18とする(図8(i)参照)。場合により、金属層が露出している方の面に液状レジストを利用するフォトリソグラフ法によりニッケルめっき及び金めっきの析出を防止させる箇所にレジスト膜を形成する。
図9は、半導体素子が搭載され、さらに、ワイヤボンディング及び樹脂封止された半導体装置の断面図を示す。
半導体素子としては、パワー半導体素子、メモリー半導体素子、CPU、LED半導体素子等の半導体素子がある。
上記した半導体素子搭載直前の半導体素子接続用細線基板18の半導体素子搭載部15の所定位置には半導体素子19が搭載される。半導体素子19は、半導体素子搭載部15に、図9の図面では、紙面に垂直方向に、適当な間隔で、並べて搭載される。この間隔は、300〜10000μmが好ましい。このとき、例えば、半導体素子接続用配線基板18が、加熱され、この加熱により、粘着剤層10を流動化可能状態とし、半導体素子19を半導体素子搭載部15に圧着し、ついで、冷却することによりおこなうことができる。半導体素子19の接着は、別個の粘着剤により、行っても良いが、この粘着剤は剥離性基材を剥離するときに共に剥離されるようにその粘着性を調整したものが好ましい。半導体素子の下面を露出させることができると、放熱性も良好になる。
この半導体素子19とワイヤボンディング部の所定位置がボンディングワイヤ20によりワイヤボンディングされ、剥離性基材上にワイヤボンディングされた半導体装置21がえられる。(図9(j))。これらのボンディングワイヤとしては、例えば、金線が使用される。この後、封止材22により封止することにより、離形性基材8(基材9及び粘着剤層10からなる)を有し、封止された半導体装置23が作製される(図9(k)参照)。封止方法としては、トランスファーモールド法を利用することができる。
離形性基材8を剥離してから、ダイシングして切り分けられ、個々の半導体装置が得られる。この半導体装置において、金属層であるワイヤボンディングパッド部14の下部が突出して露出しているので、これに錫めっき24を施して最終的に半導体装置25とされる(図9(l)参照)。無電解めっきやバレルめっきを適用することによりワイヤボンディングパッド部14の露出部を容易に錫めっきすることができる。半導体素子19の下面は露出しており、他の面は封止材により覆われている。
上記において、離形性基材8を剥離したときに、ワイヤボンディングパッド部14の金属層の下部が露出して突出する。この突出量は厚さ方向で、1μm以上が好ましく、3μm以上がより好ましく、5μm以上が特に好ましい。また、その突出量の上限は、金属層の厚さから1μm小さい厚さが好ましく、金属層の厚さの1/2がより好ましく、金属層の厚さの1/3が特に好ましい。突出量が小さすぎても大きすぎても剪断力に対する抵抗性が低下しやすくなる。
上記のようにして得られた半導体装置は、半導体装置搭載用配線板(マザーボード、多層配線板を包含する)に搭載され、最終用途(又はさらなる川下製品)に供される。
図10は、上記で得られた半導体装置をはんだ付けにより半導体装置搭載用配線板に搭載して半導体装置搭載配線板を作製する工程を示す断面図である。
図10(m)は、半導体装置搭載用配線板(マザーボード)29に半導体装置25を搭載する直前の状態を示す。半導体装置搭載用配線板29はその一部を示すが、ボード本体(表面の配線層を除く部分)26に導体配線27,27′が施工されており、その上にはんだ28,28′が載置されている。半導体装置25のワイヤボンディング部14(錫めっきされている)の下に突出している部分がそれぞれはんだペースト28,28′によりはんだ付けされる。その結果は、図10(n)のようになり、半導体装置25のワイヤボンディング部14(錫めっきされている)に接続したはんだ28,28′がワイヤボンディング部14(錫めっきされている)の下部の突出部を覆うように付着する。このためはんだ付けして得られた半導体装置搭載配線板30において、配線板の面方向の剪断力に対して半導体装置24は配線板25上に堅固に結合されている。
なお、半導体装置と半導体装置搭載用配線板との接続は、はんだペーストの変わりに電解はんだめっきを施し、はんだリフローする方法でも良い。
また、本発明で用いられるめっき用導電性基材として、回転体(ロール)を用いることができることは前記したが、さらに、この詳細を説明する。回転体(ロール)は金属製が好ましい。さらに、回転体としてはドラム式電解析出法に用いるドラム電極などを用いることが好ましい。ドラム電極の表面を形成する物質としては上述のようにステンレス鋼、クロムめっきされた鋳鉄、クロムめっきされた鋼、チタン、チタンをライニングした材料などのめっき付着性が比較的低い材料を用いることが好ましい。導電性基材として回転体を用いることにより連続的に作製して巻物として導体層パターン付き基材を得ることが可能となるため、この場合、生産性が飛躍的に大きくなる。
回転体を用いて、電界めっきにより形成されたパターンを連続的に剥離しながら、導体層パターン付き基材を巻物として得る工程及び導電性基材としてドラム電極を用いた場合に、ドラム電極を回転させつつ、金属を電界めっきにより連続的に析出させ、また、析出した金属を連続的に剥離する装置は、国際公開WO2008/081904に記載される方法及び装置を利用することができる。
さらに、本発明で用いられるめっき用導電性基材として、フープ状のめっき用導電性基材を用いることができることは前記したが、さらに、この詳細を説明する。フープ状のめっき用導電性基材は、帯状の導電性基材の表面に絶縁層と凹部を形成した後、端部をつなぎ合わせるなどして作製できる。導電性基材の表面を形成する物質としては上述のようにステンレス鋼、クロムめっきされた鋳鉄、クロムめっきされた鋼、チタン、チタンをライニングした材料などのめっき付着性が比較的小さい材料を用いることが好ましい。フープ状の導電性基材を用いた場合には、黒化処理、防錆処理、転写等の工程を、1つの連続した工程で処理可能となるため導電性パターン付き基材の生産性が高く、また、導電性パターン付き基材を連続的に作製して巻物として製品とすることができる。フープ状の導電性基材の厚さは適宜決定すればよいが、100〜1000μmであることが好ましい。
フープ状の導電性基材を用いて、電界めっきにより形成された導体層パターンを連続的に剥離しながら、構造体を巻物として得る工程及び導電性基材としてフープ状導電性基材を用いた場合に連続的に導体層パターンを電界めっきにより析出させながら剥離する装置は、国際公開WO2008/081904に記載される方法及び装置を利用することができる。
また、本発明における半導体素子接続用配線基材は、上記のような回転ロールやフープを利用した連続的なめっき法を利用した方法に限らず枚葉で作製することも可能である。枚葉で行った場合、めっき用導電性基材の作製時の取扱が容易であり、同一のめっき用導電性基材を繰り返し使用した後に一箇所だけ絶縁層が剥離した、といった場合でもドラム状やフープ状の基材であると特定部分だけの抜き取りあるいは交換は困難であるが、枚葉であれば不良が発生しためっき用導電性基材のみを抜き取りあるいは交換することが可能である。このように枚葉で作製することにより、めっき用導電性基材に不具合が発生したときの対応が容易である。枚葉状の導電性基材の厚みは適宜決定すればよいが、めっき槽内で液の攪拌等に左右されない十分な強度を持たせることを考慮すると厚みは20μm以上が好ましい。厚すぎると重量が増え取扱が困難であるため10cm以下の厚みであることが好ましい。
(パターン仕様1)
テストパターンのネガフィルムを作製した。ラインの間隔を5mmとして、幅500μm、ラインの長さ50mmのストライプ状のライン(不透明)2本を1組とし5回繰り返し、さらに、周囲に幅1mmの額縁(不透明)部を形成し、ラインの末端を額縁部に連続させた。
(凸状パターンの形成)
レジストフィルム(フォテックRY3315、日立化成工業株式会社製)を150mm角のステンレス板(SUS316L、#400研磨仕上げ、厚さ500μm、日新製鋼(株)製)の両面に貼り合わせた(図4(a)に対応する)。貼り合わせの条件は、ロール温度105℃、圧力0.5MPa、ラインスピード1m/minで行った。次いで、パターン仕様1のネガフィルムを、ステンレス板(導電性基材)の片面に静置した。紫外線照射装置を用いて、600mmHg以下の真空下において、ネガフィルムを載置したステンレス板の上から、紫外線を250mJ/cm照射した。さらに、1%炭酸ナトリウム水溶液で現像することで、突起部レジスト膜(突起部;高さ10μm)を得た。なお、パターンが形成された面の反対面は、全面露光されているため現像されず、全面にレジスト膜が形成されている(図4(b)に対応する)。
(絶縁層の形成)
PBII/D装置(TypeIII、株式会社栗田製作所製)によりDLC膜を形成した。チャンバー内にレジスト膜が付いたままのステンレス基板を入れ、チャンバー内を真空状態にした後、アルゴンガスで基板表面のクリーニングを行った。次いで、チャンバー内にヘキサメチルジシロキサンを導入し、膜厚0.1μmとなるように中間層を成膜した。次いで、トルエン、メタン、アセチレンガスを導入し、膜厚が2〜3μmとなるように、中間層の上にDLC層を形成した(図4(c)に対応する)。
(凹部の形成;絶縁層の付着した凸状パターンの除去)
絶縁層が付着したステンレス基板を水酸化ナトリウム水溶液(10%、50℃)に浸漬し、時々揺動を加えながら8時間放置した。凸状パターンを形成するレジスト膜とそれに付着したDLC膜が剥離してきた。一部剥がれにくい部分があったため、布で軽くこすることにより全面剥離し、めっき用導電性基材を得た(図4(d)に対応する)。
凹部の形状は、開口方向に向かって幅広になっており、その凹部側面の傾斜角は、前記境界面の角度と同じであった。凹部の深さは2〜3μmであった。また、ネガフィルムの幅500μmのストライプ状のラインに対応して、凹部の底部での幅は、500μmのストライプ状の凹部が形成された。
(銅めっき)
さらに、上記で得られためっき用導電性基材のパターンが形成されていない面(裏面)に粘着フィルム(ヒタレックスK−3940B、日立化成工業(株)製)を貼り付けた。
この粘着フィルムを貼り付けためっき用導電性基材を陰極として、含燐銅を陽極として電解銅めっき用の電解浴(硫酸銅(5水塩)250g/L、硫酸70g/L、キューブライトAR(荏原ユージライト株式会社製、添加剤)4ml/Lの水溶液、30℃)中に浸し、電流密度を10A/dmとして、めっき用導電性基材の凹部に析出した金属層の厚さがほぼ30μmになるまでめっきした。めっき用導電性基材の凹部の中とそれからあふれるようにめっきが形成された(図5(e)に対応する)。
(転写用基材の作製)
(配合組成物1)
2−エチルヘキシルメタクリレート 70重量部
ブチルアクリレート 15重量部
2−ヒドロキシエチルメタクリレート 10重量部
アクリル酸 5重量部
アゾビスイソブチロニトリル 0.1重量部
トルエン 60重量部
及び
酢酸エチル 60重量部

温度計、冷却管、窒素導入管を備えた500cm3の三つ口フラスコに、上記した配合組成物1を投入し、穏やかに撹拌しながら、60℃に加熱して重合を開始させ、窒素でバブリングさせながら、60℃で8時間、還流中で攪拌を行い、側鎖にヒドロキシル基を有するアクリル樹脂(熱可塑性樹脂)を得た。その後、カレンズ MOI(2−イソシアナトエチルメタクリレート;昭和電工(株)製)5重量部を添加し、穏やかに撹拌しながら50℃で反応させ、側鎖に光重合性官能基を有する反応性ポリマーの溶液1を得た。
得られた反応性ポリマー1は、側鎖にメタクリロイル基を有しており、ゲルパーミエーションクロマトグラフィーにて測定したポリスチレン換算の重量平均分子量は800,000であった。
反応性ポリマーの溶液1の100重量部(固形分)に光重合開始剤として2−メチル−1[4−メチルチオ]フェニル]−2−モルフォリノプロパン−1−オン(商品名イルガキュア907、チバガイギー(株))を1重量部、イソシアネート系架橋剤(商品名コロネートL−38ET、日本ポリウレタン(株)製)を3重量部、トルエンを50重量部添加し、樹脂組成物1とした。
得られた樹脂組成物1を、厚さ200μm、120mm角の基材材料であるポリエチレンナフタレート(PEN)フィルム(Q65FA、帝人デュポン株式会社製)の表面に、100℃で乾燥後の膜厚が20μmになるように塗布して、基材材料上に紫外線硬化性を有する粘着剤層を形成して、透明な転写用基材を作製した。乾燥条件は、100℃10分間であった。
(金属層パターンの転写)
上記転写用基材を、粘着剤層の面と、上記めっき用導電性基材の銅めっきを施した面に、ロールラミネータを用いて貼り合わせた。ラミネート条件は、ロール温度30℃、圧力0.3MPa、ラインスピード0.5m/分とした。次いで、めっき用導電性基材に貼り合わせた転写用基材を剥離したところ、上記めっき用導電性基材上に析出した銅からなる金属層パターンが粘着剤層に転写され、半導体素子接続用配線基材を作製した。次いで、得られた半導体素子接続用配線基材の金属層パターンが存在する面に12μm厚のPETフィルムE−5100(東洋紡(株)製)をロール温度30℃、圧力0.3MPa、ラインスピード0.5m/minで貼り合わせた。さらに、PENフィルムの面から1J/cmの照射量で紫外線照射した。
このとき、導電性金属層パターンの粘着剤に対する密着強度は、0.2kN/mであった。
この様に、金属層パターンを形成してからパターンを転写するため、基材のそりを低減することが出来た。
銅が転写された基材を一部分切り取り、その断面を走査型電子顕微鏡写真(倍率2000倍)にとって観察した。凹部の底部での幅、500μmのストライプ状の凹部に対応して、ライン幅は560μmであった。それぞれのラインは、粘着剤層に厚さ方向に10μm埋没していた。従って、金属層の断面形状で最大幅の部分は、粘着剤層に、埋没していなかった。
(半導体装置の作製)
この後、ラインの銅表面に、ニッケルめっき5μm及び金めっき(純度99.99%)0.3μmを順次それぞれ電気めっきにより施した(図7又は図8(i)に対応する)。しかる後、半導体素子搭載用基材を130℃に加温し、3mm×3mmのパワー半導体素子を紙面(図9(j))に垂直方向に5個4mm間隔で転写用基材(剥離性基材)に0.5Mpaで3分間加圧し固定した(図9(j)に対応する)。
この後、半導体素子と金属層パターンをワイヤボンディングにより接続した。さらに、トランスファーモールド(日立化成工業製:CEL9750ZHF10)で封止し、175℃6時間の硬化を行なって封止材を硬化させた(図9(k)に対応する)。
なお、ワイヤボンディングは、ワイヤボンディング装置4524AD〔キューリック・アンド・ソファ社(Kulicke & Soffa, Ltd.)〕で、キャピラリが型式40472−0010−320〔キューリック・アンド・ソファ社(Kulicke & Soffa, Ltd.)〕を用いて行い、ワイヤは、型式GMHタイプ25μm(田中貴金属工業(株)製)を用いた。また、接続条件は、超音波出力を0.2W、超音波出力時間を45ms、温度を130℃とした。
しかる後、転写用基材(剥離性基材)を剥離した。このとき、ポリエチレンナフタレートに粘着剤が付着しており、粘着剤が銅めっきライン、液状レジスト及び液状封止材に残留することなく容易に剥離することができた。
このとき、導電性金属層パターンの封止材に対する密着強度は、2kN/mであった。
転写用基材(剥離性基材)を剥離後ダイシング装置により所定のサイズ(7mm×7mm)に切断して半導体装置を得た。このとき、図9(k)の図で、面方向と平行な断面露出部で金属層はその断面をすべて露出していた。この半導体装置のしかる後、半導体装置から金属層(銅めっき)が露出している箇所に無電解めっきにより錫めっきを施した(図9(l)に対応する)。
このようにして得られた半導体装置は、工程が短く、パターン形成に製品毎のフォトリソが不要であるため基本的にコストが安価で、加えて金属層(めっきされている)の形状が封止材に対しアンカー効果があるため金属層(めっきされている)が脱落することがなかった。
(半導体装置搭載配線板の作製)(図10(m)(n)に対応)
上記で得られた半導体装置を配線板に搭載して、半導体装置搭載配線板を作製した。
上記半導体装置の突出しているワイヤボンディング部が配線板の20μmの電気はんだめっき層を有する配線上にはんだ付けされるようにして配線板に半導体装置を搭載した。この時、はんだは半導体装置の突出しているワイヤボンディング部(めっきされている金属層)の露出部分を被覆するように半導体装置に付着していた。
(落下試験)
次の実験により、上記の半導体装置と配線板との密着強度が向上していることを確認した。
(試験例1)
実施例1における半導体素子接続用配線基材の製法に準じて、めっき厚さ30μmで直径φ0.25mmの円柱形銅箔を間隔0.50mm(パターンピッチ0.75mm)で縦4個、横4個に合計16個配列された金属層パターンを有する導体層パターン付き基材を得た。この導体層パターン付き基材の金属層パターンの周囲に、上記実施例1におけると同様にしてトランスファーモールドにより封止を行った。この後、基材周囲の不要部を切り取り、転写用基材を剥離してダミー半導体装置を作製した。ダミー半導体装置の外形寸法は、縦5mm、横5mm及び厚さ0.2mmとし、金属層パターンの厚さ方向の突出は10μmであった。なお、金属層にめっきを施さなかった。
一方、銅張積層板(MCL−E−679,板厚1.0mm、銅箔厚さ18μm、日立化成工業株式会社製)をエッチングして、φ0.27mmの円柱銅箔を間隔0.48μm(パターンピッチ0.75mm)で縦4個、横4個に合計16個配列された銅箔パターンを有する積層板を切り取って、外形寸法は、縦5mm、横5mmであるダミー配線板を作製した。このダミー配線板の円柱銅箔上に厚さ20μmの電気はんだめっきを施して、ダミー半導体搭載用配線板を作製した。このダミー半導体搭載用配線板に上記のダミー半導体装置を245℃10秒のはんだリフローによりはんだ付けして固定し、ダミーの半導体装置搭載配線板を得た。この時、リフローされたはんだがダミーの半導体装置の突出した金属層パターンを覆うように付着していた。このようにしてダミーの半導体装置搭載配線板を10個作製し、落下試験用試験片とした。
落下試験は、この試験片を、高さ1.8mの高さからコンクリート上に試験片の以上を観察した。試験は、1個につき、6面のおのおのが下になるように繰り返し落下させ、その間にダミーの半導体装置とダミーの配線板が互いに脱落したもの個数(不合格の個数)をしらべた。その結果、上記のダミーの半導体装置搭載配線板のうち不合格は0個であった。
(比較試験例1)
上記試験例と同様にして得られたダミー半導体装置の突出している金属層パターンを研磨により削り、突出しないようにしたものを使用したこと以外試験例1に準じて行った。その結果、不合格品は3個であった。
半導体装置の作製において、金メッキ0.3μmの代わりに、パラジウムめっき2μmを行ったこと以外は、全て実施例1と同様にして半導体装置を作製した。
1:めっき用導電性基材
2:導電性基材
3:絶縁層
4:凹部
5:感光性レジスト層(感光性樹脂層)
6:突起部
7:金属層
8:転写用基材
9:基材材料
10:粘着剤層
11:半導体素子接続用配線基材
12:ニッケルめっき
13:金めっき
14:ワイヤボンディング部
15:半導体素子搭載領域
16:ワイヤボンディング部
17:ニッケルめっき及び金めっき
18:半導体素子搭載前の半導体素子接続用配線基板
19:半導体素子
20:ボンディングワイヤ
22:封止材
24:錫めっき
25:半導体装置
29:半導体装置搭載用配線板

Claims (15)

  1. 半導体素子が接続されている導電性金属層パターンを含み、これらが封止材により封止されている半導体装置において、半導体素子接続面と反対側で導電性金属層パターンが厚さ方向で一部突出して露出している半導体装置。
  2. 半導体素子と導電性金属層パターンの接続が、半導体素子と導電性金属層パターンの所定位置の間のワイヤボンディング接続であり、これらが封止材により封止されている項1記載の半導体装置。
  3. 半導体素子の下面が露出している項1又は2記載の半導体装置。
  4. 導電性金属層の突出量が厚さ方向で1μm以上で金属層厚さの1/2以下の厚さである請求項1〜3のいずれかに記載の半導体装置。
  5. 導電性金属層の断面形状で最大幅の部分が封止材に埋没している請求項1〜4のいずれかに記載の半導体装置。
  6. 剥離用基材上に、一時的に半導体素子を搭載するための半導体素子搭載部を有し、半導体素子とワイヤボンディングするためのワイヤボンディング部(ボンディングパッド)を有する半導体素子接続用導電性金属層パターンが厚さ方向で一部埋設して形成されている半導体素子接続用配線基材。
  7. 剥離用基材上に、一時的に半導体素子を搭載するための半導体素子搭載部を有し、半導体素子とワイヤボンディングするためのワイヤボンディング部(ボンディングパッド)を有する半導体素子接続用導電性金属層パターンが厚さ方向で一部埋設して形成されている半導体素子接続用配線基材の上記半導体素子搭載部に半導体素子を接着する工程、
    上記半導体素子搭載部に接着された半導体素子と上記ワイヤボンディング部とをワイヤボンディングする工程、
    上記剥離性基材上に接着された半導体素子、露出している導電性金属層パターン及びボンディングされたワイヤを封止材により一体に封止する工程、および
    封止材により封止され、半導体素子が搭載された半導体素子接続用配線基材から剥離用基材を剥離する工程
    を含むことを特徴とする半導体装置の製造法。
  8. 半導体素子搭載部に半導体素子を接着する工程の前に、導電性金属層パターンのワイヤボンディング部に接続用のめっきを施す工程を含む請求項7記載の半導体装置の製造法。
  9. 接続用のめっきを施す工程の前に剥離用基材上に半導体接続用導電性金属層パターンが形成されている半導体素子接続用配線基材の導電性金属層パターンを有する側に、接続用のめっきを施すためのレジストパターンを形成する工程を含む請求項8記載の半導体装置の製造法。
  10. 封止材により封止する工程をトランスファー成形により行う請求項7〜9のいずれかに記載の半導体装置の製造法。
  11. 剥離用基材を剥離する工程の後に、半導体装置を個々に切り離す請求項7〜10のいずれかに記載の半導体装置の製造法。
  12. 半導体素子接続用配線基材における導電性金属層の埋設量が厚さ方向で1μm以上で金属層厚さの1/2以下の厚さである請求項7〜11のいずれかに記載の半導体装置。
  13. 導電性金属層の断面形状で最大幅の部分が封止材に埋没している請求項7〜12のいずれかに記載の半導体装置の製造法。
  14. 請求項1〜5のいずれかに記載の半導体装置が、配線板の所定位置に、半導体装置の突出した金属層がはんだで覆われるように配線板の所定位置にはんだ付けされている半導体装置搭載配線板。
  15. 配線上の所定位置にはんだが付着されている配線板の上記所定位置のはんだを介して請求項1〜5のいずれかに記載の半導体装置の突出した金属層がはんだで覆われるようにはんだ付けすることを特徴とする半導体装置搭載配線板の製造法。
JP2009292334A 2009-12-24 2009-12-24 半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法 Pending JP2011134851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009292334A JP2011134851A (ja) 2009-12-24 2009-12-24 半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009292334A JP2011134851A (ja) 2009-12-24 2009-12-24 半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法

Publications (1)

Publication Number Publication Date
JP2011134851A true JP2011134851A (ja) 2011-07-07

Family

ID=44347281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009292334A Pending JP2011134851A (ja) 2009-12-24 2009-12-24 半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法

Country Status (1)

Country Link
JP (1) JP2011134851A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2001077513A (ja) * 1999-09-06 2001-03-23 Dainippon Printing Co Ltd 被膜配線の形成方法と配線基板
JP2002314020A (ja) * 2001-04-11 2002-10-25 Dainippon Printing Co Ltd リードフレームの製版めっき方法
JP2005142401A (ja) * 2003-11-07 2005-06-02 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート、並びに、半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2001077513A (ja) * 1999-09-06 2001-03-23 Dainippon Printing Co Ltd 被膜配線の形成方法と配線基板
JP2002314020A (ja) * 2001-04-11 2002-10-25 Dainippon Printing Co Ltd リードフレームの製版めっき方法
JP2005142401A (ja) * 2003-11-07 2005-06-02 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート、並びに、半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP2011141652A (ja) タッチパネルディスプレイ装置
JP5354283B2 (ja) 太陽電池用電極基材
JP2010147860A (ja) フィルムアンテナ基材及びその製造法
JP2009167523A (ja) めっき用導電性基材、その製造方法及びそれを用いた導体層パターン若しくは導体層パターン付き基材の製造方法、導体層パターン付き基材および透光性電磁波遮蔽部材
JP2011134961A (ja) 半導体装置、半導体素子搭載接続用配線基材、半導体装置搭載配線板及びそれらの製造法
JP5176111B2 (ja) 半導体装置搭載配線板の製造法
JP5626419B2 (ja) めっき用導電性基材、その製造方法及びそれを用いた導体層パターン付き基材の製造方法、導体層パターン付き基材、透光性電磁波遮蔽部材
JP2015041693A (ja) 多層配線基板およびその製造方法ならびに積層コイル部品
TW201212743A (en) Composite metal layer provided with supporting body metal foil, wiring board using the composite metal layer, method for manufacturing the wiring board, and method for manufacturing semiconductor package using the wiring board
JP5333822B2 (ja) めっき用導電性基材、それを用いた導体層パターン若しくは導体層パターン付き基材の製造方法、導体層パターン付き基材及び電磁波遮蔽部材
JP2011134960A (ja) 半導体装置、その製造法、半導体素子接続用配線基材、半導体装置搭載配線板及びその製造法
TWI711130B (zh) 半導體封裝的製造方法
JP2008305703A (ja) パターンが施された金属箔の製造方法
JP2012033704A (ja) 電子部品用電磁波シールドフィルムを用いた電子部品の電磁波シールド方法
TWI727506B (zh) 半導體封裝的製造方法及使用於彼的黏著片
JP5327511B2 (ja) 半導体素子搭載用基材及びその製造法
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
JP2011142159A (ja) 電子回路素子を含む装置及びその製造法、電子回路素子接続用配線基材並びに電子回路素子を含む装置を搭載する配線板及びその製造法
JP2011134851A (ja) 半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法
JP2011134850A (ja) 半導体装置、半導体素子搭載用配線基材及びそれらの製造法
JP5418816B2 (ja) 金属パターン及び導体層パターン付き基材の製造法、導体層パターン付き基材並びにそれを用いた電磁波遮蔽部材
JP2015041692A (ja) 配線基板およびその製造方法
JP5640396B2 (ja) パターンが施された金属箔の製造方法により得られた金属箔
JP2009158678A (ja) 導体層パターン、導体層パターン付き基材、透光性電磁波遮蔽部材及びこれらの製造法並びにこの製造法に使用されるめっき用導電性基材及びその製造法
JP2010007127A (ja) めっき用導電性基材、その製造方法及びそれを用いた導体層パターン若しくは導体層パターン付き基材の製造方法。

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141023