JP2011134850A - 半導体装置、半導体素子搭載用配線基材及びそれらの製造法 - Google Patents
半導体装置、半導体素子搭載用配線基材及びそれらの製造法 Download PDFInfo
- Publication number
- JP2011134850A JP2011134850A JP2009292333A JP2009292333A JP2011134850A JP 2011134850 A JP2011134850 A JP 2011134850A JP 2009292333 A JP2009292333 A JP 2009292333A JP 2009292333 A JP2009292333 A JP 2009292333A JP 2011134850 A JP2011134850 A JP 2011134850A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- plating
- base material
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】 半導体素子が半導体素子搭載用基材上に搭載され、半導体素子接続用導電性金属パターンが半導体素子搭載用基材に接着されていることを特徴とする半導体装置。半導体素子と導電性金属層パターンの所定位置の間にワイヤボンディングが施され、これらは封止材により封止されている。
【選択図】 図15
Description
まず、片面銅張積層板200を用意する(図16(a))。これは、基板201上の銅箔202の上に、レジスト膜を形成し、露光及び現像の各工程を経て、レジストパターン203を形成する(図16(b))。次に、銅箔のエッチング工程及びレジストパターンの剥離工程を経て、導電性金属パターン(銅箔パターン)204が作製される(図16(c))。この後、更に、導電性金属パターン(銅箔パターン)204上にニッケルめっき及び金めっきを順次行い、半導体素子搭載用導電性金属パターンとするが図16においては、その詳細を省略し、導電性金属パターン204として、得られた片面配線板205を示す。ついで、得られた片面配線板205(基材201)の裏面(回路の無い面)に接着シート206を仮接着(Bステージ化)する(図16(d))。ついで、ルーター加工により半導体搭載部に対応する部分の基板201と接着シート206を同時に穴加工して、穴207を形成する(図16(e))。さらに、ベース板208を積層プレスすることにより接着シート206を介して基板201裏面に接着する。このとき、接着シートを硬化させる(本接着)。これにより、半導体素子搭載用基板209を作製する(図17(f))。使用する接着シートは25μm〜100μmの厚みの熱硬化タイプを使用することが望ましい。ついで、半導体素子搭載用基板209のベース板208が露出している部分に、接着剤210を介して半導体素子(例えばLED半導体素子)211を接着し、さらに、半導体素子211と導電性金属パターン204をボンディングワイヤ212によりワイヤボンディングする(図17(g))。最後に半導体素子211と導電性金属パターン204及びボンディングワイヤ212を蛍光体及び封止材213により封止して半導体装置214とする(図17(h))。
上記において、配線板にルーター加工により光の反射機能を付与する位置に窓穴加工を施し、ベース板208を露出させる代わりに、あらかじめ光の反射機能を有する部材を作成し、片面配線板に取付け穴を加工してこの部材を設置することにより半導体素子搭載基板を作製することができる(特許文献1参照)。
この半導体装置の作製においては、あらかじめ片面銅張積層板を保持するために絶縁基板を厚くする必要があり、半導体装置の全体厚の薄型化には限界があった。
また、上記半導体装置では、配線板に窓穴を開けた半導体素子搭載部に反射機能を有するアルミなどの基材が露出しているため、反射率が高いが、その他配線板の側面は、アルミの反射率と比較すると反射率が劣るという問題があった。
本発明は、このような問題点に鑑み、第1に、生産性に優れる半導体装置を提供するものである。第2に、より薄膜化が可能な半導体装置を提供するものである。第3に、半導体素子搭載用基材のヒートシンク機能又は反射機能を最大限に利用するため、絶縁基板を無くし、必要な回路のみを付与することで、高放熱性又は高反射率の半導体装置を提供するものである。本願発明は、さらにこのような半導体装置のための半導体素子搭載用配線基材及びその製造法並びに半導体装置の製造法を提供するものである。
1. 半導体素子が半導体素子搭載用基材上に搭載され、半導体素子接続用導電性金属パターンが半導体素子搭載用基材に接着されていることを特徴とする半導体装置。
2. 半導体素子と導電性金属層パターンの所定位置の間にワイヤボンディングが施されており、これらが封止材により封止されている項1記載の半導体装置。
3. 半導体素子搭載用基材の所定位置に半導体素子接続用導電性金属パターンが接着されており、該半導体素子搭載用基材上に半導体素子を搭載すべき領域を有する半導体素子搭載用配線基材。
4. めっき形成部が開口方向に向かって幅広の凹部であるめっき用導電性基材上に、半導体素子を接続するためのワイヤボンディング部(ボンディングパッド)を有する導電性金属層パターンをめっきにより形成する工程、
上記めっき用導電性基材上に形成された導電性金属層パターンを第1の剥離性基材上に転写して第1の配線転写用基材を作製する工程
第2の剥離性基材に第1の配線転写用基材の導電性金属層パターンを転写し、第2の配線転写用基材を作製する工程
上記第2の配線転写用基材の導電性金属層パターンを、該導電性金属層パターンの露出面に粘着剤層を形成する工程
半導体素子を搭載すべき領域を有する半導体素子搭載用基材の所定位置に上記第2の配線転写用基材をその導電性金属層パターンを粘着剤層を介して接着する工程、
ついで、第2の剥離性基材を剥離することを特徴とする半導体素子搭載用配線基材の製造法。
5. 第1の配線転写用基材の導電性金属層パターンをそれが転写される前に、少なくともその導電性金属層パターンのワイヤボンディング部に接続用めっきを施す工程を含む項4記載の半導体素子搭載用配線基材の製造法。
6. 上記項4又は項5に記載の半導体素子搭載用配線基材の製造法のすべての工程を行った後、
上記半導体素子搭載用配線基材中の半導体素子搭載用基材の半導体素子を搭載すべき領域に半導体素子を接合して半導体素子搭載配線基材を作製する工程、
上記半導体素子搭載配線基材上の半導体素子と導電層金属層パターンのワイヤボンディング部とをワイヤボンディングする工程、
上記半導体素子搭載配線基材上の半導体素子、導電性金属層パターン及びこれらを接続するためのボンディングされたワイヤを封止材により一体に封止する工程
を含むことを特徴とする半導体装置の製造法。
本発明に係る半導体素子搭載用配線基材及び半導体装置の製造法によれば、半導体装置を搭載する箇所のルーター加工が廃止出来るため、半導体素子搭載用配線基材及び半導体装置の製造を生産性良く行うことができる。
まず、第1の配線転写用基材を準備する。
第1の配線転写用基材は、第1の剥離性基材上に導電性金属層パターンを有するものである。そして、この導電性金属層パターンが最終的に半導体素子接続用の導電性金属層パターンとして利用される。
本発明における第1の剥離性基材のための基材材料としては、ガラス、プラスチック等からなる板、プラスチックフィルム、プラスチックシート、金属シートなどがある。ガラスとしては、ソーダガラス、無アルカリガラス、強化ガラス等のガラスを使用することができる。
プラスチックとしては、ポリスチレン樹脂、アクリル樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリエチレン樹脂、ポリプロピレン樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、ポリアリレート樹脂、ポリアセタール樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレートなどの熱可塑性ポリエステル樹脂、酢酸セルロース樹脂、フッ素樹脂、ポリスルホン樹脂、ポリエーテルスルホン樹脂、ポリメチルペンテン樹脂、ポリウレタン樹脂、フタル酸ジアリル樹脂などの熱可塑性樹脂や熱硬化性樹脂が挙げられる。プラスチックの中では、透明性に優れるポリスチレン樹脂、アクリル樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂、ポリ塩化ビニル樹脂が好適に用いられる。金属としては、銅、アルミニウム、ステンレス,ニッケル、鉄、チタン等の金属並びにこれらの合金(42アロイ等)がある。
このように、上記第1の剥離性基材は、適度な密着性と剥離性を有していることが必要であるが、換言すれば適度な粘着性を有していることが必要である。そのためには、剥離性基材のための基材材料自体が必要な粘着性を有していてもよいが、基材材料上に適当な粘着剤層を積層して第1の剥離性基材とすることが好ましい。
また、粘着剤層として、活性エネルギー線の照射により硬化する硬化性樹脂を使用する
場合には、基材材料は、これらの活性エネルギー線を透過させるものが好ましい。
また、粘着剤に用いる材料としては、熱可塑性樹脂、熱硬化性樹脂、活性エネルギー線の照射で硬化する樹脂等を使用することができる。上記熱可塑性樹脂、熱硬化性樹脂、活性エネルギー線の照射で硬化する樹脂の重量平均分子量は、500以上のものを使用することが好ましい。分子量が500未満では樹脂の凝集力が低すぎるために金属との密着性が低下するおそれがある。
活性エネルギー線が紫外線の場合、紫外線硬化時に添加される光増感剤あるいは光開始剤としては、ベンゾフェノン系、アントラキノン系、ベンゾイン系、スルホニウム塩、ジアゾニウム塩、オニウム塩、ハロニウム塩等の公知の材料を使用することができる。また、上記の材料の他に汎用の熱可塑性樹脂をブレンドしても良い。
アクリル酸又はメタクリル酸の付加物としては、エポキシアクリレート(n=1.48〜1.60)、ウレタンアクリレート(n=1.5〜1.6)、ポリエーテルアクリレート(n=1.48〜1.49)、ポリエステルアクリレート(n=1.48〜1.54)なども使うこともできる。特に接着性の点から、ウレタンアクリレート、エポキシアクリレート、ポリエーテルアクリレートが優れており、エポキシアクリレートとしては、1、6−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、アリルアルコールジグリシジルエーテル、レゾルシノールジグリシジルエーテル、アジピン酸ジグリシジルエステル、フタル酸ジグリシジルエステル、ポリエチレングリコールジグリシジルエーテル、トリメチロールプロパントリグリシジルエーテル、グリセリントリグリシジルエーテル、ペンタエリスリトールテトラグリシジルエーテル、ソルビトールテトラグリシジルエーテル等の(メタ)アクリル酸付加物が挙げられる。エポキシアクリレートなどのように分子内に水酸基を有するポリマは接着性向上に有効である。これらの共重合樹脂は必要に応じて、2種以上併用することができる。
第1の配線転写用基材の好ましい製造法では、めっき用導電性基材上にめっきにより半導体装置又はその製造過程で必要な導電性金属パターンに対応した金属層を形成し、この金属層を前記の第1の剥離性基材に転写して作製される。このときの転写を「第1の転写」という。この後、導電性金属パターンに、適宜、Ni,金めっきなどを施して第1の配線転写用基材としてもよい。
本発明において使用する好ましいめっき用導電性基材は、上記の導電性金属層パターンに対応しためっき形成部を有する導電性基材であって、導電性基材の表面に絶縁層が形成されており、その絶縁層にめっきを形成するために開口された凹部(めっき形成部)が形成されている。この凹部の底面は導電性であり、通常、導電性材料が露出している。上記の凹部は好ましくは、開口方向に向かって幅広な形状を有する。また、通常、このめっき用導電性基材は繰り返し使用され、めっきによる導電性金属層パターン作製のための版として使用される。
さらに、絶縁層をAl2O3、SiO2等の無機化合物のような無機材料で形成することもできる。
図1は、本発明のめっき用導電性基材の一例を示す一部斜視図である。図2は、図1のA−A断面図を示す。めっき用導電性基材1は、導電性基材2の上に絶縁層3が積層されており、絶縁層3に凹部4が形成されている。この凹部4の底部は、導電性基材2が露出している。凹部4の底部は、導電性基材に導通している導体層であってもよい。
この例においては、絶縁層3及び凹部4からなる一定のストライプ状のパターンが図2の断面方向に繰り返されているが、その繰り返し数は適宜決定される。また、断面方向に直角の方向には、絶縁層3又は凹部4が所定の長さになるように延びており、図1の手前に示すように、図2の断面方向の凹部に合流するようになっていてもよい。凹部は溝状(平面形状が線状、矩形状その他の形状)に限らず、平面形状が正方形等の矩形、円形、その他の形状である穴状であってもよく、このような形状はその目的に応じて適宜決定される。
導電性基材2と絶縁層3の間には、絶縁層3の接着性の改善等を目的として、導電性又は絶縁性の中間層(図示せず)が積層されていてもよい。または、凹部4の側面は、開口方向に向かって全体として広がっている。
凹部の幅(開口部でd、底面でd′)などの大きさや凹部の間隔は、目的に応じて決定される。本発明においてストライプ状の凹部の場合、d′が20〜1000μmであることが好ましい。2本の凹部の間隔は、例えば、半導体素子の大きさに応じて決定すればよく、例えば、500〜3000μmであることが好ましい。2本一組の凹部のラインが、例えば、3000〜30000μmの間隔で繰り返すように設置される。
αは、角度で30度以上90度未満が好ましく、30度以上80度以下がより好ましく、30度以上60度以下が特に好ましい。この角度が小さいと作製が困難となる傾向があり、大きいと凹部にめっきにより形成し得た金属層(金属層パターン)を剥離する際、又は、第1の剥離性基材に転写する際の抵抗が大きくなる傾向がある。
この工程は、(A)導電性基材の表面に、除去可能な凸状のパターン(上記の導電性金属層パターンに対応)を形成する工程、
(B)除去可能な凸状のパターンが形成されている導電性基材の表面に、絶縁層を形成する工程
及び
(C)絶縁層が付着している凸状のパターンを除去する工程
を含む。
この方法(a法)は、
(a−1)導電性基材の上に感光性レジスト層を形成する工程、
(a−2)感光性レジスト層を導電性金属層パターンに対応したマスクを通して露光する
工程
及び
(a−3)露光後の感光性レジスト層を現像する工程
を含む。
(b−1)導電性基材の上に感光性レジスト層を形成する工程、
(b−2)感光性レジスト層に導電性金属層パターンに対応した部分にマスクをせずレーザー光を照射する工程
及び
(b−3)レーザー光を照射後の感光性レジスト層を現像する工程
を含む。
導電性基材のサイズが大きい場合などはドライフィルムレジストを用いる方法が生産性の観点からは好ましく、導電性基材がめっきドラムなどの場合は、ドライフィルムレジストをラミネートし、又は液状レジストを塗布した後にマスクを介さずにレーザー光などで直接に露光する方法が好ましい。
図4は、めっき用導電性基材の製造方法を示す工程の一例を一部断面図で示したものである。
除去可能な凸部のパターンを形成する突起部6の形状は、凹部の形状に対応づけられる。突起部の幅は前記のd1で、凹部の底部の幅d′に対応し、高さは、導電性基材上に形成される形成されるべき絶縁層の厚さの1.2〜10倍が好ましい。
突起部6からなる凸状パターンを有する導電性基材2の表面に絶縁層3を形成する(図4(c))。
上記SiまたはSiCの薄膜は、例えば、ステンレス鋼などの金属との密着性に優れる上、その上に積層する絶縁性のDLC薄膜との界面においてSiCを形成して、当該DLC薄膜の密着性を向上させる効果を有している。
中間層は、前記したようなドライコーティング法により形成させることができる。
中間層の厚みは、1μm以下であることが好ましく、生産性を考慮すると0.5μm以下であることが更に好ましい。1μm以上コーティングするには、コーティング時間が長くなると共に、コーティング膜の内部応力が大きくなるため適さない。
中間層は、絶縁層3を形成する前に形成することが好ましいが、凸状パターン6の形成前に、導電性基材2の表面に形成しても良い。この後、その表面に、前記したように手順で、凸状パターンを形成する。この場合、中間層として、電界めっきが十分可能な程度に導電性のものを使用した場合、凹部の底部はその中間層のままでよいが、十分な導電性を有していない場合は、ドライエッチング等の方法により、凹部の底部の中間層を除去し、導電性基材2を露出させる。
また、CVD法で成膜する場合には金属塩化物、金属水素化物、有機金属化合物などのような化合物ガスを原料とし、それらの化学反応を利用して成膜することでできる。酸化シリコンのCVDは、例えばTEOS、オゾンを用いたプラズマCVDで行える。窒化シリコンのCVDは、例えばアンモニアとシランを用いたプラズマCVDで行える。
絶縁層の付着しているレジストの除去には、市販のレジスト剥離液や無機、有機アルカリ、有機溶剤などを用いることができる。また、パターンを形成するのに使用したレジストに対応する専用の剥離液があれば、それを用いることもできる。
剥離の方法としては、例えば薬液に浸漬することでレジストを膨潤、破壊あるいは溶解させた後これを除去することが可能である。液をレジストに十分含浸させるために超音波、加熱、撹拌等の手法を併用しても良い。また、剥離を促進するためにシャワー、噴流等で液をあてることもできるし、柔らかい布や綿棒などでこすることもできる。
また、絶縁層の耐熱が十分高い場合には高温で焼成してレジストを炭化させて除去することもできるし、レーザーを照射して焼き飛ばす、といった方法も利用できる。
剥離液としては、例えば、3%NaOH溶液を用い、剥離法としてシャワーや浸漬が適用できる。
導電性基材に形成される絶縁層と凸状パターンの側面に形成される絶縁層との境界面の凸状パターンの側面(基材に対して垂直面として)からの距離が、凸状パターンの立位方向に向かって小さくなっておらず、全体として大きくなっていることが好ましい。
凸状パターンの側面(導電性基材に対して垂直面として)とは、凸状パターンの側面が基材に対して垂直面であれば、その面であるが、凸状パターンの側面が基材側に覆い被さるような場合は、凸状パターンの側面が導電性基材で終わる地点から垂直に立ち上げた垂直面である。
突起部6を除去するとき、絶縁層は、この境界で分離され、その結果、凹部の側面が、傾斜角αを有するようになる。傾斜角αは、角度で30度以上90度未満が好ましく、30度以上80度以下がより好ましく、30度以上60度以下がさらに好ましく、40度以上60度以下が特に好ましく、DLC膜をプラズマCVDで作製する場合、ほぼ40〜60度に制御することが容易になる。すなわち、凹部4は、開口方向に向かって幅広になるように形成される。傾斜角αの制御方法としては、突起部6の高さを調整する方法が好ましい。突起部6の高さが大きくなるほど、傾斜角αを大きく制御しやすくなる。
これに対して、凸部側面に形成される絶縁層の硬度は1〜15GPaであることが好ましい。凸部側面に形成される絶縁層は、少なくとも導電性基材上に形成される絶縁層の硬度よりも低くなるように形成しなければならない。そうすることにより両者間に境界面が形成され、後の絶縁層の付着した突起部からなる凸状パターンを剥離する工程を経た後に、幅広な凹部が形成されることになる。突起部側面に形成される絶縁層の硬度は1〜10GPaであることがより好ましい。
このようにして、めっき用導電性基材1を作製することができる。
(イ)前記のめっき用導電性基材のめっき形成部にめっきにより金属を析出させる工程
及び
(ロ)上記導電性基材のめっき形成部に析出させた金属を第1の剥離性基材に転写する工程
を含む方法により製造される。
電解めっきについてさらに説明する。例えば、電解銅めっきであれば、めっき用の電解浴には硫酸銅浴、ほうふっ化銅浴、ピロリン酸銅浴、または、シアン化銅浴などを用いることができる。このときに、めっき浴中に有機物等による応力緩和剤(光沢剤としての効果も有する)を添加すれば、より電着応力のばらつきを低下させることができることが知られている。また、電解ニッケルめっきであれば、ワット浴、スルファミン酸浴などを使用することができる。これらの浴にニッケル箔の柔軟性を調整するため、必要に応じてサッカリン、パラトルエンスルホンアミド、ベンゼンスルホン酸ナトリウム、ナフタリントリスルホン酸ナトリウムのような添加剤、及びその調合剤である市販の添加剤を添加してもよい。さらに、電解金めっきの場合は、シアン化金カリウムを用いた合金めっきや、クエン酸アンモニウム浴やクエン酸カリウム浴を用いた純金めっきなどが用いられる。合金めっきの場合は、金−銅、金−銀、金−コバルトの2元合金や、金−銅−銀の3元合金が用いられる。他の金属に関しても同様に公知の方法を用いることができる。電界めっき法としては、例えば、「現場技術者のための実用めっき」(日本プレーティング協会編、1986年槇書店発行)第87〜504頁を参照することができる。
さらに、還元剤の還元作用を得るためには、金属表面の触媒活性化が必要になることがある。素地が鉄、鋼、ニッケルなどの金属の場合には、それらの金属が触媒活性を持つため、無電解めっき液に浸漬するだけで析出するが、銅、銀あるいはそれらの合金、ステンレスが素地となる場合には、触媒活性化を付与するために、塩化パラジウムの塩酸酸性溶液中に被めっき物を浸漬し、イオン置換によって、表面にパラジウムを析出させる方法が用いられる。
無電解めっきでは、基材は必ずしも導電性である必要はない。しかし、基材を陽極酸化処理するような場合は、基材は導電性である必要がある。
特に、導電性基材の材質がNiである場合、無電解めっきするには、凹部を陽極酸化した後、無電解銅めっき液に浸漬して、銅を析出させる方法がある。
めっきの程度を、析出する金属層が凹部内に存在する程度とすることができる。このような場合であっても、凹部形状が開口方向に幅広であるため、さらには、絶縁層により形成される凹部側面の表面を平滑にできるため、金属層パターンの剥離時のアンカー効果を小さくできる。また、析出する金属層の幅に対する高さの割合を高くすることが可能となり、透過率をより向上させることができる。
図5は、第1の配線転写用基材の作製例を示す一部断面図である。
前記しためっき工程により、上記した導電性基材2の上に絶縁層3を有するめっき用導電性基材1のめっき形成部(凹部)4にめっきを施し、金属層7を形成する(図5(e))。
ついで、別個に準備された第1の剥離性基材8、これは、基材材料9に粘着剤層10が積層されている。金属層7が形成されためっき用導電性基材1に第1の剥離性基材8を粘着剤層10を向けて圧着する準備を行う(図5(f))。
ついで、金属層7が形成されためっき用導電性基材1に第1の剥離性基材8を粘着剤層10を向けて圧着する(図5(g))。このとき、粘着剤層10が絶縁層3に接触してもよい。
ついで、第1の剥離性基材8を引きはがすと金属層7は、その粘着剤層10に接着してめっき用導電性基材1のめっき用形成部4から剥離されて第1の剥離性基材8に転写され、この結果、導体層パターン付き基材ともいえる第1の配線転写用基材11が得られる(図5(h))。
この第1の配線転写用基板18において、ストライプ状の金属層7の幅は、100〜1000μmが好ましい。また、ストライプ状の金属層7の間隔は、後記するように半導体素子を半導体素子搭載用基材に搭載するときに十分とれる間隔とされるが、例えば、500〜3000μmが好ましい。ストライプ状の金属層7は2本を一組として繰り返されるが、各組の間隔は、3000〜30000μmが好ましい。
粘着剤が硬化性樹脂である場合、上記の圧着と同時、圧着後剥離前又は剥離後に硬化をさせるが、上記の圧着と同時又は圧着後剥離前に部分硬化又は完全硬化させることが剥離しやすくする上で好ましい。部分硬化及び完全硬化のためには、活性エネルギー線の照射で硬化する樹脂又は熱硬化性樹脂は、それぞれ、硬化度に見合った程度に活性エネルギー線を照射するか又は加熱されることは言うまでもない。
このようにして得られる第1の配線転写用基材において、金属層は、厚さ方向で部分的に剥離性基材に埋設されていてもよい。その埋設量は、金属層の厚さの1/2以下であることが好ましい。特に導体層の断面において最大幅があるときは、その部分まで埋没させないことが好ましい。また、埋設量の下限については、特に制限はないが、この第1の転写及び後記する第2の転写の工程で十分に導体層パターンを保持することが重要である。
めっき用導電性基材にめっきした際、めっきは等方的に生長するため、導電性基材の露出部分から始まっためっきの析出は、それが進むと凹部からあふれて絶縁層に覆い被さるように突出して析出する(図6(a))。剥離性基材への貼着の観点から、突出するようにめっきを析出させることが好ましい。しかし、このとき、めっきの析出を凹部4内に収まる程度に施しても良い(図6(b))。この場合でも、剥離性基材を十分に圧着することにより、金属層7を粘着剤層10に転着して、めっき用導電性基材1から金属層7を剥離・転写して、配線転写用基材11を作製することができる。この場合には、金属層7は、粘着剤層10の上に突出しているので、さらに、保護フィルムを介して又は介さず、ロールやプレス装置により金属層7を押圧して金属層7の厚さ方向で一部を粘着剤層に埋めるようにすることが好ましい。
なお。図6(a)において、金属層7は表面がふくらんだ形状となっているが、凹部の幅が小さいときにこのように成りやすく、凹部の幅が十分大きいと、めっきの表面中央部は平らになる。
本発明において、第2の配線転写用基材は、第2の剥離性基材上に第1の配線転写用基材から転写された導電性金属層パターンを有するものである。なお、このときの転写を「第2の転写」という。
図8は、第2の剥離性基材15を圧着しようとしているところを示す一部断面図である。第2の剥離性基材15は、基材材料16上に粘着剤層17が積層されている。
第1の配線転写用基材14のめっきされた金属層に第2の剥離性基材15を粘着剤層17を向けて圧着するが、このとき、場合により、粘着剤層15が第1の配線転写用基材14の粘着剤層10に接触してもよい。ついで、第2の剥離性基材15を引きはがすとニッケルめっき12及び金メッキ13が施された金属層7は、その粘着剤層17に接着されて第1の剥離性基材から剥離されて第2の剥離性基材8に転写され、この結果、導体層パターン付き基材とも言える第2の配線転写用基材が得られる。第2の配線転写用基材の断面図を図9に示す。基材材料16上に、粘着剤層17を有する剥離性基材(15)の粘着剤層17に、ニッケルめっき12及び金めっき13が順次施された金属層(めっき銅)7が貼着され、第2の配線転写用基材が作製されている。ただし、粘着剤層17には、金めっき13が直接接触している。すなわち、粘着剤層に貼着されている金属層7は、その方向が、第1の配線転写用基板14と第2の配線転写用基板18では逆である。また、図9において、ニッケルめっき12及び金めっき13は、金属層(めっき銅)7の粘着剤層17とは反対側(金属層(めっき銅)7が剥離性基材8の粘着剤層に接触していた部分)には、施されていない。
図10〜図13を用いて、半導体素子搭載用基材の作製工程を説明する。
まず、第2の配線転写用基板18を用意する(図10に第2の配線転写用基板18の一部断面図を示す)。これは、例えば、図9に示すものである。図10においては、金属層は断面形状を長方形で模式的に示す(以下も同様)。また、金属層としては、めっき銅7であって、その粘着剤層側の表面に、ニッケル及び金を順次めっきすることが好ましく、図10では、そのようなめっきを施している。図10では、ニッケル及び金めっきを併せて、めっき19として単一に示す(以下同じ)。
半導体素子搭載用基材22としては、アルミ板、SUS板等の金属板が好ましいが、プラスチック板、プラスチックフィルム等であってもよい。反射性の基材は、LED半導体素子の搭載用として好ましい。放熱性の劣る半導体素子搭載用基材を用いるときには、半導体素子搭載部分に放熱のための適当な穴をあけることが好ましく、またその部分に金属等の放熱部材を接合するようにしてもよい。
図13は、半導体素子搭載直前の半導体素子搭載用配線基材24の作製工程を示す一部断面図である。図12に示す積層物23から、第2の剥離性基材(基材材料16及び粘着剤層17)を剥離することにより、半導体素子搭載直前の半導体素子搭載用配線基材24が得られる。
図14及び図15を用いて、半導体素子搭載工程を説明する。
図14は、ワイヤボンディングされた半導体素子が搭載された半導体装置の一部断面図を示す。図14は、図13の半導体素子搭載用配線基材24の半導体素子搭載用基材20の所定位置にエポキシ接着剤25を介して半導体素子26が接合され、さらに、ボンディングワイヤ27により半導体素子26と金属層7上のめっき19がワイヤボンディングされている半導体素子搭載配線基材28を示す。
半導体素子26は、半導体素子搭載部に、図14の図面では、紙面に垂直方向に、適当な間隔で、並べて搭載される。この間隔は、300〜5000μmが好ましい。
半導体素子としては、LED半導体素子、パワー半導体素子、メモリー半導体素子、CPU等の半導体素子がある。
図15は、樹脂封止が施された半導体装置の一部断面図を示す。図15は、図14の半導体素子搭載配線基材28が、配線(金属層7及びめっき18)、半導体素子26及びボンディングワイヤ27を封止するように封止材(例えばエポキシ樹脂)29により樹脂封止され、さらには、ダイシングにより所定サイズに切断され、一つのパッケージとなった半導体装置30を示す。
封止方法としては、トランスファーモールド法、液状樹脂封止法等が利用できる。
第1の転写において、めっき用導電性基材から、めっきにより得られた導体層の転写は容易に行うことができ、第1の剥離性基材又は第1の粘着剤の層の粘着性は、特に制限されない。
第2の剥離性基材(第2の粘着剤を有していてもよい)の導電性金属層パターンに対する密着性は、第1の剥離性基材(第1の粘着剤を有していてもよい)の導電性金属層パターンに対する密着性より強く、十分な密着性を有しているが、上記導電性金属層パターンがさらにベース板などの半導体素子搭載用基材に粘着剤層を介して転写されるときには、その導電性金属層パターンから剥離しやすいものである。すなわち、第2の剥離性基材の導電性金属層パターンに対する密着性は、ベース板などの半導体素子搭載用基材に対する密着性よりも小さくされる。
また、第2の転写において、第1の剥離性基材と第2の剥離性基材が接触するときは、これらは、導電性金属層パターンの転写を完了するために、容易に剥離するものでなくてはならない。
このような粘着の関係を満たす方法として、第1の粘着剤と第2の粘着剤として硬化性の同一の粘着剤を用い、一方(主に、第1の粘着剤)の硬化を他方(主に、第2の粘着剤)よりも進めることにより、一方の粘着性を他方の粘着性よりも小さくする方法がある。硬化性の粘着剤としては、活性エネルギー線の照射で硬化するものが、操作が簡単であり、また、熱を抑えることができるので好ましい。また、転写すべき導体層の形状に注目し、第1の粘着剤層が、導体層に貼り合わされるときに、粘着剤層へ導体層の最大幅の部分が埋設されないようにし、第2の粘着剤層が導体層に貼り合わされるときには、粘着剤層へ導体層の最大幅の部分が埋設されるようにする。こうすることにより、第1の粘着剤層と第2の粘着剤層において、同一の粘着剤を使用しても第2の粘着剤層側の接着性を大きくすることができる。
第3の転写における第2の剥離性基材と第3の粘着剤との関係も同様である。第3の粘着剤の接着力は、ベース板などの半導体素子搭載用基材に対しても十分大きくなくてはならない。特に、第2の粘着剤層に導体層の最大幅の部分が埋設されているときは、第3の接着剤は十分に大きな接着力が必要である。第3の粘着剤の接着力が導体層パターンに対する密着強度において十分に大きければ、ベース板などの半導体素子搭載用基材に対しても十分に大きくすることができる。導体層パターンはベース板などの半導体素子搭載用基材に恒久的に積層されるので、第3の粘着剤の接着力はより大きい方が好ましい。
各粘着剤の粘着性の関係は、それぞれ、各転写時における剥離操作時に、導電性金属層パターンに対する密着性が、
第1の剥離性基材(又は第1の粘着剤)の密着性 < 第2の剥離性基材(又は第2の粘着剤)の密着性、
第2の剥離性基材(又は第2の粘着剤) < 第3の粘着剤の密着性
の関係を満たしていることが好ましく、このような関係は、粘着剤の選択、硬化度の調整又は導体層の粘着剤の埋設量の調整によって容易に行うことができる。
第1〜第3の粘着剤(又は第1〜第2剥離性基材)の粘着性は、導電性金属層パターンの粘着剤に対する密着強度が、25℃における90度ピール強度で、0.05〜5kN/mであることが好ましく、0.1〜3kN/mであることがさらに好ましい。
本発明において、25℃における90度ピール強度の測定は、JIS Z 0237の90度引き剥がし法に準じることとし、具体的には、25℃において、毎分270〜330mm、好ましくは毎分300mmの速さで剥離性基材(除去層)を引き剥がす際の90度ピール強度を測定するものとし、例えば、90度剥離試験機(テスタ産業製)を使用することができる。
回転体を用いて、電界めっきにより形成されたパターンを連続的に剥離しながら、導体層パターン付き基材を巻物として得る工程及び導電性基材としてドラム電極を用いた場合に、ドラム電極を回転させつつ、金属を電界めっきにより連続的に析出させ、また、析出した金属を連続的に剥離する装置は、国際公開WO2008/081904に記載される方法及び装置を利用することができる。
フープ状の導電性基材を用いて、電界めっきにより形成された導体層パターンを連続的に剥離しながら、構造体を巻物として得る工程及び導電性基材としてフープ状導電性基材を用いた場合に連続的に導体層パターンを電界めっきにより析出させながら剥離する装置は、国際公開WO2008/081904に記載される方法及び装置を利用することができる。
テストパターンのネガフィルムを作製した。幅100μm、長さ50mmのストライプ状のライン(不透明)が2mm間隔で設けられ、これらを1組とし、このような間隔のライン2本を5mm間隔で、5回繰り返し、さらに、これらの周囲に幅1mmの(不透明)を枠として形成した。ラインと枠は、ラインの末端で連続するようにした。
レジストフィルム(フォテックRY3315、10μm厚、日立化成工業株式会社製)を150mm角のステンレス板(SUS316L、#400研磨仕上げ、厚さ500μm、日新製鋼(株)製)の両面に貼り合わせた(図4(a)に対応するが同一ではない)。貼り合わせの条件は、ロール温度105℃、圧力0.5MPa、ラインスピード1m/minで行った。次いで、パターン仕様1のネガフィルムを、ステンレス板(導電性基材)の片面に静置した。紫外線照射装置を用いて、600mmHg以下の真空下において、ネガフィルムを載置したステンレス板の上から、紫外線を250mJ/cm2照射した。さらに、1%炭酸ナトリウム水溶液で現像することで、突起部レジスト膜(突起部;高さ10μm)を得た。なお、パターンが形成された面の反対面は、全面露光されているため現像されず、全面にレジスト膜が形成されている(図4(b)に対応するが同一ではない)。
PBII/D装置(TypeIII、株式会社栗田製作所製)によりDLC膜を形成した。チャンバー内にレジスト膜が付いたままのステンレス基板を入れ、チャンバー内を真空状態にした後、アルゴンガスで基板表面のクリーニングを行った。次いで、チャンバー内にヘキサメチルジシロキサンを導入し、膜厚0.1μmとなるように中間層を成膜した。次いで、トルエン、メタン、アセチレンガスを導入し、膜厚が2〜3μmとなるように、中間層の上にDLC層を形成した(図4(c)に対応するが同一ではない)。
絶縁層が付着したステンレス基板を水酸化ナトリウム水溶液(10%、50℃)に浸漬し、時々揺動を加えながら8時間放置した。凸状パターンを形成するレジスト膜とそれに付着したDLC膜が剥離してきた。一部剥がれにくい部分があったため、布で軽くこすることにより全面剥離し、めっき用導電性基材を得た(図4(d)に対応するが同一ではない)。
凹部の形状は、開口方向に向かって幅広になっており、その凹部側面の傾斜角は、前記境界面の角度と同じであった。凹部の深さは2〜3μmであった。また、ネガフィルムの幅100μmのストライプ状のラインに対応して、凹部の底部での幅は、それぞれ、100μmのストライプ状の凹部が形成された。
さらに、上記で得られためっき用導電性基材のパターンが形成されていない面(裏面)に粘着フィルム(ヒタレックスK−3940B、日立化成工業(株)製)を貼り付けた。 この粘着フィルムを貼り付けためっき用導電性基材を陰極として、含燐銅を陽極として電解銅めっき用の電解浴(硫酸銅(5水塩)250g/L、硫酸70g/L、キューブライトAR(荏原ユージライト株式会社製、添加剤)4ml/Lの水溶液、30℃)中に浸し、電流密度を10A/dm2として、めっき用導電性基材の凹部に析出した金属層の厚さがほぼ30μmになるまでめっきした。めっき用導電性基材の凹部の中とそれからあふれるようにめっきが形成された(図5(e)に対応する)。
粘着剤として下記組成の紫外線硬化性樹脂組成物1を用いた。厚さ125μmの基材材料である透明なポリエチレンテレフタレート(PET)フィルム(A−7300、東洋紡績株式会社製)に、この紫外線硬化性樹脂組成物を厚さ15μmに塗布して転写用接着フィルムを作製した。次いで、表面タック値を測定した結果、30gfであった。
<紫外線硬化性樹脂組成物1の組成>
(配合組成物1)
2−エチルヘキシルメタクリレート 70重量部
ブチルアクリレート 15重量部
2−ヒドロキシエチルメタクリレート 10重量部
アクリル酸 5重量部
アゾビスイソブチロニトリル 0.1重量部
トルエン 60重量部
及び
酢酸エチル 60重量部
温度計、冷却管、窒素導入管を備えた500cm3の三つ口フラスコに、上記した配合組成物1を投入し、穏やかに撹拌しながら、60℃に加熱して重合を開始させ、窒素でバブリングさせながら、60℃で8時間、還流中で攪拌を行い、側鎖にヒドロキシル基を有するアクリル樹脂(熱可塑性樹脂)を得た。その後、カレンズ MOI(2−イソシアナトエチルメタクリレート;昭和電工(株)製)5重量部を添加し、穏やかに撹拌しながら50℃で反応させ、側鎖に光重合性官能基を有する反応性ポリマーの溶液1を得た。
得られた反応性ポリマー1は、側鎖にメタクリロイル基を有しており、ゲルパーミエーションクロマトグラフィーにて測定したポリスチレン換算の重量平均分子量は800,000であった。
反応性ポリマーの溶液1の100重量部(固形分)に光重合開始剤として2−メチル−1[4−メチルチオ]フェニル]−2−モルフォリノプロパン−1−オン(商品名イルガキュア907、チバガイギー(株))を1重量部、イソシアネート系架橋剤(商品名コロネートL−38ET、日本ポリウレタン(株)製)を3重量部、トルエンを50重量部添加し、紫外線硬化性樹脂組成物1とした。
上記第1の剥離性基材を、100℃5分間プレヒートしてから、粘着剤層の面と、上記めっき用導電性基材の銅めっきを施した面に、ロールラミネータを用いて貼り合わせた(図5(f)(g)に対応する)。ラミネート条件は、ロール温度150℃、圧力0.5MPa、ラインスピード0.1m/minとした。
次いで、めっき用導電性基材に貼り合わせた第1の剥離性基材を剥離したところ、上記めっき用導電性基材上に析出した銅からなる金属層パターンが粘着剤層に転写され、第1の配線転写用基材(導体層パターン付き基材)を作製した(図5(h)に対応する)。金属層パターンを形成してからパターンを転写するため、第1の配線転写用基材のそりを低減することが出来た。
得られた第1の配線転写用基材を一部分切り取り、その断面を走査型電子顕微鏡写真(倍率2000倍)にとって観察した。凹部の底部での幅100μmのストライプ状の凹部に対応して、ライン幅が160μmの銅からなるストライプ状の金属層が形成された。それぞれのラインは、第1の粘着剤層中に厚さ方向に約10μm埋没していた。
上記で得られた第1の配線転写用基材に、紫外線照射装置を用いて、600mmHg以下の真空下において、基材材料であるポリエチレンテレフタレートの側から紫外線を1000mJ/cm2照射した。
このとき、導電性金属層パターンの粘着剤に対する密着強度は、0.2kN/mであった。
(ニッケル-金めっき)
上記第1の配線転写用基材の銅を陰極として、電解ニッケルを陽極として電解ニッケルめっきを行った。電解ニッケルめっき液はワット浴(硫酸ニッケル(6水塩)200g/L、塩化ニッケル(6水塩)40g/L、ホウ酸20g/L、サッカリンナトリウム0.1g/L)を用い、電流密度1A/dm2として、第1の配線転写用基材の銅上に析出する金属層の厚さが5μmとなるまでめっきした。電解ニッケルめっき後に置換金めっきを0.03μmの厚さでめっきし、次いで電解金めっきで厚さ0.3μmになるまでめっきした(図7に相当するが同一ではない)。
(第2の配線転写用基材の作製;金属層パターン移行)
上記のめっき銅にニッケル-金めっきを行った第1の配線転写用基材に、上記第2の剥離性基材を、100℃5分間プレヒートしてから、粘着剤層の面と、上記第1の配線転写用基材のニッケル−金めっきを施した面に、ロールラミネータを用いて貼り合わせた(図8に対応する)。ラミネート条件は、ロール温度150℃、圧力0.5MPa、ラインスピード0.1m/minとした。金属層のそれぞれのラインは、第2の粘着剤層中に厚さ方向に約10μm埋没しており、その最大幅の部分は第2の粘着剤層中に埋没していた。
このとき、導電性金属層パターンの粘着剤に対する密着強度は、0.5kN/mであった。
紫外線照射後の第2の配線転写用基材の金属層が露出した面に、感光性接着フィルムDF−31P(日立化成工業(株)製)をロールラミネータを用いて貼り合せた。ラミネート条件は、ロール温度80℃、圧力0.5MPa、ラインスピード0.3m/minとした。
上記感光性接着フィルムを貼り合せた第2の配線転写用基材にパターン仕様1のネガマスクをパターンが金属露出面と合致するように位置合わせを行い、固定後紫外線照射装置を用いて、600mmHg以下の真空下において、紫外線を1000mJ/cm2照射した。さらに、その後2.38%TMAH(水酸化テトラメチルアンモニウム)水溶液で現像することで、金属露出面に接着層が形成された(図11に対応)。
金属露出面に接着層が形成された第2の配線転写用基材に、表面が鏡面処理された150mm角のアルミ板(ベース板、厚さ1mm)を貼り合せて積層物(図12の積層物23に対応する)を得、プレス熱硬化処理を行った。プレス条件は、170℃、2MPa、1時間とした。
プレス熱硬化処理後の積層物から、第2の配線転写用基材を剥離した。アルミ板にはパターン金属層が接着剤を介して装着されており、これにより半導体素子搭載用基材(図13の積層物24に対応する)が得られた。
なお、導電性金属層パターンの第3の粘着剤に対する密着強度は、1.2kN/mであった。
2 導電性基材
3 絶縁層
4 凹部
5 感光性レジスト層(感光性樹脂層)
6 突起部
7 金属層
8 第1の剥離性基材
9 基材材料
10 粘着剤層
11 第1の配線転写用基材
12 ニッケル
13 金
14 第1の配線転写用基材
15 第2の剥離性基材
16 基材材料
17 粘着剤層
18 第2の配線転写用基板
19 めっき
20 粘着剤層
21 積層物
22 半導体素子搭載用基材
23 積層物
24 半導体素子搭載用配線基材
25 エポキシ接着剤
26 半導体素子
27 ボンディングワイヤ
28 半導体素子搭載配線基材
29 封止材
30 封止された半導体装置
Claims (6)
- 半導体素子が半導体素子搭載用基材上に搭載され、半導体素子接続用導電性金属パターンが半導体素子搭載用基材に接着されていることを特徴とする半導体装置。
- 半導体素子と導電性金属層パターンの所定位置の間にワイヤボンディングが施されており、これらが封止材により封止されている請求項1記載の半導体装置。
- 半導体素子搭載用基材の所定位置に半導体素子接続用導電性金属パターンが接着されており、該半導体素子搭載用基材上に半導体素子を搭載すべき領域を有する半導体素子搭載用配線基材。
- めっき形成部が開口方向に向かって幅広の凹部であるめっき用導電性基材上に、半導体素子を接続するためのワイヤボンディング部を有する導電性金属層パターンをめっきにより形成する工程、
上記めっき用導電性基材上に形成された導電性金属層パターンを第1の剥離性基材上に転写して第1の配線転写用基材を作製する工程
第2の剥離性基材に第1の配線転写用基材の導電性金属層パターンを転写し、第2の配線転写用基材を作製する工程
上記第2の配線転写用基材の導電性金属層パターンを、該導電性金属層パターンの露出面に粘着剤層を形成する工程
半導体素子を搭載すべき領域を有する半導体素子搭載用基材の所定位置に上記第2の配線転写用基材をその導電性金属層パターンを粘着剤層を介して接着する工程、
ついで、第2の剥離性基材を剥離することを特徴とする半導体素子搭載用配線基材の製造法。 - 第1の配線転写用基材の導電性金属層パターンをそれが転写される前に、少なくともその導電性金属層パターンのワイヤボンディング部に接続用めっきを施す工程を含む請求項4記載の半導体素子搭載用配線基材の製造法。
- 上記請求項4又は請求項5に記載の半導体素子搭載用配線基材の製造法のすべての工程を行った後、
上記半導体素子搭載用配線基材中の半導体素子搭載用基材の半導体素子を搭載すべき領域に半導体素子を接合して半導体素子搭載配線基材を作製する工程、
上記半導体素子搭載配線基材上の半導体素子と導電層金属層パターンのワイヤボンディング部とをワイヤボンディングする工程、
上記半導体素子搭載配線基材上の半導体素子、導電性金属層パターン及びこれらを接続するためのボンディングされたワイヤを封止材により一体に封止する工程
を含むことを特徴とする半導体装置の製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292333A JP2011134850A (ja) | 2009-12-24 | 2009-12-24 | 半導体装置、半導体素子搭載用配線基材及びそれらの製造法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292333A JP2011134850A (ja) | 2009-12-24 | 2009-12-24 | 半導体装置、半導体素子搭載用配線基材及びそれらの製造法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011134850A true JP2011134850A (ja) | 2011-07-07 |
Family
ID=44347280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009292333A Pending JP2011134850A (ja) | 2009-12-24 | 2009-12-24 | 半導体装置、半導体素子搭載用配線基材及びそれらの製造法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011134850A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116169031A (zh) * | 2023-04-24 | 2023-05-26 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构的制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11177194A (ja) * | 1997-12-11 | 1999-07-02 | Dainippon Printing Co Ltd | 配線基板とその製造方法 |
JP2001077513A (ja) * | 1999-09-06 | 2001-03-23 | Dainippon Printing Co Ltd | 被膜配線の形成方法と配線基板 |
JP2001168230A (ja) * | 1999-12-13 | 2001-06-22 | Dainippon Printing Co Ltd | シリコーン版およびシリコーン版の作製方法 |
JP2003258011A (ja) * | 2002-03-07 | 2003-09-12 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
-
2009
- 2009-12-24 JP JP2009292333A patent/JP2011134850A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11177194A (ja) * | 1997-12-11 | 1999-07-02 | Dainippon Printing Co Ltd | 配線基板とその製造方法 |
JP2001077513A (ja) * | 1999-09-06 | 2001-03-23 | Dainippon Printing Co Ltd | 被膜配線の形成方法と配線基板 |
JP2001168230A (ja) * | 1999-12-13 | 2001-06-22 | Dainippon Printing Co Ltd | シリコーン版およびシリコーン版の作製方法 |
JP2003258011A (ja) * | 2002-03-07 | 2003-09-12 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116169031A (zh) * | 2023-04-24 | 2023-05-26 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构的制备方法 |
CN116169031B (zh) * | 2023-04-24 | 2023-07-14 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011141652A (ja) | タッチパネルディスプレイ装置 | |
JP2010147860A (ja) | フィルムアンテナ基材及びその製造法 | |
JP2010034540A (ja) | 太陽電池用電極基材 | |
JP2009167523A (ja) | めっき用導電性基材、その製造方法及びそれを用いた導体層パターン若しくは導体層パターン付き基材の製造方法、導体層パターン付き基材および透光性電磁波遮蔽部材 | |
JP2011134961A (ja) | 半導体装置、半導体素子搭載接続用配線基材、半導体装置搭載配線板及びそれらの製造法 | |
JP5176111B2 (ja) | 半導体装置搭載配線板の製造法 | |
JP5626419B2 (ja) | めっき用導電性基材、その製造方法及びそれを用いた導体層パターン付き基材の製造方法、導体層パターン付き基材、透光性電磁波遮蔽部材 | |
JP2015041693A (ja) | 多層配線基板およびその製造方法ならびに積層コイル部品 | |
JP5333822B2 (ja) | めっき用導電性基材、それを用いた導体層パターン若しくは導体層パターン付き基材の製造方法、導体層パターン付き基材及び電磁波遮蔽部材 | |
JP2010080889A (ja) | リードフレーム及びその製造方法 | |
JP2012033704A (ja) | 電子部品用電磁波シールドフィルムを用いた電子部品の電磁波シールド方法 | |
JP2011134960A (ja) | 半導体装置、その製造法、半導体素子接続用配線基材、半導体装置搭載配線板及びその製造法 | |
JP2011134850A (ja) | 半導体装置、半導体素子搭載用配線基材及びそれらの製造法 | |
JP2008305703A (ja) | パターンが施された金属箔の製造方法 | |
TWI711130B (zh) | 半導體封裝的製造方法 | |
JP5327511B2 (ja) | 半導体素子搭載用基材及びその製造法 | |
JP2011142159A (ja) | 電子回路素子を含む装置及びその製造法、電子回路素子接続用配線基材並びに電子回路素子を含む装置を搭載する配線板及びその製造法 | |
JP2010007127A (ja) | めっき用導電性基材、その製造方法及びそれを用いた導体層パターン若しくは導体層パターン付き基材の製造方法。 | |
JP2005300930A (ja) | 光電気混載基板の製造方法 | |
JP2001111201A (ja) | 配線板の製造方法およびそれを用いて製造された配線板 | |
JP2009158678A (ja) | 導体層パターン、導体層パターン付き基材、透光性電磁波遮蔽部材及びこれらの製造法並びにこの製造法に使用されるめっき用導電性基材及びその製造法 | |
JP2011134851A (ja) | 半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法 | |
JP2013016757A (ja) | 半導体素子搭載用部材、半導体素子搭載基板、及び半導体装置 | |
JP5640396B2 (ja) | パターンが施された金属箔の製造方法により得られた金属箔 | |
JP2013016763A (ja) | 半導体素子搭載用部材及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141023 |