KR20220160680A - 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체 장치의 제조 방법 - Google Patents

반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20220160680A
KR20220160680A KR1020227038095A KR20227038095A KR20220160680A KR 20220160680 A KR20220160680 A KR 20220160680A KR 1020227038095 A KR1020227038095 A KR 1020227038095A KR 20227038095 A KR20227038095 A KR 20227038095A KR 20220160680 A KR20220160680 A KR 20220160680A
Authority
KR
South Korea
Prior art keywords
adhesive sheet
semiconductor device
adhesive
lead frame
adhesive layer
Prior art date
Application number
KR1020227038095A
Other languages
English (en)
Inventor
다이스케 미즈타니
야스후미 곤도우
웬펑 후
Original Assignee
가부시키가이샤 도모에가와 세이시쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도모에가와 세이시쇼 filed Critical 가부시키가이샤 도모에가와 세이시쇼
Publication of KR20220160680A publication Critical patent/KR20220160680A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J109/00—Adhesives based on homopolymers or copolymers of conjugated diene hydrocarbons
    • C09J109/02—Copolymers with acrylonitrile
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J179/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09J161/00 - C09J177/00
    • C09J179/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

본 발명은, 박리 공정의 전까지는, QFN 조립에 수반하는 열이력을 받아도, 리드 프레임의 이면 및 봉지 수지의 이면으로부터 벗겨지는 일 없이 이들에 충분하고 안정하게 첩착하고, 봉지 수지의 누설도 없고, 게다가, 박리 공정에서는 용이하게 박리할 수 있어, 접착제가 잔류하는 접착제 잔류가 생기거나 파단하거나 하지 않는 접착 시트, 및 이것에 이용한 반도체 장치의 제조 방법을 제공한다.
본 발명의 반도체 장치 제조용 접착 시트는, 기재; 및 상기 기재의 한쪽의 면에 마련된 열경화형의 접착제층을 구비하고 있고, 반도체 장치의 리드 프레임 또는 배선 기판에 박리 가능하게 첩착되는 반도체 장치 제조용 접착 시트이다. 본 발명의 접착 시트에 있어서의 상기 접착제층은, 카르복실기 함유 아크릴로니트릴-부타디엔 공중합체(a); 하기 구조식(1)을 가지는 에폭시 수지(b); 말레이미드기를 2개 이상 함유하는 화합물(c); 및 잠재형 경화제(d)를 함유한다.

Description

반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체 장치의 제조 방법
본 발명은, QFN(Quad Flat Non-lead) 방식에 의해 반도체 장치를 조립할 때에 마스크 테이프로서 적합하게 사용되는 접착 시트와, 그것을 이용한 반도체 장치의 제조 방법에 관한 것이다.
근래, 휴대 전화를 시작으로 하는 IT기기의 소형화, 박형화, 다기능화가 높아지고, 그 요구에 대응하기 위해, 반도체 장치(반도체 패키지)에 있어서의 새로운 고밀도 실장 기술의 필요성이 높아지고 있다.
이 요구에 응하는 CSP(Chip Size Package) 기술로서, QFN 방식이 주목받고(특허문헌 1 및 특허문헌 2 참조.), 특히 100 핀 이하의 소핀 타입의 반도체 장치의 제조에 있어서는 널리 채용되고 있다.
여기서, QFN 방식에 의한 일반적인 QFN 패키지의 조립 방법으로서, 개략 하기 방법이 알려져 있다. 우선, 첩착 공정에 있어서, 리드 프레임의 한쪽의 면에 접착 시트를 첩착하고, 그 다음에, 다이 어태치 공정에 있어서, 리드 프레임에 복수 형성된 반도체 소자 탑재부(다이 패드부)에, IC 칩 등의 반도체 소자를 각각 탑재한다. 다음에, 와이어 본딩 공정에 있어서, 리드 프레임의 각 반도체 소자 탑재부의 외주에 따라서 배설된 복수의 리드와 반도체 소자를 본딩 와이어에 의해 전기적으로 접속한다. 다음에, 봉지 공정에 있어서, 리드 프레임에 탑재된 반도체 소자를 봉지 수지에 의해 봉지한다.
그 후, 박리 공정에 있어서, 접착 시트를 리드 프레임으로부터 박리하는 것에 의해, 복수의 QFN 패키지가 배열된 QFN 유닛을 형성할 수 있다. 마지막으로, 다이싱 공정에 있어서, 이 QFN 유닛을 각 QFN 패키지의 외주에 따라서 다이싱 하는 것에 의해, 복수의 QFN 패키지를 제조할 수 있다.
이러한 용도로 사용되는 접착 시트에는, 박리 공정의 전까지는 리드 프레임의 이면 및 봉지 수지의 이면으로부터 벗겨지지 않고 충분하고 안정하게 첩착하고, 또한, 박리 공정에서는 용이하게 박리할 수 있어, 리드 프레임의 이면이나 봉지 수지의 이면에 접착제가 잔류하는 접착제 잔류나, 접착 시트의 파단 등의 문제가 없는 것인 것이 요구된다.
특히 근래는, 반도체 장치의 코스트 저감을 위해서 구리 합금으로 이루어지는 리드 프레임이 사용됨과 같게 되고 있다. 이러한 구리 합금으로 이루어지는 리드 프레임에 대해서 접착 시트를 사용하는 경우에는, 리드 프레임을 구성하는 천이(遷移) 금속인 구리의, 고분자 재료에 대한 산화 열화의 촉매 작용에 기인하고, 테이핑 공정 후의 QFN 패키지 조립에 수반하는 열이력에 의해 고분자 재료인 접착제가 산화 열화되기 쉽고, 리드 프레임으로부터의 접착 시트 박리시에 중(重)박리 및 접착제 잔류가 쉬워진다고 하는 문제를 나타낸다.
그 때문에, 종래 사용되고 있던 접착 시트는, 구리 합금으로 이루어지는 리드 프레임에 사용할 수 있는 실용 레벨을 충분히 만족하는 것은 아니었다.
예를 들면, 종래의 접착 시트에는, 내열성 필름으로 이루어지는 기재에, 아크릴로니트릴-부타디엔 공중합체와 비스말레이미드 수지를 함유하는 접착제층이 적층한 형태의 것이다(특허문헌 3 참조.). 이러한 접착 시트를 사용했을 경우, 테이핑 공정 후의 다이 어태치 큐어 처리, 와이어 본딩 공정, 및 수지 봉지 공정에서 가해지는 열에 의해, 접착제층 중의 아크릴로니트릴-부타디엔 공중합체가 열화하기 쉬워, 박리 공정에 있어서, 박리 곤란해지거나, 접착 시트가 파단하거나, 접착제 잔류가 생긴다고 하는 문제가 생기고 있었다.
특허문헌 1: 일본 특개 2003-165961호 공보 특허문헌 2: 일본 특개 2005-142401호 공보 특허문헌 3: 일본 특개 2008-095014호 공보
본 발명은 상기 사정을 감안하여 이루어진 것으로, QFN 패키지의 조립 방법에 있어서의 박리 공정의 전까지는, QFN 조립에 수반하는 열이력을 받아도, 리드 프레임의 이면 및 봉지 수지의 이면으로부터 벗겨지지 않고, 이들에 충분하고 안정하게 첩착하고, 봉지 수지의 누설도 없고, 게다가, 박리 공정에서는 용이하게 박리할 수 있어, 접착제가 잔류하는 접착제 잔류가 생기거나 파단하거나 하지 않는 접착 시트를 제공하는 것을 본 발명의 과제로 한다. 추가로, 이러한 접착 시트를 이용한, 반도체 장치의 제조 방법을 제공하는 것을 본 발명의 과제로 한다.
본 발명의 반도체 장치 제조용 접착 시트는, 기재, 및, 카르복실기 함유 아크릴로니트릴-부타디엔 공중합체(a), 하기 구조식(1)을 가지는 에폭시 수지(b), 말레이미드기를 2개 이상 함유하는 화합물(c), 및 잠재형 경화제(d)를 함유하고, 상기 기재의 한쪽의 면에 마련된 열경화형의 접착제층을 구비하는, 반도체 장치의 리드 프레임 또는 배선 기판에 박리 가능하게 첩착되는 것을 특징으로 한다.
Figure pct00001
또한, 상기 카르복실기 함유 아크릴로니트릴-부타디엔 공중합체(a)은, 아크릴로니트릴 함유량이 5~50 질량%이고, 또한, 수평균 분자량으로부터 산출되는 카르복실기 당량이 100~20000의 카르복실기 함유 아크릴로니트릴-부타디엔 공중합체인 것이 바람직하다.
상기 카르복실기 함유 아크릴로니트릴-부타디엔 공중합체(a) 100 질량부에 대하여, 상기 에폭시 수지(b), 상기 말레이미드기를 2개 이상 함유하는 화합물(c), 및 상기 잠재형 경화제(d)의 합계가 30~300 질량부인 것이 바람직하다.
추가로 상기 잠재형 경화제(d)는 에폭시 수지와의 반응 개시 온도가 100℃ 이상의 경화제인 것이 바람직하다.
또한, 본 발명의 반도체 장치의 제조 방법은,
리드 프레임 또는 배선 기판에, 본 발명의 반도체 장치 제조용 접착 시트를 첩착하는 첩착 공정;
상기 리드 프레임 또는 배선 기판에 반도체 소자를 탑재하는 다이 어태치 공정;
상기 반도체 소자 및 외부 접속 단자를 도통시키는 와이어 본딩 공정;
상기 반도체 소자를 봉지 수지로 봉지하는 봉지 공정; 및
상기 봉지 공정의 후, 반도체 장치 제조용 접착 시트를 리드 프레임 또는 배선 기판으로부터 박리하는 박리 공정;을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 박리 공정의 전까지는, QFN 조립에 수반하는 열 이력을 받아도, 리드 프레임의 이면 및 봉지 수지의 이면으로부터 벗겨지지 않고 이들에 충분하고 안정하게 첩착하고, 봉지 수지의 누설도 없고, 게다가, 박리 공정에서는 용이하게 박리할 수 있고, 접착제가 잔류하는 접착제 잔류가 생기거나 파단하거나 하지 않는 접착 시트를 제공할 수 있다. 본 발명에 의하면 추가로, 본 발명의 접착 시트를 이용한, 반도체 장치의 제조 방법을 제공할 수 있다.
[도 1] 본 발명의 반도체 장치의 제조 방법에 이용되는 리드 프레임의 일례를 나타내는 평면도이다.
[도 2a] 본 발명의 반도체 장치의 제조 방법을 설명하는 공정도이다.
[도 2b] 본 발명의 반도체 장치의 제조 방법을 설명하는 공정도이다.
[도 2c] 본 발명의 반도체 장치의 제조 방법을 설명하는 공정도이다.
[도 2d] 본 발명의 반도체 장치의 제조 방법을 설명하는 공정도이다.
[도 2e] 본 발명의 반도체 장치의 제조 방법을 설명하는 공정도이다.
[도 2f] 본 발명의 반도체 장치의 제조 방법을 설명하는 공정도이다.
이하, 본 발명에 대해 상세하게 설명한다.
[반도체 장치 제조용 접착 시트]
본 발명의 반도체 장치 제조용 접착 시트(이하, 접착 시트라고 한다)는, 기재, 및 상기 기재의 한쪽의 면에 마련된 열경화형의 접착제층을 구비하고 있다. 본 발명의 접착 시트는, 반도체 장치의 리드 프레임 또는 배선 기판에 박리 가능하게 첩착되는 것으로, 상기 접착제층은, 카르복실기 함유 아크릴로니트릴-부타디엔 공중합체(a)와, 하기 구조식(1)을 가지는 에폭시 수지(b)와, 말레이미드기를 2개 이상 함유하는 화합물(c)과, 잠재형 경화제(d)를 함유하는 것이다. 본 발명의 접착 시트는, QFN 방식에 의해 반도체 장치를 조립할 때에 마스크 테이프로서 사용된다.
Figure pct00002
본 발명의 접착 시트를 구성하는 카르복실기 함유 아크릴로니트릴-부타디엔 공중합체(a)(이하, (a) 성분이라고 부르기도 한다)는, 가열 초기에 있어서의 접착제층의 용융 점도를 적당히 유지하는 역할 등을 완수하는 것과 동시에, 경화한 접착제층에 대해서 양호한 유연성, 접착성을 부여하는 것이다. 본원 발명의 접착 시트가 이 공중합체를 함유하는 것에 의해서, 내열성 필름 등으로 이루어지는 기재로의 밀착성이 좋고, 갈라짐이 없는 접착제층을 형성할 수 있게 된다. 카르복실기 함유 아크릴로니트릴-부타디엔 공중합체(a)로서는, 공지의 것을 제한없이 사용할 수 있지만, 아크릴로니트릴 함유량이 5~50 질량%의 것이 바람직하고, 10~40 질량%의 것이 보다 바람직하다. 아크릴로니트릴 함유량이 상기 범위 미만이면, 용매에 대한 용해성이나 다른 성분과의 상용성이 저하하기 때문에, 얻어지는 접착제층의 균일성이 저하하는 경향이 있다. 한편, 아크릴로니트릴 함유량이 상기 범위를 넘으면, 얻어지는 접착제층은 리드 프레임이나 봉지 수지로의 접착성이 과도하게 되어, 이것을 접착 시트에 사용했을 경우, 박리 공정에서의 박리가 곤란해지거나, 접착 시트가 파단하거나 할 가능성이 있다.
카르복실기 함유 아크릴로니트릴-부타디엔 공중합체에 있어서의 수평균 분자량으로부터 산출되는 카르복실기 당량은 100~20000의 범위의 것이 바람직하고, 200~10000의 것이 보다 적합하다. 카르복실기 당량이 상기 범위 미만이면, 다른 성분과의 반응성이 너무 높아져서, 얻어지는 접착제층의 보존 안정성이 저하하는 경향에 있다. 한편, 카르복실기 당량이 상기 범위를 넘으면, 다른 성분과의 반응성이 부족하기 때문에, 얻어지는 접착제층은, 저(低)-B스테이지가 되기 쉽다. 그 결과, 이것을 접착 시트에 사용했을 경우, 가열 초기, 즉 접착 시트의 첩착 공정이나, 다이 어태치 큐어 처리 등에 있어서, 접착 시트가 가열되었을 때에, 접착제층이 저점도화하여, 접착제층에서 발포를 일으키거나 흘러나가거나 하기 쉬워지고, 열안정성이 저하하는 경향에 있다.
덧붙여, 수평균 분자량으로부터 산출되는 카르복실기 당량이란, 수평균 분자량(Mn)을 1 분자 당의 카르복실기 수(관능기수)로 나눈 것으로서, 하기 식으로 나타낸다.
카르복실기 당량 = Mn/관능기수
에폭시 수지(b)(이하, (b) 성분이라고 부르기도 한다)와 말레이미드기를 2개 이상 함유하는 화합물(c)은, 접착제층의 열경화성을 담당하는 것으로서, 이것들을 병용함으로써, 열안정성이 뛰어나고, 게다가, 박리 공정에서는 용이하게 박리할 수 있고, 접착제 잔류나 파단이 생기지 않는 접착제층을 형성할 수 있다. 특히 에폭시 수지(b)는 접착제층에 대해서 인성을 부여하는 것이기 때문에, 접착제층이 이것을 함유하는 것에 의해서, 박리 공정에서 접착제층이 갈라짐에 의한 접착제 잔류를 억제할 수 있다.
말레이미드기를 2개 이상 함유하는 화합물(c)(이하, (c) 성분이라고 부르기도 한다)은, 접착제층에 대해서 열안정성을 부여하는 것과 동시에, 접착제층의 접착성을 조정하는 작용을 이루어, 이것을 함유하는 것에 의해서, 접착 시트의 접착성이 적당히 제어되어, 박리 공정에서 용이하게 박리할 수 있는 접착제층을 기재의 표면에 형성할 수 있다.
말레이미드기를 2개 이상 함유하는 화합물(c)의 구체예로서는, 비스말레이미드 수지를 구성하는 화합물이 바람직하게 사용되고, 하기 식 (2-1)~(2-3)의 것 등을 들 수 있지만, 그 중에서도 특히 하기 식 (2-1) 또는 (2-3)으로 나타나는 화합물이 용매에 대한 용해성에 점에서 유용하다.
Figure pct00003
잠재형 경화제(d)(이하, (d) 성분이라고 부르기도 한다)는, 접착제층 중에 함유시키는 것에 의해 접착제층을 보다 저B스테이지 상태로 조정할 수 있기 때문에, 저온으로 테이핑할 수 있다. 또한, 다이 어태치 큐어의 공정 등에 있어서, 접착제가, 함유하는 잠재형 경화제(d)의 반응 개시 온도 이상의 온도로 가열되는 것에 의해, 재빠르게 경화 반응이 진행되어, 고탄성율의 상태를 취할 수 있다.
잠재형 경화제(d)는, 에폭시 수지와의 반응 개시 온도가 100℃ 이상인 경화제를 말한다. 이러한 잠재형 경화제로서는, 2-페닐-4,5-디히드록시메틸 이미다졸(시코쿠 카세이 코교사 제, 상품명: 큐아졸 2PHZ-PW, 반응 개시 온도: 150℃), 2-페닐-4-메틸-5-히드록시메틸 이미다졸(시코쿠 카세이 코교사 제, 상품명: 큐아좋 2P4MHZ-PW, 반응 개시 온도: 130℃) 등을 들 수 있다. 여기에 있어서의 반응 개시 온도란, 에폭시 수지와 혼합되고, 승온했을 때에, 경화 발열이 보인 온도이다. DSC(시차주사 열량 측정)를 이용하여 측정했다.
잠재형 경화제(d)의 함유량은, 카르복실기 함유 아크릴로니트릴-부타디엔 공중합체(a) 100 질량부에 대해서 0.05~20 질량부가 바람직하고, 보다 바람직하게는 0.1~10 질량부이다. 잠재형 경화제(d)의 함유량이, 상기 범위이면 접착제층을 보다 저B스테이지 상태로 조정할 수 있기 때문에, 저온에서 테이핑할 수 있고, 게다가, 다이 어태치 큐어 등의 공정에서, 접착제층을 재빠르게 경화시킬 수 있다.
덧붙여, 상술의 (a)~(d)의 각 성분으로서는, 모두, 1종의 화합물로부터 구성된 것을 사용해도 되고, 2종 이상의 화합물의 혼합물을 사용해도 된다.
각 성분의 비율은, (a) 성분 100 질량부에 대해, (b) 성분과 (c) 성분과 (d) 성분의 합계가 30~300 질량부인 것이 바람직하고, 30~200 질량부가 보다 바람직하다. (b) 성분과 (c) 성분과 (d) 성분의 합계가 상기 범위 미만이면, 접착제층의 반응성이 저하하여, 가열에 의해도 불용불융화가 진행하기 어려워져, 열안정성이 저하함으로써 접착력이 강해지는 경향이 있다. 한편, 상기 범위를 넘으면, 가열 초기에 있어서의 접착제층의 용융 점도가 부족하고, 이 접착제층을 사용한 접착 시트에서는, 테이핑 공정 후의 다이 어태치 큐어 처리 등에서, 접착제층이 흘러나오거나 발포하거나 할 우려가 있다.
추가로, (b) 성분에 대한 (c) 성분의 질량비((c)/(b))는, 0.1~10의 범위가 바람직하다. 상기 범위 미만에서는, 얻어지는 접착제층은 상온에서의 경화 반응이 진행하기 쉬워져 보존 안정성이 부족해지는 경우나, 접착력이 너무 강해져서, 이것을 사용한 접착 시트는 박리 공정에서 박리 불능이 되거나 파단하거나 할 우려가 있다. 한편, 상기 범위를 넘으면, 접착 시트의 제조시에 있어서, 이 접착제층과 내열성 필름으로 이루어지는 기재와의 접착성이 저하하는 경우나, 접착제층이 발포하거나 얻어지는 접착 시트가 접착제 잔류로 되기 쉬워지는 경향이 있다.
본 발명의 반도체 장치 제조용 접착 시트에 있어서의 접착제층에는, 반응성 실록산 화합물을 함유시켜도 된다. 반응성 실록산 화합물은, 접착제층을 구성하는 각 성분의 상용성을 높이는 것과 동시에, 접착제층의 봉지 수지로부터의 박리성을 향상시키기 위한 것이다. 이 화합물을 접착제층에 포함하게 하는 것에 의해서, 접착제층 중의 각 성분이 양호하게 상용하여, 성분의 분리, 석출 등의 문제가 없는 균일한 접착제층을 형성할 수 있다. 그 결과, 접착제층은 접착 강도가 보다 균일한 것이 되어, 부분적으로 접착 강도의 높낮이가 생기는 것에 기인한 박리성의 저하나, 접착제 잔류 등의 문제를 억제할 수 있다.
반응성 실록산 화합물로서는, 아미노 변성, 에폭시 변성, 카르복실 변성, 머캅토 변성 등의 반응기에 의해 반응성이 부여된 실록산 화합물을 제한 없이 사용할 수 있다. 이들 그 중에서도, 1,3-비스(3-아미노프로필) 테트라메틸디실록산, 아미노프로필 말단의 디메틸 실록산 4량체 또는 8량체, 비스(3-아미노페녹시메틸) 테트라메틸디실록산이 (b) 성분 및 (c) 성분과의 반응이 신속하게 진행하는 점에서 적합하다. 반응성 실록산 화합물로서는, 이와 같이 실록산 구조의 양말단에 반응기가 결합한 것을 사용하는 것이 반응성의 점에서 바람직하지만, 편말단의 것이나, 말단의 한쪽이 반응성이고 다른 쪽이 비반응성인 실란 커플링제도 사용할 수 있다.
본 발명의 반도체 장치 제조용 접착 시트에 있어서의 접착제층은, (b) 성분의 에폭시기 수와 (c) 성분의 말레이미드기 수의 합계에 대한 반응성 실록산 화합물의 반응기 수의 비가 0.05~1.2인 것이 바람직하고, 보다 바람직하게는 0.1~0.8이다. 상기 범위 미만에서는, 접착제층 전체에서의 반응성이 저하하고, 다이 어태치 큐어 처리 등에서 경화 반응이 진행하기 어려워져, 그 결과, 접착력이 너무 강해지는 경우가 있다. 한편, 상기 범위를 넘으면, 반응이 과잉으로 너무 진행하여, 접착제층의 조제시에 겔화 등의 문제가 일어나기 쉽고, 접착력이 약해지기 쉽다.
접착제층에는, 성분(a)~성분(d)의 필수 성분 외에, 유기 과산화물, 트리페닐포스핀 등의 반응 촉진제를, 접착제층의 접착성에 영향을 주지 않는 범위에서 첨가해도 된다. 이들의 첨가에 의해, 접착제층의 상온으로의 상태를 양호한 B스테이지로 컨트롤하는 것도 가능하다.
추가로, 용융 점도의 컨트롤, 열전도성 향상, 난연성 부여 등의 목적을 위해서, 평균 입경 1μm 이하의 필러를, 접착제층에 첨가해도 된다. 필러로서는, 실리카, 알루미나, 마그네시아, 질화 알루미늄, 질화 붕소, 산화 티탄, 탄산칼슘, 수산화 알루미늄 등의 무기 필러, 실리콘 수지, 불소 수지 등의 유기 필러 등을 들 수 있다. 필러를 사용하는 경우에는, 그 함유량은, 접착제층 중, 1~40 질량%로 하는 것이 바람직하다.
본 발명의 접착 시트는, 기재인 내열성 필름의 편면에, 상술의 접착제층이 형성된 것이다.
이러한 접착 시트를 제조하는 경우에는, 우선, 적어도 상술의 카르복실기 함유 아크릴로니트릴-부타디엔 공중합체(a), 상기 구조식(1)을 가지는 에폭시 수지(b), 말레이미드기를 2개 이상 함유하는 화합물(c), 잠재형 경화제(d) 및 용매로 이루어지는 접착제 도료를 조제한다. 그 다음에, 이 도료를 내열성 필름의 편면에, 건조 후의 접착제층의 두께가 바람직하게는 1~50μm, 보다 바람직하게는 3~20μm가 되도록 도포하고, 건조하면 된다. 또한, 접착제층의 보호를 위해서, 형성된 접착제층 상에는, 추가로 박리성의 보호 필름을 마련하는 것이 바람직하고, 그 경우에는, 보호 필름 상에 도료를 도포, 건조하여 접착제층을 형성하고, 그 상에 내열성 필름을 마련하는 방법으로 접착 시트를 제조해도 된다. 덧붙여, 보호 필름은, 접착 시트의 사용시에는 박리되는 것이다.
내열성 필름으로서는, 폴리이미드, 폴리페닐렌 설파이드, 폴리에테르 설폰, 폴리에테르 에테르 케톤, 액정 폴리머, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트 등으로 이루어지는 내열성 플라스틱 필름, 에폭시 수지-유리 크로스 등의 복합 내열 필름 등을 들 수 있지만, 특히 폴리이미드 필름이 바람직하다.
폴리이미드 필름의 두께는, 12.5~125μm가 바람직하고, 보다 바람직하게는 25~50μm이다. 상기 범위 미만이면, 접착 시트의 탄력이 불충분하게 되어 다루기 어려워지는 경향이 있고, 상기 범위를 넘으면, QFN 조립 때의 테이핑 공정이나 박리 공정에서의 작업이 곤란하게 되는 경향이 있다.
접착제 도료에 사용되는 용매로서는, 탄화수소류, 알코올류, 케톤류, 에테르 종류(테트라히드로퓨란 등) 등의 유기용제, 물 등 중 1종 이상을 바람직하게 사용할 수 있고, 그 사용량은, 도료로서 적절한 점도가 되도록 적절히 조정하면 된다. 또한, 도료의 성상은, 용액, 에멀젼, 서스펜션의 어느 하나라도 되고, 사용하는 도포 장치 및 환경조건 등에 응해 적당 선택하면 된다.
박리성의 보호 필름으로서는, 폴리에틸렌, 폴리프로필렌, 염화비닐, 불소계 수지, 실리콘 등의 플라스틱 필름이나, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 종이 등에 실리콘 피복 등으로 박리성을 부여한 것을 들 수 있다.
[반도체 장치의 제조 방법]
본 발명의 접착 시트를 이용한 반도체 장치의 제조 방법은, 리드 프레임 또는 배선 기판에 접착 시트를 첩착하는 첩착 공정; 리드 프레임 또는 배선 기판에 반도체 소자를 탑재하는 다이 어태치 공정; 반도체 소자 및 외부 접속 단자를 도통시키는 와이어 본딩 공정; 반도체 소자를 봉지 수지로 봉지하는 봉지 공정; 및 봉지 공정의 후, 접착 시트를 리드 프레임 또는 배선 기판으로부터 박리하는 박리 공정;을 구비하는 것이다.
이하, 본 발명의 접착 시트를 이용한 반도체 장치의 제조 방법의 일례에 대해서, 도 1~2를 참조하여 설명한다. 도 1은, 반도체 소자를 탑재하는 측으로부터 본 리드 프레임의 평면도이며, 도 2a~도 2f는, 도 1에 나타내는 리드 프레임을 이용하여 QFN 패키지를 제조하는 방법을 나타내는 공정도로서, 도 1의 리드 프레임의 A-A＇ 단면도이다.
우선, 도 1에 나타내는 개략 구성의 리드 프레임(20)을 준비한다. 리드 프레임(20)은, IC 칩 등의 반도체 소자를 탑재하는 복수의 반도체 소자 탑재부(다이 패드부)(21)가 매트릭스 상에 형성되고, 각 반도체 소자 탑재부(21)의 외주를 따라서 다수의 리드(22)(외부 접속 단자)가 형성된 것이다.
리드 프레임(20)의 재질로서는, 종래 공지의 것을 들 수 있고, 예를 들면, 동판 및 구리 합금판, 또는 이들에 스트라이크 도금을 마련한 것이나, 구리 합금판의 표면에, 니켈 도금층과 팔라듐 도금층과 금 도금층이 이 순서대로 마련된 것을 들 수 있다.
도 2a에 나타낸 바와 같이, 리드 프레임(20)의 한쪽의 면(하면)에, 접착 시트(10)을 접착제층(도시 생략)이 리드 프레임(20)에 맞닿도록 첩착한다(첩착 공정). 접착 시트(10)을 리드 프레임(20)에 첩착하는 방법으로서는, 라미네이트법·프레스법 등이 있지만, 생산성의 관점에서, 테이핑 공정을 연속적으로 실시할 수 있는 라미네이트법이 적합하다. 본 공정에 있어서의 접착 시트(10)의 온도는, 예를 들면, 상온(5~35℃)으로부터 150℃로 하고, 60~120℃이 보다 바람직하다. 150℃ 보다 높은 온도로 첩착하면 리드 프레임에 휨이 생기기 쉬워진다.
본 공정에서 리드 프레임(20)에 휨이 생기면, 다이 어태치 공정이나 와이어 본딩 공정에서의 위치 결정이 곤란하게 되거나, 가열로에의 반송이 곤란하게 되어, QFN 패키지의 생산성을 저하시킬 우려가 있다.
도 2b에 나타낸 바와 같이, 리드 프레임(20)의 반도체 소자 탑재부(21)에 있어서의 접착 시트(10)이 첩착되어 있지 않은 측에, 다이 어태치제(劑)(도시 생략)를 통해서 IC 칩 등의 반도체 소자(30)을 재치(載置)한다. 이때, 리드 프레임(20)은, 휨이 억제되어 있기 때문에, 용이하게 위치 결정된다. 그리고, 반도체 소자(30)이 소정의 위치에 정확하게 재치된다. 그 후, 100~200℃ 정도로 가열하고, 다이 어태치제를 경화하여, 반도체 소자(30)을 반도체 소자 탑재부(21)에 고정하여 탑재한다(다이 어태치제 경화 처리. 이상, 다이 어태치 공정.). 이때, 접착 시트(10)은, 접착제층이 경화하여, 리드 프레임에 접착된다.
접착 시트(10)나 다이 어태치제 등으로부터 발생하는 아웃 가스 성분이 리드 프레임(20)이나 반도체 소자(30)에 부착하고 있으면, 와이어 본딩 공정에 있어서 와이어의 접합 불량에 의한 수율 저하를 일으키기 쉽다. 여기서, 다이 어태치 공정의 후, 와이어 본딩 공정의 전에, 리드 프레임(20)이나 반도체 소자(30)에 플라스마 처리를 가한다(플라스마 클리닝 공정). 플라스마 처리로서는, 예를 들면, 접착 시트(10)이 첩착되어 반도체 소자(30)이 탑재된 리드 프레임(20)(이하, 제작 중인 물품이라고 하는 경우가 있다)을 아르곤 가스, 또는 아르곤 가스와 수소 가스와의 혼합 가스 등의 분위기에서 플라스마 조사하는 방법을 들 수 있다. 플라스마 처리에 있어서의 플라스마의 조사 출력은, 예를 들면, 150~600 W로 한다. 또한, 플라스마 처리의 시간은, 예를 들면, 0.1~15분간으로 한다.
도 2c에 나타낸 바와 같이, 반도체 소자(30)와 리드 프레임(20)의 리드(22)(외부 접속 단자)를 금 와이어, 구리 와이어, 팔라듐으로 피복된 구리 와이어 등의 본딩 와이어(31)로 전기적으로 도통한다(와이어 본딩 공정). 본 공정은, 제작 중인 물품을 히터 블록 상에서 150~250℃ 정도로 가열하면서 행해진다. 본 공정에 있어서의 가열 시간은, 예를 들면, 5~60분간으로 한다.
와이어 본딩 공정에서 제작 중인 물품이 가열되면, 접착제층 중에 불소 첨가제가 함유되어 있는 경우는, 불소 첨가제가 접착제층의 표면으로 이행하기 때문에, 후술의 박리 공정에 있어서 접착 시트(10)은, 리드 프레임(20) 및 봉지 수지(40)로부터 박리하기 쉬워진다.
도 2d에 나타낸 바와 같이, 도 2c에 나타내는 제작 중인 물품을 금형 내에 재치하고, 봉지 수지(몰드재)를 이용하여 금형 내로 사출하여 충전한다. 임의의 양을 금형 내에 충전한 후, 금형 내를 임의의 압력으로 유지함으로써, 반도체 소자(30)을 봉지 수지(40)에 의해 봉지한다(봉지 공정). 봉지 수지로서는, 종래 공지의 것이 이용되고, 예를 들면, 에폭시 수지 및 무기 필러 등의 혼합물을 들 수 있다.
도 2e에 나타낸 바와 같이, 접착 시트(10)을 봉지 수지(40) 및 리드 프레임(20)으로부터 박리함으로써, 복수의 QFN 패키지(50)이 배열된 QFN 유닛(60)을 얻는다(박리 공정).
도 2f에 나타내는 바와 같이, QFN 유닛(60)을 각 QFN 패키지(50)의 외주에 따라서 다이싱하는 것에 의해, 복수의 QFN 패키지(50)를 얻는다(다이싱 공정).
덧붙여, 상술의 실시 형태에서는, 리드 프레임을 이용한 QFN 패키지의 제조 방법을 예로 하여 설명했지만, 본 발명은 이것으로 한정되지 않고, 리드 프레임을 이용한 QFN 패키지 이외의 반도체 장치의 제조 방법, 배선 기판을 이용한 반도체 장치의 제조 방법에도 적용할 수 있다.
본 발명의 접착 시트에 있어서의 접착제층은, 카르복실기 함유 아크릴로니트릴-부타디엔 공중합체(a)의 카르복실기, 및 에폭시 수지(b)의 글리시딜기를 가교하여 B스테이지 상태(반경화 상태)를 취하는 것으로써, 낮은 유리 전이 온도(10℃~50℃)로 할 수 있다. 낮은 유리 전이 온도의 접착제층을 가지는 접착 시트는, 비교적 저온의 가열 조건, 구체적으로는 60℃~150℃에서 롤 라미네이트 등에 의해 테이핑 공정을 연속적으로 수행할 수 있고 생산성이 뛰어나다.
또한, 본 발명의 접착 시트에 있어서의 낮은 유리 전이 온도(-30℃~50℃)의 접착제층은, 가열되었을 때에 고탄성율의 특성을 얻을 수 있다. 근래, 와이어 본딩 공정에서의 코스트 다운을 목적으로 하는 종래의 금 와이어에 대신, 저-코스트의 구리 와이어 또는 팔라듐 피복된 구리 와이어에 의한 본딩을 한 제품이 보급하기 시작하고 있다. 구리 와이어 또는 팔라듐 피복된 구리 와이어는, 금보다 고탄성의 금속 때문에, 안정된 형상을 만들기 위해서는 종래의 금 와이어보다 고하중으로의 가공이 필요하다.
이러한 큰 하중을 리드 프레임에 가하면, 리드 프레임 하부에 첩착되어 있는 접착 시트에 있어서의 접착제층이 저탄성률이면, 상기 접착제층이 변형하고 그 변형된 접착제층의 상태로 수지 봉지된다. 그렇다면, 변형된 접착제층 부분으로부터 봉지 수지의 누설이 발생한다. 또한, 리드 프레임으로부터 접착 시트를 박리할 때에는, 상기 변형된 접착제층 부분으로부터 접착제층이 파단하여 리드 프레임 표면 상에 접착제가 잔류한다고 하는 문제도 생긴다. 덧붙여, 와이어 본딩 시에, 접착제가 저탄성률이면, 접착제가 변형해 버리는 것으로써, 와이어 하중이 전해지기 어렵고, 와이어 본딩 불량도 일어나기 쉬워진다. 본 발명의 접착 시트에 있어서의 접착제층은, 상기와 같이 고탄성율의 특성을 가지기 때문에, 구리 와이어 또는, 팔라듐 피복된 구리 와이어를 이용하여, 와이어 본딩하여도, 와이어 본딩 불량이나, 봉지 수지의 누설이나 접착제층의 잔류의 문제가 생기기 어렵다.
또한, 본 발명의 접착 시트에 있어서의 접착제층에는, 말레이미드기를 2개 이상 함유하는 화합물(c)을 가지기 때문에, 접착 시트의 제조시에 있어서의 건조 과정에서 접착제층의 경화를 적절히 컨트롤하는 것이 가능하고, 접착제층을 고(高)-B스테이지 상태로 할 수 있다. 그 때문에, 리드 프레임에의 접착 강도가 높아지는 것을 억제하고, 그 결과, 봉지 수지의 누설, 접착제의 리드 프레임에의 잔류 및 박리시의 접착제층의 파단을 억제할 수 있다.
[실시예]
이하, 본 발명에 대해서, 실시예를 나타내어 구체적으로 설명한다.
[실시예 1~4 및 비교예 1~3]
(접착제 도료의 조성)
표 1에 나타내는 질량비율로, (a)~(d) 성분 및 그 외의 성분과 용매인 테트라히드로퓨란(THF)을 혼합하여, 접착제 도료를 조제했다.
그 다음에, 이 접착제 도료를 두께 25μm의 폴리이미드 필름(토레이·듀폰사 제, 상품명 카프톤 100 EN)의 편면에, 건조 후의 접착제층 두께가 5μm가 되도록 도포 후, 80℃로 설정한 열풍 순환형 오븐 중에서 건조하여, 접착 시트를 얻었다.
덧붙여, 사용한 각 성분의 상세는 이하와 같다.
·카르복실기 함유 아크릴로니트릴-부타디엔 공중합체: 수평균 분자량로부터 산출되는 카르복실기 당량 1500, 아크릴로니트릴 함유량 27 질량%
·구조식(1)을 가지는 에폭시 수지: 분자량 630, 관능기 당량 210 g/eq
·비스페놀A 디페닐에테르 비스말레이미드: 분자량 570, 관능기 당량 285 g/eq
·2-페닐-4,5-디히드록시메틸 이미다졸(시코쿠 카세이 코교사 제, 상품명: 큐아졸 2PHZ-PW, 반응 개시 온도: 150℃)
·2-페닐-4-메틸-5-히드록시메틸 이미다졸(시코쿠 카세이 코교사 제, 상품명: 큐아졸 2P4MHZ-PW, 반응 개시 온도: 130℃)
·2-에틸-4-메틸-이미다졸(시코쿠 카세이 코교사 제, 상품명: 큐아졸 2E4MZ, 반응 개시 온도: 90℃)
·2-운데실 이미다졸(시코쿠 카세이 코교사 제, 상품명: 큐아졸 C11Z, 반응 개시 온도: 90℃)
Figure pct00004
상술한 바와 같이 하여 얻어진 실시예 및 비교예의 접착 시트에 대해서, 다음의 측정 및 평가를 수행하고, 그 결과를 표 2에 나타냈다.
(1) Cu판에 대한 박리 강도
피착체: 동판(후루카와 제 125μm 64 타입)
접착 시트 사이즈: 폭 10 mmХ길이 50 mm
가공: 롤 라미네이터를 사용하고, 각 예에서 얻어진 접착 시트를 피착체에 붙인 것을, 시험체로 했다. 그 때의 라미네이트 조건은, 온도 80℃, 압력 4 N/cm, 압착 속도 0.5m/분으로 했다.
보존: 상기에서 가공한 접착 시트를 다음의 2개의 조건에서 보존하고, 각각의 보존 후의 접착 시트에 있어서의 박리 강도의 측정 및 평가를 수행했다.
<조건 1>
상기에서 가공한 접착 시트를 60℃로 설정한 항온조에서 120시간 보존했다.
<조건 2>
상기에서 가공한 접착 시트를 60℃로 설정한 항온조에서 120시간 보존한 후, 추가로 40℃로 설정한 항온조에서 1주간 보존했다.
측정: 만능 인장 시험기를 사용하여, 시험체의 90° 필 강도를 상온에서 측정했다. 동판을 고정하고, 접착 시트를 수직 방향으로 인장하여 측정했다. 인장 속도는 50 mm/분으로 했다.
평가: 박리 강도는, 라미네이트로 테이핑했을 때의 양산성을 고려하면 실용상 15 gf/cm 이상이 문제없는 접착 강도이다. 15gf/cm 이상을 A로 하고, 15 gf/cm 미만을 X로 했다.
(2) 가열 후의 탄성률
가공: 상기에서 얻어진 각 예의 접착제 도료를 두께 38μm의 이형 처리를 가한 폴리에틸렌 테레프탈레이트 필름(PET 필름)의 한 면에, 건조 후의 접착제층 두께가 5μm가 되도록 도포 후 건조하여 접착 시트를 얻었다. 다음에 상기 접착 시트를, 다이 어태치 큐어 처리를 상정하여, 통풍 오븐을 사용하여 175℃에서 60분간 가열했다.
측정: 가열 후의 접착 시트에 있어서의 접착제층을 PET 필름으로부터 박리하고, 인장 저장 탄성률을 DMA(Dynamic Mechanical Analyzer)를 이용하여 측정했다. DMA로서 바이브론 측정기(오리엔테크사 제, RHEOVIBRONDDV-II-EP)를 이용하고, 주파수 11 Hz, 승온 속도 10℃/min, 하중 1.0 gf에서 측정을 수행했다.
평가: 와이어 본딩 공정시를 상정했을 때에 따른 온도, 200℃에 있어서의 인장 저장 탄성률이 6 MPa 이상의 것을 A로 하고, 200℃에 있어서의 인장 저장 탄성률이 6 MPa 미만의 것을 X로 했다.
(4) 수지 봉지 공정 후의 시험체에 대한 박리 강도, 테이프 박리 후의 접착제 잔류물의 유무
가공·측정 방법:
(i) 시험체의 제작과 열처리
각 예에서 얻어진 폴리이미드 필름 상에 접착제층을 가지는 접착 시트를 폭 50 mmХ길이 60 mm로 재단한 후, 실제의 QFN의 조립에 수반하는 열 이력 등을 상정하여, 우선, 하기의 (a)~(d)를 차례로 실시했다.
(a) 각 예에서 얻어진 접착 시트를 폭 50mmХ길이 60mm로 재단하고, 이것을 50mmХ100mm의 외부 치수 57.5mmХ53.5mm 구리 합금제의 테스트용 리드 프레임(표면 스트라이크 도금, 8Х8개의 매트릭스 배열, 패키지 사이즈 5mmХ5mm, 32 핀)에, 롤 라미네이트를 사용하여 첩부하였다. 그 때의 라미네이트 조건은, 온도 80℃, 압력 4 N/cm, 압착 속도 0.5m/분으로 했다.
(b) 접착 시트가 첩착된 구리 합금제의 테스트용 리드 프레임을 통풍 오븐으로 175℃/60분간 가열했다. 이것은, 다이 어태치 큐어 처리를 상정한 처리이다.
(c) 플라스마 조사 처리: Yield 엔지니어링사 제 1000P에 의해, 가스종으로 Ar을 사용하고, 450 W/60초간 처리했다.
(d) 200℃/30분 가열: 와이어 본딩 공정을 상정한 처리로서, 핫 플레이트를 사용하여 가열했다.
그 다음에, (a)~(d)의 열처리가 끝난 피착체의 접착 시트가 첩합된 면과는 반대의 구리재 노출면에, 몰드 프레스기를 이용하여, 175℃/3분의 조건에서 봉지 수지를 적층했다(수지 봉지 공정). 봉지 수지로서는 스미토모 베크라이트사 제의 에폭시 몰드 수지(EME-G631BQ)를 사용했다.
(ii) 박리 강도의 측정, 테이프 박리 후의 접착제 잔류물의 유무
상술의 수지 봉지 공정 후의 시험체에 대해서, 만능 인장 시험기를 사용하여, 90° 필 강도를 상온에서 측정했다. 덧붙여, 시험체를 고정하고, 접착 시트의 코너 부분을 수직 방향으로 인장하여 측정했다. 인장 속도는 300 mm/분으로 했다. 또한, 테이프 박리 후의 접착제 잔류물의 유무를, 광학 현미경(키엔스사 제 디지털 마이크로스코프　VHX-500)을 이용하여, 배율 100배로 확인했다.
평가:
A: 박리 강도가 1000 gf/50 mm미만로서, 박리한 접착 시트가 파단하고 있지 않고, 리드 프레임재 표면 및 봉지 수지 표면에 접착제가 잔류하고 있지 않다.
B: 박리 강도가 1000 gf/50 mm이상로서, 박리한 접착 시트가 파단하고 있지 않고, 리드 프레임재 표면 및 봉지 수지 표면에 접착제가 잔류하고 있지 않다.
Х: 접착 시트의 파단이 인정되거나, 리드 프레임재 표면 및 봉지 수지 표면에 접착제의 잔류가 인정되거나의 어느 하나의 적어도 1개에 해당한다.
Figure pct00005
상기의 표 2로부터 분명한 것 같이, 실시예 1~4의 접착 시트는, Cu판에 대한 박리 강도, 가열 후의 탄성률, 수지 봉지 공정 후의 시험체에 대한 박리 강도, 테이프 박리 후의 접착제 잔류물의 유무에 있어서의 모든 평가에 있어서, 실용상 문제 없는 결과였다.
이것에 대해서, 비교예 1및 비교예 2의 접착 시트는, Cu판에 대한 접착 강도가 낮아 봉지 수지의 누설이 생기기 쉬운 접착 테이프였다. 또한, 비교예 3의 접착 시트는, 가열 후의 탄성률이 낮고, 구리 와이어에 있어서의 와이어 본딩에 대하여 와이어 접속 불량이 생기기 쉬운 접착 테이프이며, 또한 수지 봉지 공정 후의 시험체에 대한 박리 강도의 평가에 있어서, 구리 합금제의 테스트용 리드 프레임에 강고하게 접착되고 있어, 접착 시트가 찢어진다고 하는 문제를 가지고 있었다.
본 발명의 반도체 장치 제조용 접착 시트는, QFN 방식에 의한 QFN 패키지의 조립 방법에 적합하게 이용하는 것이 가능하다. 이것을 반도체 장치 제조 방법에 대하여 이용하는 것에 의해, QFN 조립에 있어서의 박리 공정에서 접착 시트를 용이하게 박리할 수 있고, 게다가, 접착 시트 상에 접착제의 접착제 잔류를 생기게 하거나 하지 않고, 또한 접착 시트의 파단을 일으키지 않는다.
10　 반도체 장치 제조용 접착 시트
20 리드 프레임
30　 반도체 소자
31　 본딩 와이어
40　 봉지 수지
50　 QFN 패키지

Claims (5)

  1. 기재, 및
    카르복실기 함유 아크릴로니트릴-부타디엔 공중합체(a), 하기 구조식(1)을 가지는 에폭시 수지(b),
    [화 1]
    Figure pct00006

    말레이미드기를 2개 이상 함유하는 화합물(c), 및 잠재형 경화제(d)를 함유하고, 상기 기재의 한쪽의 면에 마련된 열경화형의 접착제층
    을 구비하는 것을 특징으로 하는, 반도체 장치의 리드 프레임 또는 배선 기판에 박리 가능하게 첩착되는 반도체 장치 제조용 접착 시트.
  2. 청구항 1에 있어서,
    상기 카르복실기 함유 아크릴로니트릴-부타디엔 공중합체(a)는, 아크릴로니트릴 함유량이 5~50 질량%이고, 또한, 수평균 분자량으로부터 산출되는 카르복실기 당량이 100~20000인 카르복실기 함유 아크릴로니트릴-부타디엔 공중합체인 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  3. 청구항 1에 있어서,
    상기 카르복실기 함유 아크릴로니트릴-부타디엔 공중합체(a) 100 질량부에 대하여, 상기 에폭시 수지(b), 상기 말레이미드기를 2개 이상 함유하는 화합물(c), 및 상기 잠재형 경화제(d)의 합계가 30~300 질량부인 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  4. 청구항 1에 있어서,
    상기 잠재형 경화제(d)는 에폭시 수지와의 반응 개시 온도가 100℃ 이상인 경화제인, 반도체 장치 제조용 접착 시트.
  5. 리드 프레임 또는 배선 기판에, 청구항 1의 반도체 장치 제조용 접착 시트를 첩착하는 첩착 공정;
    상기 리드 프레임 또는 배선 기판에 반도체 소자를 탑재하는 다이 어태치 공정;
    상기 반도체 소자 및 외부 접속 단자를 도통시키는 와이어 본딩 공정;
    상기 반도체 소자를 봉지 수지로 봉지하는 봉지 공정; 및
    상기 봉지 공정의 후, 반도체 장치 제조용 접착 시트를 리드 프레임 또는 배선 기판으로부터 박리하는 박리 공정;
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020227038095A 2020-05-26 2021-05-19 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체 장치의 제조 방법 KR20220160680A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020091221 2020-05-26
JPJP-P-2020-091221 2020-05-26
PCT/JP2021/018981 WO2021241359A1 (ja) 2020-05-26 2021-05-19 半導体装置製造用接着シート及びそれを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20220160680A true KR20220160680A (ko) 2022-12-06

Family

ID=78744639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227038095A KR20220160680A (ko) 2020-05-26 2021-05-19 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체 장치의 제조 방법

Country Status (5)

Country Link
JP (1) JP7412555B2 (ko)
KR (1) KR20220160680A (ko)
CN (1) CN115699273A (ko)
TW (1) TW202202587A (ko)
WO (1) WO2021241359A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003165961A (ja) 2001-11-28 2003-06-10 Tomoegawa Paper Co Ltd 半導体装置組立用マスクシート
JP2005142401A (ja) 2003-11-07 2005-06-02 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート、並びに、半導体装置及びその製造方法
JP2008095014A (ja) 2006-10-13 2008-04-24 Tomoegawa Paper Co Ltd Ｑｆｎ用熱硬化型樹脂組成物および接着シート

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017171814A (ja) 2016-03-25 2017-09-28 株式会社巴川製紙所 プリント配線基板用接着シート
JP6909171B2 (ja) 2018-02-12 2021-07-28 株式会社巴川製紙所 半導体装置製造用接着シート及びそれを用いた半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003165961A (ja) 2001-11-28 2003-06-10 Tomoegawa Paper Co Ltd 半導体装置組立用マスクシート
JP2005142401A (ja) 2003-11-07 2005-06-02 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート、並びに、半導体装置及びその製造方法
JP2008095014A (ja) 2006-10-13 2008-04-24 Tomoegawa Paper Co Ltd Ｑｆｎ用熱硬化型樹脂組成物および接着シート

Also Published As

Publication number Publication date
JP7412555B2 (ja) 2024-01-12
CN115699273A (zh) 2023-02-03
TW202202587A (zh) 2022-01-16
WO2021241359A1 (ja) 2021-12-02
JPWO2021241359A1 (ko) 2021-12-02

Similar Documents

Publication Publication Date Title
KR100603484B1 (ko) 접착제 및 양면 접착 필름
KR100543428B1 (ko) 접착제, 접착부재, 접착부재를 구비한 반도체탑재용배선기판 및 이것을 사용한 반도체장치
JP3617417B2 (ja) 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置
KR102424574B1 (ko) 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체 장치의 제조 방법
WO2018207408A1 (ja) 半導体封止成形用仮保護フィルム
JP2008095014A (ja) Ｑｆｎ用熱硬化型樹脂組成物および接着シート
JP3528639B2 (ja) 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置
KR102481726B1 (ko) 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체 장치의 제조 방법
JP4161544B2 (ja) 半導体素子搭載用接着フィルム
KR100483102B1 (ko) 접착제 및 양면 접착 필름
JP4556472B2 (ja) 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置
KR20220160680A (ko) 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체 장치의 제조 방법
TWI830861B (zh) 膜狀接著劑、接著片以及半導體裝置及其製造方法
WO2022176585A1 (ja) 半導体装置製造用接着シート及びそれを用いた半導体装置の製造方法
JP2002256227A (ja) 感光性接着フィルムおよびその用途ならびに半導体装置の製造方法
WO2002075809A1 (fr) Masque pour l&#39;assemblage d&#39;un dispositif a semiconducteur et procede d&#39;assemblage dudit dispositif
JP2009158817A (ja) Ｑｆｎ用熱硬化型樹脂組成物及びそれを用いたｑｆｎ用接着シート
KR19990019012A (ko) 전자부품용 내열성 접착 테이프
KR20210142074A (ko) 반도체 장치의 제조 방법 및 반도체 장치 제조용 접착시트

Legal Events

Date Code Title Description
E902 Notification of reason for refusal