KR100572191B1 - 반도체 장치 조립용 마스크 시트 및 반도체 장치 조립 방법 - Google Patents

반도체 장치 조립용 마스크 시트 및 반도체 장치 조립 방법 Download PDF

Info

Publication number
KR100572191B1
KR100572191B1 KR20037012122A KR20037012122A KR100572191B1 KR 100572191 B1 KR100572191 B1 KR 100572191B1 KR 20037012122 A KR20037012122 A KR 20037012122A KR 20037012122 A KR20037012122 A KR 20037012122A KR 100572191 B1 KR100572191 B1 KR 100572191B1
Authority
KR
South Korea
Prior art keywords
mask sheet
semiconductor device
adhesive
lead frame
adhesive layer
Prior art date
Application number
KR20037012122A
Other languages
English (en)
Other versions
KR20030093247A (ko
Inventor
나까바가쯔지
모리야유이찌
나까지마도시히로
Original Assignee
가부시키가이샤 도모에가와 세이시쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26611699&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100572191(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from JP2001081098A external-priority patent/JP4002736B2/ja
Priority claimed from JP2001146606A external-priority patent/JP4002739B2/ja
Application filed by 가부시키가이샤 도모에가와 세이시쇼 filed Critical 가부시키가이샤 도모에가와 세이시쇼
Publication of KR20030093247A publication Critical patent/KR20030093247A/ko
Application granted granted Critical
Publication of KR100572191B1 publication Critical patent/KR100572191B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)

Abstract

반도체 장치의 조립시에, 수지 밀봉제의 비어져 나옴, 점착제의 점착제 잔류를 억제하여 안정적으로 QFN 등의 반도체 패키지를 생산할 수 있는 마스크 시트를 제공한다. 이 마스크 시트는 리드 프레임에 박리 가능하게 접착되는 것으로, 유리 전이 온도가 150℃ 이상이고, 150 ~ 200℃ 에서의 선팽창 계수가 10 ~ 50ppm/℃ 인 내열 필름 위에 실리콘계 점착제로 이루어지는 접착제층을 형성하여 이루어지고, 180℃ 에서 1 시간 가열하였을 때의 중량 감소율이 5% 이하이다. 실리콘계 점착제로서 폴리디메틸실록산을 주성분으로 하는 것, 폴리알킬알케닐실록산과 폴리알킬수소실록산을 주성분으로 하는 것이 바람직하다. 이 마스크 시트를 반도체 장치의 조립에 사용하는 경우, 먼저 마스크 시트를 리드 프레임에 압착하고, 반도체 장치가 형성된 후 박리한다.

Description

반도체 장치 조립용 마스크 시트 및 반도체 장치 조립 방법{MASK SHEET FOR ASSEMBLING SEMICONDUCTOR DEVICE AND METHOD FOR ASSEMBLING SEMICONDUCTOR DEVICE}
본 발명은 반도체 칩을 금속의 리드 프레임에 탑재하고 수지 밀봉하여 QFN 등의 반도체 장치 (반도체 패키지) 를 조립할 때에, 리드 프레임을 밀봉 수지로 마스크하기 위해 사용되는 반도체 장치 조립용 마스크 시트, 및 이를 이용한 반도체 장치의 조립 방법에 관한 것이다.
휴대형 퍼스널 컴퓨터, 휴대 전화의 보급이 진행되는 오늘날, 전자 기기에는 소형화, 박형화, 다기능화가 더욱 요구되고 있다. 이 요구를 실현하기 위해서는 전자 부품의 소형화, 고집적화가 필수이지만, 추가로 전자 부품의 고밀도 실장 기술이 필요해진다. 그래서, 종래의 QFP (Quad Flat Package) 및 SOP (Small Outline Package) 등의 주변 실장형 대신에, CSP (Chip Size Package) 라고 불리는 는 실장형의 것이 고밀도 실장 가능한 IC 패키지로서 각광받고 있다. 또한 그 중에서도 특히 QFN (Quad Flat Non-lead) 이라고 불리는 타입은 종래의 리드 프레임, 와이어 본딩, 수지 밀봉 (몰드) 의 기술 및 장치에 의해 제작할 수 있으므로, 주로 100 핀 이하의 소단자형 패키지의 제작에 사용되고 있다.
종래, 이 QFN 은 다음과 같은 방법으로 제작된다. 즉, 먼저 점착 시트 부착 공정에서, 리드 프레임의 편면에 점착 시트로 이루어지는 마스크 시트를 부착하여 마스크하고, 이어서 다이 어태치 공정에서 리드 프레임의 반대면에 복수 형성된 반도체 소자 탑재부 (다이 패드부) 에, 반도체 칩 등의 반도체 소자를 각각 탑재한다. 다음에, 와이어 본딩 공정에서, 금 와이어 등의 본딩 와이어에 의해 복수의 리드와 반도체 소자를 전기적으로 접속한다. 이어서, 수지 밀봉 공정에서, 리드 프레임에 탑재된 반도체 소자를 밀봉 수지에 의해 밀봉한 후, 마스크 시트를 리드 프레임으로부터 박리함으로써, 복수의 QFN 이 배열된 QFN 유닛을 형성하고, 마지막으로 각 QFN 마다 다이싱함으로써 개편화(個片化)된다.
종래, 상기 방법에 사용되는 점착 시트로는 내열 필름에 아크릴계 점착제 또는 천연 고무나 SBR 등의 고무를 주체로 한 고무계 점착제를 도포한 것이 사용되고 있다. 그러나, 아크릴계 점착제로 이루어지는 점착제층을 갖는 마스크 시트를 사용한 경우에는 반도체 칩을 리드 프레임에 접합하는 다이 어태치 공정에서, 열에 의해 분해를 개시하고, 그 분해물이 리드 프레임을 오염시켜 금 와이어 접합 불량이 발생되는 경우가 있었다. 또한 수지 밀봉 (몰드) 공정에서는 리드 프레임과의 밀착력이 약해져 외부 접속 리드 부분에 밀봉 수지가 비어져 나오는 현상인「몰드 플러시」가 발생된다는 문제가 있었다.
또한, 고무계 점착제로 이루어지는 접착제층을 갖는 마스크 시트를 사용한 경우에는 밀봉 수지 및/또는 리드 프레임과의 밀착력이 너무 강해져 마스크 시트를 패키지로부터 떼어내기 어렵기 때문에 고무계 점착제가 리드 프레임에 남는 현상인 「점착제 잔류」가 발생된다는 문제 및 리드 프레임이 변형된다는 문제가 있었다.
본 발명은 종래 기술의 상기와 같은 문제를 해결하는 것을 목적으로 하여 이루어진 것이다. 즉, 본 발명의 목적은 반도체 장치의 조립시에, 금 와이어 접합 불량 (와이어 본딩 불량) 이 없고, 수지 밀봉제의 비어져 나옴, 점착제의 점착제 잔류를 억제하여 안정적으로 QFN 등의 반도체 패키지를 생산할 수 있는 마스크 시트를 제공하는 것이다. 본 발명의 다른 목적은 이러한 마스크 시트를 사용하여 효율적으로 반도체 장치를 조립하는 방법을 제공하는 것이다.
[발명의 개시]
QFN 패키지의 제조 공정에서, 마스크 시트는 다이 어태치 공정 및 수지 밀봉 공정에서, 150 ~ 180℃ 에서 1 ~ 6 시간의 환경에 처해진 후, 리드 프레임으로부터 떼어내게 되는데, 상기 환경하에서의 내열성이 가장 중요한 성질이다. 본 발명자는 예의 검토한 결과, 특정 내열 필름 및 실리콘계 점착제를 사용하여 마스크 시트를 제작함으로써, 상기 환경에 견디는 것을 얻을 수 있음을 발견하여 본 발명을 완성시키기에 이르렀다.
즉, 본 발명의 반도체 장치 제조용 마스크 시트 (점착 시트) 는 내열성 기재의 일방의 면에 접착제층을 갖고, 리드 프레임에 박리 가능하게 부착하는 것으로, 내열성 기재로서 유리 전이 온도가 150℃ 이상이고, 150 ~ 200℃ 에서의 선팽창 계수가 10 ~ 50ppm/℃ 인 내열 필름이 사용되고, 이 접착제층이 실리콘계 점착제를 사용하여 형성되어 있는 것을 특징으로 하고, 그리고 접착제층을 180℃ 에서 1 시간 가열하였을 때의 중량 감소율이 5% 이하인 것이 바람직하다.
본 발명의 상기 마스크 시트에서, 상기 접착제층은 평균 분자량 10,000 ~ 1,500,000 의 폴리오르가노실록산을 함유하는 실리콘계 점착제를 사용하여 형성되고, 150 ~ 200℃ 에서의 동적 탄성률이 1.0 ×104㎩ 이상인 것이 바람직하다. 또한 실리콘계 점착제로는 폴리디메틸실록산을 주성분으로 하는 것 및 폴리알킬알케닐실록산과 폴리알킬수소실록산을 주성분으로 하는 것이 바람직하다.
본 발명의 반도체 장치의 조립 방법은 리드 프레임에 마스크 시트를 압착하고, 마스크 시트가 접착된 리드 프레임에 반도체 소자를 탑재하고, 금 와이어에 의해 반도체 소자 및 리드 프레임을 접속하고, 이어서 금형에서 수지 밀봉제로 수지를 밀봉한 후, 이 마스크 시트를 떼어냄으로써 이루어지는 것으로, 상기 마스크 시트를 사용하는 것을 특징으로 한다.
도 1 은 본 발명의 반도체 장치 조립용 마스크 시트의 모식적 단면도이다.
도 2 는 본 발명의 반도체 장치 조립용 마스크 시트를 사용하여 QFN 을 제조할 때에 사용하는 리드 프레임의 일례를 나타내는 개략 평면도이다.
도 3(a) ~ (f) 는 본 발명의 반도체 장치 조립용 마스크 시트를 사용하여 QFN 을 조립하는 방법의 일례를 나타내는 공정도이다.
[발명을 실시하기 위한 최선의 형태]
도 1 에 나타내는 바와 같이, 본 발명의 반도체 장치 조립용 마스크 시트 (10) 는 내열 필름 (11) 의 일방의 면에 실리콘계 점착제를 사용하여 형성된 접착 제층 (12) 을 갖는 것이다.
내열 필름 (11) 으로는 마스크 시트 (10) 를 리드 프레임에 부착할 때나 박리할 때의 취급이 쉬운 점에서, 유연성을 갖는 것이 바람직하다. 본 발명에서 내열 필름은 그 유리 전이 온도 (Tg) 가 150℃ 이상이고, 또한 150 ~ 200℃ 에서의 선팽창 계수가 10 ~ 50ppm/℃ 인 것이 사용된다. QFN 등의 반도체 장치를 제작할 때, 마스크 시트는 다이 어태치 공정, 와이어 본딩 공정 및 수지 밀봉 공정 등에서 150 ~ 180℃ 의 분위기에 처해지는데, 내열 필름이 유리 전이 온도 Tg 이상이 되면 그 선팽창 계수는 급격히 증가하기 때문에, 금속으로 이루어지는 리드 프레임과의 열팽창 차이가 커진다. 이 경우, 실온으로 되돌렸을 때에 내열 필름과 리드 프레임의 열팽창 차이로 인해 휨이 발생되고, 이것이 원인이 되어 다이 어태치 공정 후, 휨이 발생되고, 후공정인 수지 밀봉 공정에서 몰드 금형의 위치 결정 핀에 리드 프레임을 세팅할 수 없어 위치가 어긋나는 불량을 일으킨다는 문제가 생긴다. 따라서, 내열 필름의 Tg 는 150℃ 이상일 필요가 있고, 180℃ 이상인 것이 바람직하다. 또한 내열 필름의 150 ~ 200℃ 에서의 선팽창 계수는 10 ~ 50ppm/℃ 이고, 특히 15 ~ 40ppm/℃ 인 것이 바람직하다. 이들 내열 조건을 만족하는 구체적인 내열 필름으로는 폴리이미드, 폴리아미드, 폴리에테르설폰, 폴리페닐렌설파이드, 폴리에테르케톤, 폴리에테르에테르케톤, 트리아세틸셀룰로스, 폴리에테르이미드 등의 필름을 들 수 있다.
본 발명에서의 내열 필름의 선팽창 계수는 다음과 같이 하여 구할 수 있다. 즉, 내열 필름을 200℃ 에서 1 시간 가열한 후, 가열 후의 내열 필름을 5 ×25㎜ 로 커팅하고, TMA (Thermal Mechanical Analyzer, 신꾸리꼬사(眞空理工社) 제조; TM 9300) 에 장착한다. 다음에 하중 1g 으로 150 에서 200℃ 까지를 3℃/min 의 승온 속도로 승온하였을 때의 샘플의 신장률을 계측하여 하기 식에 의해 구할 수 있다.
선팽창 계수 ＝ ΔL/LㆍΔt
(ΔL: 샘플이 신장된 길이 (200℃ 일 때의 길이 － 150℃ 일 때의 길이)
L: 샘플의 본래 길이
Δt: 측정 온도차 (200℃ － 150℃, 즉 50℃))
본 발명의 마스크 시트에서의 접착제층은 상기 내열 필름과 마찬가지로, 다이 어태치 공정, 와이어 본딩 공정, 수지 밀봉 공정에서의 열 이력에 대해, 분해, 열화 등의 변화가 적고, 안정된 접착력을 가질 필요가 있다. 또한, 마스크 시트가 리드 프레임으로부터 박리 가능하기 위해서는 마스크 시트에서의 접착제층의 내열 필름에 대한 접착 강도가 수지 밀봉제 및 리드 프레임에 대한 접착 강도보다도 클 필요가 있다. 실리콘계 점착제는 그러한 요건을 만족시켜 상기 환경에 견디는 접착제층을 형성할 수 있다.
따라서, 본 발명에서 접착제층은 실리콘계 점착제를 사용하여 형성되고, 그리고 접착제층을 180℃ 에서 1 시간 가열하였을 때의 중량 감소율이 5% 이하일 필요가 있고, 바람직하게는 3% 이하이다. 중량 감소율이 5% 를 초과하면 특히 다이 어태치 공정에서, 접착제층의 분해물에 의해 리드 프레임이 오염되어 금 와이어의 본딩 불량을 일으킨다는 문제가 발생된다.
실리콘계 점착제는 경화 반응 형태로부터 과산화물을 사용하는 유기 과산화물 경화 타입과 백금 촉매를 사용하는 부가 반응 타입으로 분류되는데, 유기 과산화물은 그 반응 과정에서 라디칼의 잔사인 저분자의 유기물이 발생되어 리드 프레임을 오염시킬 우려가 있기 때문에, 부가 반응 타입의 실리콘계 점착제가 본 발명에서 바람직하게 사용된다. 구체적인 실리콘계 점착제로는 폴리디메틸실록산 또는 폴리메틸페닐실록산을 주성분으로 하는 것, 및 폴리알킬알케닐실록산과 폴리알킬수소실록산을 주성분으로 하는 것 등을 바람직한 것으로 들 수 있다. 또한 예컨대 폴리오르가노실록산을 주체로 하는 실리콘 생고무와 트리메틸실록시규산을 주체로 하는 실리콘레진을 결합시켜 얻어지는 것을 들 수 있다.
보다 구체적으로는 폴리오르가노실록산으로서 폴리디메틸실록산 또는 폴리메틸페닐실록산을 사용하는 경우에는, 이것들이 불포화 결합을 갖지 않아 부가 반응이 진행되지 않기 때문에, 경화제로서 과산화물을 첨가하여 유기 과산화물 경화형 실리콘계 점착제로서 사용된다. 이에 비해 폴리오르가노실록산으로서 폴리알킬알케닐실록산을 사용하는 경우에는 폴리알킬알케닐실록산이 불포화 결합을 갖는 비닐기를 갖기 때문에, 비닐기와 반응하는 활성 수소기를 갖는 폴리알킬수소실록산 등을 경화제로서 첨가하고, 백금계 촉매를 첨가함으로써, 부가 반응형 실리콘계 점착제로서 사용된다. 이 부가 반응형 실리콘계 점착제는 100 ~ 140℃ 에서 수분간 가열함으로써 경화된다.
본 발명에서, 접착제층은 평균 분자량 10,000 ~ 1,500,000 의 폴리오르가노실록산을 함유하는 실리콘계 점착제를 사용하여 형성되고, 150 ~ 200℃ 에서의 동 적 탄성률이 1.0 ×104㎩ 이상인 것이 바람직하다. 보다 바람직한 평균 분자량은 100,000 ~ 1,000,000 의 범위이다. 폴리오르가노실록산의 평균 분자량을 상기 범위로 설정함으로써, 접착제층의 경화 후의 박리성을 향상시킬 수 있고, 마스크 시트를 리드 프레임으로부터 양호하게 박리할 수 있다. 따라서, 마스크 시트를 박리한 후의 점착제 잔류를 방지할 수 있다. 또한 상기 폴리오르가노실록산의 함유량은 10 중량% 이상, 바람직하게는 50 중량% 이상, 보다 바람직하게는 90 중량% 이상의 범위이다. 그럼으로써 QFN 등의 반도체 장치를 제조할 때에, 와이어 본딩 불량, 몰드 플러시, 점착제 잔류를 방지할 수 있다.
또, 폴리오르가노실록산의 평균 분자량이 10,000 미만인 경우에는 접착제층이 경화된 후의 응집력이 낮아져 리드 프레임으로부터 박리할 때에 점착제 잔류가 발생될 우려가 있다. 또한 폴리오르가노실록산의 평균 분자량이 1,500,000 을 초과하는 경우에는 실리콘계 점착제를 조제할 때에, 폴리오르가노실록산의 유기 용제로의 용해성이 저하되어 균일한 점착제가 얻어지지 않을 우려가 있고, 내열성 기재 위에 균일하게 접착제층을 형성하기 어려워진다. 또 접착제층의 막두께 등이 불균일해진 경우에는 마스크 시트와 리드 프레임 사이의 밀착력이 부분적으로 저하되기 때문에, 수지 밀봉 공정에서 몰드 플러시가 일어나기 쉬워져 바람직하지 않다.
또한 실리콘계 점착제로서, 폴리알킬알케닐실록산과 폴리알킬수소실록산을 함유하는 부가 반응형 점착제를 사용하는 경우, 폴리알킬수소실록산의 평균 분자량 은 500 ~ 10,000 인 것이 바람직하다. 폴리알킬수소실록산의 평균 분자량이 500 보다 작은 경우에는 주점착제인 폴리알킬알케닐실록산과 혼합하였을 때의 반응성이 너무 높아져 점착제를 내열성 기재에 도포하기 전에 경화 반응이 진행되어 균일한 접착제층을 형성하기 어려워질 우려가 있다. 또한 폴리알킬수소실록산의 평균 분자량이 10,000 을 초과한 경우에는 폴리알킬알케닐실록산과의 반응성이 너무 낮아져 접착제층이 경화된 후의 응집력이 낮아지고, 리드 프레임으로부터 박리할 때에 점착제 잔류가 발생될 우려가 있다.
또한, 상기 평균 분자량의 폴리오르가노실록산을 사용하는 경우, 접착제층의 150 ~ 200℃ 에서의 동적 탄성률은 1.0 ×104㎩ 이상일 필요가 있다. 그럼으로써, QFN 등의 반도체 장치를 제조할 때의 와이어 본딩 공정에서, 접착제층에 초음파가 흡수되기 어려워지고, 그 결과 접착제층에 접하는 리드 프레임의 진동이 저감되어 와이어 본딩 불량을 방지할 수 있다. 또 접착제층의 150 ~ 200℃ 에서의 동적 탄성률이 1.0 ×104㎩ 미만인 경우에는 와이어 본딩 공정에서, 접착제층이 초음파를 흡수하여 리드 프레임이 진동하고, 와이어 본딩 불량이 발생될 우려가 있다.
접착제층이 상기 구성을 가짐으로써, 150 ~ 200℃ 에서도 마스크 시트의 접착제층에 충분한 부착력을 발현시킬 수 있고, QFN 등의 반도체 장치를 조립할 때의 수지 밀봉 공정에서의 리드 프레임과 마스크 시트의 박리를 억제할 수 있어 몰드 플러시를 방지할 수 있다.
본 발명에서 실리콘계 점착제에는 열팽창 계수, 열전도율의 조정 또는 표면 점성, 접착성 제어의 목적으로, 무기 또는 유기 충전제를 함유시킬 수도 있다. 무기 충전제로는 분쇄형 실리카, 용융형 실리카, 알루미나, 산화티탄, 산화베릴륨, 산화마그네슘, 탄산칼슘, 질화티탄, 질화규소, 질화붕소, 붕화티탄, 붕화텅스텐, 탄화규소, 탄화티탄, 탄화지르코늄, 탄화몰리브덴, 마이카, 산화아연, 카본블랙, 수산화알루미늄, 수산화칼슘, 수산화마그네슘, 삼산화안티몬 또는 이들 표면을 트리메틸실록실기 등으로 처리한 것 등을 들 수 있고, 유기 충전제로는 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리에테르이미드, 폴리에스테르이미드, 나일론, 실리콘 등을 들 수 있다. 이들 충전제의 배합량은 접착제층을 구성하는 실리콘계 수지 100 중량부에 대해, 1 ~ 500 중량부, 바람직하게는 3 ~ 200 중량부, 더욱 바람직하게는 5 ~ 100 중량부의 범위이다.
내열 필름 위에 접착제층을 적층하는 방법으로는 내열 필름 위에 직접 실리콘계 점착제의 용액을 도포하여 건조시키는 캐스팅 방법, 및 이형성 필름 위에 일단 실리콘계 점착제의 용액을 도포하여 건조시키고, 형성된 접착제층을 내열 필름 위에 전사하는 라미네이트 방법이 사용된다. 접착제층의 막두께는 일반적으로 1 ~ 30㎛ 의 범위로 설정된다.
접착제층 위에는 필요에 따라 보호 필름을 형성할 수 있다. 보호 필름으로는 이형성을 갖는 것이면 어떠한 필름을 사용해도 되고, 예컨대 폴리에스테르, 폴리에틸렌, 폴리프로필렌, 폴리에틸렌테레프탈레이트 등의 필름 및 그 표면을 실리콘 수지 또는 불소 화합물로 이형 처리한 필름을 사용할 수 있다. 보호 필름 은 반도체 장치 제조 직전에 박리된다.
다음에, 본 발명의 반도체 장치를 조립하는 방법에 대해 반도체 장치로서 QFN 을 제조하는 경우를 예로 들어 도면을 참작하여 설명한다. 도 2 는 리드 프레임을 반도체 소자를 탑재하는 측에서 봤을 때의 개략 평면도이고, 도 3(a) ~ (f) 는 도 2 에 나타내는 리드 프레임으로부터 QFN 을 제조하는 방법을 나타내는 공정도로서, 리드 프레임을 도 2 의 A-A' 선을 따라 절단한 경우의 개략 단면도이다.
먼저, 도 2 의 리드 프레임 (20) 을 준비한다. 리드 프레임 (20) 은 IC 칩 등의 반도체 소자를 탑재하는 도(島) 형상의 복수의 반도체 소자 탑재부 (21; 다이 패드부) 를 구비하고, 각 반도체 소자 탑재부 (21) 의 바깥 둘레를 따라 다수의 리드 (22) 가 배치된 것이다.
다음에, 도 3(a) 에 나타내는 바와 같이 마스크 시트는 부착 공정에서, 리드 프레임 (20) 의 편면에 본 발명의 마스크 시트 (10) 를 점착제층측이 리드 프레임측이 되도록 부착한다. 부착은 라미네이트법 등이 바람직하고, 예컨대 가열 하에 압착하고, 실리콘계 점착제가 경화되어 형성된 접착제층을 통해 내열 필름을 리드 프레임에 접착한다.
다음에 도 3(b) 에 나타내는 바와 같이 다이 어태치 공정에서, 리드 프레임 (20) 의 반도체 소자 탑재부 (21) 에, 마스크 시트 (10) 가 부착되어 있지 않은 측에서 IC 칩 등의 반도체 소자 (30) 를 다이 어태치제 (도시 생략) 를 사용하여 탑재한다.
다음에 도 3(c) 에 나타내는 바와 같이 와이어 본딩 공정에서, 반도체 소자 (30) 와 리드 프레임 (20) 의 리드 (22) 를 금 와이어 등의 본딩 와이어 (31) 를 통해 전기적으로 접속한다.
다음에 도 3(d) 에 나타내는 바와 같이 수지 밀봉 공정에서, 제조 도중의 반도체 장치 (도 3(c)) 를 금형내에 올려놓고, 밀봉 수지 (몰드제) 를 사용하여 예컨대 트랜스퍼 몰드 등에 의해 반도체 소자 (30) 를 밀봉 수지 (40) 로 밀봉한다.
다음에, 도 3(e) 에 나타내는 바와 같이, 마스크 시트 (10) 를 리드 프레임 (20) 으로부터 박리함으로써, 복수의 QFN (50) 이 배열된 QFN 유닛 (60) 을 형성할 수 있다.
마지막으로 도 3(f) 에 나타내는 바와 같이 QFN 유닛 (60) 을 각 QFN (50) 마다 다이싱함으로써, 복수 QFN 을 제조할 수 있다.
이하, 본 발명은 실시예에 의해 구체적으로 설명하겠지만, 본 발명이 이들 실시예에 한정되는 것은 아니다.
실시예 1
(접착제층 형성용 도포액의 조제)
폴리알킬알케닐실록산과 폴리알킬수소실록산의 혼합 용액 (X40-3103, 신에츠 화학사 제조) 과 백금 촉매 용액 (PL50T, 신에츠 화학사 제조) 을 중량비 100 : 1 의 비율로 혼합하였다.
(마스크 시트의 제작)
지지체로서 Tg 가 490℃, 150 ~ 200℃ 의 선팽창 계수가 12ppm/℃ 인 폴리이미드 필름 (두께 25㎛) 을 사용하고, 그 위에 상기 접착제층 형성용 도포액을 건조 후의 두께가 8㎛ 가 되도록 도포하고, 160℃ 에서 15 분간 건조시켜 마스크 시트를 얻었다.
실시예 2
(접착제층 형성용 도포액의 조제)
폴리디메틸실록산 (KR120, 신에츠 화학사 제조) 과 벤질퍼옥사이드 (나이바 B, 닛폰유시사(日本油脂社) 제조) 를 100 : 1 의 비율로 혼합하였다.
(마스크 시트의 제작)
지지체로서 Tg 가 490℃, 150 ~ 200℃ 의 선팽창 계수가 12ppm/℃ 인 폴리이미드 필름 (두께 25㎛) 을 사용하고, 그 위에 상기 접착제층 형성용 도포액을 건조 후의 두께가 8㎛ 가 되도록 도포하고, 160℃ 에서 15 분간 건조시켜 마스크 시트를 얻었다.
비교예 1
(접착제층 형성용 도포액의 조제)
아크릴 공중합체 (SK 다인 1131B, 소껭(總硏) 화학사 제조) 에 이소시아네이트 (콜로네이트 L-40, 닛폰 폴리우레탄사 제조) 를 중량비 100 : 1 의 비율로 혼합하였다.
(마스크 시트의 제작)
지지체로서 Tg 가 490℃, 150 ~ 200℃ 의 선팽창 계수가 12ppm/℃ 인 폴리이 미드 필름 (두께 25㎛) 을 사용하고, 그 위에 상기 접착제층 형성용 도포액을 건조 후의 두께가 8㎛ 가 되도록 도포하고, 100℃ 에서 5 분간 건조시킨 후, 30℃ 에서 7 일간 방치하여 마스크 시트를 제작하였다.
비교예 2
(접착제층 형성용 도포액의 조제)
에폭시 수지 (에피코트 828, 유카 쉘사 제조), 에폭시 경화제 (레지톱 PSM 4261, 군에이(群榮) 화학사 제조), 아크릴로니트릴-부타디엔 공중합체 (닛폴 1001, 닛폰제온사 제조) 를 중량비로 40 : 30 : 30 으로 혼합하였다.
(마스크 시트의 제작)
지지체로서 Tg 가 490℃, 150 ~ 200℃ 의 선팽창 계수가 12ppm/℃ 인 폴리이미드 필름 (두께 25㎛) 을 사용하고, 그 위에 상기 접착제층 형성용 도포액을 건조 후의 두께가 8㎛ 가 되도록 도포하고, 130℃ 에서 5 분간 건조시켜 마스크 시트를 제작하였다.
비교예 3
(접착제층 형성용 도포액의 조제)
폴리알킬알케닐실록산과 폴리알킬수소실록산의 혼합 용액 (X40-3103, 신에츠 화학사 제조) 과 백금촉매 용액 (PL50T, 신에츠 화학사 제조) 을 중량비 100 : 1 의 비율로 혼합하였다.
(마스크 시트의 제작)
지지체로서 Tg 가 73℃, 150 ~ 200℃ 의 선팽창 계수가 60ppm/℃ 인 폴리에 틸렌테레프탈레이트 필름 (두께 25㎛) 을 사용하고, 그 위에 상기 접착제층 형성용 도포액을 건조 후의 두께가 8㎛ 가 되도록 도포하고, 130℃ 에서 5 분간 건조시켜 마스크 시트를 제작하였다.
〈평가 항목 및 평가 방법〉
(중량 감소율)
상기 실시예 1 및 2, 및 비교예 1 ~ 3 에서 제작한 마스크 시트에서의 접착제층의 중량 감소율은 다음과 같이 측정하였다.
각 실시예 1 및 2, 및 비교예 1 ~ 3 에서 얻어진 점착제를 표면이 평활한 테프론 (등록 상표) 시트 위에 두께 1㎜ 가 되도록 도포하여 접착제층을 형성하고, 각 실시예, 비교예에서 마스크 시트를 제작하였을 때와 같은 조건으로, 접착제층의 건조 또는 경화를 실시하고, 접착제층이 부착된 테프론 (등록 상표) 시트를 제작하였다. 그 후, 접착제층만 박리하고, 박리된 접착제층을 시차열 천칭 (세이코 인스트루먼트사 제조, TG/DTA 320) 을 사용하여 180℃ 에서 1 시간 가열하였을 때의 중량 감소율을 측정하였다.
(휨 특성)
상기 실시예 1 및 2, 및 비교예 1 ~ 3 에서 제작한 마스크 시트를 외부 치수 200 ×60㎜ 의 QFN 용 리드 프레임 (Au-Pd-Ni 도금 Cu 리드 프레임, 8 ×32 개의 매트릭스 배열, 패키지 사이즈 5 ×5㎜, 수지 밀봉 에어리어 180 ×40㎜) 에 라미네이트하고, 이 QFN 용 리드 프레임의 크기로 재단하여 필름 적층체를 제작하였다. 이 필름 적층체를 휨 특성 평가 샘플로 하였다.
이 평가 샘플을 수평대에 마스크 시트면을 위로 하여 놓고 디지털 측정 현미경 (올림푸스사 제조, STM-UM) 에 의해 Z 축 좌표 측정에 의해 말단부의 휨의 높이를 측정하였다. 그 결과를 표 1 에 나타낸다.
(와이어 본딩성)
상기 실시예 1 및 2, 및 비교예 1 ~ 3 에서 제작한 마스크 시트를 외부 치수 200 ×60㎜ 의 QFN 용 리드 프레임 (Au-Pd-Ni 도금 Cu 리드 프레임, 8 ×32 개의 매트릭스 배열, 패키지 사이즈 5 ×5㎜, 수지 밀봉 에어리어 180 ×40㎜) 에 라미네이트하였다. 그 후, 에폭시계 다이 어태치제로 알루미늄 증착의 더미 칩 (3 ×3㎜, 두께 0.4㎜) 을 리드 프레임의 다이 패드부에 접착하고, 와이어 본더 (FB 131, 카이죠사 제조) 로 온도: 180℃, 주파수: 60㎑, 하중: 150gf, 처리 속도: 10㎳/핀의 조건 하에서, 리드 핀 선단과 더미 칩을 금 와이어에 의해 전기적으로 접속하였다. 얻어진 패키지 256 개를 검사하고, 리드측 접착 불량이 발생된 패키지 수를 와이어 본딩 불량의 발생 개수로 하여 검출하였다.
(몰드 플러시)
와이어 본딩한 리드 프레임을 에폭시계 밀봉 수지 (o-크레졸노볼락에폭시계, 충전제량 85 중량%) 를 사용하여 가열온도: 180℃, 압력: 10㎫, 처리시간: 3 분간의 조건으로 트랜스퍼 몰드 (금형 성형) 에 의해 수지 밀봉하였다. 그 후, 수지 밀봉물로부터 마스크 시트를 박리하고, 이 수지 밀봉물의 마스크 시트면을 관찰하여 리드 핀 부분에 밀봉 수지가 누출되어 부착되어 있는 패키지의 수량을 확인하였다. 그리고, 256 개의 패키지 중에서, 밀봉 수지의 누출에 의해 불량이 발생 된 개수를 몰드 플러시의 개수로 하여 검출하였다.
(점착제 잔류)
몰드 플러시 평가와 동일하게 더미 칩을 몰드제에 의해 밀봉한 후, 마스크 시트를 리드 프레임으로부터 박리 속도 500㎜/min 의 조건으로 박리하였다. 마스크 시트 박리 후의 패키지 256 개를 검사하고, 리드 외부 접속용 부분 (리드의 마스크 시트를 부착한 측의 면) 에 점착제가 부착되어 있는 패키지 수를 부착제 잔류의 발생 개수로 하여 검출하였다.
〈평가 결과〉
실시예 1 및 2, 비교예 1 ~ 3 에서 얻어진 평가 결과를 표 1 에 나타낸다.
중량감소율(%) 휨 (㎜) 와이어본딩불량의 발생 개수(개) 몰드플러시의 발생 개수(개) 점착제 잔류의 발생 개수(개)
실시예 1 0.8 0.3 0 0 0
실시예 2 1.2 0.4 0 1 0
비교예 1 5.6 0.4 154 216 189
비교예 2 3.8 1.3 32 10 210
비교예 3 0.8 3.2 0 0 -*)
*) 평가하지 않았다.
실시예 3
평균 분자량이 500,000 인 폴리알킬알케닐실록산과 백금 촉매를 함유하는 용액 (TSR-1512, 고형분 농도 60%, GE 도시바 실리콘사 제조) 과 폴리알킬수소실록산 (CR-51, 평균 분자량 1300, GE 도시바 실리콘사 제조) 을 중량비 100 : 1 로 혼합하여 부가 반응형의 실리콘계 점착제를 함유하는 접착제층 형성용 도포액을 조제하였다.
이어서, 상기 접착제층 형성용 도포액을 실시예 1 과 동일한 폴리이미드 필름 위에 건조 후의 두께가 8㎛ 가 되도록 상기 점착제를 도포하여 점착제층을 형성한 후, 160℃ 에서 15 분간 가열함으로써, 접착제층을 건조 및 경화시켜 본 발명의 마스크 시트를 얻었다.
실시예 4
평균 분자량이 400,000 인 폴리알킬알케닐실록산과 백금 촉매를 함유하는 용액 (TSR-1516, 고형분 농도 60%, GE 도시바 실리콘사 제조) 과 폴리알킬수소실록산 (CR-50, 평균 분자량 2000, GE 도시바 실리콘사 제조) 을 중량비 100 : 1 로 혼합하고 부가 반응형 실리콘계 점착제를 함유하는 접착제층 형성용 도포액을 조제하였다.
이어서, 상기 접착제층 형성용 도포액을 실시예 1 과 동일한 폴리이미드 필름 위에 건조 후의 두께가 8㎛ 가 되도록 상기 점착제를 도포하여 접착제층을 형성한 후, 160℃ 에서 15 분간 가열함으로써, 접착제층을 건조 및 경화시켜 본 발명의 마스크 시트를 얻었다.
실시예 5
폴리디메틸실록산 (KR-101-10, 평균 분자량 240,000, 신에츠 화학사 제조) 과 벤질퍼옥사이드 (나이버 B, 닛폰유시사 제조) 를 중량비 100 : 1 로 혼합하여 유기 과산화물 경화형 실리콘계 점착제를 함유하는 접착제층 형성용 도포액을 조제하였다.
이어서, 상기 접착제층 형성용 도포액을 실시예 1 과 동일한 폴리이미드 필 름 위에 건조 후의 두께가 8㎛ 가 되도록 도포하여 접착제층을 형성한 후, 160℃ 에서 15 분간 가열함으로써, 접착제층을 건조 및 경화시켜 본 발명의 마스크 시트를 얻었다.
또, 상기 실시예 3 ~ 5 에서 접착제층 형성용 도포액에서의 실리콘 수지의 평균 분자량은 다음과 같이 하여 측정하였다. 즉, 테트라히드로푸란을 용제로 하여 0.2 중량% 의 실리콘 수지 용액을 조제하고, GPC (겔 침투 크로마토그래피) 장치를 이용하여 수지 분리용 칼럼에 KF-806L (쇼와덴코사 제조) 을 직렬로 2 개 나열하여 측정을 실시하고 평균 분자량을 구하였다.
〈평가 항목 및 평가 방법〉
(동적 탄성률)
각 실시예 3 ~ 5 및 비교예 1 및 2 에서 얻어진 점착제를 표면이 평활한 테프론 (등록 상표) 시트 위에 두께 1㎜ 가 되도록 도포하여 접착제층을 형성하고, 각 실시예, 비교예에서 마스크 시트를 제작하였을 때와 동일한 조건으로 접착제층의 건조 또는 경화를 실시하여 접착제층이 부착된 테프론 (등록 상표) 시트를 제작하였다.
얻어진 샘플을 직경 7㎜ 의 원반 형상으로 절단하고, 탄성률 측정 장치 (레오스트레스, Haake 사 제조) 를 이용하여 주파수를 1㎐, 승온 속도를 3℃/min, 온도 범위를 150 ~ 200℃, 하중을 3N 으로 하여 점착제층의 동적 탄성률을 측정하였다.
(중량 감소율)
상기 표 1 에서와 같은 방법으로 평가하였다.
(와이어 본딩성)
상기 표 1 에서와 같은 방법으로 평가하였다.
(몰드 플러시)
상기 표 1 에서와 같은 방법으로 평가하였다.
(점착제 잔류)
상기 표 1 에서와 같은 방법으로 평가하였다.
〈평가 결과〉
실시예 3 ~ 5, 비교예 1 및 2 에서 얻어진 평가 결과를 표 2 에 나타낸다. 단, 표 2 에서 동적 탄성률은 150 ~ 200℃ 에서 측정하였을 때의 점착제층의 동적 탄성률의 최소값을 나타내고 있다.
동적 탄성률(㎩) 중량 감소율(%) 와이어본딩 불량의 발생 개수(개) 몰드 플러시의 발생 개수(개) 점착제 잔류의 발생 개수(개)
실시예 3 8.0 ×104 0.8 0 0 0
실시예 4 5.5 ×104 1.2 0 0 5
실시예 5 2.1 ×104 3.2 4 1 3
비교예 1 2.3 ×103 5.6 154 216 189
비교예 2 3.8 ×106 3.8 32 10 210
표 2 에 나타내는 바와 같이, 평균 분자량이 10,000 ~ 1,500,000 인 폴리오르가노실록산을 함유하는 실리콘계 점착제를 사용하여 접착제층을 형성하고, 점착제층의 150 ~ 200℃ 에서의 동적 탄성률이 1.0 ×104㎩ 이상인 마스크 시트를 제작한 실시예 3 ~ 5 에서, 얻어진 접착제층의 중량 감소율은 0.8 ~ 3.2 % 로 작았으 며, 얻어진 마스크 시트를 사용하여 평가한 결과, 와이어 본딩 불량, 몰드 플러시, 점착제 잔류는 전혀 발생되지 않지만 발생되더라도 발생 개수는 극히 적었다.
이에 비해, 아크릴계 점착제를 사용하여 접착제층을 형성하고, 접착제층의 150 ~ 200℃ 에서의 동적 탄성률이 1.0 ×104㎩ 미만인 마스크 시트를 제작한 비교예 1 에서는 접착제층의 중량 감소율이 5.6% 로 컸으며, 얻어진 마스크 시트를 사용하여 평가한 결과, 높은 확률로 와이어 본딩 불량, 몰드 플러시, 점착제 잔류가 발생되었다.
또한, 고무계 점착제를 사용하여 접착제층을 형성하고, 접착제층의 150 ~ 200℃ 에서의 동적 탄성률이 1.0 ×104㎩ 이상인 마스크 시트를 제작한 비교예 2 에서는 접착제층의 중량 감소율이 3.8% 로 작았으며, 얻어진 마스크 시트를 사용하여 평가한 결과, 와이어 본딩 불량의 발생 개수를 적게 할 수 있었으나 높은 확률로 점착제 잔류가 발생되었다.
본 발명의 마스크 시트는 상기 구성을 가지므로, 내열성이 우수하고, 다이 어태치제의 경화시의 열 이력에서도 분해물의 휘발량이 적고, 리드 프레임이 오염되는 경우가 없기 때문에, 금 와이어에 의한 반도체 칩과 리드 프레임의 고접속 신뢰성을 얻을 수 있다. 또한 리드 프레임의 휨이 적기 때문에, 위치 결정 불량을 잘 일으키지 않는다. 또한 밀봉 수지가 마스크 테이프로부터 누출되는「몰드 플러시」도 억제할 수 있고, 접착제의 점착제 잔류를 억제하므로 안정적으로 QFN 등의 반도체 패키지를 생산할 수 있다. 따라서, 본 발명의 마스크 시트를 사용함으로써, 효율적으로 반도체 장치를 조립할 수 있게 된다.

Claims (9)

  1. 유리 전이 온도가 150℃ 이상이고, 150 ~ 200℃ 에서의 선팽창 계수가 10 ~ 50ppm/℃ 인 내열 필름 위에 실리콘계 점착제를 함유하는 접착제층을 형성한 것을 특징으로 하는 리드 프레임에 박리 가능하게 부착되는 반도체 장치 조립용 마스크 시트.
  2. 제 1 항에 있어서, 접착제층을 180℃ 에서 1 시간 가열하였을 때의 중량 감소율이 5% 이하인 것을 특징으로 하는 반도체 장치 조립용 마스크 시트.
  3. 제 1 항에 있어서, 상기 실리콘계 점착제가 폴리디메틸실록산을 함유하는 것을 특징으로 하는 반도체 장치 조립용 마스크 시트.
  4. 제 1 항에 있어서, 상기 실리콘계 점착제가 폴리알킬알케닐실록산과 폴리알킬수소실록산을 함유하는 것을 특징으로 하는 반도체 장치 조립용 마스크 시트.
  5. 제 1 항에 있어서, 접착제층이 평균 분자량 10,000 ~ 1,500,000 의 폴리오르가노실록산을 함유하는 실리콘계 점착제를 사용하여 형성되고, 150 ~ 200℃ 에서의 동적 탄성률이 1.0 ×104㎩ 이상인 것을 특징으로 하는 반도체 장치 조립용 마스크 시트.
  6. 제 5 항에 있어서, 상기 폴리오르가노실록산이 폴리디메틸실록산인 것을 특징으로 하는 반도체 장치 조립용 마스크 시트.
  7. 제 5 항에 있어서, 상기 폴리오르가노실록산이 폴리알킬알케닐실록산인 것을 특징으로 하는 반도체 장치 조립용 마스크 시트.
  8. 제 5 항에 있어서, 상기 실리콘계 점착제가 폴리알킬수소실록산을 함유하는 것을 특징으로 하는 반도체 장치 조립용 마스크 시트.
  9. 리드 프레임에 마스크 시트를 압착하고, 마스크 시트가 접착된 리드 프레임에 반도체 소자를 탑재하고, 금 와이어에 의해 반도체 소자 및 리드 프레임을 접속하고, 이어서 금형에서 수지 밀봉제로 수지를 밀봉한 후, 이 마스크 시트를 떼어냄으로써 반도체 장치를 조립하는 방법에 있어서, 이 마스크 시트로서 제 1 항에 기재된 마스크 시트를 사용하는 것을 특징으로 하는 반도체 장치의 조립 방법.
KR20037012122A 2001-03-21 2002-03-19 반도체 장치 조립용 마스크 시트 및 반도체 장치 조립 방법 KR100572191B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00081098 2001-03-21
JP2001081098A JP4002736B2 (ja) 2001-03-21 2001-03-21 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP2001146606A JP4002739B2 (ja) 2001-05-16 2001-05-16 半導体装置製造用粘着シート
JPJP-P-2001-00146606 2001-05-16
PCT/JP2002/002573 WO2002075809A1 (fr) 2001-03-21 2002-03-19 Masque pour l'assemblage d'un dispositif a semiconducteur et procede d'assemblage dudit dispositif

Publications (2)

Publication Number Publication Date
KR20030093247A KR20030093247A (ko) 2003-12-06
KR100572191B1 true KR100572191B1 (ko) 2006-04-18

Family

ID=26611699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20037012122A KR100572191B1 (ko) 2001-03-21 2002-03-19 반도체 장치 조립용 마스크 시트 및 반도체 장치 조립 방법

Country Status (5)

Country Link
KR (1) KR100572191B1 (ko)
CN (1) CN1280899C (ko)
MY (1) MY138636A (ko)
TW (1) TW540131B (ko)
WO (1) WO2002075809A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635053B1 (ko) 2005-06-21 2006-10-16 도레이새한 주식회사 전자부품용 접착테이프
JP4881044B2 (ja) 2006-03-16 2012-02-22 株式会社東芝 積層型半導体装置の製造方法
KR100910672B1 (ko) * 2007-08-03 2009-08-04 도레이새한 주식회사 내열성 점착시트
CN101585666B (zh) * 2009-06-22 2011-08-31 浙江新康药用玻璃有限公司 一种药用玻璃瓶的内表面涂膜工艺
CN106816202B (zh) * 2017-02-15 2018-12-04 山东圣泉新材料股份有限公司 一种石墨烯改性导电银浆及其制备方法
KR102032767B1 (ko) * 2017-05-12 2019-10-17 (주)인랩 Qfn 반도체 패키지, 이의 제조방법 및 qfn 반도체 패키지 제조용 마스크 시트
CN115491136A (zh) * 2022-09-21 2022-12-20 江门市优彼思半导体材料有限公司 一种掩模带及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4205260B2 (ja) * 1999-07-12 2009-01-07 パナソニック株式会社 樹脂封止型半導体装置の製造方法及び半導体装置の中間体

Also Published As

Publication number Publication date
TW540131B (en) 2003-07-01
WO2002075809A1 (fr) 2002-09-26
CN1498420A (zh) 2004-05-19
MY138636A (en) 2009-07-31
CN1280899C (zh) 2006-10-18
KR20030093247A (ko) 2003-12-06

Similar Documents

Publication Publication Date Title
KR100618640B1 (ko) 반도체 장치 제조용 접착시트와, 반도체 장치 및 그제조방법
JP4225162B2 (ja) 封止用フィルム
EP1783828A1 (en) Semiconductor sealing resin sheet and semiconductor device manufacturing method using the same
WO2018207408A1 (ja) 半導体封止成形用仮保護フィルム
KR20130109070A (ko) 반도체 장치 제조용 접착 시트 및 반도체 장치의 제조 방법
KR20130113377A (ko) 반도체 장치 제조용 마스크 시트 및 이를 이용한 반도체 장치의 제조 방법
KR102424574B1 (ko) 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체 장치의 제조 방법
KR20130109069A (ko) 반도체 장치 제조용 접착 시트 및 반도체 장치의 제조 방법
KR100572191B1 (ko) 반도체 장치 조립용 마스크 시트 및 반도체 장치 조립 방법
JP4002736B2 (ja) 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP2012064714A (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP4002739B2 (ja) 半導体装置製造用粘着シート
KR102481726B1 (ko) 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체 장치의 제조 방법
KR20040084680A (ko) 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체장치 및 제조 방법
JP3779601B2 (ja) 半導体装置組立用マスクシート
JP2004186323A (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2021125516A (ja) 半導体装置製造用粘着シート
JP2020150076A (ja) 半導体装置製造用粘着シート
WO2022176585A1 (ja) 半導体装置製造用接着シート及びそれを用いた半導体装置の製造方法
KR102032767B1 (ko) Qfn 반도체 패키지, 이의 제조방법 및 qfn 반도체 패키지 제조용 마스크 시트
CN115699273A (zh) 半导体装置制造用粘接片及使用该半导体装置制造用粘接片的半导体装置的制造方法
JP2004179306A (ja) 樹脂封止工程用粘着テープ
KR20210142074A (ko) 반도체 장치의 제조 방법 및 반도체 장치 제조용 접착시트
CN117043294A (zh) 粘合带
JP2021052045A (ja) 電子デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140404

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 11

J204 Request for invalidation trial [patent]
J301 Trial decision

Free format text: TRIAL NUMBER: 2018100000670; TRIAL DECISION FOR INVALIDATION REQUESTED 20180309

Effective date: 20190327

J121 Written withdrawal of request for trial
J122 Written withdrawal of action (patent court)