KR100596186B1 - 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체장치 및 제조 방법 - Google Patents

반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체장치 및 제조 방법 Download PDF

Info

Publication number
KR100596186B1
KR100596186B1 KR1020040019211A KR20040019211A KR100596186B1 KR 100596186 B1 KR100596186 B1 KR 100596186B1 KR 1020040019211 A KR1020040019211 A KR 1020040019211A KR 20040019211 A KR20040019211 A KR 20040019211A KR 100596186 B1 KR100596186 B1 KR 100596186B1
Authority
KR
South Korea
Prior art keywords
adhesive sheet
semiconductor device
adhesive
resin component
manufacturing
Prior art date
Application number
KR1020040019211A
Other languages
English (en)
Other versions
KR20040084680A (ko
Inventor
사토다케시
세이아키노리
Original Assignee
가부시키가이샤 도모에가와 세이시쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도모에가와 세이시쇼 filed Critical 가부시키가이샤 도모에가와 세이시쇼
Publication of KR20040084680A publication Critical patent/KR20040084680A/ko
Application granted granted Critical
Publication of KR100596186B1 publication Critical patent/KR100596186B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

내열성 기재와 접착제층을 갖는 적층체을 가지며, 접착제층이 열가소성 수지 성분(b) 및 재박리성 부여 성분(c)을 함유하는 리드 프레임 또는 배선 기판에 박리 가능하게 점착되는 반도체 장치 제조용 접착 시트는, QFN 등의 반도체 장치의 제조에 사용된 경우에, 양호한 와이어 본딩성, 몰드 플래시 특성을 유지한 채 잔여 페이스트를 방지하여 반도체 장치의 불량품화를 방지한다.

Description

반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체 장치 및 제조 방법{Adhesive sheet for manufacturing semiconductor device, semiconductor device using the same and method of manufaturing thereof}
도 1은, 본 발명의 반도체 장치 제조용 접착 시트를 이용하여 QFN을 제조할 때 이용하기에 알맞은 리드 프레임의 구조를 나타내는 것으로, 반도체 소자를 탑재하는 측에서 본 개략 평면도이다.
도 2A는, 본 발명의 반도체 장치 제조용 접착 시트를 이용하여 QFN을 제조하는 방법의 일예에서의 접착 시트 점착 공정의 도 1의 A-A'선을 따라 절단한 확대 개략 단면도이다.
도 2B는, 본 발명의 반도체 장치 제조용 접착 시트를 이용하여 QFN을 제조하는 방법의 일예에서의 다이 어태치 공정의 도 1의 A-A'선을 따라 절단한 확대 개략 단면도이다.
도 2C는, 본 발명의 반도체 장치 제조용 접착 시트를 이용하여 QFN을 제조하는 방법의 일예에서의 와이어 본딩 공정의 도 1의 A-A'선을 따라 절단한 확대 개략 단면도이다.
도 2D는, 본 발명의 반도체 장치 제조용 접착 시트를 이용하여 QFN을 제조하는 방법의 일예에서의 수지 봉지 공정의 도 1의 A-A'선을 따라 절단한 확대 개략 단면도이다.
도 2E는, 본 발명의 반도체 장치 제조용 접착 시트를 이용하여 QFN을 제조하는 방법의 일예에서의 접착 시트 박리 공정의 도 1의 A-A'선을 따라 절단한 확대 개략 단면도이다.
도 2F는, 본 발명의 반도체 장치 제조용 접착 시트를 이용하여 QFN을 제조하는 방법의 일예에서의 다이싱 공정의 도 1의 A-A'선을 따라 절단한 확대 개략 단면도이다.
본 발명은, 리드 프레임에 박리 가능하게 점착되고, QFN 등의 반도체 장치(반도체 패키지)를 제조할 때 이용하기에 바람직한 반도체 장치 제조용 접착 시트에 관한 것이다.
최근, 휴대형 퍼스널 컴퓨터, 휴대 전화 등의 전자 기기의 소형화, 다기능화에 따라 전자 기기를 구성하는 전자 부품의 소형화, 고집적화 외에, 전자 부품의 고밀도 실장 기술이 필요하게 되었다. 이러한 배경하에, 종래의 QFP(Quad Flat Package)나 SOP(Small Outline Package) 등의 주변 실장형 반도체 장치를 대신하여, 고밀도 실장이 가능한 CSP(Chip Scale Pakeage) 등의 면실장형 반도체 장치가 주목되어 있다. 또한 CSP 중에서도 특히 QFN(Quad Flat Non-leaded)는, 종래의 반도체 장치의 제조 기술을 적용하여 제조할 수 있기 때문에, 주로 100핀 이하의 소 단자형 반도체 장치로서 바람직하게 이용되고 있다.
종래, QFN의 제조 방법으로서 대체로 하기의 방법이 알려져 있다.
우선, 접착 시트 점착 공정에 있어서, 리드 프레임의 일면에 접착 시트를 점착하고, 이어서, 다이 어태치 공정에 있어서, 리드 프레임에 복수개 형성된 반도체 소자 탑재부(다이패드부)에, IC칩 등의 반도체 소자를 각각 탑재한다. 이어서, 와이어 본딩 공정에 있어서, 리드 프레임의 각 반도체 소자 탑재부의 외주를 따라 설치된 복수의 리드와 반도체 소자를 본딩 와이어에 의해 전기적으로 접속한다. 이어서, 수지 봉지공정에 있어서, 리드 프레임에 탑재된 반도체 소자를 봉지 수지에 의해 봉지하고, 그 후, 접착 시트 박리 공정에 있어서, 접착 시트를 리드 프레임으로부터 박리함으로써 복수의 QFN이 배열된 QFN 유니트를 형성할 수 있다. 마지막으로, 다이싱 공정에 있어서, 이 QFN 유닛트를 각 QFN의 외주를 따라 다이싱함으로써 복수의 QFN을 동시에 제조할 수 있다.
이 제법에서 사용하는 접착 시트의 접착제로는, 에폭시 수지/NBR계 접착제나 실리콘계 접착제가 일반적이다(예컨대, 특개평 6-181227호 공보 참조).
그러나, 실리콘계 접착제로는 와이어 본딩성이 낮고, 또한 몰드 플래시가 생기기 쉬운 문제가 있다.
따라서, 와이어 본딩 공정전에 플라즈마 클리닝을 실시하여 표면에 부착된 불순물을 제거함으로써 와이어 본딩성을 향상시키는 것이 일반화되어 있다. 이 때, 접착 시트의 접착제층의 노출면이 플라즈마 클리닝에 의해 거칠어지고, 접착 시트의 재박리시에, 반도체 패키지의 접속 단자, 몰드 수지면에 접착제 이행(이하 「잔 여 페이스트」로 표기함)이 발생되는 일이 있었다. 이러한 잔여 페이스트가 발생한 경우에는, 몰드 수지, 및 그 근방의 리드의 외부 접속 단자 부분에 접착제가 부착되기 때문에, 제조된 반도체 장치를 배선 기판 등에 실장할 때, 접속 불량이 발생할 우려가 있었다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로, QFN 등의 반도체 장치의 제조에 이용한 경우, 양호한 와이어 본딩성, 몰드 플래시 특성을 유지한 채, 잔여 페이스트를 방지할 수 있고, 반도체 장치의 불량화를 방지할 수 있는 반도체 장치 제조용 접착 시트, 그것을 이용한 반도체 장치, 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 반도체 장치 제조용 접착 시트(이하, 「접착 시트」라 함)은, 내열성 기재의 일면에 접착제층을 적층하고, 리드 프레임 또는 배선 기판에 박리 가능하게 점착되는 접착 시트로서, 상기 접착제층이 열경화성 수지 성분(a)와 열가소성 수지 성분(b)의 혼합물, 또는 열가소성 수지 성분(b) 단독으로 재박리성 부여 성분(c)을 혼합한 접착제임을 특징으로 한다.
재박리성 부여 성분(c)으로는 실리콘 오일이 바람직하다.
또한, 재박리성 부여 성분(c)이 반응성을 가지고, 열가소성 수지 성분(b), 또는 열경화성 수지 성분(a)과 열가소성 수지 성분(b)의 혼합물과 화학적으로 결합 상태에 있는 것이 바람직하다.
동 또는 금도금한 동에 접착하고, 접착 시트의 경화 후의 150~200℃에서의 박리력이 0.03~5N/cm인 것이 바람직하다.
접착제층은, 재박리성 부여 성분(c)와 열경화성 수지 성분(a)과 열가소성 수지 성분(b)과의 혼합물을 성막하여 이루어진 것, 또는 재박리성 부여 성분(c)가, 열경화성 수지 성분(a)과 열가소성 수지 성분(b)로 이루어지는 접착제층의 표면에 성막된 것이 바람직하다.
접착제층의 열경화성 수지 성분(a) 및 열가소성 수지 성분(b)의 중량 비율(a)/(b)가 3.5이하, ((a)+(b))/(c)가 6~2,000인 것이 바람직하다.
열가소성 수지 성분(b)는, 그 중량 평균 분자량이 2,000~1,000,000인 것이 바람직하다.
접착제층은, 그 경화 후의 저장 탄성율이 150~250℃에 있어서 1MPa 이상인 것이 바람직하다.
내열성 기재는, 글래스 전이 온도가 150℃ 이상이고, 또한 열팽창 계수가 5~50ppm/℃의 내열성 수지 필름, 또는, 열팽창 계수가 5~50ppm/℃의 금속박이 바람직하다.
접착제층의 일면에 보호 필름이 설치되어 있는 것이 바람직하다.
동 또는 금도금한 동과 접착하였을 때의 접착 강도가 0.098N/cm 이상인 것이 바람직하다.
본 발명의 반도체 장치는, 상술한 반도체 장치 제조용 접착 시트를 이용하여 제조되는 것을 특징으로 한다.
본 발명의 반도체 장치의 제조 방법은, 상술한 반도체 장치 제조용 접착 시트를 이용하여 제조하는 것을 특징으로 한다.
이하, 본 발명에 대하여 상술하기로 한다.
본 발명의 접착 시트는, 내열성 기재의 일면에, 열가소성 수지 성분(b), 또는, 열경화성 수지 성분(a)과, 재박리성 부여 성분(c)을 더 포함하는 접착제층을 구비하여 구성된 것이다.
내열성 기재로는, 내열성 수지 필름이나 금속박 등을 들 수 있다. 본 발명의 접착 시트를 이용하여 QFN 등의 반도체 장치를 제조할 때 접착 시트는 다이 어태치 공정, 와이어 본딩 공정, 수지 봉지 공정에 있어서, 150~250℃의 고온에 노출된다.내열성 기재로서 내열성 수지 필름을 사용하는 경우, 상기 내열성 수지 필름의 열팽창 계수는 글래스 전이 온도(Tg) 이상이 되면 급격히 증가하고, 금속제의 리드 프레임과의 열팽창차가 커지기 때문에, 실온으로 되돌릴 때, 내열성 수지 필름과 리드 프레임에 변형이 발생할 우려가 있다. 그리고, 내열성 수지 필름과 리드 프레임에 변형이 발생한 경우에는, 수지 봉지 공정에 있어서, 금형의 위치 결정 핀에 리드 프레임을 장착할 수 없고, 위치 이탈 불량을 일으킬 우려가 있다.
따라서, 내열성 기재로서 내열성 수지 필름을 사용하는 경우, 글래스 전이 온도가 150℃ 이상의 내열성 수지 필름인 것이 바람직하고, 180℃ 이상인 것이 더욱 바람직하다.
또한 금속제의 리드 프레임과의 열팽창 차는 적은 것이 바람직하기 때문에, 내열성 수지 필름의 150~250℃에서의 열팽창 계수가 5~50ppm/℃인 것이 바람직하고, 10~30ppm/℃인 것이 더욱 바람직하다.
이러한 특성을 가지는 내열성 수지 필름으로는, 폴리이미드, 폴리아미드, 폴리에테르 설폰, 폴리페닐렌설파이드, 폴리에테르케톤, 폴리에테르에테르케톤, 트리아세틸셀룰로오스, 폴리에테르이미드 등으로 이루어지는 필름을 예시할 수 있다.
또한 내열성 기재로서 금속박을 사용하는 경우에 있어서도, 내열성 수지 필름과 동일한 이유에서, 금속박의 150~250℃에서의 열팽창 계수가 5~50ppm/℃인 것이 바람직하고, 10~30ppm/℃인 것이 더욱 바람직하다. 금속으로는, 금, 은, 동, 백금, 알루미늄, 마그네슘, 티타늄, 크롬, 망간, 철, 코발트, 니켈, 아연, 팔라듐, 카드뮴, 인듐, 주석, 납으로 이루어지는 박이나, 이러한 금속을 주성분으로 하는 합금박, 혹은 이들의 도금박을 예시할 수 있다.
또한 본 발명의 접착 시트를 사용하여 반도체 장치를 제조할 때에, 접착 시트 박리 공정에서의 잔여 페이스트를 방지하기 위해서는, 내열성 기재와 접착제층과의 접착 강도 Sa와, 봉지 수지 및 리드 프레임과 접착제층과의 접착 강도 Sb와의 비(접착 강도비) Sa/Sb가 1.5 이상인 것이 바람직하다. Sa/Sb가 1.5 미만인 경우에는, 접착 시트 박리 공정에 있어서 잔여 페이스트가 발생하기 쉽기 때문에 바람직하지 않다. 또한, 접착 강도비 Sa/Sb를 1.5 이상으로 하기 위해서는, 내열성 수지 필름의 경우에는 접착제층을 형성하기 전에, 내열성 수지 필름의 접착제층을 형성하는 측의 표면에, 코로나 처리, 플라즈마 처리, 프라이머 처리, 샌드 블래스트 등의 내열성 수지 필름과 접착제층의 접착 강도 Sa를 높게 하는 처리를 미리 실시해 두는 것이 바람직하다. 또한 금속박의 경우에는, 그 제법으로부터 압연 금속박과 전해 금속박으로 분류되는데, 접착 강도비 Sa/Sb를 1.5 이상으로 하기 위해, 전해 금속박을 사용함과 동시에 거칠어진 측의 면에 접착제층을 마련하여 조정하는 것이 바람직하다. 또한 전해 금속박 내에서도 특히, 전해 동박을 사용하는 것이 특히 바람직하다.
또한 접착제층과, 동 또는 금도금한 동으로 이루어지는 리드 프레임의 온도가 150~200℃에 있어서, 접착제층과 리드 프레임과의 접착 강도가 0.098N/cm 이상인 것이 바람직하다. 0.098N/cm 이상의 경우에는 몰드 플래시 방지 성능이 충분하다고 할 수 있기 때문이다.
접착제층은, 열가소성 수지 성분(b)과 재박리성 부여 성분(c)을 필수 성분으로서, 더 바람직하게는, 열경화성 수지 성분(a)을 갖는다. 이 경우, 열경화성 수지 성분(a)과 열가소성 수지 성분(b)의 중량비(a)/(b)는 3.5 이하가 바람직하고, (a)/(b)는 0.3~3.5가 더 바람직하며, 0.3~2.5가 더욱 바람직하고, 1~2.5가 가장 바람직하다.
(a)/(b)가 3.5보다 큰 경우, 접착제층의 가요성이 저하되기 때문에, 플라즈마 클리닝 공정을 거친 접착 시트가 부착된 리드 프레임은, 수지 봉지 공정에 있어서 접착 시트의 접착력이 저하되고, 리드 프레임과 접착 시트가 부분적으로 벗겨져 몰드 플래시가 발생하며, 또한 잔여 페이스트가 발생하기 쉬어진다. 한편, (a)/(b)가 0.3 미만이 되면, 탄성율의 저하에 수반되는 와이어 본딩 불량이 발생하기 쉬워지므로 바람직하지 않다.
열경화성 수지 성분(a)과 열가소성 수지 성분(b)의 혼합물, 또는 열가소성 수지 성분(b)의 단독인 접착제 성분과 재박리성 부여 성분(c)의 중량비((a)+(b))/(c), 또는 (b)/(c)는 6~2,000인 것이 바람직하다. 또한 ((a)+(b))/(c), 또는(b)/(c)는 1O~1,OOO이 더 바람직하다.
((a)+(b))/(c), 또는 (b)/(c)가 6 미만인 경우, 리드 프레임과 접착 시트의 접착력이 저하되기 때문에, 수지 봉지 공정에 있어서, 리드 프레임과 접착 시트가 부분적으로 벗겨져 몰드 플래시가 발생하고, 잔여 페이스트가 발생하기 쉬워진다. ((a)+(b))/(c), 또는 (b)/(c)가 2,000보다 큰 경우, 플라즈마 클리닝 공정을 거친 접착 시트가 부착된 리드 프레임을 사용하면, 리드 프레임과 접착 시트의 접착력이 증가하기 때문에, 반도체 제조용 접착 시트를 재박리할 때에 잔여 페이스트가 발생하기 쉬워진다.
접착제층의 성분으로서, 열경화성 수지 성분(a)이 적량 포함되어 있으면, 와이어 본딩성, 몰드 플래시 특성을 향상할 수 있다. 열경화성 수지 성분(a)으로는, 요소 수지, 멜라민 수지, 벤조구아나민 수지, 아세트 구아나민 수지, 페놀 수지, 레소시놀 수지, 크실렌 수지, 퓨란 수지, 불포화 폴리에스테르 수지, 디아릴프탈레이트 수지, 이소시아네이트 수지, 에폭시 수지, 말레이미드 수지, 나디이미드 수지 등을 예시할 수 있다. 또한, 이들 수지는 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 그 중에서도 특히 에폭시 수지와 페놀 수지의 적어도 1종을 함유함으로써, 와이어 본딩 공정에서의 처리 온도하에 고탄성율을 가짐과 동시에, 수지 봉지 공정에서의 처리 온도 하에서 리드 프레임과의 접착 강도가 높은 접착제층이 얻어지기 때문에 바람직하다.
열가소성 수지 성분 (b)로는, 아크릴로니트릴-부타디엔 공중합체(NBR), 아크릴로니트릴-부타디엔-스틸렌 수지(ABS), 스틸렌-부타디엔-스틸렌 수지(SEBS), 스틸렌-부타디엔-스틸렌 수지(SBS), 폴리부타디엔, 폴리아크릴로니트릴, 폴리비닐부티랄, 폴리아미드, 폴리아미드이미드, 폴리이미드, 폴리에스테르, 폴리우레탄, 폴리디메틸실록산 등을 들 수 있는데, 그 중에서도 특히 아미드 결합을 갖는 폴리아미드나 폴리아미드이미도나, 아크릴로니트릴부타디엔 공중합체 수지가 내열성에 뛰어나기 때문에 바람직하다.
또한 열가소성 수지 성분 (b)의 중량 평균 분자량이 2,000~1,000,000, 바람직하게는 5,000~800,000, 더욱 바람직하게는 10,000~500,000이다.이 범위 내라면, 접착제층의 응집력을 높일 수 있고, 접착 시트 박리 공정에서의 잔여 페이스트를 더욱 방지할 수 있다.
재박리성 부여 성분(c)으로는 실리콘 오일, 변성 실리콘 오일을 들 수 있다.실리콘 오일로서, 디메틸폴리실록산 타입, 메틸하이드로겐폴리실록산 타입, 메틸 페닐폴리실록산 타입 등을 들 수 있다. 변성 실리콘 오일은, 반응성 실리콘 오일로서, 아미노 변성 타입, 에폭시 변성 타입, 카르복실 변성 타입, 카르비놀 루변성 타입, 메타크릴 변성 타입, 메르캅토 변성 타입, 페놀 변성 타입, 비반응성 실리콘 오일로서, 폴리에테르 변성 타입, 메틸 스틸 변성 타입,알킬 변성 타입, 지방산 에스테르 변성 타입, 알콕시 변성 타입, 불소 변성 타입 등을 예시할 수 있다. 또한, 이러한 실리콘 오일은, 단독으로 사용해도 되고, 2종 이상 병용해도 된다.
이 중에서도 특히 반응성 실리콘 오일은, 열가소성 수지 성분(b)이나, 열경 화성 수지 성분(a) 및 열가소성 수지 성분(b)의 혼합물과 화학적으로 결합된 상태가 됨으로써 재박리시에 실리콘 오일의 패키지로의 이행이 없어지기 때문에 특히 바람직하다.
또한 접착제층의 열팽창 계수, 열전도율, 표면 턱, 접착성 등을 조정하기 위해, 접착제층에 무기, 또는 유기 필러를 첨가하는 것이 바람직하다. 여기서, 무기 필러로는, 분쇄형 실리카, 용융형 실리카, 알루미나, 산화 티타늄, 산화 베릴륨, 산화 마그네슘, 탄산 칼슘, 질화 티타늄, 질화규소, 질화붕소, 붕화티타늄, 붕화텅스텐, 탄화 규소, 탄화 티타늄, 탄화 지르코늄, 탄화 몰리브덴, 마이카, 산화 아연, 카본 블랙, 수산화 알루미늄, 수산화 칼슘, 수산화 마그네슘, 3산화 안티몬 등으로 이루어지는 필러, 혹은 이들 표면에 트리메틸실록실기 등을 도입한 것 등을 예시할 수 있다. 또한 유기 필러로는, 폴리이미드, 폴리아미드이미도, 폴리에테르에테르케톤, 폴리에테르이미드, 폴리에스테르이미드, 나일론, 실리콘 수지 등으로 이루어지는 필러를 예시할 수 있다.
반도체 패키지를 제조하기 위한 수지 봉지 공정에 있어서는, 150~200℃로 가열하면서, 5~10GPa의 압력을 걸어 반도체 소자를 수지 봉지에 의해 봉지한다. 그 때문에, 접착 시트의 접착제층이 고온에 노출되고 그 결과, 접착제층의 접착력(접착제층과 리드 프레임의 접착 강도)가 저하되어, 봉지 수지의 압력에 의해 접착제층이 리드 프레임으로부터 부분적으로 벗겨져 몰드 플래시가 발생하는 경우가 있는데, 본 발명의 접착제층을 이용한 접착 시트에서는 접착제층의 접착력이 저하되기 어렵고, 몰드 플래시가 발생하기 어렵다.
내열성 기재의 일면에 접착제층을 형성하는 방법으로는, 내열성 기재 상에 직접, 접착제를 도포하고, 건조하는 캐스팅법이나, 접착제를 이형성 필름 상에 일단 도포하고, 건조시킨 후, 내열성 기재 상에 전사시키는 라미네이트법 등이 바람직하다. 또한, 열경화성 수지 성분 (a), 열가소성 수지 성분 (b), 재박리성 부여 성분 (c)은 모두 유기 용제, 예컨대 톨루엔, 크실렌, 크롤벤젠 등의 방향족계 용제, 아세톤, 메틸에틸케톤, 메틸이소부틸케톤 등의 케톤계 용제, 디메틸포름아미드, 디메틸아세트아미드, N- 메틸피롤리돈 등의 비프로톤계 극성 용제, 테트라하이드로퓨란 등의 단독 혹은 혼합물에 대하여 1중량% 이상, 바람직하게는 5중량% 이상 용해하여 접착제 도포액으로서 사용하는 것이 바람직하다.
접착제층은, 재박리성 부여 성분(c)과 열가소성 수지 성분(b) 또는 열경화성 수지 성분(a)으로 혼합물을 조제하고, 그 혼합물을 성막한 외에, 열가소성 수지 성분(b) 또는 열경화성 수지 성분(a)에 의해 접착제층을 더 형성하고, 그 후 그 표면에 재박리성 부여 성분(c)을 성막하여 전체적으로 접착제층으로 해도 된다. 재박리성 부여 성분(c)을 나중에 성막한 경우에는, 사전에 혼합물로서 둔 경우보다, 소량의 재박리성 부여 성분(c)의 사용량으로 재박리성 기능을 얻을 수 있으므로 바람직하다.
본 발명의 접착 시트의 접착제층 상에 박리 가능한 보호 필름을 점착하고, 반도체 장치의 제조 직전에 보호 필름을 박리하는 구성으로 해도 된다. 이 경우에는, 접착 시트가 제조되고 나서 사용되기 까지의 동안에 접착제층이 손상되는 것을 방지할 수 있다. 보호 필름으로는 이형성을 가지는 것이라면 어떠한 필름을 사용해 도 무방하지만, 예컨대 폴리에스테르, 폴리에틸렌, 폴리프로필렌, 폴리에틸렌텔레프탈레이트 등의 필름이나, 이들 필름의 표면을 실리콘 수지 또는 불소 화합물로 이형 처리한 필름 등을 예시할 수 있다.
또한 150℃~250℃의 온도 범위 전체에서의 접착제층의 경화 후의 저장 탄성율은, 1MPa 이상, 바람직하게는 10MPa 이상, 더욱 바람직하게는 50MPa 이상이다. 또한, 여기서 말하는 경화후란, 다이 어태치 공정에서 가열 처리된 상태에서의 접착제층을 말한다. 저장 탄성율의 측정 조건 등에 대해서는 실시예에서 설명하기로 한다. 반도체 패키지를 제조하기 위한 와이어 본딩 공정에 있어서는, 본딩 와이어를 이용하여 반도체 소자와 리드 프레임을 접속하기 위해 상기 본딩 와이어의 양단을 150~250℃로 가열하여 60~120kHz의 초음파로 융착할 때, 리드 프레임의 직하방에 위치하는 접착 시트의 접착제층은 상기 가열에 의한 고온에 노출되어 저탄성화되어 초음파를 흡수하기 쉬어지고, 그 결과 리드 프레임이 진동되어 와이어 본딩 불량이 발생하기 쉽지만, 상기 저장 탄성율을 갖는 접착제층으로 구성된 본 발명의 접착 시트의 경우는, 이러한 문제가 잘 발생하지 않는다. 저장 탄성율을 1MPa 이상으로 하기 위해서는, 예컨대 열경화성 수지 성분(a)/열 가소성 수지 성분(b)의 중량비를 0.3 이상으로 조정하면 된다.
동 또는 금도금한 동에 첨부한 접착 시트의 경화 후의 150~200℃에서의 박리력은 0.03~5N/cm인 것이 바람직하다. 박리력이 0.03N/cm 미만의 경우에서는 접착력 부족에 의해, 몰드 수지 봉지시에 몰드 플래시의 문제가 발생하는 경우가 있다. 한편, 5N/cm을 넘은 경우에는, 박리시에 접착 시트가 찢어지는 등의 문제가 발생하여 박리가 곤란하게 된다.
(반도체 장치의 제조 방법)
이어서, 도 1, 도 2A~2F를 참조하여, 본 발명의 접착 시트를 사용하여 반도체 장치를 제조하는 방법의 일예에 대하여 설명하기로 한다. 이하, 반도체 장치로서 QFN을 제조하는 경우를 예로서 설명하기로 한다.
먼저, 도 1에 도시한 개략적인 구성의 리드 프레임(20)을 준비한다. 리드 프레임(20)은, IC 칩 등의 반도체 소자를 탑재하는 섬모양의 복수의 반도체 소자 탑재부(다이패드부)(21)을 구비하고, 각 반도체 소자 탑재부(21)의 외주를 따라 다수의 리드(22)가 설치된 것이다. 이어서, 도 2A에 도시한 바와 같이, 접착 시트 점착 공정에 있어서, 리드 프레임(20)의 일면 상에, 본 발명의 접착 시트(10)를 접착제층(미도시)측이 리드 프레임(20)측이 되도록 점착한다.
또한, 접착 시트(10)를 리드 프레임(20)에 점착하는 방법으로는, 라미네이트법 등이 바람직하다.
이어서, 도 2B에 도시한 바와 같이, 다이 어태치 공정에 있어서, 리드 프레임(20)의 반도체 소자 탑재부(21)에, 접착 시트(10)가 점착되어 있지 않은 측으로부터 IC 칩 등의 반도체 소자(30)를, 다이어태치재(미도시)를 이용하여 탑재한다.
이어서, 와이어 본딩 직전까지 걸리는 열 이력으로, 접착 시트나, 다이어태치제 등으로부터 발생하는 아웃 가스 성분이 리드 프레임에 부착되어, 와이어의 접합 불량에 의한 수율이 저하되는 것을 방지하기 위하여, 와이어 본딩 공정 실시전에 접착 시트, 다이어태치제, IC 칩이 탑재된 리드 프레임을 플라즈마 클리닝한다.
이어서, 도 2C에 도시한 바와 같이, 와이어 본딩 공정에 있어서, 반도체 소자(30)와 리드 프레임(20)의 리드(22)를, 금 와이어 등의 본딩 와이어(31)을 통하여 전기적으로 접속한다. 이어서, 도 2D에 도시한 바와 같이, 수지 봉지 공정에 있어서, 도 2C에 도시한 제조 도중의 반도체 장치를 금형 내에 재치하고, 봉지 수지(몰드재)를 이용하여 트랜스퍼 몰드(금형 성형)함으로써 반도체 소자(30)를 봉지 수지(40)에 의해 봉지한다.
이어서, 도 2E에 도시한 바와 같이, 접착 시트 박리 공정에 있어서, 접착 시트(10)를 봉지 수지(40) 및 리드 프레임(20)으로부터 박리함으로써 복수의 QFN(50)이 배열된 QFN 유니트(60)을 형성할 수 있다. 마지막으로, 도 2F에 도시한 바와 같이, 다이싱 공정에 있어서, QFN 유니트(60)를 각 QFN(50)의 외주를 따라 다이싱함으로써 복수의 QFN(50)을 제조할 수 있다.
이와 같이 본 발명의 접착 시트(10)를 이용하여 QFN 등의 반도체 장치를 제조함으로써 열경화형 접착제의 와이어 본딩성, 몰드 플래시 방지성을 유지한 채 상기 접착 시트가 플라즈마 클리닝 공정을 거친 상태에서도, 잔여 페이스트를 방지할 수 있고, 반도체 장치의 불량화를 방지할 수 있다.
실시예
이어서, 본 발명에 따른 실시예 및 비교예에 대하여 설명하기로 한다.
각 실시예, 비교예에 있어서, 접착제를 조제하여 접착 시트를 제작하고, 얻어진 접착제층이나 접착 시트의 평가를 행하였다. 또한, 아래 표 1, 2에서의 배합비는 중량비이다.
실시예 1
표 1에 나타내는 조성 및 배합비에 테트라하이드로퓨란에 혼합하여 접착제 용액을 제작하였다. 이어서, 내열성 기재로서 폴리이미드 수지 필름(도우레 듀폰사 제품 상품명:카프톤 100EN, 두께 25μm, 글래스 전이 온도 300℃ 이상, 열팽창 계수 16ppm/℃)를 이용하고, 건조 후의 두께가 6μm가 되도록, 상기 접착제 용액을 도포한 후, 120℃에서 5분간 건조시키고, 접착제층을 가지는 본 발명의 접착 시트를 얻었다.
또한, 열경화성 수지 성분(a)/열 가소성 수지 성분(b)의 중량비는 1.5, 및(열경화성 수지 성분(a)+열가소성 수지 성분(b))/(재박리성 부여 성분(c))의 중량비는 28.57이다.
실시예 2
접착제 용액을 표 1에 나타내는 조성 및 배합비로 변경한 이외에는 실시예 1과 같이 하여 본 발명의 접착 시트를 얻었다.
또한, 열경화성 수지 성분(a)/열 가소성 수지 성분(b)의 중량비는 1.5, 및(열경화성 수지 성분(a)+열가소성 수지 성분(b))/(재박리성 부여 성분(c))의 중량비는 33.33이다.
실시예 3
열경화성 수지 성분(a), 열가소성 수지 성분(b) 및 경화 촉진제를 표 1에 나타내는 조성 및 배합비로 테트라하이드로퓨란에 혼합하여 접착제 용액을 제작하였다. 이어서, 내열성 기재로서 폴리이미드 수지 필름(도우레 듀폰사 제품 상품명:카 프톤 100EN, 두께 25μm, 글래스 전이 온도 300℃ 이상, 열팽창 계수 16ppm/℃)를 이용하고, 건조 후의 두께가 6μm가 되도록, 상기 접착제 용액을 도포하였다, 100℃에서 3분간 건조시킨 접착제를 얻은 후, 재박리성 부여 성분(c) 1중량부를 테트라하이드로퓨란 50중량부로 희석한 용액을 표 1에 나타내는 배합비가 되도록 접착제 표면에 도포하고, 또한 120℃에서 5분간 건조시킨 접착제층을 갖는 본 발명의 접착 시트를 얻었다.
또한, 열경화성 수지 성분(a)/열 가소성 수지 성분(b)의 중량비는 1.5이다.
실시예 4
접착제 용액을 표 1에 나타내는 조성 및 배합비로 변경한 이외에는 실시예 3과 같이 하여 본 발명의 접착 시트를 얻었다.
또한, 열경화성 수지 성분(a)/열 가소성 수지 성분(b)의 중량비는 1.5이다.
실시예 5
실시예 1과 같은 조성 및 배합비로 접착제 용액을 제작하고, 이어서 내열성 기재로서 동박(미츠이 금속 광업사 제품 상품명:3EC-VLP, 두께 25μm, 열팽창 계수 20ppm/℃)을 사용하고, 그 거친면 상에 건조 후의 두께가 8μm가 되도록 상기 접착제 용액을 도포하고, 120℃에서 5분간 건조시켜 접착제층을 가지는 본 발명의 접착 시트를 얻었다.
실시예 6
표 1에 나타내는 조성 및 배합비에서 N~메틸 피롤리돈에 혼합하여 접착제 용액을 제작하였다. 이어서 내열성 기재로서 동박(미츠이 금속 광업사 제품 상품명:3EC-VLP, 두께 25μm)을 사용하고, 그 거친면 상에 건조 후의 접착제 두께가 6μm가 되도록 상기 접착제 용액을 도포하고, 180℃에서 10분간 건조시켜 접착제층을 가지는 본 발명의 접착 시트를 얻었다.
또한, 열가소성 수지 성분(b)/(재박리성 부여 성분(c))의 중량비는 33.33이다.
실시예1 실시예2 실시예3 실시예4 실시예5 실시예6
1층째 2층째 1층째 2층째
열경화성 수지 성분(a) 에폭시수지(대일본잉크화학공업사 제품 HP-7200) 40 40 40
페놀수지(일본화약사 제품 TPM) 20 20 20
에폭시수지(자판에폭시레진사 제품 에피코트 828) 30 30
페놀수지(소화고분자사 제품 CKM 2400) 30 30
열가소성 수지 성분(b) 아크릴로니트릴부타디엔공중합체수지(일본제온사 제품 Nipol 1001 중량평균분자량 30-,000) 40 40 40
폴리아미드수지(헨켈자판사 제품 마크로멜트 6238 중량평균분자량 40-,000) 40 40
폴리이미드수지(도모에가와 제지소제품 실록산함유방향족폴리이미드 중량평균분자량 50-,000) 100
재박리성 부여 성분(c) 변성실리콘오일(도우레 다우 코닝사 제품 SF8413) 3.5 0.3 3.5
변성실리콘오일 (신에츠실리콘사 제품 KF105) 3 0.2
변성실리콘오일 (신에츠실리콘사 제품 KF861) 3
기타 경화촉진제(시코쿠카세이사 제품2-에틸4-메틸이미다졸) 1 1 1 1 1
비교예1
접착제 용액을 표 2에 나타내는 조성 및 배합비로 혼합한 접착제 용액으로 변경한 이외에는 실시예 1과 같이 하여 비교용 접착 시트를 얻었다.
또한, 열경화성 수지 성분(a)/열 가소성 수지 성분(b)의 중량비는 1.5이다.
비교예 2
접착제 용액을 표 2에 나타내는 조성 및 배합비로 변경한 이외에는 실시예 1과 같이 하여 비교용 접착 시트를 얻었다.
또한, 열경화성 수지 성분(a)/열 가소성 수지 성분(b)의 중량비는 1.5이다.
비교예 1 비교예 2
열경화성 수지 성분(a) 에폭시수지(대일본잉크화학공업사 제품 HP-7200) 40
페놀수지(일본화약사 제품 TPM) 20
에폭시수지(자판에폭시레진사 제품 에피코트 828) 30
페놀수지(소화고분자사 제품 CKM 2400) 30
열 가소성 수지 성분(b) 아크릴로니트릴부타디엔공중합체수지(일본제온사 제품 Nipol 1001 중량평균분자량 30-,000) 40
폴리아미드수지(헨켈자판사 제품 마크로멜트 6238 중량평균분자량 40-,000) 40
폴리이미드수지(도모에가와 제지소제품 실록산함유방향족폴리이미드 중량평균분자량 50-,000)
재박리성 부여 성분(c) 변성실리콘오일(도우레 다우 코닝사 제품 SF8413))
변성실리콘오일 (신에츠실리콘사 제품 KF105)
변성실리콘오일 (신에츠실리콘사 제품 KF861)
기타 경화촉진제(시코쿠카세이사 제품 2-에틸4-메틸이미다졸) 1 1
(저장 탄성율의 측정)
실시예 및 비교예에서 얻어진 접착제 용액을 이형필름 상에 도포한 후, 접착 시트를 제작할 때와 같은 건조 조건으로 건조하고, 또한 다이 어태치 공정의 열처리 조건(175℃에서 2시간)에서 열처리를 행하여 접착제층이 부착된 이형성 필름을 제작하였다. 또한, 건조 후의 두께가 O.lmm가 되도록 접착제의 도포, 건조를 행하였다.
얻어진 샘플을 5mm×30mm로 절단하고, 탄성율 측정 장치(오리엔테크사 제품 레오바이브론 DDV-II)를 이용하여 주파수 1lHz, 승온속도 3℃/min, 측정 온도 범위 150℃~250℃에서 측정을 행하였다. 그 결과를 표 3에 나타내었다. 또한, 표 3의 수치는, 측정 온도 범위 150℃~250℃에서의 저장 탄성율의 최소치를 나타낸다.
(접착 시트의 평가)
1. 와이어 본딩 불량
각 실시예 및 비교예에 있어서 얻어진 접착 시트를, 바깥치수 200mm×60mm의 QFN용 리드 프레임(Au-Pd-Ni 도금 Cu 리드 프레임, 4×6개(합계 64개)의 매트릭스 배열, 패키지 사이즈 10mm×10mm, 84핀)에 라미네이트법에 의해 점착하였다.
그것들의 반수에 대하여 플라즈마 클리닝을 실시하였다.
이어서, 에폭시계 다이어태치제를 사용하여 알루미늄이 증착된 더미칩(6mm×6mm, 두께 0.4mm)을 리드 프레임의 반도체 소자 탑재부에 탑재한 후, 와이어 본더(신카와사 제품, UTC-470BI)를 이용하여, 가열 온도를 210℃, US POWER를 30, 하중을 0.59N, 처리 시간을 1Omsec/핀으로 하여, 더미칩과 리드를 금와이어에 의해 전기적으로 접속하였다.
얻어진 패키지 64개를 검사하고, 리드측 접속 불량이 발생한 패키지수를, 와이어 본딩 불량의 발생 개수로서 검출하고, 그 결과를 표 3에 나타내었다.
2, 몰드 플래시
와이어 본딩 불량 평가 후의 리드 프레임을 이용하여 몰드 플래시의 평가를 행하였다. 우선 플라즈마 클리닝을 실시한 프레임과 실시하지 않은 프레임으로 나누고, 각각 에폭시계 몰드제(비페닐에폭시계, 필러량 85중량%)를 이용하여, 가열 온도를 180℃, 압력을 10MPa, 처리 시간을 3분간으로 하고, 트랜스퍼 몰드(금형 성형)에 의해, 더미칩을 봉지 수지로 봉지하였다.
수지 봉지후의 패키지(64)개를 검사하고, 리드의 외부 접속용 부분(리드의 접착 시트측의 면)에 봉지 수지가 부착되어 있는 패키지수를, 몰드 플래시의 발생 개수로서 검출하고, 그 결과를 표 3에 나타내었다.
3. 잔여 페이스트
플라즈마 클리닝의 유무를 포함하는 몰드 플래시의 평가 후의 리드 프레임을 사용하여 잔여 페이스트의 평가를 행하였다. 우선 접착 시트를 리드 프레임으로부터 박리 속도 500mm/min의 조건으로 박리하였다.
접착 시트의 박리 후의 패키지 64개를 검사하고, 리드의 외부 접속용 부분, 몰드 수지면을 포함하는 접착 시트 박리면에 접착제가 부착되어 있는 패키지 개수를 잔여 페이스트의 발생수로서 표 3에 나타내었다.
4. 접착 강도
각 실시예 및 비교예에서 얻어진 접착 시트를 1cm 폭으로 절단하고, 50mm×100mm×0.25mmt의 동판(미츠비시 메텍스사 제품 상품명:MF-202), 및 동판에 금도금한 판에 롤 라미네이션에 의해 압착시켰다. 이어서 다이어태치 큐어(175℃ 1시간), 몰드 수지 큐어(180℃ 4시간)로 상당한 열이력후 상온으로 되돌렸다. 이들 판을 150℃로 가열하고, 얻어진 적층체의 접착제층을 판자에 대하여 90° 방향으로 떼어 냈을 때의 박리 강도를 측정하였다.
또한, 이 박리 강도의 측정을 판의 가열 온도를 150℃에서 200℃까지 5℃마다 상승시켜 행하였다. 그리고, 150~200℃의 각 측정 온도에서의 박리 강도 중 최소치를 접착 시트의 접착 강도로 하고, 그 결과를 표 3에 나타내었다. 이 경우, 실용상 필요로 하는 동판으로의 접착력은, 금도금의 유무를 불문하고 0.098N/cm 이상이다.
저장탄성율(MPa) 와이어본딩불량 (개) 몰드플래시 (개) 잔여페이스트발생 (개) 접착강도 (N/cm)
플라즈마없음 플라즈마있음 플라즈마없음 플라즈마있음 플라즈마없음 플라즈마있음 플라즈마없음 플라즈마있음
실시예1 30 0 0 0 0 0 0 0.78 0.29
실시예2 40 0 0 0 0 0 0 0.59 0.39
실시예3 30 0 0 0 0 0 0 0.59 0.39
실시예4 45 0 0 0 0 0 0 0.34 0.25
실시예5 30 0 0 0 0 0 0 0.49 0.39
실시예6 50 0 0 0 0 0 0 0.29 0.29
비교예1 30 0 0 0 0 0 25 2.9 0.49
비교예2 40- 0 0 0 0 0 39 0.59 0.49
표 3에 나타내는 바와 같이, 본 발명의 접착 시트는 플라즈마 클리닝을 실시한 리드 프레임에 있어서도, 와이어본딩 불량, 몰드 플래시 및 잔여 페이스트가 전혀 발생하지 않았다. 이에 비해, 재박리성 부여 성분(c)을 함유하지 않는 비교예에서는 잔여 페이스트가 다수 발생하였다.
상술한 바와 같이, 본 발명의 반도체 장치 제조용 접착 시트에 있어서는, 접착제층이 플라즈마 클리닝에 노출되더라도 적절한 박리성을 유지하여 잔여 페이스트가 발생하지 않는다. 이 때문에, 본 발명의 접착 시트를 이용하여 QFN 등의 반도 체 장치를 제조함으로써 와이어 본딩 불량, 몰드 플래시는 물론 잔여 페이스트를 방지할 수 있고, 반도체 장치의 불량화를 방지할 수 있다.

Claims (17)

  1. 리드 프레임 또는 배선 기판에 박리 가능하게 점착되는 반도체 장치 제조용 접착 시트에 있어서,
    내열성 기재와 접착제층을 갖는 적층체를 가지며, 상기 접착제층이 열가소성 수지 성분(b) 및 변성 실리콘 오일로 된 재박리성 부여 성분(c)을 함유하는 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  2. 제 1 항에 있어서, 상기 접착제층이 열경화성 수지 성분(a)을 함유하는 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  3. 삭제
  4. 제 1 항에 있어서, 상기 재박리성 부여 성분(c)이 반응성을 가지며, 열가소성 수지 성분(b)과 화학적으로 결합 상태에 있는 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  5. 제 2 항에 있어서, 상기 재박리성 부여 성분(c)이 반응성을 가지며, 열경화성 수지 성분(a)과 열가소성 수지 성분(b)의 혼합물과 화학적으로 결합 상태에 있 는 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  6. 제 1 항에 있어서, 동 또는 금도금한 동에 접착하고, 경화후의 150~200℃에서의 박리력이 0.03~5N/cm인 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  7. 제 2 항에 있어서, 상기 접착제층은, 재박리성 부여 성분(c)과 열경화성 수지 성분(a)과 열가소성 수지 성분(b)과의 혼합물을 성막하여 이루어진 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  8. 제 2 항에 있어서, 상기 접착제층의 열경화성 수지 성분(a) 및 열가소성 수지 성분(b)의 중량 비율(a)/(b)가 3.5 이하, ((a)+(b))/(c)가 6~2,000인 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  9. 제 2 항에 있어서, 재박리성 부여 성분(c)이 열경화성 수지 성분(a)과 열가소성 수지 성분(b)으로 이루어지는 접착제층의 표면에 성막된 것임을 특징으로 하는 반도체 장치 제조용 접착 시트.
  10. 제 1 항에 있어서, 열가소성 수지 성분(b)의 중량 평균 분자량이 2,000~1,000,O00인 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  11. 제 1 항에 있어서, 리드 프레임 또는 배선 기판에 점착되는 상기 접착제층의 경화 후의 저장 탄성율이 150~250℃에 있어서 1MPa 이상인 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  12. 제 1 항에 있어서, 상기 내열성 기재는 열팽창 계수가 5~50ppm/℃의 내열성 수지 필름인 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  13. 제 1 항에 있어서, 상기 내열성 기재는 열팽창 계수가 5~50ppm/℃의 금속박인 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  14. 제 1 항에 있어서, 상기 접착제층의 일면에 보호 필름이 설치되어 있는 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  15. 제 1 항에 있어서, 동 또는 금도금한 동과 접착시켰을 때의 접착 강도가 0.098N/cm 이상인 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  16. 삭제
  17. 삭제
KR1020040019211A 2003-03-25 2004-03-22 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체장치 및 제조 방법 KR100596186B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003083795A JP4421204B2 (ja) 2003-03-25 2003-03-25 半導体装置製造用接着シート及びそれを用いた半導体装置並びに製造方法
JPJP-P-2003-00083795 2003-03-25

Publications (2)

Publication Number Publication Date
KR20040084680A KR20040084680A (ko) 2004-10-06
KR100596186B1 true KR100596186B1 (ko) 2006-07-03

Family

ID=33399169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040019211A KR100596186B1 (ko) 2003-03-25 2004-03-22 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체장치 및 제조 방법

Country Status (6)

Country Link
JP (1) JP4421204B2 (ko)
KR (1) KR100596186B1 (ko)
CN (1) CN100492586C (ko)
HK (1) HK1073178A1 (ko)
MY (1) MY140439A (ko)
TW (1) TWI313481B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538398B2 (ja) * 2005-10-31 2010-09-08 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
JP4654062B2 (ja) * 2005-03-30 2011-03-16 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
JP4863690B2 (ja) * 2005-10-31 2012-01-25 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置並びにその製造方法
JP4505649B2 (ja) * 2006-03-23 2010-07-21 フジコピアン株式会社 固定シート
JP2009158817A (ja) * 2007-12-27 2009-07-16 Tomoegawa Paper Co Ltd Ｑｆｎ用熱硬化型樹脂組成物及びそれを用いたｑｆｎ用接着シート
KR20110087547A (ko) * 2010-01-26 2011-08-03 도레이첨단소재 주식회사 내열성 점착시트를 이용한 반도체 장치의 제조방법
JP5714349B2 (ja) * 2011-01-31 2015-05-07 ニッタ株式会社 易剥離性粘着シートおよび易剥離性粘着テープ
CN106574163B (zh) * 2014-08-08 2019-12-03 东丽株式会社 临时粘接用粘合剂、粘合剂层、晶片加工体及使用其的半导体器件的制造方法、聚酰亚胺共聚物、聚酰亚胺混合树脂以及树脂组合物
TWI732764B (zh) * 2015-06-01 2021-07-11 日商富士軟片股份有限公司 暫時接著劑、接著膜、接著性支持體、積層體及接著劑套組
CN108922854B (zh) * 2018-06-14 2020-06-05 中国电子科技集团公司第二十四研究所 一种用于封装硅基芯片的瞬态电路封装结构实现方法
JP7187906B2 (ja) * 2018-09-10 2022-12-13 昭和電工マテリアルズ株式会社 半導体装置の製造方法
EP4083159A4 (en) * 2019-12-23 2024-01-10 Nissan Chemical Corp ADHESIVE COMPOSITION, LAMINATE AND METHOD FOR PRODUCING SAME, METHOD FOR PEELING LAMINATE AND METHOD FOR PROCESSING SEMICONDUCTOR FORMING SUBSTRATE

Also Published As

Publication number Publication date
CN100492586C (zh) 2009-05-27
CN1622279A (zh) 2005-06-01
JP4421204B2 (ja) 2010-02-24
KR20040084680A (ko) 2004-10-06
JP2004296549A (ja) 2004-10-21
TWI313481B (en) 2009-08-11
TW200501208A (en) 2005-01-01
HK1073178A1 (en) 2005-09-23
MY140439A (en) 2009-12-31

Similar Documents

Publication Publication Date Title
KR100618640B1 (ko) 반도체 장치 제조용 접착시트와, 반도체 장치 및 그제조방법
KR100633849B1 (ko) 반도체 장치 제조용 접착 시트
JP4654062B2 (ja) 半導体装置製造用接着シート及び半導体装置の製造方法
KR100596186B1 (ko) 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체장치 및 제조 방법
JP4863690B2 (ja) 半導体装置製造用接着シート及び半導体装置並びにその製造方法
JP2012124466A (ja) 半導体装置用接着フィルム、及び、半導体装置
KR20130109070A (ko) 반도체 장치 제조용 접착 시트 및 반도체 장치의 제조 방법
JP4125668B2 (ja) 半導体装置の製造方法
JP2016119493A (ja) ダイボンドフィルム、ダイシング・ダイボンドフィルム、ダイボンドフィルムの製造方法、及び、ダイボンドフィルムを有する半導体装置
KR101485659B1 (ko) 반도체 장치 제조용 접착 시트 및 반도체 장치의 제조 방법
JP5580730B2 (ja) ダイシング・ダイボンドフィルム及び半導体素子
JPWO2018207408A1 (ja) 半導体封止成形用仮保護フィルム
JP4538398B2 (ja) 半導体装置製造用接着シート及び半導体装置の製造方法
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP4251807B2 (ja) 半導体装置製造用接着シート
JP3779601B2 (ja) 半導体装置組立用マスクシート
JP2002275435A (ja) 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP2013201403A (ja) 半導体装置製造用接着シート及び半導体装置の製造方法
JP3857953B2 (ja) 半導体装置製造用接着シート
JP4031721B2 (ja) 半導体装置製造用接着シート
WO2002075809A1 (fr) Masque pour l'assemblage d'un dispositif a semiconducteur et procede d'assemblage dudit dispositif
JP2021125516A (ja) 半導体装置製造用粘着シート
KR100776313B1 (ko) 반도체장치 제조용 접착시트, 반도체장치, 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140616

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 13