KR20200060689A - 디스플레이용 전극 형성방법 - Google Patents

디스플레이용 전극 형성방법 Download PDF

Info

Publication number
KR20200060689A
KR20200060689A KR1020190150557A KR20190150557A KR20200060689A KR 20200060689 A KR20200060689 A KR 20200060689A KR 1020190150557 A KR1020190150557 A KR 1020190150557A KR 20190150557 A KR20190150557 A KR 20190150557A KR 20200060689 A KR20200060689 A KR 20200060689A
Authority
KR
South Korea
Prior art keywords
layer
forming
seed layer
electrode
electrode pattern
Prior art date
Application number
KR1020190150557A
Other languages
English (en)
Other versions
KR102476985B1 (ko
Inventor
정광춘
Original Assignee
주식회사 잉크테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 잉크테크 filed Critical 주식회사 잉크테크
Publication of KR20200060689A publication Critical patent/KR20200060689A/ko
Application granted granted Critical
Publication of KR102476985B1 publication Critical patent/KR102476985B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L27/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 디스플레이용 전극 형성방법에 관한 것으로서, 본 발명에 따른 디스플레이용 전극 형성방법은 베이스기재 상에 전도성 시드층을 형성하는 시드층 형성단계;와, 상기 시드층 상에 전극패턴을 형성하는 전극패턴 형성단계;와, 상기 전극패턴이 형성된 시드층 상에 투명수지층을 도포하여 투명수지층을 형성하는 투명수지층 형성단계;와, 상기 시드층을 제거하는 시드층 제거단계;와, 상기 전극패턴이 노출되는 투명수지층의 일측면에 투명전도층을 형성하는 투명전도층 형성단계;와, 투명전도층의 타측면에 상기 전극패턴 중 일부 전극패턴을 노출시키는 비아홀을 형성하는 비아홀 형성단계; 및 상기 투명전도층의 타측면에 금속전도층을 형성하는 금속전도층 형성단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 디스플레이용 전극 형성방법은 베이스기재 상에 전도성 시드층을 형성하는 시드층 형성단계;와, 상기 시드층 상에 전극패턴을 형성하는 전극패턴 형성단계;와, 상기 전극패턴이 형성된 시드층 상에 투명수지층을 도포하여 투명수지층을 형성하는 투명수지층 형성단계;와, 상기 시드층과 접하지 않는 상기 투명수지층의 일측에 상기 전극패턴 중 일부 전극패턴을 노출시키는 비아홀을 형성하는 비아홀 형성단계;와, 상기 비아홀 내부 및 상기 투명 수지층의 일측에 금속 전도층을 형성하는 금속 전도층 형성 단계;와, 상기 시드층을 제거하는 시드층 제거단계; 및 상기 전극패턴이 노출되는 상기 투명수지층의 타측에 상기 전극패턴과 접하도록 투명전도층을 형성하는 투명전도층 형성단계;를 포함하는 것을 특징으로 한다.

Description

디스플레이용 전극 형성방법 {METHOD FOR FORMING ELECTRODES FOR DISPLAY}
본 발명은 디스플레이용 전극 형성방법에 관한 것으로서, 보다 상세하게는 초정밀 미세선폭 구현이 가능하고, 대면적에서도 전기 저항의 편차를 줄일 수 있으며, 우수한 내굴곡성을 제공할 수 있을 뿐만 아니라 절감된 제조비용으로 대면적 형성이 가능한 디스플레이용 전극 형성방법에 관한 것이다.
각종 가전기기와 통신기기가 디지털화되고 급속히 고성능화됨에 따라 휴대 가능한 디스플레이의 구현이 절실히 요구되고 있다. 휴대 가능한 디스플레이를 구현하기 위해서는, 디스플레이용 전극재료는 투명하면서도 낮은 저항값을 나타낼 뿐만 아니라, 기계적으로 안정할 수 있도록 높은 유연성을 나타내어야 하고, 기판의 열팽창 계수와 유사한 열팽창 계수를 갖고 있어서 기기가 과열되거나 고온인 경우에도 단락되거나 면 저항의 변화가 크지 않아야 한다.
현재 투명 전도성 재료로 사용 가능한 소재로는 산화물, 카본나노튜브(Carbon Nanotube, CNT), 그래핀, 고분자 전도체, 금속 나노 와이어 등이 알려져 있으며, 그 중 인듐주석 산화물(Indium Tin Oxide, ITO)을 진공방식으로 박막층을 형성하여 사용하는 방법이 대표적으로 상용화되고 있지만, 세라믹 재료이기 때문에 금속에 비해 저항 특성이 우수하지 못하고, 기판의 굽힘이나 휨에 대한 기계적 저항이 낮아 쉽게 크랙이 형성되고 전파되어 전극 특성이 열화 되는 문제가 있다. 뿐만 아니라 ITO의 주재료인 인듐 가격이 평판디스플레이, 모바일기기, 터치 패널 시장의 급격한 확장으로 지속적으로 상승하고 있고 제한된 매장량으로 인해 투명 전도성 필름의 원가 경쟁력에서 문제점으로 작용하고 있다. 따라서 앞으로 치열하게 전개될 디스플레이 기술 경쟁에서 우위를 선점하기 위해서 ITO 전극의 문제점을 해결할 수 있는 대체 재료 개발이 매우 중요하다.
고분자 전도체의 경우 폴리아세틸렌, 폴리피롤, 폴리페놀, 폴리아닐린, PEDOT:PSS 등의 물질을 사용하여 투명 전도성 필름을 제작하게 되는데 대부분 고분자 전도체가 용해도가 낮고 공정이 까다로울 뿐만 아니라 에너지 밴드갭이 3eV 이하로 색을 띄는 문제점을 가지고 있다. 투과율을 높이기 위해 박막으로 코팅할 경우 면저항이 높아져서 실제 투명전극으로 사용하는 데는 문제가 있다. 또한 대부분의 고분자 전도체는 대기 안정성이 부족하여 대기 중에서 급격히 산화되어 전기 전도성이 떨어지기 때문에 안정성 확보가 중요한 문제 중에 하나이다.
CNT, 그래핀, 금속 나노 와이어를 이용한 투명 전도성 필름에 대한 연구도 많이 이루어지고 있으나 저 저항의 투명전도성 필름으로 사용하기에는 아직 해결할 문제점이 있어 아직 실용화 수준에 도달하지 못한 상태이다.
최근 이러한 문제점을 해결하기 위한 새로운 방법 중 하나로, 임프린팅 방법을 이용하여 미세한 음각의 홈을 형성한 후, 저 저항의 금속 물질을 충진하는 방법들이 연구되고 있으며, 이와 관련하여 UV경화성 수지를 미세 몰드로 가압한 후 임프린트하고 Ag페이스트를 충진하여 투명전도성 필름을 형성하는 방법이 있으나, Ag 패턴 막의 두께 조절이 어렵고 또한 패턴 막의 표면 조도 제어가 쉽지 않아 전극 간 접촉이 필요한 분야의 적용에 한계점이 있다.
뿐만 아니라, 최근 대면적 플렉시블 디스플레이에 대한 니즈가 증가하는 시점에서 저항특성이 우수하고, 유연하며 유기물질과의 적합성이 뛰어나면서도 표면 평탄도가 우수한 전극소재의 개발이 시급한 실정이다.
이에, 전극 간의 접촉에 용이하게 사용할 수 있는 표면 조도가 우수한 미세전극 패턴이 형성된 투명전극을 제조하기 위한 연구가 필요하다.
특허문헌 1. 대한민국 특허공개공보 제10-2007-0102263호(2007.10.18.공개) 특허문헌 2. 대한민국 특허공개공보 제10-2010-0073064호(2010.07.01.공개)
따라서, 본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 베이스 필름 상에 초박막 수준의 균일한 시드층을 저렴한 제조비용으로 대면적 형성이 가능할 뿐만 아니라, 전극 패턴의 하부에 위치하게 되는 시드층만을 선택적으로 전극패턴의 손상 없이 에칭할 수 있는 디스플레이용 전극 형성방법을 제공하는 것이다.
또한, 전극패턴의 형성에 있어 SAP(Semi Additive Process)방식을 통해 초정밀 미세선폭 구현이 가능한 디스플레이용 전극 형성방법을 제공하는 것이다.
그리고, 박막의 투명 전도층과 미세 전극패턴이 접합되어 있음에 따라 대면적에서도 전기 저항의 편차를 줄일 수 있을 뿐만 아니라 우수한 내굴곡성을 제공할 수 있는 디스플레이용 전극 형성방법을 제공하는 것이다.
한편, 본 발명의 구체적인 한 예에 따라 투명 전도층으로 투명한 ITO층을 형성하고, 전기 전도성이 우수한 구리 전극패턴을 SAP 방식으로 형성하여 FPCB 또는 플렉시블 디스플레이 분야에 최적화된 투명 전극을 제공하는 것을 목적으로 한다.
또한 본 발명의 구체적인 다른 한 예에 따라 전극 패턴을 구리 회로 패턴으로 형성하고, 투명 전도층으로서 투명 ITO층을, 구리 회로 패턴에 직접 접하도록 형성함에 따라 구리 회로패턴과 ITO층이 직접 접하기 때문에 ITO층을 얇게 형성하여도 종래의 ITO층의 문제인 고저항 문제를 구리 회로패턴이 보완하여 줄 뿐만 아니라 이와 같은 이유로 ITO를 얇게 형성할 수 있기 때문에 종래의 ITO 문제인 휨강도를 크게 향상시킬 수 있으며, 이를 적용하여 굴곡성이 우수한 FPCB를 제조할 수 있는 디스플레이용 전극 형성방법을 제공하는 것이다. 또한, 구리 회로패턴과 ITO층이 직접 접하기 때문에 구리 회로패턴과 ITO층 간의 매우 우수한 접착력을 제공할 수 있는 디스플레이용 전극 형성방법을 제공하는 것이다.
한편, 본 발명의 구체적인 또 다른 한 예에 따라, 전극 패턴이 형성된 시드층상에 투명수지층으로서 PI층을 도포하여, PI층 내부에 전극 패턴이 매립된 형태로 형성함에 따라 PI층과 전극 패턴이 단차 없이 동일한 평면을 구성하게 되고 이에 우수한 평활도를 제공하기에 이러한 평면에 ITO를 박막으로 스퍼터링해도 균일한 두께의 ITO층을 형성할 수 있는 디스플레이용 전극 형성방법을 제공하는 것이다. 이에 종래에 ITO 두께가 불균일하게 형성되어 굴곡성 테스트 시 ITO층이 쉽게 부서지는 것을 방지할 수 있는 디스플레이용 전극 형성방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 베이스기재 상에 전도성 시드층을 형성하는 시드층 형성단계;와, 상기 시드층 상에 전극패턴을 형성하는 전극패턴 형성단계;와, 상기 전극패턴이 형성된 시드층 상에 투명수지층을 도포하여 투명수지층을 형성하는 투명수지층 형성단계;와, 상기 시드층을 제거하는 시드층 제거단계;와, 상기 전극패턴이 노출되는 투명수지층의 일측면에 투명전도층을 형성하는 투명전도층 형성단계;와, 투명전도층의 타측면에 상기 전극패턴 중 일부 전극패턴을 노출시키는 비아홀을 형성하는 비아홀 형성단계; 및 상기 투명전도층의 타측면에 금속전도층을 형성하는 금속전도층 형성단계;를 포함하는 것을 특징으로 하는 디스플레이용 전극 형성방법에 의해 달성된다.
여기서, 상기 전극패턴 형성단계는, 상기 시드층 상에 감광물질을 도포하여 감광층을 형성하는 감광층 형성단계;와, 포토 리소그래피 공정을 통해 상기 감광층에 패턴홈을 형성하는 패턴홈 형성단계;와, 도금공정을 통해 상기 패턴홈에 전도성 물질을 충진하는 도금단계; 및 상기 감광층을 제거하는 감광층 제거단계;를 포함하는 것이 바람직하다.
또한, 상기 시드층과 전극패턴은 서로 상이한 재질로 이루어지고, 상기 시드층 제거단계에서는 상기 시드층만 제거할 수 있는 선택적 에칭액을 이용해 시드층을 제거하는 것이 바람직하다.
또한, 상기 시드층은 은(Ag) 재질로 이루어지고, 상기 전극패턴은 구리(Cu) 재질로 이루어지는 것이 바람직하다.
또한, 상기 투명전도층은 ITO, AZO, CNT, 그래핀 또는 전도성 고분자인 것이 바람직하다.
또한, 상기 투명수지층은 폴리아믹산(polyamic acid) 전구체와 메틸피롤리돈(N-Methyl-2-Pyrrolidone, NMP) 용제가 혼합된 수지용액으로 이루어지는 것이 바람직하다.
상기 목적은, 본 발명에 따라, 베이스기재 상에 전도성 시드층을 형성하는 시드층 형성단계;와, 상기 시드층 상에 전극패턴을 형성하는 전극패턴 형성단계;와, 상기 전극패턴이 형성된 시드층 상에 투명수지층을 도포하여 투명수지층을 형성하는 투명수지층 형성단계;와, 상기 시드층과 접하지 않는 상기 투명수지층의 일측에 상기 전극패턴 중 일부 전극패턴을 노출시키는 비아홀을 형성하는 비아홀 형성단계;와, 상기 비아홀 내부 및 상기 투명 수지층의 일측에 금속 전도층을 형성하는 금속 전도층 형성 단계;와, 상기 시드층을 제거하는 시드층 제거단계; 및 상기 전극패턴이 노출되는 상기 투명수지층의 타측에 상기 전극패턴과 접하도록 투명전도층을 형성하는 투명전도층 형성단계;를 포함하는 것을 특징으로 하는 디스플레이용 전극 형성방법에 의해서도 달성될 수 있다.
여기서, 상기 전극패턴 형성단계는, 상기 시드층 상에 감광물질을 도포하여 감광층을 형성하는 감광층 형성단계;와, 포토 리소그래피 공정을 통해 상기 감광층에 패턴홈을 형성하는 패턴홈 형성단계;와, 도금공정을 통해 상기 패턴홈에 전도성 물질을 충진하는 도금단계; 및 상기 감광층을 제거하는 감광층 제거단계;를 포함하는 것이 바람직하다.
또한, 상기 시드층과 전극패턴은 서로 상이한 재질로 이루어지고, 상기 시드층 제거단계에서는 상기 시드층만 제거할 수 있는 선택적 에칭액을 이용해 시드층을 제거하는 것이 바람직하다.
또한, 상기 시드층은 은(Ag) 재질로 이루어지고, 상기 전극패턴은 구리(Cu) 재질로 이루어지는 것이 바람직하다.
또한, 상기 투명전도층은 ITO, AZO, CNT, 그래핀 또는 전도성 고분자인 것이 바람직하다.
또한, 상기 투명수지층은 폴리아믹산(polyamic acid) 전구체와 메틸피롤리돈(N-Methyl-2-Pyrrolidone, NMP) 용제가 혼합된 수지용액으로 이루어지는 것이 바람직하다.
본 발명에 따르면, 베이스 필름 상에 초박막 수준의 균일한 시드층을 저렴한 제조비용으로 대면적 형성이 가능할 뿐만 아니라, 전극 패턴의 하부에 위치하게 되는 시드층만을 선택적으로 전극패턴의 손상 없이 에칭할 수 있는 디스플레이용 전극 형성방법이 제공된다.
또한, 전극패턴의 형성에 있어 SAP(Semi Additive Process)방식을 통해 초정밀 미세선폭 구현이 가능하다.
그리고, 박막의 투명 전도층과 미세 전극패턴이 접합되어 있음에 따라 대면적에서도 전기 저항의 편차를 줄일 수 있을 뿐만 아니라 우수한 내굴곡성을 제공할 수 있다.
한편, 본 발명의 구체적인 한 예에 따라 투명한 ITO 투명 전도층으로 형성하고 전기 전도성이 우수한 구리 전극패턴을 SAP 방식으로 형성하게 되면 FPCB 또는 플렉시블 디스플레이 분야에 최적화된 투명 전극을 제조할 수 있게 된다.
또한 본 발명의 구체적인 다른 한 예에 따라 전극 패턴을 구리 회로 패턴으로 형성하고, 투명 전도층으로서 투명 ITO층을 구리 회로 패턴에 직접 접하도록 형성하게 되면, 구리 회로패턴과 ITO층이 직접 접하기 때문에 ITO층을 얇게 형성하여도 종래의 ITO층의 문제인 고저항 문제를 구리 회로패턴이 보완하여 줄 뿐만 아니라 이와 같은 이유로 ITO를 얇게 형성할 수 있기 때문에 종래의 ITO 문제인 휨강도를 크게 향상시킬 수 있으며, 이를 적용하여 굴곡성이 우수한 FPCB를 제조할 수도 있게 된다. 또한, 구리 회로패턴과 ITO층이 직접 접하기 때문에 구리 회로패턴과 ITO층 간의 매우 우수한 접착력을 제공할 수 있게 된다.
한편, 본 발명의 구체적인 또 다른 한 예에 따라, 전극 패턴이 형성된 시드층상에 투명수지층으로서 PI층을 도포하여, PI층 내부에 전극 패턴이 매립된 형태로 형성하게 되면, PI층과 전극 패턴이 단차 없이 동일한 평면을 구성하게 되고 이에 우수한 평활도를 제공하게 됨에 따라 이러한 평면에 ITO를 박막으로 스퍼터링해도 균일한 두께의 ITO층을 형성할 수 있게 된다. 이에 종래에 ITO 두께가 불균일하게 형성되어 굴곡성 테스트 시 ITO층이 쉽게 부서지는 것을 방지할 수 있게 된다.
또한, 본 발명에 따르면, 5㎛ 이하의 초미세 선폭의 회로패턴을 갖는 FPCB를 제공할 수 있으므로 플렉시블 디스플레이의 광투과율을 더욱 향상시킬 수 있다.
도 1은 본 발명의 제1실시예에 따른 디스플레이용 전극 형성방법의 공정순서도,
도 2 내지 도 3은 본 발명의 제1실시예에 따른 디스플레이용 전극 형성방법의 각 공정별 단면도,
도 4는 본 발명의 제2실시예에 따른 디스플레이용 전극 형성방법의 공정순서도이고,
도 5 내지 도 6은 본 발명의 제2실시예에 따른 디스플레이용 전극 형성방법의 각 공정별 단면도이다.
설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1실시예에서 설명하고, 그 외의 실시예에서는 제1실시예와 다른 구성에 대해서 설명하기로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 제1실시예에 따른 디스플레이용 전극 형성방법에 대하여 상세하게 설명한다.
첨부도면 중 도 1은 본 발명의 제1실시예에 따른 디스플레이용 전극 형성방법의 공정순서도이고, 도 2 내지 도 3은 본 발명의 제1실시예에 따른 디스플레이용 전극 형성방법의 각 공정별 단면도이다.
도 1 내지 도 3에 도시된 바와 같은 본 발명의 제1실시예에 따른 디스플레이용 전극 형성방법은, 베이스기재 준비단계(S11), 시드층 형성단계(S12), 전극패턴 형성단계(S13), 투명수지층 형성단계(S14), 시드층 제거단계(S15), 투명전도층 형성단계(S16), 비아홀 형성단계(S17) 및 금속전도층 형성단계(S18)를 포함한다.
상기 베이스기재 준비단계(S11)에서는, 도 2의 (a)와 같이 시드층(12)의 코팅 베이스가 되는 베이스기재(11)를 준비한다. 상기 베이스기재(11)는 폴리이미드(Polyimide, PI) 필름과 같은 표면 조도가 낮은 베이스기재(11)가 적용될 수 있으며 폴리이미드 필름 이외에도 열경화성 내열필름, 유리나 스테인레스, Ni와 같은 금속 등의 플레이트 평판 소재가 적용될 수 있다. 한편, 베이스기재(11)의 표면 조도가 높은 경우에는 평탄화를 위해 베이스기재(11) 위에 프라이머를 도포하는 것도 가능하다.
상기 시드층 형성단계(S12)에서는, 도 2의 (a)와 같이 상기 베이스기재(11) 상에 전도성 물질을 도포하여 전도성 시드층(12)을 형성한다. 상기 시드층(12)을 구성하는 전도성 물질은 은(Ag, silver), 은 합금(silver alloy), 은 화합물(silver compound) 또는 은 나노입자에 바인더가 포함된 은 페이스트(silver paste)로 이루어질 수 있다.
상기 시드층(12)은 스퍼터링(Sputtering), 화학적증기증착(chemical vapor deposition, CVD), 전해/무전해도금, 코팅, 딥핑(dipping), 플렉소인쇄, 그라비아인쇄, 그라비아옵셋 등과 같은 공정을 통해 형성될 수 있으며, 이러한 공정 이외에도 금속 박막을 형성하기 위한 공정 및 금속 또는 금속 합금 또는 금속 화합물을 형성할 수 있는 일반적인 공정에 의해 형성될 수 있다.
예컨대 베이스 필름의 한 예로 캐리어 필름인 PI필름에 은 페이스트(silver paste)를 코팅하여 시드층(12)을 은 코팅층으로 형성할 수 있으며, 여기서 은 페이스트(silver paste)의 경우 코팅층의 내열온도 350℃에서 분해가 일어나지 않는 조성이면 더욱 바람직할 수 있으나, 본 발명이 이로 한정되는 것은 아니다.
상기와 같이 은(Ag) 재질로 이루어지는 시드층(12)은 광반사율이 우수할 수있으며, 예컨대 시드층(12)의 반사율은 365~405nm 파장 영역에서 50% 이상, 바람직하게는 70% 이상으로 설정될 수 있고, 정반사 특성을 갖는 것이 더욱 바람직하다. 이러한 높은 반사율과 정반사 특성을 통해 기존에는 제공할 수 없는 초미세 전극패턴을 형성할 수 있게 된다.
이처럼 시드층(12)을 반사율이 높은 은 재질로 구성함으로써 다른 금속 대비높은 반사율을 제공하는 한편, 은 시드층의 정반사 특성으로 인해 5/5㎛의 미세 회로 패턴을 구현할 수도 있다. 또한 반사율이 낮은 금속 대신 반사율이 높은 은 재질로 시드층(12)을 형성하여 표면 조도를 낮추어 난반사를 최소화하고, 스퍼터링, 화학적증기증착, 전해/무전해도금, 코팅, 딥핑, 플렉소 인쇄, 그라비아 인쇄, 그라비아 옵셋 등과 같은 공정을 통해, 정반사 특성을 갖는 반사율이 50% 이상인 시드층(12)을 형성할 수 있음에 따라 이로 인해 SAP 방식으로 초 미세 회로를 형성할 수 있게 된다.
또한 이러한 정반사 특성 및 반사율을 제공하기 위해서 반사율이 높은 은(Ag) 재질로 시드층(12)을 형성할 때 시드층(12)의 십점평균조도(Rz)는 1㎛ 미만인 것이 바람직할 수 있다. 구체적인 예로서 0.5㎛ 미만인 경우가 더 바람직할 수 있고, 더욱 구체적인 예로서 0.15㎛ 미만인 경우가 난반사율을 낮추고 정반사 특성으로 가장 고반사율을 제공할 수 있어 가장 바람직하다.
상기 시드층(12)의 십점평균조도(Rz)가 1㎛ 이상인 경우에는 거친 표면으로 인하여 난반사율이 증가하게 된다. 난반사율의 증가는 노광시 감광층(13)을 손상시키고, 이로 인하여 미세 회로 패턴의 형성이 어려울 수 있다.
또한, 상기 시드층(12)의 두께는 50nm 미만일 경우 노광 시 시드층(12) 표면을 투과하여 베이스기재(11)에 흡수되거나 투과 후 베이스기재(11) 표면에서 반사되므로, 반사율은 떨어지고 난반사율은 증가하게 된다. 이로 인하여 미세회로 패턴의 형성이 어려울 수 있다.
이와 같은 은(Ag) 고유의 고 반사율과 표면 조도 및 두께 구현을 통해, 반사율이 50% 이상이면서 정반사 특성을 갖는 시드층(12)이 형성되고, 이에 미세 회로 패턴을 제공할 수 있는 것이다.
이와 같은 시드층(12)을 형성하는 구체적인 예로는, 베이스기재(11) 위에 반사율이 우수한 은(Ag)을 150nm 이상의 두께로 코팅하여 시드층(12)을 형성함으로써, 시드층(12)의 십점평균조도(Rz)를 500nm 미만으로 구현할 수 있다.
한편, 상기 베이스기재(11)의 표면 조도가 높은 경우에는 베이스기재(11) 위에 프라이머를 도포한 후 은(Ag)을 150nm 이상의 두께로 코팅하여 시드층(12)을 형성함으로써 시드층(12)의 십점평균조도(Rz)를 500nm 미만으로 구현할 수도 있다. 여기서 프라이머는 베이스기재(11)와 시드층(12)의 접착력을 높일 뿐만 아니라, 베이스기재(11)의 표면 조도를 낮출 수 있는 고분자 수지가 이용될 수 있으며, 열경화성 수지나 광경화성 수지 등이 이용될 수 있다. 구체적으로 상기 프라이머는 열경화성 수지로 이루어지고, 반경화 또는 경화되지 않은 상태로 베이스기재(11) 상에 코팅될 수 있다. 즉 경화되지 않은 상태의 프라이머가 핫프레스 장치를 통해 인가되는 압력 및 열에 의해 베이스기재(11) 상에 밀착되면서 베이스기재(11)의 거친 표면을 메꾸는 동시에 경화됨에 따라 시드층(12)의 두께를 얇게 형성하면서도 시드층(12)의 표면 조도가 베이스기재(11)의 표면 조도에 영향을 받지 않도록 할 수 있다.
상기와 같이, 베이스기재(11)의 표면 평탄화가 확보되는 경우에는, 베이스기재(11)의 표면에 코팅 방식으로 0.3㎛ 두께 수준의 균일한 박막 시드층(13)을 대면적으로 저렴하게 형성할 수 있다.
다음으로 상기 전극패턴 형성단계(S13)는 상기 시드층(12) 상에 전극패턴(14)을 형성하기 위한 것으로서, 감광층 형성단계(S13a), 패턴홈 형성단계(S13b), 도금단계(S13c) 및 감광층 제거단계(S13d)를 포함한다.
상기 감광층 형성단계(S13a)에서는, 도 2의 (b)와 같이 상기 시드층(12) 상에 감광성수지(13')를 도포하여 감광층(13)을 형성한다. 이러한 감광층(13)을 구성하는 감광성수지(13')는 네거티브(negative) 타입의 포토레지스트를 사용할 수 있으며, 필요에 따라 포지티브(positive)타입의 포토레지스트를 사용할 수 있다.
이러한 감광층(13)을 형성하기 위한 방법으로는 시드층(12) 상에 감광성수지(13')를 도포하거나 감광필름을 접합하는 등, 해당 기술분야에서 널리 알려진 공정을 통하여 수행될 수 있다.
상기 패턴홈 형성단계(S13b)에서는, 도 2의 (c)와 같이 포토 리소그래피(Photo Lithography) 공정을 통해 감광층(13)을 노광 및 현상하여 시드층(12)을 노출시키는 패턴홈(13a)을 형성한다.
즉, 전극패턴(14)을 형성하고자 하는 부분의 시드층(12)은 패턴홈(13a)을 통해 노출되고, 전극패턴(14)을 형성하지 않는 부분의 시드층(12)은 감광층(13)에 의해 보호된다.
상기 패턴홈 형성단계(S13b)의 노광 공정에서는, 노광기의 파장으로 장파장을 사용하는 것이 바람직한데 이는 장파장을 사용할수록 반사율이 향상될 수 있기 때문이다.
여기서, 상기 정반사 특성을 가지며 반사율이 50% 이상인 시드층(12)은 포토 리소그래피 공정을 통해 패턴홈(13a)을 형성하는 과정에서 시드층(12) 표면에서의 난반사가 최소화되어 감광층(13)의 경화 직진도가 향상되므로, 감광층(13)을 현상하는 과정에서 풋 현상이나 언더컷 현상이 발생하는 것을 방지할 수 있다. 따라서 패턴홈 형성단계(S13b)에서 형성된 패턴홈(13a)은 균일하고 미세한 형태로 형성될 수 있다.
상기 도금단계(S13c)에서는, 도 2의 (d)와 같이 패턴홈(13a)의 내부에 전도성 물질이 충진되도록 전도성 물질을 도금하여 전극패턴(14)을 형성한다. 이러한 전극패턴(14)을 구성하는 전도성 물질로는 다양한 금속이 사용될 수 있으며, 특히 구리(Cu)와 같이 상기 시드층(12)을 구성하는 전도성 물질과 상이하면서도 전기전도율이 우수한 금속이 사용될 수 있다. 이러한 도금단계(S13c)에서는 전해도금 공정이 이용될 수 있으며, 패턴홈(13a)을 통해 노출된 시드층(12)이 전극 역할을 하게 되므로 패턴홈(13a)에 전도성 물질이 충진되도록 할 수 있다.
한편, 상기 패턴홈(13a)에 충진되는 전극패턴(14)은 전극의 면저항을 낮추기 위하여 두껍게 형성되는 것이 바람직하다. 즉, 상기 전극패턴(14)은 고종횡비를 갖도록 형성되는 것이 바람직한데, 종횡비가 3:1 정도가 되도록 형성하는 것이 바람직하다. 본 발명의 실시예와 같이 높은 종횡비를 갖는 전극패턴(14)을 사용하면 보다 넓은 개구율을 제공할 수 있다. 그러나 상기 전극패턴(14)의 종횡비가 3:1 이상이 되면, 전극패턴(14)의 좌굴(buckling) 또는 변형의 문제가 발생할 수 있으며, 시야각에 따른 투명도 변화 문제가 발생할 수 있으므로, 더욱 바람직하게는 상기 전극패턴(14)의 종횡비는 2:1 정도가 되도록 사용하는 것이 바람직하다.
상기 감광층 제거단계(S13d)에서는, 도 2의 (e)와 같이 감광층(13)을 박리하여 제거한다. 패턴홈(13a)에 충진된 전극패턴(14)을 제외한 감광층(13)만 제거하면 시드층(12) 상에 패턴으로 형성된 전극패턴(14)만 남게 된다.
상기 투명수지층 형성단계(S14)에서는, 도 3의 (f)와 같이 내열성과 광 투과율이 우수한 폴리이미드(Polyimide Film, PI) 필름이나 투명폴리이미드(Colorless Polyimide Film, CPI) 필름의 원료인 폴리아믹산(polyamic acid, PAA) 등의 전구체와 메틸피롤리돈(N-Methyl-2-Pyrrolidone, NMP) 등의 용제가 혼합된 수지용액을 전극패턴(14) 면에 도포하여 투명수지층(15)을 형성할 수 있다.
상기 투명수지층(15)의 높이는 전극패턴(14)의 높이보다 높게 형성되어야 하며, 전극패턴(14)의 높이보다 0.1㎛ 이상, 더 바람직하게는 1㎛ 이상인 것이 바람직하다.
이러한 투명수지층(15)을 형성하기 위한 방법으로는 캐스팅이나 S-나이프(s-knife) 코팅법, 그라비아 코팅법, 플렉소 코팅법, 스크린 코팅법, 로터리 스크린 코팅법, 슬롯 다이 또는 마이크로 그라비아 코팅법이 이용될 수 있다.
아울러, 상기 투명수지층(15) 형성을 위한 수지용액을 진공상태로 가열 경화시키면 더욱 효과적으로 내열성수지를 만들 수 있다. 한편, 상기 투명수지층(15) 형성을 위한 수지용액은 열경화성수지 뿐만 아니라 저온공정으로 생산되는 제품이라면 열가소성수지도 사용이 가능하다.
한편, 상기 감광층(13)이 치수안정성과 내열성이 좋은 투명소재로 이루어지는 경우에는 감광층(13)을 투명수지층(15)으로 활용할 수 있으므로, 감광층 제거단계(S13d) 및 투명수지층 형성단계(S14)를 생략하는 것도 가능하다.
상기 시드층 제거단계(S15)에서는, 도 3의 (g)와 같이 투명수지층(15)과 베이스기재(11) 사이에 위치하는 시드층(12)을 선택적으로 제거함으로써 투명수지층(15)과 베이스기재(11)가 분리되도록 한다. 여기서, 시드층(12)을 제거하는 방법으로는 시드층(12)만 선택적으로 에칭할 수 있는 에칭액을 이용한다. 이때, 시드층(12)만 선택적으로 에칭되기 때문에 구리재질의 전극패턴(14)은 손상되지 않는다. 또한 전극패턴(14)이 투명 수지층(15)과 단차 없이 동일한 평면을 구성하게 된다.
즉, 종래 SAP 방식에 따르면 시드층(12)과 전극패턴(14)이 동일 재질로 이루어지는데, 시드층(12)을 물리적으로 제거하는 경우에는 전극패턴(14)의 손상이 유발되고, 에칭액을 이용하여 시드층(12)을 제거하는 경우에는 에칭액에 의하여 전극패턴(14)의 손상이 발생하는 문제가 있다. 반면, 본 실시예에서는 시드층(12)을 은 재질로 구성하고 선택적으로 시드층(12)만을 제거하는 에칭액을 사용함으로써, 은 재질의 시드층(12) 에칭 공정시 구리 재질로 이루어지는 전극패턴(14)의 손상이 발생하지 않도록 할 수 있으며, 이에 따라 미세 피치의 전극패턴(14)을 형성할 수 있다. 한편, 베이스 기재(11)가 플레이트 평판 소재로 분리가 어려운 경우에는 에칭액에 오래 침지하여 녹여내거나, 전극 패턴이 없는 공간에 홀을 뚫어서 쉽게 녹도록 유도할 수도 있다.
한편, 상기 은 재질의 시드층(12)을 선택적으로 에칭할 수 있는 선택적 에칭 조성물로서는, 본 출원인의 특허등록 10-0712879에 기재된 암모늄 화합물과 산화제를 포함하는 에칭액 조성물을 사용할 수 있다. 구체적으로는 구리 재질의 전극 패턴(14)은 에칭시키지 않고, 은(Ag, silver), 은 합금(silver alloy), 은 화합물(silver compound) 또는 은 나노입자에 바인더가 포함된 은 페이스트(silver paste)로 이루어진 시드층(12)만을 에칭할 수 있는 에칭액 조성물을 사용할 수 있다.
상기 투명전도층 형성단계(S16)에서는, 도 3의 (h)와 같이 시드층(12)이 제거되어 전극패턴(14)이 노출된 투명수지층(15)의 일측면에 투명 전도성 물질을 이용해 투명전도층(16)을 형성한다. 이러한 투명전도층(16)은 투명수지층(15)의 일측면으로 노출된 전극패턴(14)과 전기적으로 연결되므로, 대면적에서도 전기저항의 편차를 줄일 수 있다.
상기 투명전도층(16)을 구성하는 전도성 물질은 산화인듐주석(Indium Tin Oxide, ITO), 알루미늄-도핑된 아연 산화물(aluminum-doped zinc oxide, AZO), 탄소나노튜브(Carbon Nanotube, CNT), 그래핀(Graphene) 또는 전도성 고분자(Conductive Polymer, CP)인 것이 바람직하고, 전도성 고분자는 PEDOT(PEDOT(Poly(3,4-Ethylenedioxythiophene)) 또는 PSS:PEDOT(Poly(3,4-Ethylenedioxythiophene):Poly(4-Styrenesufonate))을 사용할 수 있다.
투명전도층(16)을 구성하는 투명 전도성 물질은 전극패턴(14) 위에 증착하여 패터닝하거나 직접 프린팅하여 형성할 수 있으며, ITO 또는 AZO의 재료는 타겟 형태로 진공 증착(sputtering)하거나 잉크화하여 박막 코팅 조성물로 프린팅하는 것이 바람직하다. 한 예로서 전극 패턴(14)을 구리로 형성하고, 투명 전도층(16)을 ITO로 형성하여 ITO/구리 하이브리드 전극패턴을 구성하는 것이 바람직할 수 있다.
일반적으로 ITO의 두께가 불균일하게 형성되는 경우에는 굴곡성 테스트시 ITO층이 쉽게 파괴된다. 그런데, 본 실시예에서는 상기 시드층(12)의 평활도가 매우 우수하기 형성되기 때문에, 상기 시드층(12) 상에 형성되는 투명수지층(15)의 평활도 또한 우수하게 되고, 투명수지층(15)과 투명수지층(15) 내부에 매립된 전극 패턴(14)이 단차 없이 동일한 평면을 구성하게 됨에 따라 시드층(12)의 제거 후 투명수지층(15)에 ITO를 박막으로 증착하는 경우 균일한 두께의 투명 ITO 전도층(16)을 형성할 수 있게 되므로, 투명전도층(16)의 내굴곡성을 향상시킬 수 있다.
상기 비아홀 형성단계(S17)에서는, 도 3의 (i)와 같이 상기 투명수지층(15)의 타측면에 비아홀(15a)을 형성하여 상기 전극패턴(14) 중 일부 전극패턴(14)을 노출시킨다. 이러한 비아홀(15a)은 UV 레이저, YAG 레이저 또는 CO2 레이저 등을 이용하여 형성할 수 있다. 전극 패턴을 양면 FPCB, PCB를 만들기 위해서 전극 패턴(14) 위치의 배면 방향에서 레이저로 비아홀을 형성할 수 있다.
이때, 전극패턴(14)은 분해되지 않고 투명수지층(15)만 분해되는 조건으로 레이저 가공하여 비아홀(15a)을 형성하는 것이 바람직하다. 한편, CO2 레이저는 금속에서 반사하는 성질이 있으므로, CO2 레이저를 이용하여 비아홀(15a)을 형성하는 경우에는 전극패턴(14)을 손상시키지 않으면서 비아홀(15a)을 전극패턴(14)과 투명수지층(15)의 경계까지 용이하게 형성할 수 있다.
또한, 필요에 따라 10㎛ 이하의 정밀 가공이 요구되는 경우에는 포토리소그래피 공정을 통해 비아홀(15a)을 형성하는 것도 가능할 것이다.
상기 금속전도층 형성단계(S18)에서는, 도 3의 (j)와 같이 투명수지층(15)의 타측면에 금속전도층(17)을 형성하며, 상기 금속전도층(17)은 비아홀(15a)을 통해 노출된 전극패턴(14)과 전기적으로 연결된다.
이때, 금속전도층 형성단계(S18)에서는 예컨대, 화학동도금과 같은 무전해 도금(electroless plating)을 실시하여 투명수지층(15)의 타측면과 비아홀(15a)의 내벽에 도금시드층(미도시)을 형성한 다음, 도금시드층을 이용하여 전해 도금(electric plating)을 순차적으로 실시함으로써 비아홀(15a) 내부에 도금 물질을 채워넣는 동시에 투명수지층(15)의 타측면에 금속전도층(17)을 형성할 수 있다.
한편, 도금시드층을 형성하기 위한 방법으로서 상술한 무전해 도금 이외에도, 비아홀(15a)의 내벽면과 투명수지층(15)의 타측면에 전도성 페이스트를 도포하는 방법 등으로 도금시드층을 형성하는 것도 가능하다. 한 예로서 비아홀(15a)은 전도성 페이스트로 충진하고 구리 도금한 후 전극 패턴을 형성하는 방법으로 양면 PCB를 제조할 수도 있다.
상기와 같이 투명전도층(16)과 금속전도층(17)으로 구성된 하이브리드 형태의 디스플레이용 전극은 서로 다른 재질로 구성되는 두 전극 간의 계면 특성이 우수하여 높은 전도도와 높은 신뢰성을 요구하는 분야에 사용될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 제2실시예에 따른 디스플레이용 전극 형성방법에 대하여 상세하게 설명한다.
첨부도면 중 도 4는 본 발명의 제2실시예에 따른 디스플레이용 전극 형성방법의 공정순서도이고, 도 5 내지 도 6은 본 발명의 제2실시예에 따른 디스플레이용 전극 형성방법의 각 공정별 단면도이다.
도 4 내지 도 6에 도시된 바와 같은 본 발명의 제2실시예에 따른 디스플레이용 전극 형성방법은, 베이스기재 준비단계(S21), 시드층 형성단계(S22), 전극패턴 형성단계(S23), 투명수지층 형성단계(S24), 비아홀 형성단계(S25), 금속전도층 형성단계(S26), 시드층 제거단계(S27) 및 투명전도층 형성단계(S28)를 포함한다.
상기 베이스기재 준비단계(S21)에서는, 도 5의 (a)와 같이 시드층(12)의 코팅 베이스가 되는 베이스기재(11)를 준비한다. 상기 베이스기재(11)는 폴리이미드(Polyimide, PI) 필름과 같은 표면 조도가 낮은 베이스기재(11)가 적용될 수 있으며 폴리이미드 필름 이외에도 열경화성 내열필름, 유리나 스테인레스, Ni와 같은 금속 등의 플레이트 평판 소재가 적용될 수 있다. 한편, 베이스기재(11)의 표면 조도가 높은 경우에는 평탄화를 위해 베이스기재(11) 위에 프라이머를 도포하는 것도 가능하다.
상기 시드층 형성단계(S22)에서는, 도 5의 (a)와 같이 상기 베이스기재(11) 상에 전도성 물질을 도포하여 전도성 시드층(12)을 형성한다. 상기 시드층(12)을 구성하는 전도성 물질은 은(Ag, silver), 은 합금(silver alloy), 은 화합물(silver compound) 또는 은 나노입자에 바인더가 포함된 은 페이스트(silver paste)로 이루어질 수 있다.
상기 시드층(12)은 스퍼터링(Sputtering), 화학적증기증착(chemical vapor deposition, CVD), 전해/무전해도금, 코팅, 딥핑(dipping), 플렉소인쇄, 그라비아인쇄, 그라비아옵셋 등과 같은 공정을 통해 형성될 수 있으며, 이러한 공정 이외에도 금속 박막을 형성하기 위한 공정 및 금속 또는 금속 합금 또는 금속 화합물을 형성할 수 있는 일반적인 공정에 의해 형성될 수 있다.
예컨대 베이스 필름의 한 예로 캐리어 필름인 PI필름에 은 페이스트(silver paste)를 코팅하여 시드층(12)을 은 코팅층으로 형성할 수 있으며, 여기서 은 페이스트(silver paste)의 경우 코팅층의 내열온도 350℃에서 분해가 일어나지 않는 조성이면 더욱 바람직할 수 있으나, 본 발명이 이로 한정되는 것은 아니다.
상기와 같이 은(Ag) 재질로 이루어지는 시드층(12)은 광반사율이 우수할 수있으며, 예컨대 시드층(12)의 반사율은 365~405nm 파장 영역에서 50% 이상, 바람직하게는 70% 이상으로 설정될 수 있고, 정반사 특성을 갖는 것이 더욱 바람직하다. 이러한 높은 반사율과 정반사 특성을 통해 기존에는 제공할 수 없는 초미세 전극패턴을 형성할 수 있게 된다.
이처럼 시드층(12)을 반사율이 높은 은 재질로 구성함으로써 다른 금속 대비높은 반사율을 제공하는 한편, 은 시드층의 정반사 특성으로 인해 5/5㎛의 미세 회로 패턴을 구현할 수도 있다. 또한 반사율이 낮은 금속 대신 반사율이 높은 은 재질로 시드층(12)을 형성하여 표면 조도를 낮추어 난반사를 최소화하고, 스퍼터링, 화학적증기증착, 전해/무전해도금, 코팅, 딥핑, 플렉소 인쇄, 그라비아 인쇄, 그라비아 옵셋 등과 같은 공정을 통해, 정반사 특성을 갖는 반사율이 50% 이상인 시드층(12)을 형성할 수 있음에 따라 이로 인해 SAP 방식으로 초 미세 회로를 형성할 수 있게 된다.
또한 이러한 정반사 특성 및 반사율을 제공하기 위해서 반사율이 높은 은(Ag) 재질로 시드층(12)을 형성할 때 시드층(12)의 십점평균조도(Rz)는 1㎛ 미만인 것이 바람직할 수 있다. 구체적인 예로서 0.5㎛ 미만인 경우가 더 바람직할 수 있고, 더욱 구체적인 예로서 0.15㎛ 미만인 경우가 난반사율을 낮추고 정반사 특성으로 가장 고반사율을 제공할 수 있어 가장 바람직하다.
상기 시드층(12)의 십점평균조도(Rz)가 1㎛ 이상인 경우에는 거친 표면으로 인하여 난반사율이 증가하게 된다. 난반사율의 증가는 노광시 감광층(13)을 손상시키고, 이로 인하여 미세 회로 패턴의 형성이 어려울 수 있다.
또한, 상기 시드층(12)의 두께는 50nm 미만일 경우 노광 시 시드층(12) 표면을 투과하여 베이스기재(11)에 흡수되거나 투과 후 베이스기재(11) 표면에서 반사되므로, 반사율은 떨어지고 난반사율은 증가하게 된다. 이로 인하여 미세회로 패턴의 형성이 어려울 수 있다.
이와 같은 은(Ag) 고유의 고 반사율과 표면 조도 및 두께 구현을 통해, 반사율이 50% 이상이면서 정반사 특성을 갖는 시드층(12)이 형성되고, 이에 미세 회로 패턴을 제공할 수 있는 것이다.
이와 같은 시드층(12)을 형성하는 구체적인 예로는, 베이스기재(11) 위에 반사율이 우수한 은(Ag)을 150nm 이상의 두께로 코팅하여 시드층(12)을 형성함으로써, 시드층(12)의 십점평균조도(Rz)를 500nm 미만으로 구현할 수 있다.
한편, 상기 베이스기재(11)의 표면 조도가 높은 경우에는 베이스기재(11) 위에 프라이머를 도포한 후 은(Ag)을 150nm 이상의 두께로 코팅하여 시드층(12)을 형성함으로써 시드층(12)의 십점평균조도(Rz)를 500nm 미만으로 구현할 수도 있다. 여기서 프라이머는 베이스기재(11)와 시드층(12)의 접착력을 높일 뿐만 아니라, 베이스기재(11)의 표면 조도를 낮출 수 있는 고분자 수지가 이용될 수 있으며, 열경화성 수지나 광경화성 수지 등이 이용될 수 있다. 구체적으로 상기 프라이머는 열경화성 수지로 이루어지고, 반경화 또는 경화되지 않은 상태로 베이스기재(11) 상에 코팅될 수 있다. 즉 경화되지 않은 상태의 프라이머가 핫프레스 장치를 통해 인가되는 압력 및 열에 의해 베이스기재(11) 상에 밀착되면서 베이스기재(11)의 거친 표면을 메꾸는 동시에 경화됨에 따라 시드층(12)의 두께를 얇게 형성하면서도 시드층(12)의 표면 조도가 베이스기재(11)의 표면 조도에 영향을 받지 않도록 할 수 있다.
상기와 같이, 베이스기재(11)의 표면 평탄화가 확보되는 경우에는, 베이스기재(11)의 표면에 코팅 방식으로 0.3㎛ 두께 수준의 균일한 박막 시드층(13)을 대면적으로 저렴하게 형성할 수 있다.
다음으로 상기 전극패턴 형성단계(S23)는 상기 시드층(12) 상에 전극패턴(14)을 형성하기 위한 것으로서, 감광층 형성단계(S23a), 패턴홈 형성단계(S23b), 도금단계(S23c) 및 감광층 제거단계(S23d)를 포함한다.
상기 감광층 형성단계(S23a)에서는, 도 5의 (b)와 같이 상기 시드층(12) 상에 감광성수지(13')를 도포하여 감광층(13)을 형성한다. 이러한 감광층(13)을 구성하는 감광성수지(13')는 네거티브(negative) 타입의 포토레지스트를 사용할 수 있으며, 필요에 따라 포지티브(positive)타입의 포토레지스트를 사용할 수 있다.
이러한 감광층(13)을 형성하기 위한 방법으로는 시드층(12) 상에 감광성수지(13')를 도포하거나 감광필름을 접합하는 등, 해당 기술분야에서 널리 알려진 공정을 통하여 수행될 수 있다.
상기 패턴홈 형성단계(S23b)에서는, 도 5의 (c)와 같이 포토 리소그래피(Photo Lithography) 공정을 통해 감광층(13)을 노광 및 현상하여 시드층(12)을 노출시키는 패턴홈(13a)을 형성한다.
즉, 전극패턴(14)을 형성하고자 하는 부분의 시드층(12)은 패턴홈(13a)을 통해 노출되고, 전극패턴(14)을 형성하지 않는 부분의 시드층(12)은 감광층(13)에 의해 보호된다.
상기 패턴홈 형성단계(S23b)의 노광 공정에서는, 노광기의 파장으로 장파장을 사용하는 것이 바람직한데 이는 장파장을 사용할수록 반사율이 향상될 수 있기 때문이다.
여기서, 상기 정반사 특성을 가지며 반사율이 50% 이상인 시드층(12)은 포토 리소그래피 공정을 통해 패턴홈(13a)을 형성하는 과정에서 시드층(12) 표면에서의 난반사가 최소화되어 감광층(13)의 경화 직진도가 향상되므로, 감광층(13)을 현상하는 과정에서 풋 현상이나 언더컷 현상이 발생하는 것을 방지할 수 있다. 따라서 패턴홈 형성단계(S23b)에서 형성된 패턴홈(13a)은 균일하고 미세한 형태로 형성될 수 있다.
상기 도금단계(S23c)에서는, 도 5의 (d)와 같이 패턴홈(13a)의 내부에 전도성 물질이 충진되도록 전도성 물질을 도금하여 전극패턴(14)을 형성한다. 이러한 전극패턴(14)을 구성하는 전도성 물질로는 다양한 금속이 사용될 수 있으며, 특히 구리(Cu)와 같이 상기 시드층(12)을 구성하는 전도성 물질과 상이하면서도 전기전도율이 우수한 금속이 사용될 수 있다. 이러한 도금단계(S23c)에서는 전해도금 공정이 이용될 수 있으며, 패턴홈(13a)을 통해 노출된 시드층(12)이 전극 역할을 하게 되므로 패턴홈(13a)에 전도성 물질이 충진되도록 할 수 있다.
한편, 상기 패턴홈(13a)에 충진되는 전극패턴(14)은 전극의 면저항을 낮추기 위하여 두껍게 형성되는 것이 바람직하다. 즉, 상기 전극패턴(14)은 고종횡비를 갖도록 형성되는 것이 바람직한데, 종횡비가 3:1 정도가 되도록 형성하는 것이 바람직하다. 본 발명의 실시예와 같이 높은 종횡비를 갖는 전극패턴(14)을 사용하면 보다 넓은 개구율을 제공할 수 있다. 그러나 상기 전극패턴(14)의 종횡비가 3:1 이상이 되면, 전극패턴(14)의 좌굴(buckling) 또는 변형의 문제가 발생할 수 있으며, 시야각에 따른 투명도 변화 문제가 발생할 수 있으므로, 더욱 바람직하게는 상기 전극패턴(14)의 종횡비는 2:1 정도가 되도록 사용하는 것이 바람직하다.
상기 감광층 제거단계(S23d)에서는, 도 5의 (e)와 같이 감광층(13)을 박리하여 제거한다. 패턴홈(13a)에 충진된 전극패턴(14)을 제외한 감광층(13)만 제거하면 시드층(12) 상에 패턴으로 형성된 전극패턴(14)만 남게 된다.
상기 투명수지층 형성단계(S24)에서는, 도 6의 (f)와 같이 내열성과 광 투과율이 우수한 폴리이미드(Polyimide Film, PI) 필름이나 투명폴리이미드(Colorless Polyimide Film, CPI) 필름의 원료인 폴리아믹산(polyamic acid, PAA) 등의 전구체와 메틸피롤리돈(N-Methyl-2-Pyrrolidone, NMP) 등의 용제가 혼합된 수지용액을 전극패턴(14) 면에 도포하여 투명수지층(15)을 형성할 수 있다.
상기 투명수지층(15)의 높이는 전극패턴(14)의 높이보다 높게 형성되어야 하며, 전극패턴(14)의 높이보다 0.1㎛ 이상, 더 바람직하게는 1㎛ 이상인 것이 바람직하다.
이러한 투명수지층(15)을 형성하기 위한 방법으로는 캐스팅이나 S-나이프(s-knife) 코팅법, 그라비아 코팅법, 플렉소 코팅법, 스크린 코팅법, 로터리 스크린 코팅법, 슬롯 다이 또는 마이크로 그라비아 코팅법이 이용될 수 있다.
아울러, 상기 투명수지층(15) 형성을 위한 수지용액을 진공상태로 가열 경화시키면 더욱 효과적으로 내열성수지를 만들 수 있다. 한편, 상기 투명수지층(15) 형성을 위한 수지용액은 열경화성수지 뿐만 아니라 저온공정으로 생산되는 제품이라면 열가소성수지도 사용이 가능하다.
한편, 상기 감광층(13)이 치수안정성과 내열성이 좋은 투명소재로 이루어지는 경우에는 감광층(13)을 투명수지층(15)으로 활용할 수 있으므로, 감광층 제거단계(S23d) 및 투명수지층 형성단계(S24)를 생략하는 것도 가능하다.
상기 비아홀 형성단계(S25)에서는, 도 6의 (g)와 같이 상기 상기 시드층(12)과 접하지 않는 상기 투명수지층(15)의 일측에 비아홀(15a)을 형성하여 상기 전극패턴(14) 중 일부 전극패턴(14)을 노출시킨다. 이러한 비아홀(15a)은 UV 레이저, YAG 레이저 또는 CO2 레이저 등을 이용하여 형성할 수 있다. 전극 패턴을 양면 FPCB, PCB를 만들기 위해서 전극 패턴(14) 위치의 배면 방향에서 레이저로 비아홀을 형성할 수 있다.
이때, 전극패턴(14)은 분해되지 않고 투명수지층(15)만 분해되는 조건으로 레이저 가공하여 비아홀(15a)을 형성하는 것이 바람직하다. 한편, CO2 레이저는 금속에서 반사하는 성질이 있으므로, CO2 레이저를 이용하여 비아홀(15a)을 형성하는 경우에는 전극패턴(14)을 손상시키지 않으면서 비아홀(15a)을 전극패턴(14)과 투명수지층(15)의 경계까지 용이하게 형성할 수 있다.
또한, 필요에 따라 10㎛ 이하의 정밀 가공이 요구되는 경우에는 포토리소그래피 공정을 통해 비아홀(15a)을 형성하는 것도 가능할 것이다.
상기 금속전도층 형성단계(S26)에서는, 도 6의 (h)와 같이 상기 비아홀(15a) 내부 및 상기 투명수지층(15)의 일측에 금속전도층(17)을 형성하며, 상기 금속전도층(17)은 비아홀(15a)을 통해 노출된 전극패턴(14)과 전기적으로 연결된다.
이때, 금속전도층 형성단계(S26)에서는 예컨대, 화학동도금과 같은 무전해 도금(electroless plating)을 실시하여 상기 투명수지층(15)의 일측과 비아홀(15a)의 내벽에 도금시드층(미도시)을 형성한 다음, 도금시드층을 이용하여 전해 도금(electric plating)을 순차적으로 실시함으로써 비아홀(15a) 내부에 도금 물질을 채워넣는 동시에 상기 투명수지층(15)의 일측에 금속전도층(17)을 형성할 수 있다.
한편, 도금시드층을 형성하기 위한 방법으로서 상술한 무전해 도금 이외에도, 비아홀(15a)의 내벽면과 상기 투명수지층(15)의 일측에 전도성 페이스트를 도포하는 방법 등으로 도금시드층을 형성하는 것도 가능하다. 한 예로서 비아홀(15a)은 전도성 페이스트로 충진하고 구리 도금한 후 전극 패턴을 형성하는 방법으로 양면 PCB를 제조할 수도 있다.
이어, 상기 금속전도층(17)은, 투명수지층(15) 상에 감광층을 형성하고, 상기 감광층에 패턴홈을 형성한 다음, 도금 공정을 통해 패턴홈 내부에 도금 물질을 채워 넣음으로써 회로패턴 형태로 제공할 수 있다.
상기 시드층 제거단계(S27)에서는, 도 6의 (i)와 같이 투명수지층(15)과 베이스기재(11) 사이에 위치하는 시드층(12)을 선택적으로 제거함으로써 투명수지층(15)과 베이스기재(11)가 분리되도록 한다. 여기서, 시드층(12)을 제거하는 방법으로는 시드층(12)만 선택적으로 에칭할 수 있는 에칭액을 이용한다. 이때, 시드층(12)만 선택적으로 에칭되기 때문에 구리재질의 전극패턴(14)은 손상되지 않는다. 또한 전극패턴(14)이 투명 수지층(15)과 단차 없이 동일한 평면을 구성하게 된다.
즉, 종래 SAP 방식에 따르면 시드층(12)과 전극패턴(14)이 동일 재질로 이루어지므로, 시드층(12)을 물리적으로 제거하는 경우에는 전극패턴(14)의 손상이 유발되고, 에칭액을 이용하여 시드층(12)을 제거하는 경우에는 에칭액에 의하여 전극패턴(14)의 손상이 발생하는 문제가 있다. 반면, 본 실시예에서는 시드층(12)을 은 재질로 구성하고 선택적으로 시드층(12)만을 제거하는 에칭액을 사용함으로써, 은 재질의 시드층(12) 에칭 공정시 구리 재질로 이루어지는 전극패턴(14)의 손상이 발생하지 않도록 할 수 있으며, 이에 따라 미세 피치의 전극패턴(14)을 형성할 수 있다. 한편, 베이스 기재(11)가 플레이트 평판 소재로 분리가 어려운 경우에는 에칭액에 오래 침지하여 녹여내거나, 전극 패턴이 없는 공간에 홀을 뚫어서 쉽게 녹도록 유도할 수도 있다.
한편, 상기 은 재질의 시드층(12)을 선택적으로 에칭할 수 있는 선택적 에칭 조성물로서는, 본 출원인의 특허등록 10-0712879에 기재된 암모늄 화합물과 산화제를 포함하는 에칭액 조성물을 사용할 수 있다. 구체적으로는 구리 재질의 전극 패턴(14)은 에칭시키지 않고, 은(Ag, silver), 은 합금(silver alloy), 은 화합물(silver compound) 또는 은 나노입자에 바인더가 포함된 은 페이스트(silver paste)로 이루어진 시드층(12)만을 에칭할 수 있는 에칭액 조성물을 사용할 수 있다.
상기 투명전도층 형성단계(S28)에서는, 도 6의 (j)와 같이 시드층(12)이 제거되어 상기 전극패턴(14)이 노출되는 상기 투명수지층(15)의 타측에 상기 전극패턴(14)과 접하는 투명전도층(16)을 형성한다. 이러한 투명전도층(16)은 상기 투명수지층(15)의 타측으로 노출된 전극패턴(14)과 전기적으로 연결되므로, 대면적에서도 전기저항의 편차를 줄일 수 있다.
상기 투명전도층(16)을 구성하는 투명 전도성 물질은 산화인듐주석(Indium Tin Oxide, ITO), 알루미늄-도핑된 아연 산화물(aluminum-doped zinc oxide, AZO), 탄소나노튜브(Carbon Nanotube, CNT), 그래핀(Graphene) 또는 전도성 고분자(Conductive Polymer, CP)인 것이 바람직하고, 전도성 고분자는 PEDOT(PEDOT(Poly(3,4-Ethylenedioxythiophene)) 또는 PSS:PEDOT(Poly(3,4-Ethylenedioxythiophene):Poly(4-Styrenesufonate))을 사용할 수 있다.
투명전도층(16)을 구성하는 투명 전도성 물질은 전극패턴(14) 위에 증착하여 패터닝하거나 직접 프린팅하여 형성할 수 있으며, ITO 또는 AZO의 재료는 타겟 형태로 진공 증착(sputtering)하거나 잉크화하여 박막 코팅 조성물로 프린팅하는 것이 바람직하다. 한 예로서 전극 패턴(14)을 구리로 형성하고, 투명 전도층(16)을 ITO로 형성하여 ITO/구리 하이브리드 전극패턴을 구성하는 것이 바람직할 수 있다.
일반적으로 ITO의 두께가 불균일하게 형성되는 경우에는 굴곡성 테스트시 ITO층이 쉽게 파괴된다. 그런데, 본 실시예에서는 상기 시드층(12)의 평활도가 매우 우수하기 형성되기 때문에, 상기 시드층(12) 상에 형성되는 투명수지층(15)의 평활도 또한 우수하게 되고, 투명수지층(15)과 투명수지층(15) 내부에 매립된 전극 패턴(14)이 단차 없이 동일한 평면을 구성하게 됨에 따라 시드층(12)의 제거 후 투명수지층(15)에 ITO를 박막으로 증착하는 경우 균일한 두께의 투명 ITO 전도층(16)을 형성할 수 있게 되므로, 투명전도층(16)의 내굴곡성을 향상시킬 수 있다.
본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.
11:베이스기재, 12:시드층, 13:감광층,
13a:패턴홈, 14:전극패턴, 15:투명수지층,
15a:비아홀, 16:투명전도층, 17:금속전도층,
S11:베이스기재 준비단계, S12:시드층 형성단계,
S13:전극패턴 형성단계, S13a:감광층 형성단계,
S13b:패턴홈 형성단계, S13c:도금단계,
S13d:감광층 제거단계, S14:투명수지층 형성단계,
S15:시드층 제거단계, S16:투명전도층 형성단계,
S17:비아홀 형성단계, S18:금속전도층 형성단계,
S21:베이스기재 준비단계, S22:시드층 형성단계,
S23:전극패턴 형성단계, S23a:감광층 형성단계,
S23b:패턴홈 형성단계, S23c:도금단계,
S23d:감광층 제거단계, S24:투명수지층 형성단계,
S25:비아홀 형성단계, S26:금속전도층 형성단계,
S27:시드층 제거단계, S28:투명전도층 형성단계

Claims (12)

  1. 베이스기재 상에 전도성 시드층을 형성하는 시드층 형성단계;
    상기 시드층 상에 전극패턴을 형성하는 전극패턴 형성단계;
    상기 전극패턴이 형성된 시드층 상에 투명수지층을 도포하여 투명수지층을 형성하는 투명수지층 형성단계;
    상기 시드층을 제거하는 시드층 제거단계;
    상기 전극패턴이 노출되는 투명수지층의 일측면에 투명전도층을 형성하는 투명전도층 형성단계;
    투명전도층의 타측면에 상기 전극패턴 중 일부 전극패턴을 노출시키는 비아홀을 형성하는 비아홀 형성단계; 및
    상기 투명전도층의 타측면에 금속전도층을 형성하는 금속전도층 형성단계;를 포함하는 것을 특징으로 하는 디스플레이용 전극 형성방법.
  2. 제 1항에 있어서,
    상기 전극패턴 형성단계는,
    상기 시드층 상에 감광물질을 도포하여 감광층을 형성하는 감광층 형성단계; 및
    포토 리소그래피 공정을 통해 상기 감광층에 패턴홈을 형성하는 패턴홈 형성단계;
    도금공정을 통해 상기 패턴홈에 전도성 물질을 충진하는 도금단계; 및
    상기 감광층을 제거하는 감광층 제거단계;를 포함하는 것을 특징으로 하는 디스플레이용 전극 형성방법.
  3. 제 1항에 있어서,
    상기 시드층과 전극패턴은 서로 상이한 재질로 이루어지고,
    상기 시드층 제거단계에서는 상기 시드층만 제거할 수 있는 선택적 에칭액을 이용해 시드층을 제거하는 것을 특징으로 하는 디스플레이용 전극 형성방법.
  4. 제 3항에 있어서,
    상기 시드층은 은(Ag) 재질로 이루어지고, 상기 전극패턴은 구리(Cu) 재질로 이루어지는 것을 특징으로 하는 디스플레이용 전극 형성방법.
  5. 제 1항에 있어서,
    상기 투명전도층은 ITO, AZO, CNT, 그래핀 또는 전도성 고분자인 것을 특징으로 하는 디스플레이용 전극 형성방법.
  6. 제 1항에 있어서,
    상기 투명수지층은 PI필름 또는 폴리아믹산(polyamic acid) 전구체와 메틸피롤리돈(N-Methyl-2-Pyrrolidone, NMP) 용제가 혼합된 수지용액으로 이루어지는 것을 특징으로 하는 디스플레이용 전극 형성방법.
  7. 베이스기재 상에 전도성 시드층을 형성하는 시드층 형성단계;
    상기 시드층 상에 전극패턴을 형성하는 전극패턴 형성단계;
    상기 전극패턴이 형성된 시드층 상에 투명수지층을 도포하여 투명수지층을 형성하는 투명수지층 형성단계;
    상기 시드층과 접하지 않는 상기 투명수지층의 일측에 상기 전극패턴 중 일부 전극패턴을 노출시키는 비아홀을 형성하는 비아홀 형성단계;
    상기 비아홀 내부 및 상기 투명 수지층의 일측에 금속 전도층을 형성하는 금속 전도층 형성 단계;
    상기 시드층을 제거하는 시드층 제거단계; 및
    상기 전극패턴이 노출되는 상기 투명수지층의 타측에 상기 전극패턴과 접하도록 투명전도층을 형성하는 투명전도층 형성단계;를 포함하는 것을 특징으로 하는 디스플레이용 전극 형성방법.
  8. 제 7항에 있어서,
    상기 전극패턴 형성단계는,
    상기 시드층 상에 감광물질을 도포하여 감광층을 형성하는 감광층 형성단계; 및
    포토 리소그래피 공정을 통해 상기 감광층에 패턴홈을 형성하는 패턴홈 형성단계;
    도금공정을 통해 상기 패턴홈에 전도성 물질을 충진하는 도금단계; 및
    상기 감광층을 제거하는 감광층 제거단계;를 포함하는 것을 특징으로 하는 디스플레이용 전극 형성방법.
  9. 제 7항에 있어서,
    상기 시드층과 전극패턴은 서로 상이한 재질로 이루어지고,
    상기 시드층 제거단계에서는 상기 시드층만 제거할 수 있는 선택적 에칭액을 이용해 시드층을 제거하는 것을 특징으로 하는 디스플레이용 전극 형성방법.
  10. 제 9항에 있어서,
    상기 시드층은 은(Ag) 재질로 이루어지고, 상기 전극패턴은 구리(Cu) 재질로 이루어지는 것을 특징으로 하는 디스플레이용 전극 형성방법.
  11. 제 7항에 있어서,
    상기 투명전도층은 ITO, AZO, CNT, 그래핀 또는 전도성 고분자인 것을 특징으로 하는 디스플레이용 전극 형성방법.
  12. 제 7항에 있어서,
    상기 투명수지층은 PI필름 또는 폴리아믹산(polyamic acid) 전구체와 메틸피롤리돈(N-Methyl-2-Pyrrolidone, NMP) 용제가 혼합된 수지용액으로 이루어지는 것을 특징으로 하는 디스플레이용 전극 형성방법.
KR1020190150557A 2018-11-21 2019-11-21 디스플레이용 전극 형성방법 KR102476985B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020180144868 2018-11-21
KR20180144868 2018-11-21
KR20180157565 2018-12-07
KR1020180157565 2018-12-07

Publications (2)

Publication Number Publication Date
KR20200060689A true KR20200060689A (ko) 2020-06-01
KR102476985B1 KR102476985B1 (ko) 2022-12-14

Family

ID=70773387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190150557A KR102476985B1 (ko) 2018-11-21 2019-11-21 디스플레이용 전극 형성방법

Country Status (2)

Country Link
KR (1) KR102476985B1 (ko)
WO (1) WO2020106083A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070102263A (ko) 2006-04-14 2007-10-18 한국기계연구원 나노소재기반 전도성 레지스트, 그의 제조방법 및나노소재기반 전도성레지스트를 이용한 전극패턴 형성방법
KR20100073064A (ko) 2008-12-22 2010-07-01 한국전자통신연구원 투명 트랜지스터 및 그의 제조 방법
KR20110125839A (ko) * 2010-05-14 2011-11-22 삼성전기주식회사 터치스크린
US20120125880A1 (en) * 2010-11-22 2012-05-24 Microcontinuum, Inc. Tools and Methods for Forming Semi-Transparent Patterning Masks
KR20180092890A (ko) * 2017-02-09 2018-08-20 주식회사 잉크테크 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100295108B1 (ko) * 1998-09-10 2001-07-12 구자홍 플라즈마 디스플레이 패널용 전극 제조방법
KR100688823B1 (ko) * 2004-07-21 2007-03-02 삼성전기주식회사 고밀도 기판의 제조방법
WO2014185755A1 (ko) * 2013-05-16 2014-11-20 주식회사 잉크테크 투명전극 필름의 제조방법
JP6816916B2 (ja) * 2016-11-16 2021-01-20 リンテック株式会社 透明導電積層体の製造方法及び透明導電積層体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070102263A (ko) 2006-04-14 2007-10-18 한국기계연구원 나노소재기반 전도성 레지스트, 그의 제조방법 및나노소재기반 전도성레지스트를 이용한 전극패턴 형성방법
KR20100073064A (ko) 2008-12-22 2010-07-01 한국전자통신연구원 투명 트랜지스터 및 그의 제조 방법
KR20110125839A (ko) * 2010-05-14 2011-11-22 삼성전기주식회사 터치스크린
US20120125880A1 (en) * 2010-11-22 2012-05-24 Microcontinuum, Inc. Tools and Methods for Forming Semi-Transparent Patterning Masks
KR20180092890A (ko) * 2017-02-09 2018-08-20 주식회사 잉크테크 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물

Also Published As

Publication number Publication date
WO2020106083A1 (ko) 2020-05-28
KR102476985B1 (ko) 2022-12-14

Similar Documents

Publication Publication Date Title
JP5486019B2 (ja) 導電性パターンおよびその製造方法
JP6856793B2 (ja) タッチパネル及びタッチパネルの製造方法
JP6200004B2 (ja) 透明導電積層体、透明導電積層体を含む透明電極、および透明導電積層体の製造方法｛ｔｒａｎｓｐａｒｅｎｔｃｏｎｄｕｃｔｉｖｅｌａｍｉｎａｔｅ、ｔｒａｎｓｐａｒｅｎｔｅｌｅｃｔｒｏｄｅｃｏｍｐｒｉｎｓｉｎｇｔｒａｎｓｐａｒｅｎｔｃｏｎｄｕｃｔｉｖｅｌａｍｉｎａｔｅ、ａｎｄｍａｎｕｆａｃｔｕｒｉｎｇｆｏｒｔｒａｎｓｐａｒｅｎｔｃｏｎｄｕｃｔｉｖｅｌａｍｉｎａｔｅ｝
JP5474097B2 (ja) タッチスクリーンおよびその製造方法
US9282648B2 (en) Composite electrode and method of manufacture thereof
JP2008022002A (ja) 印刷回路基板の製造方法
TWI415535B (zh) 印刷電路板及其製造方法
CN105489784B (zh) 柔性导电电极的制备方法及该方法制备的电极及其应用
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
JP6162897B2 (ja) 導電性基板およびその製造方法
KR100957487B1 (ko) 플라스틱 전극필름 제조방법
Kim et al. Simple, fast, and scalable reverse-offset printing of micropatterned copper nanowire electrodes with sub-10 μm resolution
JP2011506775A (ja) 導電性トラックの製造方法
KR102476985B1 (ko) 디스플레이용 전극 형성방법
CN113126829B (zh) 触控面板及其制作方法
JP2014512075A (ja) 表面の平坦化
JP2005236006A (ja) 導電性回路装置およびその作製方法
JP2010087118A (ja) 薄膜パターンの形成方法、並びに、圧電素子および表示素子の製造方法
KR20210138197A (ko) 임프린팅을 이용한 나노 패턴 메탈 메쉬 제조 방법
Aijazi Printing functional electronic circuits and components
CN111403362A (zh) 覆晶薄膜封装方法、封装结构、显示装置、电子设备
JP2016219508A (ja) 電子デバイスの製造方法および電子デバイス
TWI377884B (en) Method for repairing circuit of embedded circuit board
JP2014063638A (ja) 透明導電性基材
JP2015159277A (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant