DE3838486A1 - Schaltungstraeger fuer hochfrequenzleitungen - Google Patents

Schaltungstraeger fuer hochfrequenzleitungen

Info

Publication number
DE3838486A1
DE3838486A1 DE19883838486 DE3838486A DE3838486A1 DE 3838486 A1 DE3838486 A1 DE 3838486A1 DE 19883838486 DE19883838486 DE 19883838486 DE 3838486 A DE3838486 A DE 3838486A DE 3838486 A1 DE3838486 A1 DE 3838486A1
Authority
DE
Germany
Prior art keywords
signal lines
circuit carrier
circuit
lines
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19883838486
Other languages
English (en)
Inventor
Matjaz Dr Florjancic
Horst Dr Richter
Karl Dr Rer Nat Holdik
Ruediger Dr Rer Na Rauschmaier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19883838486 priority Critical patent/DE3838486A1/de
Publication of DE3838486A1 publication Critical patent/DE3838486A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Die Erfindung betrifft einen Schaltungsträger für Hochfrequenzleitungen. Bekannte derartige Schaltungsträger sind z.B. integrierte Mikrowellenschaltungen, bei denen eine aus vielen Streifenleitern und anderen Bauelementen bestehende Schaltung auf einem einzigen gemeinsamen Substrat in planarer Technik aufgebaut werden (R.K. Hoffmann, Integrierte Mikrowellenschaltungen, Springer-Verlag, 1983, Seiten 1, 2, 92 bis 97).
Bekannt sind andererseits in Mehrlagentechnik hergestellte Leiterplatten (Elektronikentwicklung S 6/86, Seite 26 und 28), sowie elektrische Leiterplatten, die im wesentlichen aus einem dielektrischen Basismaterial und einem naßchemisch, unter Verwendung von Aktivatorsystemen nach dem Prinzip der Semi- oder Volladditivtechnik aufgebrachten Leiterbild bestehen (DE-OS 35 10 201).
Der Erfindung liegt die Aufgabe zugrunde, einen Schaltungsträger für Hochfrequenzanwendungen zu schaffen, der geschirmte Signalleitungen hoher Packungsdichte und hoher Übersprechdämpfung aufweist, wobei die Signalleitungsquerschnitte im wesentlichen rechteckig sind.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein Schaltungsträger der eingangs genannten Art mehrere in Additivtechnik aufgebaute Signalleitungen aufweist, von denen jede allseitig von geerdeten Abschirmungen umgeben ist. Der Begriff Additivtechnik umfaßt dabei sowohl die Volladditivtechnik als auch die Semiadditivtechnik.
Bei einem Verfahren zum Herstellen solcher Schaltungsträger wird die Aufgabe erfindungsgemäß dadurch gelöst, daß die Innenlagen in Additivtechnik aufgebaut werden, wobei die Signalleitungen als Feinleiter ausgebildet und Mehrlagen aus Dünnlaminaten aufgebaut werden.
Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.
Die Vorteile der Erfindung liegen insbesondere in der Platzersparnis, die sich durch Höchstintegration, und in der Gewichtsersparnis, die sich durch Wegfall von zusätzlichen Abschirmungen erreichen läßt. Vorteilhaft ist auch, daß mit ihr Mehrlagenschaltungen für Hochfrequenzanwendungen zur Verfügung gestellt werden können.
Ausführungsbeispiele der Erfindung werden im folgenden anhand der Zeichnung erläutert. Es zeigen:
Fig. 1 eine gemäß der Erfindung hergestellte Triplate-Leitung, schematisch dargestellt,
Fig. 2 ein Triplate-Schaltungsträger mit zwei Signalebenen, in einer perspektivischen Teilansicht,
Fig. 3 die Ergebnisse verschiedener Schritte eines erfindungsgemäßen Verfahrens und
Fig. 4 die Ergebnisse weiterer Verfahrensschritte.
Ein erfindungsgemäßer Schaltungsträger 1, der hier als Triplate-Leitung realisiert ist und von dem nur ein Ausschnitt dargestellt ist, weist eine als Streifenleitung ausgeführte Signalleitung 2 auf, die in einen dielektrischen Substratwerkstoff 3 eingebettet ist (Fig. 1).
Links und rechts der Signalleitung 2 verlaufen parallel zu ihr Abschirmleitungen 4 und 5. Oberhalb und unterhalb der Signalleitung 2 ist je eine Metallschicht 6 bzw. 7 angeordnet, die durch Leitungen 8 mit den Abschirmleitungen 4, 5 verbunden sind. Die Leitungen 8 sind in der Zeichnung gestrichelt dargestellt, da sie nicht genau in der Schnittebene der Zeichnung liegen.
Über einen Anschluß 10 ist die Metallschicht 7 - und damit die mit ihr verbundenen Abschirmleitungen 4, 5 und die Metallschicht 6 - geerdet. Die Metallschichten 6 und 7 schirmen nicht nur die Signalleitung 2, sondern auch andere in der gleichen Ebene liegenden und in der Zeichnung nicht dargestellte Signalleitungen nach oben und nach unten ab.
Ein zweilagiger Schaltungsträger 14 (Fig. 2) weist in einer ersten oder oberen Signalebene 15 und in einer zweiten oder unteren Signalebene 16 mehrere Signalleitungen 2 und abwechselnd mit diesen angeordnete Abschirmleitungen 4 und 5 auf.
Die erste Signalebene ist nach oben durch die Metallschicht 6 und nach unten durch die Metallschicht 7 abgeschirmt. Entsprechend ist die zweite Signalebene 16 durch die Metallschicht 7 nach oben und durch eine weitere Metallschicht 17 nach unten abgeschirmt. Auch hier sind die Abschirmleitungen 4, 5 und die Metallschichten 6, 7, 17 geerdet, wenn dies auch in der Zeichnung nicht sichtbar ist.
Die erfindungsgemäßen Schaltungsträger 1 und 14 sind derart beschaffen, daß die einzelnen Signalleitungen 2 sowohl in horizontaler als auch in vertikaler Richtung von geerdeten Abschirmleitungen 4, 5 oder -ebenen 6, 7 umgeben sind. Somit wird eine hohe Übersprechdämpfung von mindestens 80 dB in vertikaler und mindestens 40 dB in horizontaler Richtung erreicht, da die elektrischen Feldlinien eines sich ausbreitenden Hochfrequenzsignals an diesen Abschirmungen enden und nicht zur nächsten Signalleitung 2 durchgreifen.
Durch einen derartigen Aufbau wird gleichzeitig erreicht, daß die Abstrahlung von Signalen aus der Schaltung vernachlässigbar klein gehalten werden kann, wodurch eine hohe aktive elektromagnetische Kompatibilität gewährleistet ist (geringe Abstrahlungsverluste, hohe Abhörsicherheit). Entsprechend ist die passive elektromagnetische Kompatibilität durch eine ebenso sichere Abschirmwirkungen vor elektromagnetischer Fremdeinstrahlung von außen in hohem Maße gewährleistet, d.h. es wird eine Abschirmdämpfung von mehr als 70 dB erreicht.
Durch den erfindungsgemäßen Aufbau der Schaltungsträger 1, 14 mit nach außen geschlossenen Metallschichten 6, 7, 17 hoher Abschirmwirkung kann in vielen Fällen auf ein zusätzliches metallisches Gehäuse verzichtet werden. Dies hat Gewichts-, Platz- und Kosteneinsparungen zur Folge.
Die erfindungsgemäßen Schaltungsträger weisen eine hohe Packungsdichte auf, da sich mit dem noch zu beschreibenden Herstellungsverfahren folgende besonderen Merkmale erreichen lassen:
  • - Feinbohrungen (mit einem Durchmesser von 0,1 bis 0,4 mm, für Durchkontaktierungen, Durchsteiger und Sacklöcher
  • - semiadditiv oder volladditiv hergestellte Feinleiter mit einer Breite von 0,1 bis 0,2 mm
  • - aus Dünnlaminaten aufgebaute Mehrlagen-Struktur
Für Hochfrequenzanwendungen ist eine möglichst verlustarme, stoßfreie Führung der Signalleitungen zu gewährleisten, da wegen der Sicherheit der Übertragung elektrischer Signale der Leitungsdämpfungsbelag sowie das Auftreten von Teilreflexionen der Signale möglichst gering zu halten sind. Quelle von Verlusten sind einerseits das Dielektrikum, z.B. durch Inhomogenitäten und durch einen hohen Glasanteil - mit der Folge eines hohen Verlustwinkels - und andererseits der Signalleiter aufgrund seiner Geometrie - insbesondere seiner Rauigkeit und Randunschärfe - und durch seine Führung - d.h. die dabei gebildeten Winkel.
Die bei dem erfindungsgemäßen Herstellungsverfahren verwendete Semi- oder Volladditivtechnik (siehe nachfolgende Ausführungsbeispiele) ermöglicht eine geometrisch exakte Umsetzung des sich aus den elektrotechnischen Forderungen und Vorgaben ergebenden Leiterbildes - d.h. der sogenannten Maske - in eine auf dem Schaltungsträger gebildete reale Schaltung. Sie gewährleistet den Aufbau von verlustarmen, randscharfen Leitern von definierter Höhe und Breite mit rechteckigem Querschnitt. Änderungen des Leitungsquerschnitts an Durchkontaktierungsaugen, wie sie bei Einsatz der Subtraktivtechnik erforderlich sind und die zu elektrischen Stoßstellen führen, entfallen. Ebenso wird ein durch Unterätzung undefinierter Leiterquerschnitt vermieden. Die bekannten Verfahren der Semi- oder Volladditivtechnik unter Verwendung von ABS-beschichtetem Basismaterial sind zum Herstellen der erfindungsgemäßen Schaltungsträger nicht geeignet, da sie zu elektrischen Eigenschaften führt, die für HF-Anwendungen nicht geeignet sind und da mit ihr auch keine Mehrlagen-Schaltungen hergestellt werden können.
Es folgen nun einige Ausführungsbeispiele des erfindungsgemäßen Herstellungsverfahrens:
Beispiel 1
Ein plattenförmiges Basismaterial 20 mit einer Dicke von 0,1 bis 0,4 mm, vorzugsweise 0,2 bis 0,25 mm, das beidseitig mit einer Kupferkaschierung 21, 22 versehen ist - Fig. 2, Zeile A -, wird nach einem vorgegebenen Bohrplan mit Mikrobohrungen 23, 24 mit einem Durchmesser von 0,1 bis 0,4 mm versehen - Zeile B -. Die Drehzahl der Bohrspindel beträgt 60 bis 120×103 U/min, bevorzugt jedoch 60×103 U/min um eine Überhitzung von Verschmierung des Harzes zu vermeiden. Dabei dient die Kupferkaschierung lediglich als Bohrhilfe und wird abschließend, z.B. durch Sprühätzen vollständig entfernt - Zeile C -. Dazu dient bevorzugt ein oxydierendes Medium wie z.B. APS (schwefelsaueres Ammoniumpersulfat). Als negativ der dendritisch rauen Cu-Folien-Kaschierung 21, 22 verbleibt eine mikroraue Oberfläche 25 des dielektrischen Basismaterials 20.
Anschließend wird das Basismaterial 20 wie üblich einer Vorreinigung unterworfen und in einem handelsüblichen Aktivierungsbad vorbehandelt.
Nachfolgend wird das Basismaterial 20 in ein chemisches Kupferbad eingebracht, in dem eine gleichmäßige Kupferschicht 26 mit einer Stärke von 1 bis 2 µm auf den Oberflächen 25 und den Wandungen der Bohrungen 23, 24 aufgebaut wird - Zeile D -.
Die solchermaßen chemisch erzeugten Kupferschichten weisen Haftwerte von 1,4 N/mm bei Epoxid-Basismaterial, von 1,5 N/mm bei Polyimid-Basismaterial und von 1,3 N/mm Epoxid-Polyimid-Copolymeren auf, und erfüllen damit die Anforderungen an die Haftfestigkeit nach DIN-IEC 326 für Leiterplatten (1,1 N/mm).
Die Strukturierung des Schaltungsträgerteiles geschieht, indem mittels Fotodruck ein Galvanoresist aufgebracht und strukturiert wird - Zeile E - und anschließend durch galvanisches Abscheiden von Kupfer Leiterzüge 29 und Durchkontaktierungen 48 aufgebracht werden - Zeile F -. Die Leiterschichtdicke wird dabei entsprechend den jeweiligen Anforderungen eingestellt.
An den nicht mit einer galvanischen Kupferschicht versehenen Oberflächen 30 wird anschließend die chemisch aufgebrachte dünne Kupferschicht durch Differenzätzen entfernt - Zeile G -. Die Breite und Flankensteilheit der Leiter bleiben dabei erhalten.
Die fertige Schaltungsträgerplatte 31 wird schließlich mit einer oder mehreren weiteren Schaltungsträgerplatten 32 zu einer Mehrlangenanordnung verbunden. Dazu werden Klebefolien, sogenannte Prepregs 33, 34 zwischen die beiden Platten eingefügt und unter Druck und gegebenenfalls erhöhter Temperatur miteinander verbunden - Zeile H -.
Beispiel 2
Ein Hochfrequenz-Schaltungsträger für eine Taktrate von 2,4 Gbit/sec braucht wegen der begrenzten Eindringtiefe der elektrischen Signale in einen Kupferleiter, der Skintiefe des elektrischen Stromes, lediglich etwa das dreifache der Skintiefe, d.h. etwa 10 µm dick zu sein (die Skintiefe in Kupfer bei 1 GHz beträgt 2,13 µm).
Beispiel 3
Es ist ein Schaltungsträger mit geschirmten Leitungen für Signalfrequenzen bis ca. 5 GHz und mit genau eingestellter Impedanz (20 bis 120 Ohm bevorzugt 50 bis 75 Ohm), und zwar mit geringer Dämpfung, herzustellen. Ein hierfür geeignetes Basismaterial ist glasgewebeverstärktes Bismaleinimid-Triazin (BT)/Epoxid-Copolymerisat-Harz mit einer Zusammensetzung des Harzes von 60% BT- und 40% Epoxid-Anteilen und einem Glasanteil im Verbund zwischen 40 und 50%, bevorzugt 43%. Das Basismaterial hat eine Dielektrizitätszahl von 4,0 und einen Verlustwinkel von 0,012 bei 1 MHz (die Glasumwandlungstemperatur liegt bei 180°C).
Beispiel 4
Geschirmte Triplate-Leitungen mit einem Leitungswiderstand von 50 Ohm bei einer Laminatdicke von 0,23 mm beiderseits der Signalleitung 2 müssen im Falle des vorstehend genannten Basismaterials folgende geometrische Abmessungen aufweisen:
Nach Strippen des Photoresisten erfolgt ein sogenanntes schnelles Differenz-Ätzen der verblieben chemischen Kupferschicht - Zeile G -. Dabei bleiben die Breite und Flankensteilheit der Leiterstrukturen erhalten.
Anschließend wird durch einen Laminier-Heißpreßvorgang die nächste Schaltungsträgerschicht 32 aufgebracht - Zeile H -. Die Verpressung wird derart durchgeführt, daß
  • - die Leiterebene symmetrisch zwischen zwei abschirmende Metallschichten zu liegen kommt (vergleiche die Triplate-Schaltung nach Fig. 1),
  • - das Dielektrikum ober- und unterhalb des Signalleiters 2 gleiche dielektrische Eigenschaften besitzt (elektrische Symmetrie).
Diese Anforderungen werden erfüllt durch einen Laminationsvorgang mit genauer Einstellung der Endschichtdicke mittels eines Anschlags und durch Verwendung jeweils gleicher Stapel von Prepregs 33, 34, wie sie bereits zur Erzeugung des verwendeten Basismaterials benutzt worden sind. Das gesteuerte Verpressen der Schaltungsträgerschichten führt zu einer Dickenkonstanz des Laminats von besser als 5%, i.a. sogar besser als 2% über die gesamte Schaltungsfläche.
Beispiel 5
Basismaterial nach Beispiel 3 mit einem Glasgewebeaufbau nach den Kennungen 1080/2112/1080 und einem Harzgehalt von 56% wird mit drei Prepreglagen mit entsprechendem Glasgewebe und Aufbau, und zwar mit einem Harzanteil von etwa 60% und einem Harzfluß von 15 + 3%, unter folgenden Bedingungen verpreßt:
Vordruck 1 bis 4 kp/cm2, bevorzugt 1,6 kp/cm2, bei 160°C, 1 min.
Hauptdruck 20 bis 22 kp/cm2 bei 180°C, 80 min.
Abkühlen unter Druck auf 50 bis 120°C.
Durch dieses Laminieren entsteht ein zweilagiger Schaltungsträger mit zwei Innenlagen nach Fig. 4, Zeile J.
Anschließend werden weitere elektrische Schaltungsebenen aufgebaut, wobei die Verfahrensschritte angewandt werden, die anhand der Fig. 3, Zeilen A bis H erläutert worden sind.
Mit dem erfindungsgemäßen Herstellungsverfahren ist es - im Gegensatz zu der bekannten Multilayer-Technik - nicht erforderlich, nachträglich Harzverschmierungen in den Bohrlöchern zu beseitigen, da keine Innenlagen mit äußeren Signalleitern verbunden werden müssen. Stattdessen werden gleichzeitig aufgebaute Außenlagen durch Bohrungen miteinander verbunden - Fig. 4, Zeile K -.
Nach dem Verpressen schützt das in den Bohrhülsen eingedrungene Harz die Bohrlochmetallisierung vor weiterem chemischen Angriff - Zeile J -.
Durch sukzessiven Aufbau können beliebig viele Schaltungsebenen hinzugefügt werden - Zeile M -, wobei die hinzulaminierten Teilschaltungen bereits ihrerseits aus laminierten Paketen gemäß Zeile J bestehen können.
Nachdem Bohren - Zeile K - wird entweder die oberste Metallschicht vollständig rückgeätzt, das Ätzen kann aber auch unter einem Schutz der obersten Ebene durch ein Ätzresist erfolgen. Nach dem Beseitigen oder Strippen dieses Resists wird der Aufbau nach den Zeilen L und M durchgeführt, wodurch die oberste Metallebene höher aufgebaut wird. Das Verstärken der äußeren Schaltungsträgerlage führt zu einer höheren mechanischen Wiederstandsfähigkeit und zu einer besseren Wärmeverteilung beim Betrieb der Schaltung mit dissipierenden Bauelementen.
Nach dem vollständigen Zusammenbau des Schaltungsträgers können die äußeren Metallschichten mit einer Deckschicht oder Finish versehen werden. Dabei wird eine galvanische Nickel-Gold-Deckschicht oder ein Pernamentresist aufgebracht, um den Schaltungsträger vor Oxydation zu schützen.
Beispiel 6
Es werden Messungen an einem nach den Beispielen 3, 4 und 5 hergestellten Schaltungsträger mit 50-Ohm-Triplate-Signalleitungen durchgeführt und folgende Werte ermittelt:
Leitungswiderstand Z L = 50 + 0,5 Ohm
Dämpfungsbelag a
= 0,04 dB/cm bei 1 GHz
= 0,14 dB/cm bei 4 GHz
= 0,36 dB/cm bei 10 GHz
Signalausbreitungsgeschwindigkeit v = 0,53 × c₀
(c₀ = Lichtgeschwindigkeit)
  • - Die Übersprechdämpfung zwischen zwei benachbarten Signalleitungen ist: bei 0 . . .  1 GHz  60 dB
    bei 1 . . .  5 GHz  50 dB
    bei 5 . . . 10 GHz  40 dB
  • - Die Ein-/Aussprechdämpfung (EMI) beträgt: 60 dB für 0 . . . 10 GHz
  • - Bohrungen mit einem Durchmesser von 0,3 mm und einem Augendurchmesser von 0,6 mm weisen folgende Reflexionen aus: 2% bei  1 GHz
    5% bei  5 GHz
    8% bei 10 GHz

Claims (7)

1. Schaltungsträger für Hochfrequenz-Leitungen, dadurch gekennzeichnet, daß er mehrere in Additivtechnik aufgebaute Signalleitungen (2) aufweist, von denen jede allseitig von geerdeten Abschirmungen (4, 5, 6, 7) umgeben ist.
2. Schaltungsträger nach Anspruch 1, dadurch gekennzeichnet, daß zwischen jeweils zwei nebeneinander liegenden Signalleitungen (2) eine Abschirmleitung (4, 5) angeordnet ist und daß diese Abschirmleitung (4, 5) mit zwei Metallschichten (6, 7) leitend verbunden ist, die alle nebeneinander liegenden Signalleitungen (2) beidseitig nach außen abschirmen.
3. Schaltungsträger nach Anspruch 1, dadurch gekennzeichnet, daß er mehrere Lagen (31, 32) mit Signalleitungen (2) und Versorgungsleitungen aufweist, die durch Lamination mit kontrollierter Dielektrikumsschichtdicke zusammengefügt sind.
4. Schaltungsträger nach Anspruch 1, dadurch gekennzeichnet, daß die Signalleitungen (2) auf einem dielektrischen Substratwerkstoff (3) aus Kunststoff aufgebaut sind.
5. Schaltungsträger nach Anspruch 1, dadurch gekennzeichnet, daß er Signalleitungen (2) mit einer Leiterbreite von 100 bis 180 µm und einem seitlichen Abstand von 72 bis 178 µm sowie Abschirmleitungen mit einer Leiterbreite von 70 bis 200 µm aufweist.
6. Verfahren zum Herstellen eines Schaltungsträgers nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Innenlagen in Semi- oder Volladditivtechnik aufgebaut werden, wobei die Signalleitungen als Feinleiter ausgebildet und Mehrlagen aus Dünnlaminaten aufgebaut werden.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Zusammenfügen mehrerer Lagen zu einem Schaltungsträger einzelne Lagen zum Herstellen von vergrabenen Durchkontaktierungen (buried vias) und/oder Sacklöcher (blind vias) feingebohrt werden.
DE19883838486 1988-11-12 1988-11-12 Schaltungstraeger fuer hochfrequenzleitungen Withdrawn DE3838486A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19883838486 DE3838486A1 (de) 1988-11-12 1988-11-12 Schaltungstraeger fuer hochfrequenzleitungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19883838486 DE3838486A1 (de) 1988-11-12 1988-11-12 Schaltungstraeger fuer hochfrequenzleitungen

Publications (1)

Publication Number Publication Date
DE3838486A1 true DE3838486A1 (de) 1990-05-17

Family

ID=6367098

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19883838486 Withdrawn DE3838486A1 (de) 1988-11-12 1988-11-12 Schaltungstraeger fuer hochfrequenzleitungen

Country Status (1)

Country Link
DE (1) DE3838486A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4244136A1 (en) * 1991-12-27 1993-07-01 Hitachi Ltd Integrated laminated microwave circuit for motor vehicle communication system - has antenna circuit on one side of substrate with transmit and receive circuit on other side
WO1994022184A1 (de) * 1993-03-22 1994-09-29 Siemens Nixdorf Informationssysteme Ag Asymmetrischer wellenleiter
EP0800338A2 (de) * 1996-04-04 1997-10-08 Gunter Langer Anordnung zur Reduzierung der elektromagnetischen Abstrahlung bei Leiterkarten und anderen Trägern elektronischer Schaltungen
DE4244971C2 (de) * 1991-12-27 1999-08-05 Hitachi Ltd Integrierte Mikrowellenschaltung
US6798045B2 (en) 1998-07-28 2004-09-28 Infineon Technologies Ag Lead frame, circuit board with lead frame, and method for producing the lead frame
DE102004038970A1 (de) * 2004-08-10 2006-02-23 Infineon Technologies Ag HF-Zwischenverbindung für Mehrfach-Verdrahtungsebenen mit impedanzdefinierten Leiterbahnstrukturen

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4244136A1 (en) * 1991-12-27 1993-07-01 Hitachi Ltd Integrated laminated microwave circuit for motor vehicle communication system - has antenna circuit on one side of substrate with transmit and receive circuit on other side
US5400039A (en) * 1991-12-27 1995-03-21 Hitachi, Ltd. Integrated multilayered microwave circuit
DE4244136C2 (de) * 1991-12-27 1999-07-29 Hitachi Ltd Integrierte Mikrowellenschaltung und Verfahren zu deren Herstellung
DE4244971C2 (de) * 1991-12-27 1999-08-05 Hitachi Ltd Integrierte Mikrowellenschaltung
WO1994022184A1 (de) * 1993-03-22 1994-09-29 Siemens Nixdorf Informationssysteme Ag Asymmetrischer wellenleiter
US5652553A (en) * 1993-03-22 1997-07-29 Siemens Nixdorf Informationssysteme Aktiengesellschaft Signal transmission between modules connected to a common backplane
EP0800338A2 (de) * 1996-04-04 1997-10-08 Gunter Langer Anordnung zur Reduzierung der elektromagnetischen Abstrahlung bei Leiterkarten und anderen Trägern elektronischer Schaltungen
EP0800338A3 (de) * 1996-04-04 1998-04-08 Gunter Langer Anordnung zur Reduzierung der elektromagnetischen Abstrahlung bei Leiterkarten und anderen Trägern elektronischer Schaltungen
US6798045B2 (en) 1998-07-28 2004-09-28 Infineon Technologies Ag Lead frame, circuit board with lead frame, and method for producing the lead frame
DE102004038970A1 (de) * 2004-08-10 2006-02-23 Infineon Technologies Ag HF-Zwischenverbindung für Mehrfach-Verdrahtungsebenen mit impedanzdefinierten Leiterbahnstrukturen
DE102004038970B4 (de) * 2004-08-10 2008-08-28 Qimonda Ag HF-Zwischenverbindung für Mehrfach-Verdrahtungsebenen mit impedanzdefinierten Leiterbahnstrukturen

Similar Documents

Publication Publication Date Title
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE69030260T2 (de) Kondensatorlaminat für halbleiterkarte
DE69934674T2 (de) Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten
EP0916237B1 (de) Verfahren zur herstellung von verbindungsleitern
DE2702844C2 (de) Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE69215192T2 (de) Leiterplatte mit abgeschirmten bereichen sowie herstellungsverfahren einer solchen leiterplatte
DE69117381T2 (de) Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung
DE69325026T2 (de) Uebergangsvorrichtung für RF-Wellenleitersignale
DE3048740C2 (de) Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung
DE69028765T2 (de) Direktionelle Streifenleitungsstruktur und Herstellung einer derartigen Struktur
DE112012003002T5 (de) Herstellungsverfahren einer starrflexiblen gedruckten Leiterplatte und starrflexible gedruckte Leiterplatte
DE68916068T2 (de) Hochleistungsleiterplatten.
DE102006047992A1 (de) Kernloses Substrat und dessen Herstellverfahren
EP0175045A2 (de) Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung
DE2017613B2 (de) Verfahren zum Herstellen von Koaxial-Schal tungsanordnungen
DE102006045127A1 (de) Verfahren zum Herstellen einer hochdichten Leiterplatte
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE102020102362B4 (de) Komponententräger mit Brückenstruktur in einem Durchgangsloch, das die Designregel für den Mindestabstand erfüllt
EP0549791B1 (de) Mehrlagenleiterplatte und verfahren zu ihrer herstellung
DE102020120758A1 (de) Bauteilträger, Verfahren zum Herstellen desselben und Verfahren zum Abschirmen eines strukturellen Merkmals in einem Bauteilträger
DE4113231A1 (de) Verfahren zur herstellung einer printplatine
DE3928647A1 (de) Gedruckte schaltungsplatte zur verwendung bei einer abbildungsvorrichtung
DE19627663C2 (de) Hybride gedruckte Schaltungsplatine
EP0584386A1 (de) Leiterplatte und Herstellungsverfahren für Leiterplatten

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE

8139 Disposal/non-payment of the annual fee