TWI449147B - 內埋元件之多層基板的製造方法 - Google Patents
內埋元件之多層基板的製造方法 Download PDFInfo
- Publication number
- TWI449147B TWI449147B TW100139956A TW100139956A TWI449147B TW I449147 B TWI449147 B TW I449147B TW 100139956 A TW100139956 A TW 100139956A TW 100139956 A TW100139956 A TW 100139956A TW I449147 B TWI449147 B TW I449147B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- alignment mark
- substrate
- metal layer
- opening
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明是有關於一種印刷電路板中內埋元件之多層基板的製造方法。
隨著電子產品走向尺寸輕薄短小及具備有多種功能的特性,如何提供滿足上述需求的印刷電路板成為一重要課題。以往是將各種元件直接設置於電路板的表面。當需求的元件越多時,則需要有面積更大的電路板來承載元件。但這種方式並不符上述特性需求。因此近年來開發出各種將元件內埋於基板中的結構與製程,並搭配尺寸更小的元件,以期能提高印刷電路板的構裝密度。
舉例來說,目前已開發出以表面黏著技術(Surface mount technology)將錫電極的被動元件打件於內層線路上。接著,進行電路板壓合、增層及其相關電路板製程,以形成內埋元件的印刷電路板。但由於上述方式需經過印刷錫膏及過迴焊爐的製程,因此對於元件來說有信賴性的風險。
此外,以現有的方式來製作內埋元件之基板,因製程中所產生的對位誤差,使得元件尺寸上的選擇有了限制,而無法適用於內埋更小的元件。
因此,需開發一種內埋元件之基板的製造方法,以期能解決上述問題。
本發明之一態樣是在提供一種內埋元件之多層基板之製造方法。
在一實施方式中,製造方法包含下列步驟:(a)提供第一基板,第一基板具有至少一對位標記,且包含第一絕緣層、具有至少一接觸窗之第一金屬層與具有至少一開口之第二金屬層,第一金屬層及第二金屬層位於第一絕緣層之相對兩表面,接觸窗大致對準開口,且開口之一最大寬度大於或等於接觸窗之一最大寬度;(b)根據對位標記固設元件於第一金屬層上,元件包含至少一導電端子,且導電端子位於接觸窗上方;(c)壓合第二基板於第一絕緣層上,以覆蓋元件以及第一金屬層;(d)根據對位標記,於開口中形成開孔貫穿第一絕緣層,以露出導電端子;以及(e)形成第一電路層於第二金屬層上以及開孔中,使第一電路層電性連接導電端子。
在一實施方式中,製造方法包含下列步驟:(a)提供第一基板,第一基板包含第一金屬層、第二金屬層及第一絕緣層,第一金屬層及第二金屬層位於第一絕緣層之相對兩表面;(b)形成至少一對位標記於第一基板上,至少一接觸窗於第一金屬層上,至少一開口於第二金屬層上,接觸窗大致對準開口;(c)根據對位標記固設元件於第一金屬層上,元件包含至少一導電端子,且導電端子位於接觸窗上方;(d)壓合第二基板於第一絕緣層上,以覆蓋元件以及第一金屬層;(e)形成通孔貫穿第二基板及第一基板;(f)根據對位標記形成開孔貫穿第一絕緣層,以露出導電端子之一部分;以及(g)於第一絕緣層之外側表面、第二基板之外側表面以及通孔中分別形成第一電路層、第二電路層以及導電層,使導電端子經第一電路層及導電層電性連接第二電路層。
由此可知,藉由對位標記以及相互大致對準的接觸窗及開口可用以幫助減少形成開孔時的對位誤差。所以可應用於內埋更小元件至基板中的製程。此外,由於製造方法中沒有錫膏等相關製程,因此不會有過錫爐時對元件信賴性的風險等問題發生。
為了使本揭示內容的敘述更加詳盡與完備,下文針對了本發明的實施態樣與具體實施例提出了說明性的描述;但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例,在有益的情形下可相互組合或取代,也可在一實施例中附加其他的實施例,而無須進一步的記載或說明。
在以下描述中,將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而,可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下,為簡化圖式,熟知的結構與裝置僅示意性地繪示於圖中。
本發明之一態樣是在提供一種內埋元件之多層基板之製造方法。第1-9圖係繪示依照本發明一實施方式的一種內埋元件之基板之製造方法的各製程階段示意圖。第1A圖為由第一基板100的上視示意圖。第2A、3A與4A圖為由圖案化之第一基板102的上視示意圖。第2B、3B與4B圖分別為第2A、3A與4A圖中沿著A至A’的剖面示意圖。
如第1A圖及第1B圖所示,提供具有雙面金屬層之第一基板100。第一基板100可包含第一金屬層110、第一絕緣層120及第二金屬層130。第一金屬層110及第二金屬層130位於第一絕緣層120的相對兩表面。第一金屬層110及第二金屬層130可為銅箔。第一絕緣層120可為包含有環氧樹脂及玻纖布的預浸材。
如第2A圖及第2B圖所示,提供具有對位標記110b、130b的圖案化之第一基板102。圖案化之第一基板102包含有第一絕緣層120、具有兩接觸窗110a之第一金屬層110以及具有兩開口130a之第二金屬層130。接觸窗110a大致對準開口130a,且開口130a之最大寬度1302a大於接觸窗110a之最大寬度1102a。
在一實施方式中,對位標記可包含第一對位標記110b及第二對位標記130b。第一金屬層110之一部分形成第一對位標記110b,第二金屬層130之一部分形成第二對位標記130b,且第一對位標記110b對準第二對位標記130b。
在一實施方式中,對位標記可為貫穿圖案化之第一基板102之對位孔(未繪示)。對位孔與上述第一對位標記110b及第二對位標記130b的功能相同,為用以幫助固設元件及形成開孔步驟進行對位用。
以下將說明接觸窗110a以及開口130a的尺寸關係。在一實施方式中,開口130a之最大寬度1302a大於或等於接觸窗110a之最大寬度1102a。此外,接觸窗110a的最大寬度1102a需小於元件之導電端子的最大寬度。例如,選用0402晶片被動元件時,接觸窗110a的最大寬度1102a可為20至50 μm,開口130a的最大寬度1302a可約為50至150 μm。
以下將說明接觸窗110a以及開口130a的位置關係。接觸窗110a需要大致對準開口130a。上述「大致對準」用語是指接觸窗110a在第一絕緣層120的垂直投影與開口130a在第一絕緣層120的垂直投影重疊。較佳可為接觸窗110a的投影落於開口130a的垂直投影內。
當使用的元件尺寸越小時,更需注重對位誤差的問題。上述對位標記可幫助減少對位誤差。上述第一對位標記110b需要對準第二對位標記130b。也就是說,第一對位標記110b的形狀可與第二對位標記130b的形狀相同,且兩個標記的位置相對於第一絕緣層120為上下對稱。或者,對位標記可為貫穿圖案化之第一基板102的對位孔。因此,在進行後續固設元件及形成開孔步驟時,分別藉由第一對位標記110b與第二對位標記130b來對位,可減少對位的誤差。
在一實施方式中,包含使用微影蝕刻製程,以同時形成對位標記、接觸窗110a與開口130a,或者形成上述其中至少一者。在另一實施方式中,包含使用紫外光雷射,以形成對位標記、接觸窗110a或開口130a之其中至少一者。以下將例示說明第一對位標記110b、第二對位標記130b、接觸窗110a以及開口130a的形成方法。可先以微影蝕刻方式於第二金屬層130中形成第2B圖的開口130a,於第一金屬層110中形成第2A圖的圖案化第一金屬層1101。微影蝕刻製程例如可包含有形成光阻層、曝光、顯影、蝕刻及去光阻等步驟。然後,使用紫外光雷射於第二金屬層130中形成第二對位標記130b,於圖案化第一金屬層1101中形成第一對位標記110b及接觸窗110a。或者,可使用紫外光雷射直接形成貫穿圖案化之第一基板102的對位孔。在一實施方式中,可先以紫外光雷射於第一金屬層110中形成第一對位標記110a,然後以第一對位標記110a繼續雷射來形成對位孔。
如第3A圖及第3B圖所示,於第一金屬層110上以及接觸窗110a中形成接著劑層140。也就是在欲設置元件的位置上形成接著劑層140。接著劑需具備有高黏度的特性,以減少接著劑的流動。舉例來說,接著劑的黏度可大於10 Pa‧s。此外,黏著劑也需具備有低熱膨脹係數的特性。舉例來說,黏著劑在玻璃轉移溫度以下之溫度的熱膨脹係數可小於80 ppm。在玻璃轉移溫度以上之熱膨脹係數可小於160 ppm。
接著,根據第一對位標記110b固設元件150於第一金屬層110上,如第4A圖及第4B圖所示。第一對位標記110b用以作為固設元件時的定位基準。元件150可包含至少一個導電端子151,且導電端子151設置的位置位於接觸窗110a上方。接觸窗110a是用來對應欲設置元件150之導電端子151的位置。因此,可視元件150之導電端子151的數目決定接觸窗110a的數目。上述元件150可為主動元件或被動元件。被動元件可為0402晶片被動元件、貼片電阻、貼片電容或其他尺寸更小的晶片被動元件。在此例示之元件150包含本體152及兩個導電端子151。元件150固設的方式可先經由第一對位標記110b為基準對位後,再將元件150的兩個導電端子151分別黏著於兩個接觸窗110a的上方。由此可知,本製造方法可以使用黏著劑140來黏著元件150,而不需使用到錫膏及其相關製程。
固設元件150之後,壓合第二基板200於第一絕緣層120上,以覆蓋元件150以及第一金屬層110,如第5圖所示。第二基板200可包含有一第二絕緣層210及一第三金屬層220。或者,第二基板200可為多層基板。第二絕緣層210可為環氧樹脂與玻纖布的預浸材。當第二絕緣層210壓合於第一絕緣層120上時,藉由溫度提高以及壓力增大的情況下,使第二絕緣層210進入半固化的狀態,而可填充於元件150周遭的孔隙中。接著,隨著溫度下降,第二絕緣層210逐漸轉為固態,以達到黏接第一絕緣層120的目的。因此,元件150的周圍可被第二絕緣層210所包覆。第三金屬層220可用以製作電路。
然後,形成一通孔220a貫穿第二基板200及圖案化之第一基板102,如第6圖所示。可利用機械鑽孔的方式來形成通孔220a。
如第7圖所示,根據第二對位標記130b於開口中形成開孔160a貫穿第一絕緣層120,使開口130a經由開孔160a而連通接觸窗110a,而露出導電端子151之一部分。第二對位標記130b用以作為形成開孔時的定位基準。在一實施方式中,可藉由二氧化碳雷射來形成開孔160a。由於二氧化碳雷射屬於長波長的雷射,因此可燒灼掉第一絕緣層120及接著劑層140,而不會燒灼掉第一金屬層110及第二金屬層130。形成開孔160a的方式可先利用第二對位標記130b來定位二氧化碳雷射光的位置,使二氧化碳雷射能夠準確地去除掉開口130a中露出的第一絕緣層120及位於接觸窗110a中的接著劑層140。由於在此步驟中,需由開口130a移除露出的第一絕緣層120,以露出元件150的導電端子151,因此必須使接觸窗110a大致對準開口130a。接觸窗110a旁的第一金屬層110可用來阻擋雷射,以在雷射處理後能夠準確地暴露出導電端子151的一部分。
隨後,如第8圖所示,形成導電層170於開孔160a中、露出部分的導電端子151上以及通孔220a的側壁,以使導電端子151可電性連接第二金屬層130。可以使用電鍍方式來形成導電層170。導電層170的材質可例如為銅。導電層170可用以使各電路層之間相互導通。
然後,以微影蝕刻製程來圖案化導電層170,而形成第一電路層172及第二電路層174,如第9圖所示。也就是說,第一絕緣層120之外側表面、第二基板200之外側表面以及通孔220a中分別具有第一電路層172、第二電路層174以及導電層170,使導電端子151經第一電路層172及導電層170電性連接第二電路層174。此外,第一金屬層110也可設計具有另一電路層。
綜合上述可知,藉由上下對準的對位標記以及相互大致對準的接觸窗及開口可用以幫助減少形成開孔時的對位誤差。所以,可應用於內埋更小元件至基板中的製程。此外,由於製造方法中沒有錫膏相關製程,因此不會有過錫爐時對元件信賴性的風險等問題發生。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...第一基板
102...圖案化之第一基板
110...第一金屬層
110a...接觸窗
110b...第一對位標記
120...第一絕緣層
130...第二金屬層
130a...開口
130b...第二對位標記
140...接著劑層
150...元件
151...導電端子
152...本體
160a...開孔
170...導電層
172...第一電路層
174...第二電路層
200...第二基板
210...第二絕緣層
220...第三金屬層
220a...通孔
1101...圖案化第一金屬層
1102a...接觸窗之最大寬度
1302a...開口之最大寬度
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:
第1A-9圖係繪示依照本發明一實施方式的一種內埋元件之基板之製造方法的各製程階段示意圖。
110...第一金屬層
110a...接觸窗
110b...第一對位標記
120...第一絕緣層
130...第二金屬層
130a...開口
130b...第二對位標記
140...接著劑層
150...元件
151...導電端子
152...本體
160a...開孔
200...第二基板
210...第二絕緣層
220...第三金屬層
220a...通孔
Claims (11)
- 一種內埋元件之多層基板之製造方法,包含:(a)提供一第一基板,該第一基板具有至少一對位標記,且包含:一第一絕緣層;一第一金屬層,具有至少一接觸窗;以及一第二金屬層,具有至少一開口;其中該第一金屬層及該第二金屬層位於該第一絕緣層之相對兩表面,該接觸窗大致對準該開口,且該開口之一最大寬度大於或等於該接觸窗之一最大寬度,且該至少一對位標記包含一第一對位標記及一第二對位標記對準該第一對位標記,該第一對位標記及該第二對位標記分別由第一金屬層之一部分及第二金屬層之一部分所形成,或者該第一對位標記及該第二對位標記構成貫穿該第一基板之一對位孔;(b)根據該第一對位標記或該對位孔固設一元件於該第一金屬層上,該元件包含至少一導電端子,且該導電端子位於該接觸窗上方;(c)壓合一第二基板於該第一絕緣層上方,以覆蓋該元件以及該第一金屬層;(d)根據該第二對位標記或該對位孔,於該開口中形成一開孔貫穿該第一絕緣層,使該開口經由該開孔而連通該接觸窗,而露出該導電端子;以及(e)形成一第一電路層於該第二金屬層上以及該開孔中,使該第一電路層電性連接該導電端子。
- 如請求項1所述之方法,其中步驟(a)包含使用一微影蝕刻製程,以形成該第一對位標記、該第二對位標記、該接觸窗及該開口之其中至少一者。
- 如請求項1所述之方法,其中步驟(a)包含使用一紫外光雷射,以形成該第一對位標記、該第二對位標記、該接觸窗及該開口之其中至少一者。
- 如請求項1所述之方法,其中步驟(a)包含使用一紫外光雷射,以形成該對位孔。
- 如請求項1所述之方法,其中步驟(d)包含使用一二氧化碳雷射以形成該開孔。
- 如請求項1所述之方法,其中步驟(b)包含:形成一接著劑層於該第一金屬層上及該接觸窗中;以及將該元件黏著於該接著劑層上。
- 如請求項6所述之方法,其中步驟(d)包含貫穿該接觸窗中之該接著劑層。
- 如請求項1所述之方法,其中於步驟(c)後,更包含形成一通孔貫穿該第二基板及該第一基板。
- 如請求項8所述之方法,更包含形成一導電層於該通孔之一側壁。
- 如請求項9所述之方法,更包含形成一第二電路層於該第二基板之一外側表面,使該第二電路層經由該導電層及該第一電路層電性連接該導電端子。
- 一種內埋元件之多層基板之製造方法,包含:(a)提供一第一基板,該第一基板包含一第一金屬層、一第二金屬層及一第一絕緣層,該第一金屬層及該第二金屬層位於該第一絕緣層之相對兩表面;(b)形成至少一對位標記於該第一基板上,至少一接觸窗於該第一金屬層上,至少一開口於該第二金屬層上,該接觸窗大致對準該開口,且該至少一對位標記包含一第一對位標記及一第二對位標記對準該第一對位標記,該第一對位標記及該第二對位標記分別由第一金屬層之一部分及第二金屬層之一部分所形成,或者該第一對位標記及該第二對位標記構成貫穿該第一基板之一對位孔;(c)根據該第一對位標記或該對位孔固設一元件於該第一金屬層上,該元件包含至少一導電端子,且該導電端子位於該接觸窗上方;(d)壓合一第二基板於該第一絕緣層上,以覆蓋該元件以及該第一金屬層;(e)形成一通孔貫穿該第二基板及該第一基板; (f)根據該第二對位標記或該對位孔形成一開孔貫穿該第一絕緣層,以露出該導電端子之一部分;以及(g)於該第一絕緣層之一外側表面、該第二基板之一外側表面以及該通孔中分別形成一第一電路層、一第二電路層以及一導電層,使該導電端子經該第一電路層及該導電層電性連接該第二電路層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100139956A TWI449147B (zh) | 2011-11-02 | 2011-11-02 | 內埋元件之多層基板的製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100139956A TWI449147B (zh) | 2011-11-02 | 2011-11-02 | 內埋元件之多層基板的製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201320285A TW201320285A (zh) | 2013-05-16 |
TWI449147B true TWI449147B (zh) | 2014-08-11 |
Family
ID=48872629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100139956A TWI449147B (zh) | 2011-11-02 | 2011-11-02 | 內埋元件之多層基板的製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI449147B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI571192B (zh) * | 2014-08-20 | 2017-02-11 | Method of Making Circuit Board Micro - Conduit Hole and Circuit Board Structure with Micro - Conduit |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113141734A (zh) * | 2020-01-19 | 2021-07-20 | 北大方正集团有限公司 | 电路基板及电路基板的制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200904272A (en) * | 2007-07-13 | 2009-01-16 | Tripod Technology Corp | Manufacturing method of electric circuit board with directly-embedded passive components |
TW200908840A (en) * | 2007-08-07 | 2009-02-16 | Tripod Technology Corp | No empty hole installation method for installing electronic components |
TW201029527A (en) * | 2009-01-23 | 2010-08-01 | Compeq Mfg Co Ltd | Circuit board with embedded electronic component and manufacturing method thereof |
-
2011
- 2011-11-02 TW TW100139956A patent/TWI449147B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200904272A (en) * | 2007-07-13 | 2009-01-16 | Tripod Technology Corp | Manufacturing method of electric circuit board with directly-embedded passive components |
TW200908840A (en) * | 2007-08-07 | 2009-02-16 | Tripod Technology Corp | No empty hole installation method for installing electronic components |
TW201029527A (en) * | 2009-01-23 | 2010-08-01 | Compeq Mfg Co Ltd | Circuit board with embedded electronic component and manufacturing method thereof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI571192B (zh) * | 2014-08-20 | 2017-02-11 | Method of Making Circuit Board Micro - Conduit Hole and Circuit Board Structure with Micro - Conduit |
Also Published As
Publication number | Publication date |
---|---|
TW201320285A (zh) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
JP5461323B2 (ja) | 半導体パッケージ基板の製造方法 | |
JP2006128686A (ja) | リジッドフレキシブル基板の製造方法 | |
US7751202B2 (en) | Multi-layered printed circuit board having integrated circuit embedded therein | |
JP2006319339A (ja) | 電子部品を内蔵した基板の製造方法 | |
TWI403244B (zh) | 多層電路板之製作方法 | |
JP2006344664A (ja) | 配線基板およびその製造方法 | |
US20170047230A1 (en) | Fabrication method of packaging substrate | |
TWI414224B (zh) | 雙面線路板之製作方法 | |
TW201448692A (zh) | 埋入式高密度互連印刷電路板及其製作方法 | |
JP6607087B2 (ja) | 電子部品内蔵基板の製造方法 | |
KR101669534B1 (ko) | 범프를 구비한 회로기판 및 그 제조 방법 | |
TWI449147B (zh) | 內埋元件之多層基板的製造方法 | |
TWI530240B (zh) | 電路板及其製作方法 | |
JP5659234B2 (ja) | 部品内蔵基板 | |
TW201927090A (zh) | 佈線板及其製造方法 | |
KR100651423B1 (ko) | 경연성 다층 인쇄회로기판의 제조 방법 | |
TW201513753A (zh) | 電路板的製造方法 | |
KR101047484B1 (ko) | 전자 소자 내장 인쇄회로기판 및 그 제조 방법 | |
TWI513392B (zh) | 內埋電子元件的線路結構的製作方法 | |
KR101609268B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
JP2005026470A (ja) | 部品内蔵モジュールおよびその製造方法 | |
KR101154352B1 (ko) | 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법 | |
KR100972050B1 (ko) | 전자 소자 내장 인쇄회로기판 및 그 제조 방법 | |
KR100972051B1 (ko) | 전자 소자 내장 인쇄회로기판 및 그 제조 방법 |