JP2002100932A - 圧電発振器 - Google Patents

圧電発振器

Info

Publication number
JP2002100932A
JP2002100932A JP2000289647A JP2000289647A JP2002100932A JP 2002100932 A JP2002100932 A JP 2002100932A JP 2000289647 A JP2000289647 A JP 2000289647A JP 2000289647 A JP2000289647 A JP 2000289647A JP 2002100932 A JP2002100932 A JP 2002100932A
Authority
JP
Japan
Prior art keywords
container
chip
oscillation circuit
oscillation
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000289647A
Other languages
English (en)
Other versions
JP3437827B2 (ja
Inventor
Masaru Morimoto
勝 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000289647A priority Critical patent/JP3437827B2/ja
Priority to US09/960,450 priority patent/US6587008B2/en
Publication of JP2002100932A publication Critical patent/JP2002100932A/ja
Application granted granted Critical
Publication of JP3437827B2 publication Critical patent/JP3437827B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】 【課題】 圧電振動子を発振回路に接続するための配線
パターンとグランドパターンとにおける寄生容量の発生
を抑制することができると共に、グランド電位の安定化
を図ることができ、耐ノイズ性に優れ正確で安定した発
振を行うことができる小型の圧電発振器を提供する。 【解決手段】 上部キャビティー部5と下部キャビティ
ー部10とが隔壁8で隔てられている容器体1と、上部
キャビティー部5に収容される圧電振動子2と、下部キ
ャビティー部10に収容される発振回路を構成するIC
チップ3及び電子部品41〜44と、容器体1の下面周
囲に形成され発振回路に接続される外部端子電極11〜
14とを備え、容器体1の隔壁8を構成する積層体の層
間において、発振回路を接地するためのグランドパター
ン111と圧電振動子2を発振回路に接続するための圧
電振動子用配線パターン113,31とが寄生容量の発
生を抑制する配置関係とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば移動体通信
制御機器等に用いられる容器体のキャビティ内に圧電振
動子を収容した圧電発振器に関し、特にオーバートーン
発振を用いた高周波発振に適した圧電発振器に関する。
ここで、圧電振動子とは、水晶板、圧電セラミック基
板、単結晶圧電基板を用いた振動子を含む。
【0002】
【従来の技術】圧電発振器として、例えば、水晶発振器
は、移動体通信制御機器やLANを制御する制御機器内
に実装され、その作動を制御する発振周波数を発生させ
る非常に重要な部品である。例えば、移動体通信制御機
器等に用いられる水晶発振器は、移動体通信制御機器の
小型化に伴い、容積を非常に小型化しなくてはならな
い。
【0003】このような小型化を達成する表面実装型水
晶発振器として、例えば、特開平10−28024号に
は、矩形状の単板状基板と枠状脚部とから成り、開口が
矩形状のキャビティー部を底面に有した容器体を用い、
その容器体の表面に水晶振動子を実装すると共に、容器
体のキャビティー部内にICチップを実装する構造が提
案されている。
【0004】図21〜図24は、かかる従来の表面実装
型水晶発振器150を示す。
【0005】この水晶発振器150は、容器体151、
矩形状の水晶振動子152、発振制御用回路を構成する
ICチップ153及び金属製蓋体154とから主に構成
されている。
【0006】この水晶発振器150は、矩形状の単板状
のセラミック基板155と枠状脚部156とを一体化し
た容器体151を用い、この容器体151の底面にキャ
ビティー部157を形成していた。
【0007】尚、容器体151の表面とキャビティー部
157の底面を仕切る単板状のセラミック基板155に
は、その表面側とキャビティー部157の底面とを導通
させるビアホール導体158が形成されている。また、
その表面には金属製蓋体154を封止するための封止導
体パターン159が形成されている。また、キャビティ
ー部157の底面には、IC電極パッドを含む配線パタ
ーン160が形成されている。さらに、枠状脚部156
の底面の4隅部には、外部端子電極161〜164が形
成されている。
【0008】そして、この容器体151の表面には、水
晶振動子支持台169、170を介して矩形状の水晶振
動子152が導電性接着材171、172で導電的に接
合し、さらに、水晶振動子152を気密的に封止するた
めに封止用導体パターン159を用いて皿状の金属製蓋
体154を一体的に接合していた。また、キャビティー
部157にはICチップ153が収容されている。この
ICチップ153は、配線パターン160であるIC電
極パッドにバンプまたはボンディングワイヤを介して接
続されている。容器体151の表面に実装した水晶振動
子152は、ビアホール導体158、158を介してI
Cチップ153と接続され、ICチップ153は配線パ
ターン160を介して外部端子電極161〜164に接
続されている。さらに、キャビティー部157内には充
填樹脂173が充填され、硬化されている。これによ
り、ICチップ153は充填樹脂173によって完全に
被覆され、耐湿性が向上した構造となっている。
【0009】
【発明が解決しようとする課題】しかしながら、上述し
た従来の水晶発振器は、基本波レベルの発振周波数帯、
例えば13MHz〜28MHz程度の周波数帯で使用さ
れる比較的低周波の発振器である。このため、音声、静
止画及び動画等のデータを含む大容量の通信情報を高速
で通信処理する、図25に示すようなギガビットイーサ
ネット(登録商標)を構成するLAN90を想定した場
合に、この水晶発振器を用いた通信制御機器では、通信
能力の点で問題があった。
【0010】具体的には、ネットワークグループAは、
10Mbpsの通信能力を備えた複数の情報端末91が
ハブ93を介してギガビットイーサネットスイッチ95
に接続されている。また、100Mbpsの通信能力を
備えた複数の情報端末92は100Mリピータ94を介
してギガビットイーサネットスイッチ95Aに接続され
ている。そして、このギガビットイーサネットスイッチ
95Aは1000Mbpsの通信能力を備えたサーバー
96に接続されている。ネットワークグループB,Cも
同様の構成になっていて、ネットワークグループBのギ
ガビットイーサネットスイッチ95Bは、ルーター97
を介してギガビットイーサネットスイッチ95Aに接続
され、ネットワークグループCのギガビットイーサネッ
トスイッチ95Cは、ルーター98を介してギガビット
イーサネットスイッチ95Aに接続されている。
【0011】上記LAN90では、○印で示す部分の通
信には25MHz程度のクロック周波数が用いられ、●
印で示す部分の通信には125MHz程度のクロック周
波数が用いられる。このように、125MHzといった
高周波発振を行う水晶発振器を必要とする各通信制御機
器では、ネットワーク全体の膨大な通信情報を高速かつ
正確に処理することが要求される。しかも、情報通信に
おける高速化の要請下にあっては、125MHz以上の
更なる高周波発振を行う水晶発振器が必要になってい
く。
【0012】一方で、高速通信制御機器に用いられる高
周波発振を行う水晶発振器の特性は、図26に示す周期
t1毎の発振波形の位相変動であるジッタJの特性が、
情報を正確に処理する上で重要である。
【0013】ここで、ジッタJについて詳述する。ジッ
タJは、図27に示すように、非変動成分であるジッタ
DJと変動成分であるジッタRJとからなるトータルジ
ッタTJとして表される。すなわち、下記(1)式 TJ=DJ+14RJ…(1) の関係を満たすことが知られている。
【0014】従って、ジッタRJを低く抑えることによ
り、トータルジッタTJを抑制することができ、オーバ
ートーン発振を用いた高周波発振を安定して良好に行う
ことができる。具体的には、例えば、125MHzのク
ロック周波数では、8nsを中心値とする標準偏差σが
10ps以下である必要がある。
【0015】上述した従来の水晶発振器は、このような
特性を備えたものではないため、例えば上述したような
ネットワーク全体の膨大な通信情報を高速かつ正確に処
理する通信制御機器には採用することができなかった。
【0016】また、正確で安定した発振を行うために、
発振回路を接地するためのグランド電位が安定している
必要がある。このために、グランドパターンを広くとる
と、圧電振動子を発振回路に接続するための配線パター
ンと重畳する部分が生じ、その部分で発生する寄生容量
が、発振を不安定にして発振特性を低下させるという問
題があった。
【0017】本発明は、こうした従来技術の課題を解決
するものであり、圧電振動子を発振回路に接続するため
の配線パターンとグランドパターンとにおける寄生容量
の発生を抑制することができると共に、グランド電位の
安定化を図ることができ、耐ノイズ性に優れ正確で安定
した発振を行うことができる小型の圧電発振器を提供す
ることを目的とする。
【0018】
【課題を解決するための手段】本発明の圧電発振器は、
上部キャビティー部と下部キャビティー部とが複数の絶
縁層を積層して成る隔壁で隔てられている容器体と、前
記上部キャビティー部に収容される圧電振動子と、前記
下部キャビティー部に収容される発振回路を構成するI
Cチップ及び電子部品と、前記容器体の下面周囲に形成
され前記発振回路に接続される外部端子とを備え、前記
容器体の隔壁を構成する絶縁層間に、前記発振回路を接
地するためのグランドパターンを、隔壁の下部側主面に
前記圧電振動子を該発振回路に接続するための圧電振動
子用配線パターンを各々配すると共に、前記グランドパ
ターンと前記圧電振動子用配線パターンとが寄生容量の
発生を抑制する配置関係を有して構成されている。
【0019】より具体的には、前記グランドパターンと
前記圧電振動子用配線パターンとが前記容器体の隔壁を
構成する絶縁層の一部を介して厚み方向の重畳部分が極
小となるように配置されている。また、前記圧電振動子
用配線パターンは、前記圧電振動子の特性を測定するモ
ニタ電極パッドを含んでいる構成とする。
【0020】この構成によれば、隔壁を構成する積層体
の層間に、大面積のグランドパターンを形成してグラン
ド電位の安定化を図ることが可能となる。また、このグ
ランドパターンに対し圧電振動子用配線パターンが寄生
容量の発生を抑制する配置関係になっている。このた
め、浮遊容量に起因する障害が発生しないので、正確で
安定した発振を行うことが可能となる。
【0021】また、隔壁で隔てられた容器体の上部キャ
ビティー部に圧電振動子を収容し、下部キャビティー部
に発振回路を構成するICチップ及び電子部品を収容す
る構成をとるので、各素子を狭い空間に凝縮して配置す
ることができると共にICチップ等で構成される発振回
路をノイズから保護できるため、圧電発振器を高信頼
で、かつ小型で実装面積の小さなものとすることが可能
となる。
【0022】また、圧電振動子とICチップを隔てる容
器体の隔壁に構成した上記グランドパターンによって、
ICチップをノイズから保護して、外部端子電極の出力
端子から出力される発振波形のジッタ成分を低減するこ
とが可能となる。これにより、オーバートーン発振を用
いた安定して良好な高周波発振を行うことが可能とな
る。
【0023】ここで、オーバートーン発振を用いると、
安定且つ良好な高周波発振を行うことができる点につい
て詳しく説明する。
【0024】圧電振動子に容量が直列に付加された発振
回路では、発振周波数fは、下記(2)式及び(3)式 f=f0(1+1/{2γ(1+CL/C0)})…(2) γ=C0/C1…(3) の関係を満たすことが知られている。
【0025】ここで、f0:圧電振動子の直列共振周波
数、C0:圧電振動子の並列等価容量、C1:圧電振動
子の直列等価容量、γ:容量比、CL:圧電振動子の負
荷容量 を表す。
【0026】また、周波数変化量Δfは、上記(1)式
を変形した下記(4)式 Δf=f−f0=f0/{2γ(1+CL/C0)}…(4) の関係を満たす。
【0027】この周波数変化量Δfと負荷容量CLの関
係は、基本波の場合は、図17に示すように、負荷容量
CLが小さい領域ほど周波数変化量Δfの傾きが大きく
なる特性を示す。
【0028】これに対し、3倍波以上のオーバートーン
発振では、図18に示すように、負荷容量CLが変化し
ても周波数変化量Δfがほぼ一定となる特性を示す。
【0029】すなわち、3倍波以上のオーバートーン発
振では、容量比γが大きくなり(γ>1000)負荷に
よる周波数変動が少ないことがわかる。
【0030】従って、3倍波以上のオーバートーン発振
を用いると、安定且つ良好な高周波発振を行うことが可
能となる。
【0031】
【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づいて具体的に説明する。
【0032】(第1の実施形態)図1〜図11は、本発
明の第1の実施形態による圧電発振器である表面実装型
水晶発振器100の構成例を示す。発振回路は、3倍波
以上、例えば3倍波のオーバートーン発振回路を例にし
て説明する。
【0033】この水晶発振器100は、図2に示すよう
に、上部キャビティー部5と下部キャビティー部10と
が隔壁8で隔てられた略直方体状の容器体1と、上部キ
ャビティー部5に収容される矩形状の水晶振動子2と、
下部キャビティー部10に収容される発振回路を構成す
るICチップ3及び4つの電子部品41〜44と、金属
製蓋体6及び充填樹脂7とから主に構成されている。
【0034】容器体1は、複数の略矩形状のセラミック
絶縁層1a,1b、中央部及びその上下左右に矩形状の
開口を形成したセラミック絶縁層1c、中央部が十字状
に開口した枠状のセラミック絶縁層1dが一体的に積層
されて構成されている。
【0035】このセラミック絶縁層1a,1bは、水晶
振動子2とICチップ3及び電子部品41〜44とを隔
てる隔壁8となり、また、セラミック絶縁層1c,1d
によって枠状脚部9となる。そして、この枠状脚部9の
内壁面と隔壁8の下面とで囲まれた凹部状が、キャビテ
ィー部10となる。そして、容器体1の下面の4つの隅
部には、外部端子電極11〜14が形成されている。
【0036】より詳しくは、容器体1の上面、即ち、セ
ラミック絶縁層1aの上面には、図6に示すように、そ
の外周を取り囲むように封止用導体膜19が形成されて
いる。また、容器体1表面の長手方向の一端部寄りには
水晶振動子2と接続するための水晶振動子用電極パッド
20,21が並設されており、この水晶振動子用電極パ
ッド20,21上には水晶振動子2の下面に所定間隔を
形成するための接続用バンプ22,23が形成されてい
る。
【0037】また、このセラミック絶縁層1aの下面に
は、図7に示すように、水晶振動子用電極パッド20,
21と接続するためのビアホール導体25,26及び後
述するセラミック絶縁層1bの配線パターン31と接続
するためのビアホール導体27,28を包含する島状の
接続用パターン113が形成されている。また、この下
面には、ICチップ3に電源を供給すると共に、バイパ
スコンデンサCbとなる電子部品44に接続するための
Vccパターン112が形成されている。そして、この
Vccパターン112を実質的に囲むようにほぼ全面に
グランドパターン111が形成されている。このグラン
ドパターン111に形成されたビアホール導体131〜
138は、ICチップ3及び発振回路を接地するための
導体経路を形成するためのものである。また、このグラ
ンドパターン111に形成されたビアホール導体12
5,126は、セラミック絶縁層1aの上面に形成され
た封止用導体膜19とグランドパターン111とを接続
するためのものである。そして、金属製蓋体6がこの封
止用導体膜19に接合されることにより金属製蓋体6に
シールド効果を生じさせる。また、Vccパターン11
2に形成されたビアホール導体121〜124は、発振
回路のバイパスコンデンサCbとなる電子部品44に接
続すると共に、ICチップ3に電源を供給するための導
体経路を形成するためのものである。
【0038】セラミック絶縁層1bの下面には、図8に
示すように、略中央にICチップ3の搭載部114が形
成されていて、その周囲に水晶振動子2の発振特性を単
独で測定するためのモニタ電極パッド34,35及び複
数の素子電極パッド33が形成されている。更に、IC
チップ3、電子部品41〜44及び外部端子電極11〜
14を接続して発振回路を構成するための配線パターン
31が形成されている。この配線パターン31に形成さ
れたビアホール導体121〜124、131〜139、
121’、136’は、後述するセラミック絶縁層1c
の配線パターン30と接続されて、ICチップ3及び発
振回路に接続するための導体経路を形成するためのもの
である。尚、搭載部114、ビアホール導体121,1
21’,122,123,124は、上述のVcc電位
の導体経路の一部となり、ビアホール導体131〜13
5,137〜139は、グランド電位となる。
【0039】セラミック絶縁層1cには、図9に示すよ
うに、略中央に略矩形状のIC用キャビティー101が
形成され、その上下左右に略矩形状の電子部品用キャビ
ティー102〜105が形成されている。そして、この
セラミック絶縁層1cの下面には、ICチップ3との接
続を行うためのIC電極パッド32,32a及び発振回
路を構成するための配線パターン30が形成されてい
る。また、ビアホール導体121,124,131〜1
39,121’,136’は、セラミック絶縁層1cの
配線パターン30及びセラミック絶縁層1dの下面に形
成される外部端子電極と接続されて、ICチップ3及び
発振回路に接続するための導体経路を形成するためのも
のである。尚、ビアホール導体121,124及びIC
電極パッド32aは、Vcc電位の導体経路の一部をな
す。
【0040】セラミック絶縁層1dの下面には、図10
に示すように、4隅部に外部端子電極として接地するた
めのGND端子11と、水晶発振器100を制御するた
めのコントロール端子12と、電源を供給するためのV
cc端子13と発振出力を行う出力端子14とが形成さ
れている。
【0041】上述したように、上記のセラミック絶縁層
1a〜1dを積層して構成される容器体1には、各セラ
ミック絶縁層1a〜1dの各電極パッド及び配線パター
ン30,31がビアホール導体を介して各導電経路が形
成されていて、ICチップ3と電子部品41〜44で構
成される発振回路と水晶振動子2とが接続されるように
なっている。
【0042】上述したように、容器体1の隔壁8を構成
する積層体のセラミック絶縁層間において、発振回路を
接地するためのグランドパターン111と水晶振動子2
を発振回路に接続するための配線パターン113,31
とが寄生容量の発生を抑制する配置関係を有して構成さ
れている。具体的には、セラミック絶縁層1aと1bと
の層間にグランドパターン111を配置し、絶縁層1b
の下部側主面に前記圧電振動子用配線パターン113,
31を配置している。そして、容器体1の隔壁8を構成
するセラミック絶縁層1bを介して厚み方向の重畳部分
が極小となるように、例えば、グランドパターン111
には、配線パターン31におけるモニタ電極パッド3
4,35に対応する位置を含むように切り欠き111a
が設けられていて、モニタ電極パッド34,35を含む
圧電振動子用配線パターン113,31とグランドパタ
ーン111とが重畳しないように構成している。
【0043】これにより、隔壁8を構成する積層体の層
間に、大面積のグランドパターン111を形成してグラ
ンド電位の安定化を図ることができる。また、このグラ
ンドパターン111に対し配線パターン113,31が
寄生容量の発生を抑制する配置関係になっている。従っ
て、浮遊容量に起因する障害が発生しないので、正確で
安定した発振を行うことができる。
【0044】また、隔壁8で隔てられた容器体1の上部
キャビティー部5に水晶振動子2を収容し、下部キャビ
ティー部10に発振回路を構成するICチップ3及び電
子部品41〜44を収容する構成をとるので、各素子を
狭い空間に凝縮して配置することができできると共にI
Cチップ等で構成される発振回路をノイズから保護でき
るため、水晶発振器100を高信頼で、かつ小型で実装
面積の小さなものとすることができる。
【0045】また、水晶振動子2とICチップ3を隔て
る容器体1の隔壁8に構成したジッタ低減構造によっ
て、ICチップ3をノイズから保護して、外部端子電極
の出力端子14から出力される発振波形のジッタ成分を
低減することができる。これにより、オーバートーン発
振を用いた安定して良好な高周波発振を行うことができ
る。
【0046】上記ジッタ低減構造として、隔壁8を構成
する積層体の層間に、発振回路を接地するためのグラン
ドパターン111が配置されている。即ち、水晶振動子
2と発振回路を構成するICチップ3及び電子部品41
〜44とを隔てる隔壁8にグランドパターン111を形
成することで、大面積のグランドパターン111が形成
できるため、グランド電位の安定化を図ると共に、発振
回路と水晶振動子2との間の浮遊容量が低減され、それ
により外部端子電極の出力端子14から出力される発振
波形のジッタ成分を大幅に低減することができる。従っ
て、オーバートーン発振を用いた安定して良好な高周波
発振をより確実に行うことができる。
【0047】また、バイパスコンデンサCbとなる電子
部品44に接続され、且つICチップ3に電源を供給す
るVccパターン112が、グランドパターン111に
よって実質的に取り囲まれるように形成されているの
で、グランドパターン111によってVccパターン1
12から発せられるノイズからICチップ3を保護し
て、外部端子電極の出力端子14から出力される発振波
形のジッタ成分を更に低減することができる。従って、
オーバートーン発振を用いた安定且つ良好な高周波発振
をより一層確実に行うことができる。尚、実質的に取り
囲まれるとは、図7に示すように、その周囲を完全に取
り囲む形態及びその一部がグランドパターン111の開
放部から露出する形態を含むものである。
【0048】また、Vccパターン112とグランドパ
ターン111との間に接続される大容量のバイパスコン
デンサCbとなる電子部品44が、下部キャビティー部
10に配置され、Vcc導体経路のうち、バイパスコン
デンサCbとなる電子部品44の接続部PからICチッ
プ3のVcc電位となるIC電極パッド32aまでの距
離を極小化している。即ち、短経路で接続されるように
設定されているので、短経路であるため外来ノイズの影
響が低減されるので外部端子電極に供給される電源電圧
に重畳する高周波ノイズを確実に除去することができ
る。これにより、出力端子14から出力される発振波形
のジッタ成分を更に低減することができる。従って、オ
ーバートーン発振を用いた安定して良好な高周波発振を
より一層確実に行うことができる。更には、バイパスコ
ンデンサCbとなる電子部品44が下部キャビティー部
10に配置されるため、プリント配線基板上に実装する
外部回路の部品点数も減少し配線も簡単になるため、高
性能で小型な水晶発振器100が達成されることにな
る。
【0049】また、容器体1の開放される下部キャビテ
ィー部10に収容される発振回路が樹脂で覆われている
ので、発振回路を保護すると共に耐湿性を向上させ、I
Cチップ3の放熱作用を向上させることができる。
【0050】更には、水晶発振器100が分周手段を備
え、発振出力を分周可能に構成すれば、発振出力を分周
して所望の周波数による出力を1又は複数得ることがで
きる。尚、分周手段はフリップフロップと論理回路とか
ら構成され、ICチップ3に集積化することができる。
【0051】次に、上述した容器体1の製造方法につい
て説明する。
【0052】この容器体1は、セラミック絶縁層1a〜
1dとなるセラミックグリーンシートを用いて形成す
る。具体的には、絶縁層1aとなる矩形状セラミックグ
リーンシートに、例えばビアホール導体25〜28,1
21〜126,131〜138となる貫通孔を形成し、
これらの貫通孔にモリブデンやタングステンなどの高融
点金属ペーストを充填する。同時に、このグリーンシー
トの上面に水晶振動子用電極パッド20、21となる導
体膜、接続用バンプ22、23となる導体膜、封止用導
体膜19となる導体膜を高融点金属ペーストの印刷によ
り形成する。
【0053】また、絶縁層1bとなる矩形状セラミック
グリーンシートにビアホール導体27,28,121〜
124,127,128,131〜139となる貫通孔
を形成し、これらの貫通孔に高融点金属ペーストを充填
する。同時に、このグリーンシートの下面に、素子電極
パッド33、モニタ電極パッド34、35及び発振回路
を構成する配線パターン31となる導体膜を形成する。
【0054】また、セラミック絶縁層1a又はセラミッ
ク絶縁層1bとなるグリーンシートのいずれかに、その
接合面に、ビアホール導体25〜28を接続する島状の
接続用パターン113、Vccパターン112及びパタ
ーン112を実質的に囲むように全面に形成されるグラ
ンドパターン111となる導体膜を、上述の高融点金属
ペーストの印刷により形成する。
【0055】また、セラミック絶縁層1cとなる中央部
及びその上下左右に略矩形状の開口101〜105を形
成したセラミックグリーンシートに、ビアホール導体1
21,121’,124,127,128,131〜1
33,136〜139となる貫通孔を形成し、これらの
貫通孔に高融点金属ペーストを充填する。同時に、IC
電極パッド32,32a及び発振回路を構成する配線パ
ターン30となる導体膜を形成する。
【0056】また、セラミック絶縁層1dとなる中央部
に十字状の開口を有する枠状セラミックグリーンシート
に、ビアホール導体121,121’,127,12
8,131,132,136,136’となる貫通孔を
形成し、これらの貫通孔に高融点金属ペーストを充填す
る。同時に、このグリーンシートの実装底面となる開口
周囲の4隅部に略矩形状の各端子11〜14となる導体
膜を形成する。
【0057】次に、このような各グリーンシートを積層
・圧着した後、焼成処理を行う。特に、容器体1の上面
に水晶振動子2を実装し、キャビティー部10にICチ
ップ3を実装するため、両面の平坦度が重要である。圧
着工程においては、容器体1の上面を基準面としてプレ
スを行うが、キャビティー部10の底面領域にも均一な
圧力でプレスを行うために、例えばキャビティー部10
に補助充填部材を充填したり、また、プレス先端面が平
坦な上パンチが凸状の治具でプレスを行ったり、また、
絶縁層1a、1bと絶縁層1c、1dとを分けてプレス
を行い、その後両者をプレスにより圧着を行う。
【0058】次に、容器体1において、表面に露出する
端子11〜14、封止用導体膜19、水晶振動子用電極
パッド20,21、IC電極パッド32,32a、素子
電極パッド33、モニタ電極パッド34,35、各種配
線パターン30,31上にNiメッキ、フラッシュ金メ
ッキなどを施して、容器体1が完成する。
【0059】これにより、容器体1の内部に形成される
ビアホール導体及び配線パターン30,31は、モリブ
デンやタングステンなどの高融点金属導体からなり、容
器体1の外表面に露出される各端子11〜14、封止用
導体膜19、各電極パッド20,21,32,32a,
33,34,35及び配線パターン30,31は、高融
点金属導体を下地導体として、その表面に、Ni層、A
u層の多層構造となる。
【0060】容器体1の上面において、水晶振動子用電
極パッド20、21上に接続用バンプ22、23は、高
融点金属を下地導体として、その表面にNi層、Au層
の多層構造により形成しているが、その他に銀導電性ペ
ーストの印刷焼付け、Ag粉末を含む樹脂ペーストの塗
布・硬化などにより形成してもよい。また、接続用バン
プ22、23の高さを所定以上にするために複数回の印
刷・塗布を行えばよい。容器体1の上面から接続用バン
プ22、23の頂点部分までの高さは、例えば15μm
〜20μmとする。
【0061】さらに、封止用導体膜19上に、概略矩形
状の金属枠体であるシールリング36にAgろうなどに
よって接合する。シールリング36は、Fe−Niの合
金である42アロイ、Fe−Ni−Coの合金であるコ
バール、リン青銅などからなり、封止用導体膜19の形
状に対応する構造となっている。従って、容器体1の上
面とシームリング36に囲まれた領域が水晶振動子2の
収容領域(上部キャビティー部5)となる。
【0062】上記容器体1の上面には、水晶振動子2が
配置されている。この水晶振動子2は、所定カット、例
えばATカットされた矩形状の水晶板2aの両主面に形
成された励振電極2b、2c、この励振電極2b、2c
から一方他端部に延出された島状の引出電極部2d、2
eとから構成されている。尚、図4において下面側の励
振電極2c及び引出電極2eは点線で示す。この引出電
極2d、2eは、水晶振動子用電極パッド20、21に
導電性接着材2f、2gを介して接続している。また、
励振電極2b、2e及び引出電極2d、2eは、水晶板
2aの両面に下地層としてCrやNi、表面層としてA
gやAuなどを蒸着、スパッタリングなどの薄膜技法に
より被着形成する。
【0063】容器体1の上面側に実装された水晶振動子
2は、金属製蓋体6によって気密的に封止されている。
この金属製蓋体6は、コバールや42アロイなどの金属
材料からなり、例えば0.1mmの厚さであり、容器体
1の表面の封止用導体膜19にろう付けされたシームリ
ング36と溶接・接合される。尚、金属製蓋体6の外表
面側主面にはNi、アルミニウム等を被着しておくこと
が望ましい。これにより、溶接時にろう材が蓋体6の表
面側主面への回り込みを防止し、安定で強固な接合を行
うことが可能となる。
【0064】図5に示すように、容器体1のキャビティ
ー部10内には、発振回路を構成するICチップ3及び
電子部品41〜44が収容されている。このICチップ
3には、発振回路を構成する発振インバータ51,52
(図11参照)で構成され、電源電圧が供給されるVc
c電極、グランド電位が接続されるGND電極、水晶振
動子2と接続される水晶接続電極、発振出力を行う出力
電極、外部から周波数の調整を可能とするコントロール
端子とを有している。電子部品41はドレイン容量コン
デンサCdであり、電子部品42はゲート容量コンデン
サCgであり、電子部品43は帰還抵抗Rfであり、電
子部品44は大容量(例えば、容量103pF)のバイ
パスコンデンサCbである。
【0065】図11の回路図に示すように、ゲート容量
コンデンサCgである電子部品42、ドレイン容量コン
デンサCdである電子部品41は、発振回路の入出力容
量である。帰還抵抗Rfである電子部品43は、発振回
路の発振部分である発振用インバータ51,52の出力
から入力までの間に接続され、フィードバック信号のレ
ベル調整を行うためのものである。大容量のバイパスコ
ンデンサCbである電子部品44は、Vccの外部端子
電極13に供給される電源電圧に重畳する高周波ノイズ
を除去するためのものである。
【0066】ICチップ3のVcc電極は、VccIC
電極パッド32a及び発振回路を構成する配線パターン
30を介してVcc端子13に導出されている。また、
出力電極は、所定のIC電極パッド32及び発振回路を
構成する配線パターン30を介して出力電極14に導出
されている。また、GND電極は、所定のIC電極パッ
ド32及び発振回路を構成する配線パターン30を介し
て外部端子電極11に導出されている。コントロール端
子は所定のIC電極パッド32及び発振回路を構成する
配線パターン30を介して外部端子電極12に導出され
ている。また、2つの水晶接続電極は、所定のIC電極
パッド32及び発振回路を構成する配線パターン30,
31やモニタ電極34,35に接続されると共に、導電
経路を介して容器体1の上面の電極パッド20、21に
導通している。
【0067】これらの各電極は、ICチップ3の非実装
面側に各アルミ電極3aを形成し、ボンディングワイヤ
4を介して所定のIC電極パッド32,32aに接続す
る。また、ICチップ3の実装面は、絶縁層1bに形成
されたビアホール導体122,123を介して、絶縁層
1aのVccパターンに接続される。
【0068】上記電子部品41〜44はチップ状部品で
あり、各電子部品41〜44は一対の素子電極パッド3
3、33間にAg粉末を含む導電性樹脂接着材を介して
接合される。
【0069】そして、キャビティー部10内には、この
ICチップ3と4つ電子部品41〜44とが、キャビテ
ィー部10の平面形状に応じて、実装スペースが最小と
なるように配置されている。
【0070】また、キャビティー部10には、ICチッ
プ3、電子部品41〜44を強固に接合させ、また、耐
湿信頼性を向上させるために、充填樹脂7が充填形成さ
れている。充填樹脂層7は、少なくともICチップ3及
び電子部品41〜44の上面を完全に被覆する程度に充
填・硬化されている。尚、充填樹脂7は、キャビティー
部10の開口面から突出させないようにする。これは、
表面実装型水晶発振器100を安定してプリント配線基
板に配置するためである。
【0071】上述した水晶発振器100では、図5に示
すように、ICチップ3及び4つの電子部品41〜44
をキャビティー部10に実装するのに、ICチップ3の
ような平面形状が大きな部品を中心に配置し、その周囲
に外形の小さい電子部品41〜44を配置するようにし
て、省スペース化を配慮した配置構造及び容器体1の底
面構造を規定している。具体的には、容器体1の底面の
略中央に設けたIC用キャビティー101にICチップ
3を配置し、その上下左右に設けた電子部品用キャビテ
ィー102〜105に電子部品41〜44をそれぞれ配
置している。そして、容器体1の底面における4つの隅
部領域に外部端子電極11〜14を配置している。この
ような配置をとることにより、容器体1の底面全体で
は、全く無駄なスペースが存在せず、水晶発振器100
の容器体1のプリント配線基板への実装面積を非常に小
型化することができる。
【0072】また、図11の水晶発振器100の回路図
に示すように、ICチップ3は、発振回路を構成する発
振インバータ51,52のみで構成されている。そし
て、このICチップ3の上下に発振回路の入出力容量と
してドレイン容量コンデンサCdである電子部品41、
ゲート容量コンデンサCgである電子部品42を配置す
ると共に、このICチップ3の左右に帰還抵抗Rfであ
る電子部品43、大容量のバイパスコンデンサCbであ
る電子部品44を配置している。
【0073】このように、発振回路を構成するドレイン
容量コンデンサCdである電子部品41、ゲート容量コ
ンデンサCgである電子部品42、及び帰還抵抗Rfで
ある電子部品43をチップ3に1チップ化しない構成を
とることにより、これらの電子部品41〜43を適宜選
択し、水晶発振器を所望の特性に設定することが容易と
なる。
【0074】また、大容量のバイパスコンデンサCbで
ある電子部品44は、Vccの外部端子電極13に供給
される電源電圧に重畳する高周波ノイズを除去するため
のものであるが、従来技術ではICチップ3に集積が困
難なため水晶発振器を搭載するプリント基板に配置され
ていた。これに対し、本発明では、この電子部品44も
チップ状素子として、容器体1のキャビティー部10に
実装している。このため、プリント配線基板に搭載する
電子部品の部品数も減少し、配線も簡単になり、移動体
通信機等で要求される小型化にも大きく寄与でき、しか
も取り扱いも非常に容易な表面実装型水晶発振器100
となる。
【0075】次に、上述した水晶発振器100の組立方
法を、図12に示す工程図に基づいて説明する。
【0076】まず、容器体1を形成する(工程S1)。
尚、詳細な構造及びその形成方法については、上述した
通りである。
【0077】同時に、水晶振動子2の選別工程を行う
(工程S2)。即ち、水晶振動子2はカット角の微小な
変動により周波数特性が大きく変化してしまうので、周
波数のバラツキによるランク分けなどが行われる。
【0078】そして、容器体1、水晶振動子2、ICチ
ップ3、コンデンサや抵抗などの電子部品41〜44及
び金属製蓋体6を用意する。尚、容器体1の表面には、
シームリング36がろう付けなどにより接合されてお
り、また、バンプ24が形成されており、電極パッド2
0,21上にバンプ22,23を形成されている。さら
に、ICチップ3の表面側の各電極のアルミ電極上に、
金バンプを形成しておく。
【0079】次に、所定の特性を備えた水晶振動子2の
実装を行う(工程S3)。具体的には、容器体1の表面
の水晶振動子用電極パッド20,21上に形成した接続
用バンプ22,23と、水晶振動子2の引出電極部2
d,2eとが合致するように位置決めして載置し、引出
電極部2d,2eと電極パッド20,21とをAg等の
導電性接着材2f,2gを用いて両者を接合する。
【0080】これにより、水晶振動子2の励振電極2
b,2cは、電極パッド20,21、ビアホール導体2
5〜28及び配線パターン30,31を介して、キャビ
ティー部10の底面に形成した所定の電極パッド32及
びモニタ電極パッド34,35に導通されることにな
る。
【0081】次に、水晶振動子2の周波数測定を行う
(工程S4)。具体的にはモニタ電極パッド34、35
に周波数測定装置の測定用端子(プローブ)を接触さ
せ、水晶振動子2を所定発振させて周波数を測定する。
【0082】次に、水晶振動子2の周波数調整を行う
(工程S5)。具体的には上記の測定結果に基づいて、
容器体1に接合された水晶振動子2の上面側の励振電極
2b上に、イオンガンなどを用いArなどの不活性ガス
を励振電極31に打ち付けて、励振電極2bを削り、又
はAgなどの金属の蒸着を行い、励振電極2bの質量を
変動させて発振周波数の調整を行う。
【0083】次に、水晶振動子2の調整した周波数を安
定化させる(工程S6)。具体的には、水晶振動子2が
接合した容器体1全体を、150〜250℃で熱処理を
行う。この熱処理を一般に熱エージングという。この熱
エージングにより、励振電極2b上に被着した周波数調
整用の蒸着物を安定化させ、また、導電性ペーストなど
に含まれている溶剤などの不純物を揮発させる。
【0084】次に、水晶振動子2を収容した容器体1を
金属製蓋体6によって封止する(工程S7)。具体的に
は、シールリング36上に、金属製蓋体6を載置し、金
属製蓋体6の周囲をシーム溶接用のローラー電極(図示
せず)で、溶接電流を印加しながら接触移動させて両者
を溶接する。
【0085】次に、ICチップ3及び電子部品41〜4
4をキャビティー部10内に実装を行う(工程S8)。
【0086】具体的には、各電子部品41〜44の接合
は、一対の素子電極パッド33.33間にAg粉末など
を含む導電性樹脂ペーストを塗布し、そこに各電子部品
41〜44を載置し、導電性樹脂ペーストをキュアーし
て硬化させる。
【0087】また、ICチップ3の実装は、ICチップ
3を位置決め載置しダイボンディングした後に、プラズ
マクリーニングを行い、その後ICチップ3の非実装面
側に形成されたアルミ電極からなる各電極を、ボンディ
ングワイヤ4を介して所定のIC電極パッド32に接続
する。
【0088】尚、導電性ペーストのキュアーによる熱
を、ICチップ3に与えないようにするため、先に、電
子部品41〜44を実装し、その後にICチップ3を実
装するとよい。
【0089】ところで、ICチップ3を実装する際は、
ICチップ3の非実装面側の各電極部のアルミ電極上
に、Auワイヤなどを用いてAuバンプを形成するが、
このアルミ電極上にAuバンプを形成した状態で、高い
熱印加を施すと、AlとAuの拡散スピードの差により
カーゲンダールボイド現象が発生し、AlとAuとの接
合界面における接続強度が低下するという問題が発生す
る。
【0090】これに対し、上記製造方法では、熱エージ
ング工程(工程S6)後にICチップ3を実装するの
で、ICチップ3の電極と接続部材(バンプやワイヤ)
などの接合面で発生するカーゲンダールボイド現象の発
生を有効に抑制することができるため、接合状態も安定
し、これによっても、ICチップの安定した動作が可能
となる。
【0091】次に、キャビティー部10内に、ICチッ
プ3、電子部品41〜44を被覆するように、充填樹脂
7で充填・被覆する(工程S9)。具体的には、キャビ
ティー部10内に配置されたICチップ3や電子部品4
1〜44の全体を、耐湿性に優れたエポキシ樹脂を充填
・硬化させる。
【0092】以上により、水晶発振器100の組立が完
了し、その後所定の電気試験が行われる。
【0093】上記の製造方法によれば、水晶振動子2の
実装工程をICチップ3や電子部品41〜44の実装工
程より前に行うので、水晶振動子2が容器体1の上部キ
ャビティー部5に実装され容器体1が封止された後に、
ICチップ3及び電子部品41〜44が導電性樹脂ペー
スト等を用いて容器体1の下部キャビティー部10に実
装されることになるため、その際に導電性樹脂ペースト
から発生する異物やアウトガスが水晶振動子2に付着す
るのを防ぐことができる。
【0094】これにより、水晶振動子2の共振抵抗値で
あるクリスタルインピーダンス値が増大し、異物の影響
を受けやすいオーバートーン発振を用いた高周波発振に
対し、異物の影響を排除してオーバートーン発振を用い
た高周波発振を安定して良好なものとすることができ
る。
【0095】上記の製造方法において、水晶振動子2の
実装工程とICチップ3や電子部品41〜44の実装工
程との間に、水晶振動子2の周波数を安定化するための
熱エージング工程を設けた。即ち、水晶振動子2の熱エ
ージング工程をICチップ3等を実装する前に行えるの
で、ICチップ3に不要な熱印加がされないため、IC
チップ3等で構成される発振回路の動作信頼性を高める
ことができ、オーバートーン発振を用いた高周波発振を
安定して良好なものとすることができる。
【0096】尚、図19は、上記水晶発振器100を、
(a)250℃でリフローしたもの、及び(b)125
℃で熱エージングしたものについて、106.250M
Hzによる発振を行ったときの特性の変化を、時間を横
軸に周波数変動率を縦軸にして表したものである。ま
た、図20は、1つのキャビティーに水晶振動子と発振
回路用ICを配置した構造の従来の発振器について、同
様の試験結果を表したものである。
【0097】この結果から、明らかなように、本発明に
よる水晶発振器100は熱による周波数特性の変化がほ
とんど生じないのに対し、従来の発振器では熱により周
波数特性が大きく変動することがわかる。
【0098】(第2の実施形態)図13〜図16は、本
発明の第2の実施形態による圧電発振器である表面実装
型水晶発振器300の構成例を示す。
【0099】この水晶発振器300は、図13に示すよ
うに、容器全体の下部側にICチップ303が収容され
る下部キャビティー部340dを有しており、上部側に
水晶振動子302が配置される上部キャビティー部35
0が形成されている。そして、ICチップ303を収容
する下部キャビティー部340dは、上面側に開口して
いる形状の表面実装型水晶発振器である。
【0100】即ち、容器体301は、第1の容器310
と、第2の容器340とから構成されている。そして、
第1の容器310は、隔壁となる平板状のセラミック層
310aとリング状のセラミック層310bとからな
り、さらに、リング状セラミック層310bの表面に
は、シームリング336が配置されている。そして、こ
のセラミック層310aとセラミック層310b、シー
ムリング336とによって規定される上部キャビティー
部350に、水晶振動子302が配置され、金属性蓋体
306によって、水晶振動子302が気密的に封止され
ている。尚、セラミック層310aは、上述した第1の
実施形態と同様に積層構造になっていて(不図示)、層
間にはグランドパターン111aが配置され、GND電
位となるビアホール導体326に接続されている。
【0101】また、第2の容器340は、平板状のセラ
ミック層340aと、略中央に略矩形状のIC用キャビ
ティー401が形成され、その上下左右に略矩形状の電
子部品用キャビティー402〜405が形成されている
セラミック絶縁層340bと、リング状のセラミック層
340cとから構成されている。このセラミック層34
0aとセラミック層340b,340cとによって規定
される下部キャビティー部340dには、図15に示す
ように、ICチップ3及び電子部品41〜44が配置さ
れている。尚、キャビティー部340dの底面には、I
Cチップ303や電子部品341〜344が配置される
電極パッドや所定の配線パターンが形成されている。
【0102】そして、第1の容器310の下面の4つの
隅部には、図14に示すように接合用端子電極351〜
354が形成されている。このうち接合用端子電極35
1、352は、水晶振動子用電極パッド320にビアホ
ール導体325を介して導通している。そして、接合用
端子電極353、354は、GND電位となり、シーム
リング336にビアホール導体326を介して導通して
いる。
【0103】第2の容器340は、図15に示すよう
に、上面に開口したキャビティー部340dを有してい
る。そして、このキャビティー部340dの開口周囲に
は、接合用端子電極361〜364が形成されている。
この接合用端子電極361、362は、第1の容器31
0の下面の接合用端子電極353、354と接続する接
合用端子電極であり、接合用端子電極363、364は
第1の容器310の下面の接合用端子電極351、35
2と接続する接合用端子電極である。そして、接合用端
子電極361〜364は、セラミック層340c,34
0bを貫くビアホール導体(図示せず)を介して、所定
の配線パターンに導通している。
【0104】また、第2の容器340の下面の4つの隅
部には、図16に示すように外部端子が311〜314
が形成されている。外部端子311〜314は、セラミ
ック層340aのビアホール導体(図示せず)を介して
所定の配線パターンに接続されている。
【0105】例えば、外部端子311はVcc端子電極
であり、外部端子312は発振出力を行う出力端子であ
り、外部端子313はGND端子であり、外部端子31
4は周波数の調整時などに用いるコントロール端子であ
る。
【0106】このような第1の容器310と第2の容器
340は、半田やAgなどの金属粉末を含有する導電性
樹脂ペーストなとの導電性接合部材360を介して、第
1の容器310の接合用端子電極351〜354と、第
2容器340の接合用端子電極361〜364とが接合
されて、一体的になっている。即ち、第2の容器の34
0の上方に開口した下部キャビティー部340dは、第
1容器310によって被覆されて積層されている。
【0107】そして、ICチップ3のような平面形状が
大きな部品を中心に、その周囲に形状の小さい電子部品
41〜44を配置するように下部キャビティー部340
dに実装して、上述した図11に示す発振回路を構成し
ている。具体的には、第2の容器340の上面の略中央
に設けたIC用キャビティー401にICチップ3を配
置し、その上下左右に設けた電子部品用キャビティー4
02〜405に電子部品41〜44をそれぞれ配置して
いる。そして、第2の容器340の底面における4隅部
に外部端子311〜314を配置している。
【0108】以上、本発明の圧電発振器は、上記した各
実施形態の具体的構成に限定されるものではなく、必要
に応じ適宜構成を変形、追加又は削除した構成としても
よいことは言うまでもない。
【0109】また、本発明による圧電発振器の構造は、
上述したオーバートーン発振を用いた高周波の発振器に
適用することに限定されるものではなく、基本波を用い
た発振器にも適用することができる。
【0110】
【発明の効果】以上説明したように、本発明の圧電発振
器によれば、隔壁を構成する積層体の層間に、大面積の
グランドパターンを形成してグランド電位の安定化を図
ることができる。また、このグランドパターンに対し圧
電振動子用配線パターンが寄生容量の発生を抑制する配
置関係になっているため、浮遊容量に起因する障害が発
生しないので、正確で安定した発振を行うことができ
る。
【0111】また、隔壁で隔てられた容器体の上部キャ
ビティー部に圧電振動子を収容し、下部キャビティー部
に発振回路を構成するICチップ及び電子部品を収容す
る構成をとるので、各素子を狭い空間に凝縮して配置す
ることができると共にICチップ等で構成される発振回
路をノイズから保護できるため、圧電発振器を高信頼
で、かつ小型で実装面積の小さなものとすることができ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施形態による圧電発振器であ
る表面実装型水晶発振器の構成例を示す外観斜視図であ
る。
【図2】本発明の第1の実施形態による圧電発振器であ
る表面実装型水晶発振器の構成例を示す断面図である。
【図3】本発明の第1の実施形態による圧電発振器であ
る表面実装型水晶発振器の構成例を示す側面図である。
【図4】本発明の第1の実施形態による圧電発振器であ
る表面実装型水晶発振器の構成例を蓋体を省略して示す
上視図である。
【図5】本発明の第1の実施形態による圧電発振器であ
る表面実装型水晶発振器の構成例を充填樹脂を省略して
示す下視図である。
【図6】本発明の第1の実施形態による圧電発振器であ
る表面実装型水晶発振器の容器体を構成するセラミック
絶縁層1aの構成例を示す上視図である。
【図7】本発明の第1の実施形態による圧電発振器であ
る表面実装型水晶発振器の容器体を構成するセラミック
絶縁層1aの構成例を示す下視図である。
【図8】本発明の第1の実施形態による圧電発振器であ
る表面実装型水晶発振器の容器体を構成するセラミック
絶縁層1bの構成例を示す下視図である。
【図9】本発明の第1の実施形態による圧電発振器であ
る表面実装型水晶発振器の容器体を構成するセラミック
絶縁層1cの構成例を示す下視図である。
【図10】本発明の第1の実施形態による圧電発振器で
ある表面実装型水晶発振器の容器体を構成するセラミッ
ク絶縁層1dの構成例を示す下視図である。
【図11】本発明の圧電発振器である表面実装型水晶発
振器の発振回路を示す図である。
【図12】本発明の圧電発振器である表面実装型水晶発
振器の製造工程を示す工程図である。
【図13】本発明の第2の実施形態による圧電発振器で
ある表面実装型水晶発振器の構成例を示す断面図であ
る。
【図14】本発明の第2の実施形態による圧電発振器で
ある表面実装型水晶発振器の容器体を構成する第1の容
器の構成例を示す下視図である。
【図15】本発明の第2の実施形態による圧電発振器で
ある表面実装型水晶発振器の容器体を構成する第2の容
器の構成例を示す上視図である。
【図16】本発明の第2の実施形態による圧電発振器で
ある表面実装型水晶発振器の容器体を構成する第2の容
器の構成例を示す下視図である。
【図17】基本波による発振時の周波数変化量Δfと負
荷容量CLの関係を表すグラフである。
【図18】オーバートーンによる発振時の周波数変化量
Δfと負荷容量CLの関係を表すグラフである。
【図19】本発明の圧電発振器である表面実装型水晶発
振器における熱による周波数特性の変化を表すグラフで
あって、(a)は250℃でリフローしたもの、(b)
は125℃で熱エージングしたものをそれぞれ表す。
【図20】従来の表面実装型水晶発振器における熱によ
る周波数特性の変化を表すグラフであって、(a)は2
50℃でリフローしたもの、(b)は125℃で熱エー
ジングしたものをそれぞれ表す。
【図21】従来の表面実装型水晶発振器の構成例を示す
断面図である。
【図22】従来の表面実装型水晶発振器の構成例を蓋体
を省略して示す上視図である
【図23】従来の表面実装型水晶発振器の構成例を充填
樹脂を省略して示す下視図である。
【図24】従来の表面実装型水晶発振器の発振回路を示
す図である。
【図25】圧電発振器を用いた高速通信制御機器を使用
してギガビットイーサネットを構成するLANの構成例
を示す図である。
【図26】ジッタを説明するための説明図である。
【図27】ジッタを説明するための説明図である。
【符号の説明】
1 容器体 2 水晶振動子(圧電振動子) 3 ICチップ 5 上部キャビティー部 8,310a 隔壁(ジッタ低減構造) 10 下部キャビティー部 11 GND端子 13 Vcc端子 14 出力端子 31,113 圧電振動子用配線パターン 34,35 モニタ電極パッド 41〜44 電子部品 100,300 水晶発振器(圧電発振器) 111 グランドパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H03H 9/02 H03H 9/02 L H01L 41/08 U

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 上部キャビティー部と下部キャビティー
    部とが複数の絶縁層を積層して成る隔壁で隔てられてい
    る容器体と、 前記上部キャビティー部に収容される圧電振動子と、 前記下部キャビティー部に収容される発振回路を構成す
    るICチップ及び電子部品と、 前記容器体の下面周囲に形成され前記発振回路に接続さ
    れる外部端子とを備え、 前記容器体の隔壁を構成する絶縁層間に、前記発振回路
    を接地するためのグランドパターンを、隔壁の下部側主
    面に前記圧電振動子を該発振回路に接続するための圧電
    振動子用配線パターンを各々配すると共に、前記グラン
    ドパターンと前記圧電振動子用配線パターンとが寄生容
    量の発生を抑制する配置関係を有して構成されているこ
    とを特徴とする圧電発振器。
  2. 【請求項2】 前記グランドパターンと前記圧電振動子
    用配線パターンとが前記容器体の隔壁を構成する絶縁層
    の一部を介して厚み方向の重畳部分が極小となるように
    配置されていることを特徴とする請求項1記載の圧電発
    振器。
  3. 【請求項3】 前記圧電振動子用配線パターンは、前記
    圧電振動子の特性を測定するモニタ電極パッドを含んで
    いることを特徴とする請求項2記載の圧電発振器。
JP2000289647A 2000-09-22 2000-09-22 圧電発振器 Expired - Fee Related JP3437827B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000289647A JP3437827B2 (ja) 2000-09-22 2000-09-22 圧電発振器
US09/960,450 US6587008B2 (en) 2000-09-22 2001-09-20 Piezoelectric oscillator and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000289647A JP3437827B2 (ja) 2000-09-22 2000-09-22 圧電発振器

Publications (2)

Publication Number Publication Date
JP2002100932A true JP2002100932A (ja) 2002-04-05
JP3437827B2 JP3437827B2 (ja) 2003-08-18

Family

ID=18773008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000289647A Expired - Fee Related JP3437827B2 (ja) 2000-09-22 2000-09-22 圧電発振器

Country Status (1)

Country Link
JP (1) JP3437827B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005212016A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
WO2013190749A1 (ja) * 2012-06-19 2013-12-27 株式会社大真空 表面実装型圧電発振器
JP2014175848A (ja) * 2013-03-08 2014-09-22 Nippon Dempa Kogyo Co Ltd 表面実装型の低背水晶発振器
US9007146B2 (en) 2011-01-31 2015-04-14 Taiyo Yuden Co., Ltd. Duplexer
JP2019129189A (ja) * 2018-01-22 2019-08-01 京セラ株式会社 配線基板、パッケージおよび電子装置
WO2020158046A1 (ja) * 2019-01-29 2020-08-06 パナソニックIpマネジメント株式会社 水晶発振回路の基板レイアウト方法及び配線方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005212016A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
US9007146B2 (en) 2011-01-31 2015-04-14 Taiyo Yuden Co., Ltd. Duplexer
WO2013190749A1 (ja) * 2012-06-19 2013-12-27 株式会社大真空 表面実装型圧電発振器
JPWO2013190749A1 (ja) * 2012-06-19 2016-02-08 株式会社大真空 表面実装型圧電発振器
US9831414B2 (en) 2012-06-19 2017-11-28 Daishinku Corporation Surface mounted piezoelectric vibrator
JP2014175848A (ja) * 2013-03-08 2014-09-22 Nippon Dempa Kogyo Co Ltd 表面実装型の低背水晶発振器
JP2019129189A (ja) * 2018-01-22 2019-08-01 京セラ株式会社 配線基板、パッケージおよび電子装置
WO2020158046A1 (ja) * 2019-01-29 2020-08-06 パナソニックIpマネジメント株式会社 水晶発振回路の基板レイアウト方法及び配線方法

Also Published As

Publication number Publication date
JP3437827B2 (ja) 2003-08-18

Similar Documents

Publication Publication Date Title
US6587008B2 (en) Piezoelectric oscillator and a method for manufacturing the same
JP3285847B2 (ja) 表面実装型水晶発振器
JP3406845B2 (ja) 表面実装型水晶発振器
US6229249B1 (en) Surface-mount type crystal oscillator
JP4795602B2 (ja) 発振器
JP3714228B2 (ja) 圧電振動子及び圧電デバイスの製造方法
JP3451018B2 (ja) 水晶発振器
JP3398331B2 (ja) 温度補償型水晶発振器の製造方法
JP2003163540A (ja) 表面実装型水晶発振器
US20110228505A1 (en) Package, electronic device, and method of manufacturing electronic device
JP3406846B2 (ja) 温度補償型水晶発振器
JP3525076B2 (ja) 表面実装型の温度補償水晶発振器
JP3437827B2 (ja) 圧電発振器
JP2000114877A (ja) 圧電発振器
JP3403159B2 (ja) 圧電発振器
JP2002100931A (ja) 圧電発振器及びその製造方法
JP2000138532A (ja) 水晶発振器
JP2002299982A (ja) 水晶発振器の製造方法
JP2001077651A (ja) 圧電デバイス
JP3429264B2 (ja) 圧電発振器及びその製造方法
JP2002050710A (ja) 電子部品装置
JP2002198453A (ja) 電子部品収納用パッケージ及び電子部品装置
JP2000124738A (ja) 圧電発振器および圧電振動デバイス
JP4454145B2 (ja) 電子部品収納用セラミックパッケージ及び電子部品装置
JP4075301B2 (ja) 圧電デバイスと圧電デバイスのパッケージと及びそれらの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030506

R150 Certificate of patent or registration of utility model

Ref document number: 3437827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees