CN1531199A - 电子器件封装、底基板、电子器件及其制造方法 - Google Patents

电子器件封装、底基板、电子器件及其制造方法 Download PDF

Info

Publication number
CN1531199A
CN1531199A CNA2004100084253A CN200410008425A CN1531199A CN 1531199 A CN1531199 A CN 1531199A CN A2004100084253 A CNA2004100084253 A CN A2004100084253A CN 200410008425 A CN200410008425 A CN 200410008425A CN 1531199 A CN1531199 A CN 1531199A
Authority
CN
China
Prior art keywords
conductive layer
encapsulation
chamber
groove
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100084253A
Other languages
English (en)
Inventor
增子真吾
川内治
郡池圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Media Devices Ltd filed Critical Fujitsu Media Devices Ltd
Publication of CN1531199A publication Critical patent/CN1531199A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/16—Indicators for switching condition, e.g. "on" or "off"
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H23/00—Tumbler or rocker switches, i.e. switches characterised by being operated by rocking an operating member in the form of a rocker button
    • H01H23/02—Details
    • H01H23/025—Light-emitting indicators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/08—Holders with means for regulating temperature
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2101/00—Point-like light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2219/00—Legends
    • H01H2219/002—Legends replaceable; adaptable
    • H01H2219/014—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2219/00—Legends
    • H01H2219/036—Light emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

一种电子器件的封装，其包括：容纳电子元件的腔；和在限定该腔的多个侧壁上或侧壁内形成的多个沟槽或多个孔。这些沟槽或孔从该腔的开口端延伸，但不到达该封装的底端。

Description

电子器件封装、底基板、电子器件及其制造方法
技术领域
本发明一般涉及电子器件封装、底基板(base substrate)、电子器件及其制造方法。
背景技术
近年来，随着电子器件的小型化和高性能化，存在使安装到这些电子器件上的电子元件小型化以及提高其性能的需求。例如，对于表面声波(SAW)器件存在相似的需求，表面声波器件是用作为能够发射和接收无线电波的电子器件中的滤波器、延迟线、振荡器的电子部件。
通常，SAW器件具有SAW滤波器芯片，该SAW滤波器芯片倒装安装在具有其上形成有互连线路的底面的腔内。在SAW滤波器芯片的压电基板上形成具有梳状电极的叉指式转换器(IDT)。在日本专利特开2001-53577中，特别是图3中，公开了这种类型的SAW器件。在上述类型的SAW器件中，将施加到位于该器件的输入端上的IDT的输入电信号转换为SAW，接着在压电基板上传播该SAW。通过位于输出端的IDT可获得经滤波的电信号。
为了减小在压电基板上传播的SAW的损失，需要密封容纳SAW滤波器芯片的腔。在图1中示出了一种密封该腔的方法。在限定腔的多个侧壁上设置由金锡合金构成的焊料的垫圈116。垫圈116用作为接合材料。接着对垫圈116加热并加压，以使放置在垫圈116上的盖或帽115能够固定到侧壁上。
为了减小外部电磁噪声，盖115可以由导电材料构成。在这种情况下，需要把盖115设置为地电势以防止滤波器性能下降。图1所示的传统方法可以满足这种需要。更确切地说，在封装102的四个角设置堞形结构(castellation)108以到达封装102的背面。在堞形结构108上设置一导体，通过该导体，耦接到封装102顶端上的图案109的盖115可以电连接到设置在封装102底端的电路板上形成的接地图案。
但是，以上传统方法具有以下缺点。即，熔化的垫圈116通过堞形结构108流出，可能会使在封装102的背面上形成的布线图案(底脚图案)或在对应于腔105的底面106的管芯安装表面上形成的布线图案短路。因此，固定盖115的步骤是非常敏感的。
发明内容
本发明的一般目的是提供一种可以简单制造的电子器件，并提供其制造方法。
本发明的另一目的是提供一种用于这种电子器件的封装以及一种底基板。
通过一种电子器件的封装来实现本发明的以上目的，该封装包括：容纳电子元件的腔；和在限定该腔的多个侧壁上或侧壁内形成的多个沟槽或多个孔，这些沟槽或孔从该腔的开口端延伸，但不到达封装的底端。
还可以通过一种底基板来实现本发明的以上目的，该底基板包括二维整体设置的多个封装；每个封装包括：容纳电子元件的腔；和在限定该腔的多个侧壁上或侧壁内形成的多个沟槽或多个孔，这些沟槽或孔从该腔的开口端延伸，但不到达封装的底端。
还可以通过一种电子器件来实现本发明的以上目的，该电子器件包括：电子元件；容纳该电子元件的封装；和安装到该封装的盖，该封装包括：容纳该电子元件的腔；和在限定该腔的多个侧壁上或侧壁内形成的多个沟槽或多个孔，这些沟槽或孔从该腔的开口端延伸，但不到达封装的底端。
还可以通过一种制造电子器件的方法来实现本发明的以上目的，该方法包括以下步骤：a)在二维设置在底基板中的多个腔中安装电子元件，该底基板具有设置在这些腔的外围但不穿透该底基板的多个孔；b)将该底基板分割成各具有这些腔中的相应的一个的多个部分；和c)将盖接合到每个部分上，以通过导电材料密封每个腔。
附图说明
通过结合附图阅读以下详细说明，本发明的其它目的、特征和优点将变得明显，其中：
图1是传统SAW器件的透视图；
图2是根据本发明第一实施例的SAW器件的透视图；
图3是沿图2所示的A-A’线的剖面图；
图4A至4C示出根据本发明第一实施例的封装的制造工艺；
图5A至5E示出根据本发明第一实施例的在图4所示的工艺之后的SAW器件的制造工艺；
图6是根据本发明第二实施例的SAW器件的透视图；
图7是沿图6所示的D-D’线的剖面图；
图8是沿图6所示的E-E’线的剖面图；
图9是沿图6所示的F-F’线的剖面图；
图10A至10D示出根据本发明第二实施例的封装的制造工艺，其中图10D示出分别沿图10A、10B和10C所示的G-G’、H-H’和I-I’线的剖面图；
图11是根据本发明第三实施例的SAW器件的透视图；
图12是沿图11所示的J-J’线的剖面图；
图13是根据本发明第四实施例的SAW器件的透视图；
图14A是图13所示的第一上基板的平面图；
图14B是图13所示的第二上基板的平面图；
图14C是图13所示的第二上基板的底面视图；
图15是在本发明实施例中使用的下基板的平面图。
具体实施方式
现将参照附图给出本发明的实施例的说明。
(第一实施例)
本发明的第一实施例涉及SAW器件。
图2是根据本实施例的SAW器件1的透视图。SAW器件1具有SAW芯片13，该SAW芯片13具有其上形成有具有梳状电极的叉指式转换器(IDT)的压电基板。该SAW芯片13容纳在封装2的腔5中。在腔5的底面(管芯安装表面6)上形成布线图案(管芯安装图案7，参见图3)。管芯安装图案7具有的主要成分为铝、铜、金、钼、钨、钽、铬、钛、铂、钌或铑。倒装安装该SAW芯片13，以使IDT面向腔的底部(面朝下安装)。使用凸点14将管芯安装图案7和SAW芯片13接合到一起(参见图3)，凸点14由例如以金、铝或铜为主要成分的导电材料构成，以使这些部件被电连接并被机械固定。封装2可以是由叠层基板形成的多层基板，例如它可以含有作为主要成分的陶瓷(包括铝-陶瓷)。另选地，封装2可以由例如BT(铋酰亚胺三嗪(Bismuthimido-Triazine))树脂、PPE(聚苯醚(Polyphenylene-ethel))或聚酰亚胺树脂的高聚合物材料或包括玻璃纤维环氧树脂(glass-epoxy)、玻璃布(glass-cloth)等的复合高聚合物材料构成。
在封装2的各个角形成四个堞形结构8。每个堞形结构8不到达封装2的背面。封装2的该背面与设置盖15的那端相反。在下文中，也将上述背面称为底面。堞形结构8是具有例如对应于四分之一圆的截面形状的沟槽。使用例如含有作为主要成分的铝、铜、金、钼、钨、钽、铬、钛、铂、钌或铑的导电材料沟槽的表面进行电镀。由此通过电镀形成的导电层10电连接到通过电镀在封装2上形成的导电上层9。上电镀层9也由例如作为主要成分的铝、铜、金、钼、钨、钽、铬、钛、铂、钌或铑构成。围绕腔5的开口周边形成上层9。在上电镀层9上叠置例如由作为主要成分的焊料、金或锡构成的垫圈16。通过垫圈16将例如由铁板形成的盖15固定到封装2的顶部。通过垫圈16和上电镀层9将盖15与堞形结构电镀层10电连接。
图3是沿图2所示的A-A’线的SAW器件1的剖面图。如图3所示，封装2包括下基板4和上基板3。SAW芯片13面朝下安装在下基板4上，下基板4具有用于面朝下接合的管芯安装图案7。上基板3环绕SAW芯片13，并与下基板4一起形成腔5。
仅在上基板3上形成堞形结构8。因此，在堞形结构8的下端提供了由下基板4限定的台阶。由此形成的台阶用于留存由于在接合过程中加压和/或加热而流出的垫圈16的部分16a。换句话说，堞形结构8用作为液体贮槽，以防止流出的垫圈部分16a使封装2的背面上的底脚图案17短路。
堞形结构电镀层10与在下基板4上形成的布线图案11电连接。布线图案11还通过穿透下基板4的通路布线12与在下基板4的底面上形成的底脚图案17电连接。底脚图案17是接地图案，并将盖15设置为地电势，由此防止由于由导电盖15和布线图案11、底脚图案17等限定的电容器而使SAW器件1退化。在下基板4的背面，即封装2的底部，设置底脚图案，该底脚图案用作为将电信号输入到SAW芯片13的IDT的外部端子。
可以通过接合下基板4和上基板3来制造上述封装2。可以通过层叠多个薄基板来形成下基板4。相似地，可以通过层叠多个薄基板来形成上基板3。现将参照图4A至4C说明封装2的制造方法。
图4A是具有多层聚集(multi-gathering)结构的基板300的平面图，其中以多行和多列的方式设置多层上基板3。如图4A所示，在基板300上二维设置多个腔5，并且在位于多个腔5的多个对角对之间的多个位置形成具有圆形截面的多个通孔8A。这些通孔8A是分割之前的堞形结构8。形成这些通孔8A以穿透基板300，并对其内壁进行电镀。该电镀形成分割之前的堞形结构电镀层10。在基板300的上表面上还形成具有给定图案的电镀层9A。电镀层9A形成分割之前的上电镀层9。
图4B是具有多层聚集结构的基板400的平面图，其中以多行和多列的方式设置多层下基板4。如图4B所示，在对应于基板300上的腔5的区域中，换句话说，在对应于封装2的管芯安装表面6的区域中，形成管芯安装图案7。而且，在对应于通孔8A的区域中形成布线图案11，并且布线图案11比通孔8A宽。还在下基板400内和下基板400上预先形成通路布线互连12和底脚图案17(参见图4C和图3)。
如图4C所示接合基板300和400，以制造如图5A所示的底基板200。底基板200具有多个封装2，该多个封装2以整体方式二维设置。
将参照图5A至5E给出具有上述底基板200的SAW器件1的制造方法的说明。图5A至5E分别是对应于沿图2所示的A-A’线的剖面图的剖面图。
图5A是如上所述制造的底基板200的剖面图。如图5B所示，通过使用凸点14将SAW芯片13倒装安装在底基板200的腔5中。在安装SAW芯片13之后，将切割带19粘附到底基板200的底面，接着如图5C所示，使用切割刀片110、激光束等把底基板200分割成多个单个封装2。
此后，在每个单个封装2上形成垫圈16，并将盖15放置在垫圈16上。接着如图5D所示，在分别通过加压装置120和加热装置130对封装2加压和加热时，通过熔化垫圈16把盖15接合到封装2，由此可以制造如图5E所示的SAW器件1。在上述工艺过程中，由于在堞形结构8中留存垫圈16a，所以熔化并流出的垫圈16a不会到达封装2的背面。由此，可以防止在封装2的背面上形成的底脚图案17短路。
虽然上述实施例中在封装2的四个角设置了不到达封装2的底部的四个堞形结构8，但是也可以在封装2的侧壁外表面上的任何位置形成堞形结构8。在这种情况，堞形结构8应该到达封装2的顶部。
(第二实施例)
现将参照附图给出本发明第二实施例的说明。
在上述第一实施例中，在封装2的侧壁外表面上形成堞形结构8。相反，第二实施例使用如图6所示的设置，其中在封装22的侧壁内表面，即腔5的内壁上形成堞形结构28a和28b。
图6示出本实施例的SAW21。如图6所示，在腔5的内壁上形成具有两级结构的堞形结构28a和28b，堞形结构28a和28b分别具有在其表面上形成的电镀层10a和10b。电镀层10a和10b(参见图7和8)通过布线图案11a相互电连接。以下将参照图7至9详细说明这种结构。
图7是沿图6所示的D-D’线的剖面图。图8是沿图6所示的E-E’线的剖面图。图9是沿图6所示的F-F’线的剖面图。
如图7至9所示，封装22的上基板由两层，即第一上层基板3a和第二上层基板3b构成。在其下设置有第二上层基板3b的第一上层基板3a上形成堞形结构28a。堞形结构28a位于腔5的角处。在第二上层基板3b上形成堞形结构28b，并且堞形结构28b位于腔5的侧壁上的多个位置，由此以曲折(zigzag)的形式(不对准)设置堞形结构28a和28b。
对堞形结构28a的表面进行电镀，产生电镀层10a。堞形结构电镀层10a与上电镀层9电连接。在堞形结构28a的底部，即第二上层基板3b的上表面上形成布线图案11a。布线图案11a与堞形结构电镀层10a电连接，并延伸到堞形结构28b的上部。
还对堞形结构28b进行电镀，以形成堞形结构电镀层10b。因此，堞形结构电镀层10b通过布线图案11a与堞形结构电镀层10a电连接。在堞形结构28b的底部，即下层基板4的上表面上还形成布线图案11b。布线图案11b与堞形结构电镀层11b电连接，并且布线图案11b还通过穿透下层基板4的通路布线线路12与在封装22的背面上形成的接地底脚图案17电连接。
根据上述结构，可以将使用垫圈16固定在上电镀层9上的盖15接地。SAW器件21的其它结构与第一实施例的相同，因此这里将省略其说明。
可以通过接合基板400a、300b和300a来制造本实施例的封装22(参见图10A至10D)，基板400a、300b和300a中的每一个都可以是多层基板的叠层。将参照图10A至10D描述制造封装22的方法。
图10A是具有多层聚集结构的基板300a的平面图，其中以多行和多列的方式整体设置多层第一上层基板3a。基板300a具有二维设置的多个腔5a。每个腔5a对应于腔5的上部，腔5a与如下所述的腔5b一起限定腔5。在每个腔5a的四个角形成堞形结构28a，以连接第一上层基板3a的上表面和下表面。对堞形结构28a的表面进行电镀，以形成堞形结构电镀层10a。在第一上层基板300a的上表面上形成具有给定图案的电镀层9A。该电镀层9A对应于分割之前的上电镀层9。
图10B是具有多层聚集结构的基板300b的平面图，其中以多行和多列的方式整体设置多层第二上层基板3b。基板300b具有设置在对应于第一上层基板300a的腔5a的位置处的腔5b。在腔5a的内壁上堞形结构28b与在腔5a上形成的堞形结构28a不对准的位置处形成堞形结构28b。对堞形结构28b的表面进行电镀，以形成堞形结构电镀层10b。而且，在基板300b的上表面上形成布线图案11a，以将堞形结构28a与堞形结构28b电连接。
图10C是具有多层聚集结构的基板400的平面图，其中以多行和多列的方式整体设置多层下基板4。在对应于第一和第二上层基板3a和3b上的腔5a和5b的区域中形成管芯安装图案7。换句话说，在成为封装22的管芯安装表面6的每个区域上设置管芯安装图案7。管芯安装图案7的这种设置与图4B所示的相同。在对应于堞形结构28b的区域和其附近的区域中形成布线图案17。在下层基板4上形成通路布线线路12和底脚图案17(参见图10D和图8)。
如图10D所示，通过接合基板300a、300b和400来制造整体设置的封装22。可以以与图5A至5E所示相同的方式制造具有封装22的单个SAW器件21。
堞形结构28a留存在加压和加热过程中熔化并流出的垫圈部分16a，并防止该部分16a到达腔5的下表面(管芯安装表面6)。由此，可以保护在腔5的底面上形成的管芯安装图案7以防止短路。
(第三实施例)
接下来，将参照附图说明本发明的第三实施例。
在第一和第二实施例中，在封装的侧壁上(更确切地说，是侧壁的内表面和外表面)设置用于留存流出的垫圈和防止在封装的背面或腔的底面上发生短路的堞形结构。相反，第三实施例使用侧壁中的多个孔，这些孔不穿透侧壁。
图11是根据第三实施例的SAW器件31的透视图。如图11所示，在限定腔5的封装32的侧壁中，确切地说，在上层基板3中，形成多个孔38，以穿透基板3。对孔38的内表面进行电镀。参照图12更详细地说明该结构。
图12是沿如图11所示的J-J’线的剖面图。如图12所示，形成孔38以从上层基板3的上表面穿透上层基板3。通过下层基板4(更确切地说，通过基板4上的布线图案11)挡住孔38的底部。
对孔38的内壁进行电镀，以在其上形成孔电镀层39。孔电镀层39电连接到上电镀层9。在下层基板4的上表面上形成布线图案11以挡住孔38。布线图案11电连接到孔电镀层39，并且与第一实施例的情况一样，还通过穿透下层基板4的通路布线线路12电连接到在封装22的背面上形成的接地底脚图案17。
上述结构使得可以将通过垫圈16固定到上电镀层9的盖15设置为地电势。第三实施例的其它结构与第一实施例的相同，因此，这里将省略其说明。
可以通过与第一实施例中的封装2相同的的制造工艺来制造本实施例的封装32。即，接合下层基板4和上层基板3的工艺，下层基板4和上层基板3中的每一个都是多个薄层的叠层。
使用封装32的SAW器件31的制造工艺与SAW器件1的制造工艺相同，因此这里将省略其说明。
因为将垫圈16a留存在孔38中，所以上述结构可以防止在加压/加热工艺过程中熔化并流出的垫圈16a到达封装32的背面上的底脚图案17和腔5的下表面(管芯安装表面6)。由此，孔38用于防止底脚图案17和管芯安装图案短路。
(第四实施例)
接下来，将参照附图说明本发明的第四实施例。
上述第一和第二实施例在限定腔的多个侧壁的内表面或外表面上应用堞形结构。相反，第四实施例应用两级堞形结构的结构，其相当于在第二实施例中应用的两级堞形结构的变型。更确切地说，第四实施例的两级堞形结构的结构具有这样的堞形结构：从腔的开口延伸，并且设置在侧壁的外表面上并位于四个角处。
如此设置在侧壁的多个角处并设置在侧壁外表面上的堞形结构使得可以避免以下情况：封装的上部部分地变得比其它部分薄。这避免了由于堞形结构的存在，而使用于接合盖的边缘区域减少。
图13是根据第四实施例的SAW器件41的透视图。如图13所示，封装42由第一上层基板43a、第二上层基板43b和下层基板4构成，其中形成堞形结构48a和48b，以具有两级结构。上堞形结构48a位于封装42的角处，而下堞形结构48b形成在腔5的内壁上。但是，下堞形结构48b的位置不限于上述位置。例如，可以在限定腔5的侧壁的内表面上的任何位置形成堞形结构48b，但不到达开口的顶部。还可以在侧壁的外表面上的任何位置形成堞形结构48b，但不到达开口的顶部。
在堞形结构48a和48b的表面上形成的堞形结构电镀层40a和40b(参见图14A至14C)通过布线图案44相互电连接。将参照图14A至14C更详细说明这种结构。
图14A是第一上层基板43a的平面图。图14B和14C分别是第二上层基板43b的平面图和底面视图。
如图14A所示，在第一上层基板43a的角处形成堞形结构48a，并对堞形结构48a进行电镀，以在其表面上形成堞形结构电镀层40a。堞形结构电镀层40a电连接到在第二上层基板43b的顶部上形成的电镀部分40a’。而且，如图14B和14C所示，在第二上层基板43b的内壁上形成至少一个堞形结构48b，并对堞形结构48b进行电镀，以形成堞形结构电镀层40b。堞形结构电镀层40a和40b通过图14B所示的布线图案44相互电连接。
如图15所示，在第二上层基板43b上形成的堞形结构电镀层40b电连接到下基板4上的布线图案11b，并通过穿透下层基板4的通路布线线路12电连接到在封装42的背面上形成的接地底脚图案17。
通过上述结构，可以将通过垫圈16固定到上电镀层9a上的盖15接地。第四实施例的其它结构与第一实施例的相同，因此这里将省略其说明。封装2和SAW器件41的制造方法与上述实施例(特别是第二实施例)中的方法相同，因此，这里将省略其详细说明。
通过上述结构，可以防止侧壁的上部部分地变薄，并增加用于接合盖15的边缘。这有助于简化制造工艺。当然，本实施例可以达到与其它实施例所提供的相同的效果。
(其它实施例)
本发明不限于这些特别描述的实施例，在不脱离本发明的范围的情况下，可以做出其它实施例和变型。例如，盖15和垫圈16不限于导电材料，而可以由例如树脂的其它材料构成，其使得盖可以使用软化的垫圈来密封腔。
本发明基于分别于2003年3月10日和2003年4月25日提交的日本专利申请No.2003-064227和No.2003-121562，并且引入其全文作为参考。

Claims (23)

1.一种电子器件的封装，其包括：
容纳电子元件的腔；和
在限定该腔的多个侧壁上或侧壁内形成的多个沟槽或多个孔，
这些沟槽或孔从该腔的开口端延伸，但不到达该封装的底端。
2.根据权利要求1所述的封装，其中在所述侧壁的外表面上形成所述沟槽。
3.根据权利要求1所述的封装，还包括：
第一导电层，形成该第一导电层以环绕该封装的开口；
多个第二导电层，该第二导电层形成在所述沟槽或孔的表面上，并连接到该第一导电层；和
将该第二导电层接地的布线图案。
4.根据权利要求1所述的封装，其中在所述侧壁的内表面上形成所述沟槽，并且所述沟槽延伸，但不到达所述腔的底部。
5.根据权利要求1所述的封装，其中：
所述沟槽包括在所述侧壁的内表面上形成的多个第一和第二沟槽；
所述第一沟槽从所述腔的开口端延伸，但不到达该封装的底部；
所述第二沟槽从所述腔的底部延伸，但不到达所述腔的开口端；并且
所述第一和第二沟槽以曲折的形式设置。
6.根据权利要求5所述的封装，还包括：
第一导电层，形成该第一导电层以环绕所述腔的开口；
多个第二导电层，该第二导电层形成在所述第一沟槽的表面上，并连接到该第一导电层；
多个第三导电层，该第三导电层形成在所述第二沟槽的表面上；
连接该第二和第三导电层的第一布线图案；和
将该第三导电层接地的第二布线图案。
7.根据权利要求1所述的封装，其中：
所述沟槽包括形成在所述侧壁的内表面上并位于该封装的角处的多个第一沟槽、和形成在所述侧壁的内表面或外表面上的多个第二沟槽；
所述第一沟槽从所述腔的开口端延伸，但不到达该封装的底部；
所述第二沟槽从所述腔的底部或该封装的底部延伸，但不到达所述腔的开口端；并且
所述第一和第二沟槽以曲折的形式设置。
8.根据权利要求7所述的封装，还包括：
第一导电层，形成该第一导电层以环绕所述腔的开口；
多个第二导电层，该第二导电层形成在所述第一沟槽的表面上，并连接到该第一导电层；
多个第三导电层，该第三导电层形成在所述第二沟槽的表面上；
连接该第二和第三导电层的第一布线图案；和
将该第三导电层接地的第二布线图案。
9.一种底基板，其包括：二维整体设置的多个封装；
每个封装包括：
容纳电子元件的腔；和
在限定该腔的多个侧壁上或侧壁内形成的多个沟槽或多个孔，
这些沟槽或孔从该腔的开口端延伸，但不到达该封装的底端。
10.根据权利要求9所述的底基板，其中整体形成多个相邻封装的所述沟槽。
11.根据权利要求9所述的底基板，其中该底基板包括作为主要成分的陶瓷、铝-陶瓷、铋酰亚胺三嗪树脂、聚苯醚、聚酰亚胺树脂、玻璃纤维环氧树脂和玻璃布中的一种。
12.一种电子器件，其包括：
电子元件；
容纳该电子元件的封装；和
安装到该封装的盖，
该封装包括：
容纳该电子元件的腔；和
在限定该腔的多个侧壁上或侧壁内形成的多个沟槽或多个孔，
这些沟槽或孔从该腔的开口端延伸，但不到达该封装的底端。
13.根据权利要求12所述的电子器件，其中所述电子元件是表面声波元件。
14.根据权利要求12所述的电子器件，其中在所述侧壁的外表面上形成所述沟槽。
15.根据权利要求12所述的电子器件，还包括：
第一导电层，形成该第一导电层以环绕该封装的开口；
多个第二导电层，该第二导电层形成在所述沟槽或孔的表面上，并连接到该第一导电层；和
将该第二导电层接地的布线图案。
16.根据权利要求12所述的电子器件，其中在所述侧壁的内表面上形成所述沟槽，并且所述沟槽延伸，但不到达所述腔的底部。
17.根据权利要求12所述的电子器件，其中：
所述沟槽包括在所述侧壁的内表面上形成的多个第一和第二沟槽；
所述第一沟槽从所述腔的开口端延伸，但不到达该封装的底部；
所述第二沟槽从所述腔的底部延伸，但不到达所述腔的开口端；并且
所述第一和第二沟槽以曲折的形式设置。
18.根据权利要求17所述的电子器件，还包括：
第一导电层，形成该第一导电层以环绕所述腔的开口；
多个第二导电层，该第二导电层形成在所述第一沟槽的表面上，并连接到该第一导电层；
多个第三导电层，该第三导电层形成在所述第二沟槽的表面上；
连接该第二和第三导电层的第一布线图案；和
将该第三导电层接地的第二布线图案。
19.根据权利要求12所述的电子器件，其中：
所述沟槽包括形成在所述侧壁的内表面上并位于该封装的角处的多个第一沟槽、和形成在所述侧壁的内表面或外表面上的多个第二沟槽；
所述第一沟槽从所述腔的开口端延伸，但不到达该封装的底部；
所述第二沟槽从所述腔的底部或该封装的底部延伸，但不到达所述腔的开口端；并且
所述第一和第二沟槽以曲折的形式设置。
20.根据权利要求19所述的电子器件，还包括：
第一导电层，形成该第一导电层以环绕所述腔的开口；
多个第二导电层，该第二导电层形成在所述第一沟槽的表面上，并连接到该第一导电层；
多个第三导电层，该第三导电层形成在所述第二沟槽的表面上；
连接该第二和第三导电层的第一布线图案；和
将该第三导电层接地的第二布线图案。
21.一种制造电子器件的方法，包括以下步骤：
a)在二维设置在底基板中的多个腔中安装电子元件，该底基板具有设置在这些腔的外围中但不穿透该底基板的多个孔；
b)将该底基板分割成多个部分，每个部分具有该多个腔中的相应的一个腔；和
c)将盖接合到每个所述部分，以通过导电材料密封每个所述腔。
22.根据权利要求21所述的方法，其中步骤(b)包括切割该底基板以把每个所述孔分割成多个沟槽的步骤。
23.根据权利要求21所述的方法，其中：
该底基板包括：环绕每个所述腔的开口的第一导电层、形成在所述孔的表面上并电连接到该第一导电层的多个第二导电层、和将该第二导电层接地的布线图案；并且
步骤(c)包括与所述盖一起对每个所述部分加压和加热，以通过导电材料将所述盖安装到该第一导电层上的步骤。
CNA2004100084253A 2003-03-10 2004-03-10 电子器件封装、底基板、电子器件及其制造方法 Pending CN1531199A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP064227/2003 2003-03-10
JP2003064227 2003-03-10
JP121562/2003 2003-04-25
JP2003121562A JP4046641B2 (ja) 2003-03-10 2003-04-25 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法

Publications (1)

Publication Number Publication Date
CN1531199A true CN1531199A (zh) 2004-09-22

Family

ID=33421500

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100084253A Pending CN1531199A (zh) 2003-03-10 2004-03-10 电子器件封装、底基板、电子器件及其制造方法

Country Status (4)

Country Link
US (1) US7304417B2 (zh)
JP (1) JP4046641B2 (zh)
KR (1) KR100625717B1 (zh)
CN (1) CN1531199A (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005047170A1 (de) * 2004-10-05 2006-07-20 Sharp K.K. Optische Vorrichtung, optischer Verbinder und damit ausgerüstete elektronische Einrichtung
KR100681264B1 (ko) * 2005-05-31 2007-02-09 전자부품연구원 전자소자 패키지 및 그의 제조 방법
JP4654104B2 (ja) * 2005-10-05 2011-03-16 日本特殊陶業株式会社 セラミックパッケージ
JP5048471B2 (ja) * 2007-12-05 2012-10-17 セイコーインスツル株式会社 パッケージの製造方法、パッケージ、電子デバイス、圧電振動子、発振器、電子機器及び電波時計
WO2009096563A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 弾性波装置およびその製造方法
US8319114B2 (en) 2008-04-02 2012-11-27 Densel Lambda K.K. Surface mount power module dual footprint
CN102227874B (zh) 2008-11-28 2014-07-23 京瓷株式会社 弹性波装置及其制造方法
JP5312223B2 (ja) * 2009-06-25 2013-10-09 京セラ株式会社 配線基板
JP6006474B2 (ja) * 2011-04-25 2016-10-12 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
JP2013046167A (ja) * 2011-08-23 2013-03-04 Seiko Epson Corp 振動デバイス、及び振動デバイスの製造方法
KR102431587B1 (ko) * 2015-08-12 2022-08-11 삼성전기주식회사 패키지 기판 및 그 제조방법
JP6342591B2 (ja) * 2015-11-25 2018-06-13 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
EP4141927A1 (en) * 2021-08-30 2023-03-01 Nexperia B.V. Electronic package and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222562A (ja) 1989-02-23 1990-09-05 Toto Ltd チップキャリヤ
JPH0559951U (ja) * 1992-01-09 1993-08-06 株式会社村田製作所 圧電部品
US5502344A (en) * 1993-08-23 1996-03-26 Rohm Co., Ltd. Packaged piezoelectric oscillator incorporating capacitors and method of making the same
US5500628A (en) * 1995-01-24 1996-03-19 Motorola, Inc. Double-sided oscillator package and method of coupling components thereto
JPH11122072A (ja) 1997-10-14 1999-04-30 Fujitsu Ltd 弾性表面波装置
JP3860364B2 (ja) 1999-08-11 2006-12-20 富士通メディアデバイス株式会社 弾性表面波装置
JP3758947B2 (ja) 2000-06-29 2006-03-22 株式会社住友金属エレクトロデバイス セラミックパッケージ
JP2003037208A (ja) 2001-07-25 2003-02-07 Kyocera Corp 配線基板

Also Published As

Publication number Publication date
US20040226741A1 (en) 2004-11-18
KR20040081310A (ko) 2004-09-21
JP4046641B2 (ja) 2008-02-13
US7304417B2 (en) 2007-12-04
KR100625717B1 (ko) 2006-09-20
JP2004335496A (ja) 2004-11-25

Similar Documents

Publication Publication Date Title
CN1151554C (zh) 半导体器件、其制造方法以及组合型半导体器件
CN1159956C (zh) 装有芯片封装的电路基板的端电极及其制造方法
CN1266764C (zh) 半导体器件及其制造方法
CN1223085C (zh) 声表面波装置
CN1495999A (zh) 声波器件及其制作方法
CN1531199A (zh) 电子器件封装、底基板、电子器件及其制造方法
CN1716587A (zh) 内插器及其制造方法以及使用该内插器的半导体器件
CN1758433A (zh) 半导体器件及其制造方法
CN1812084A (zh) 半导体封装和引导框架
CN1577813A (zh) 电路模块及其制造方法
CN1658345A (zh) 固态电解电容器、传输线器件、它们的制作方法及采用它们的复合电子元件
US10468316B2 (en) Electronic component mounting board, electronic device, and electronic module
CN1519920A (zh) 半导体器件和半导体器件的制造方法
CN1533031A (zh) 压电振子
CN1758430A (zh) 半导体器件和半导体器件的制造方法
CN1306603C (zh) 层叠型电子元器件
CN1193417C (zh) 电路装置的制造方法
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
CN1794574A (zh) 电子器件及其制造方法
CN1905361A (zh) 半导体装置及振荡器
CN1929120A (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
US10879184B2 (en) Electronic device mounting board, electronic package, and electronic module
CN1930684A (zh) 具有能进行wlp的封装机构的元件和加工方法
JP7163409B2 (ja) 電子素子実装用基板、および電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TAIYO YUDEN CO., LTD.

Free format text: FORMER OWNER: FUJITSU MEDIA DEVICES LTD

Effective date: 20101201

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KANAGAWA PREFECTURE, JAPAN TO: TOKYO, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20101201

Address after: Tokyo, Japan, Japan

Applicant after: Taiyo Yuden Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Media Devices Ltd

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20040922