KR100625717B1 - 전자 디바이스의 패키지, 베이스 기판, 전자 부품 및 그제조 방법 - Google Patents

전자 디바이스의 패키지, 베이스 기판, 전자 부품 및 그제조 방법 Download PDF

Info

Publication number
KR100625717B1
KR100625717B1 KR1020040015802A KR20040015802A KR100625717B1 KR 100625717 B1 KR100625717 B1 KR 100625717B1 KR 1020040015802 A KR1020040015802 A KR 1020040015802A KR 20040015802 A KR20040015802 A KR 20040015802A KR 100625717 B1 KR100625717 B1 KR 100625717B1
Authority
KR
South Korea
Prior art keywords
cavity
conductor film
package
groove
electronic device
Prior art date
Application number
KR1020040015802A
Other languages
English (en)
Other versions
KR20040081310A (ko
Inventor
마스꼬신고
가와찌오사무
고오리이께다꾸미
Original Assignee
후지쓰 메디아 데바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 메디아 데바이스 가부시키가이샤 filed Critical 후지쓰 메디아 데바이스 가부시키가이샤
Publication of KR20040081310A publication Critical patent/KR20040081310A/ko
Application granted granted Critical
Publication of KR100625717B1 publication Critical patent/KR100625717B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/16—Indicators for switching condition, e.g. "on" or "off"
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H23/00—Tumbler or rocker switches, i.e. switches characterised by being operated by rocking an operating member in the form of a rocker button
    • H01H23/02—Details
    • H01H23/025—Light-emitting indicators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/08—Holders with means for regulating temperature
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2101/00—Point-like light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2219/00—Legends
    • H01H2219/002—Legends replaceable; adaptable
    • H01H2219/014—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2219/00—Legends
    • H01H2219/036—Light emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

제조가 용이한 전자 디바이스 및 그 제조 방법, 및 이를 가능하게 하기 위한 전자 디바이스의 패키지, 베이스 기판 및 그 제조 방법을 제공한다. 상층 기판(3)과 하층 기판(4)을 접합하여 제작된 베이스 기판(복수의 패키지(2)가 2차원 배열된 기판)의 캐비티(5)에 전자 소자(SAW 소자(13))가 실장되고, 캐비티(5)의 개구부에 수지나 도전체 등의 워셔(16)로 덮개(15)가 고정된 전자 디바이스(1)에 있어서, 캐스터레이션(8)은 상층 기판(3)에만 형성되어 있다. 따라서, 캐스터레이션(8)의 하부에는 하층 기판(4)에 의해 단차가 형성되어 있다. 이에 의해, 덮개(15)의 가압·가열에 의한 접착 시에 흘러 나온 워셔(16a)가 캐스터레이션(8)의 단차 부분에서 차단된다.
워셔, 캐스터레이션, 단차, 캐비티, SAW 소자

Description

전자 디바이스의 패키지, 베이스 기판, 전자 부품 및 그 제조 방법{PACKAGE FOR ELECTRONIC DEVICE, BASE SUBSTRATE, ELECTRONIC DEVICE AND FABRICATION METHOD THEREOF}
도 1은 종래 기술에 의한 SAW 디바이스(100)의 구성을 도시하는 사시도.
도 2는 본 발명의 제1 실시예에 의한 SAW 디바이스(1)의 구성을 도시하는 사시도.
도 3은 도 2에서의 A-A' 단면도.
도 4는 본 발명의 제1 실시예에서의 패키지(2)의 제조 방법을 설명하기 위한 도면.
도 5는 본 발명의 제1 실시예에 의한 SAW 디바이스(1)의 제조 방법을 나타내는 도면.
도 6은 본 발명의 제2 실시예에 의한 SAW 디바이스(21)의 구성을 도시하는 사시도.
도 7은 도 6에서의 D-D' 단면도.
도 8은 도 6에서의 E-E' 단면도.
도 9는 도 6에서의 F-F' 단면도.
도 10은 본 발명의 제2 실시예에서의 패키지(22)의 제조 방법을 설명하기 위 한 도면.
도 11은 본 발명의 제3 실시예에서의 SAW 디바이스(31)의 구성을 도시하는 사시도.
도 12는 도 11의 J-J' 단면도.
도 13은 본 발명의 제4 실시예에 의한 SAW 디바이스(41)의 구성을 도시하는 사시도.
도 14의 (a)는 도 13에 도시한 제1 상층 기판(43a)의 구성을 도시하는 상면도이고, (b)는 제2 상층 기판(43b)의 구성을 도시하는 상면도이고, (c)는 제2 상층 기판(43b)의 구성을 도시하는 하면도.
도 15는 본 발명에서의 하층 기판(4)의 상면의 일례를 나타내는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : SAW 디바이스
2 : 패키지
5 : 캐비티
6 : 바닥부(다이아 터치면)
8 : 캐스터레이션
9 : 상면 도금부
13 : SAW 소자
15 : 덮개
16 : 워셔
본 발명은 전자 디바이스의 패키지, 베이스 기판, 전자 부품 및 그 제조 방법에 관한 것으로, 특히 캐비티 내에 전자 소자가 수용되는 전자 디바이스의 패키지, 베이스 기판, 전자 부품 및 그 제조 방법에 관한 것이다.
최근, 전자 기기의 소형화 및 고성능화에 따라, 이것에 탑재된 전자 부품에도 소형화 및 고성능화가 요구되고 있다. 예를 들면, 전파를 송신 또는 수신하는 전자 기기에 있어서의 필터, 지연선, 발진기 등의 전자 부품으로서 사용되는 탄성 표면파(Surface Acoustic Wave: 이하, SAW라고 함) 디바이스에도, 패키지를 포함해서 전체적인 소형화 및 고성능화가 요구되고 있다.
일반적인 SAW 디바이스는, 예를 들면 압전성 소자 기판(이하, 압전 기판이라고 함) 상에 형성된 빗살 무늬형 전극부의 인터디지털 트랜스듀서(InterDigital Transducer: 이하, IDT라고 함)를 갖는 SAW 필터 소자가, 저면에 배선부를 갖는 캐비티 내에 페이스 다운 상태로 플립 칩 실장된 구성을 갖고 있다(예를 들면, 특허 문헌 1에서의 특히 도 3 참조). 이 구성에서, 입력측의 IDT에 전기 신호를 인가하고, 이것을 SAW로 변환하여 압전 기판 위를 전파시킴으로써, 출력측의 IDT로부터 소정의 변조가 이루어진 전기 신호를 얻을 수 있다.
이 때, 압전 기판 위를 전파하는 SAW의 손실을 저감하기 위해서, SAW 필터 소자를 수용하는 캐비티는 밀폐되어 있을 필요가 있다. 캐비티를 밀폐하는 방법으 로서는, 예를 들면 도 1에 도시한 바와 같이 캐비티(105)의 측벽 상에 땜납이나 금·주석 등의 접착 재료인 워셔(116)를 형성해 두고, 감압·가열함으로써, 이 위에 재치한 덮개(리드 또는 캡이라고도 함)(115)를 고정하는 방법이 존재한다.
이러한 구성에 있어서, 외부로부터 입력되는 전자 노이즈를 저감하기 위해서, 덮개(115)를 도전체로 구성하는 경우가 있다. 이 경우, 필터 특성의 열화를 방지하기 위해서, 덮개(115)의 전위를 접지로 떨어뜨릴 필요가 있다. 따라서, 종래 기술에서는, 도 1에도 도시한 바와 같이 패키지(102)의 네 코너에 패키지(102)의 이면까지 도달하는 캐스터레이션(108)을 형성하고, 여기에 도체 패턴을 형성함으로써, 패키지(102) 저면측에 배치되는 기판에 형성된 접지 패턴에 덮개(115)를 접속하고 있다.
[특허 문헌 1]
일본 특개2001-53577호 공보
[특허 문헌 2]
일본 특개평11-122072호 공보
그러나, 이 방법에서는 융해한 워셔(116)가 흘러나오고, 이것이 캐스터레이션(108)을 따라 패키지(102)의 이면에 형성된 배선(풋 패턴)이나 캐비티(105) 내의 다이아 터치면(저면)(106)에 형성된 배선 패턴을 단락하는 등의 문제가 발생한다. 이 때문에, 덮개(115)를 고정할 때의 공정이 매우 세심한 주의를 요하였다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로, 제조가 용이한 전자 디 바이스 및 그 제조 방법, 및 이를 가능하게 하기 위한 전자 디바이스의 패키지, 베이스 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해서, 본 발명은 제1 양태의 기재와 같이, 전자 소자가 수용되는 전자 디바이스의 패키지로서, 상기 전자 소자를 수용하기 위한 캐비티와, 상기 캐비티를 형성하는 측벽의 외측에 형성된 홈을 갖고, 상기 홈이 상기 캐비티의 개구부측으로부터 형성되어 있으며, 또한 해당 패키지의 해당 개구부측과 반대측의 면에 도달하지 않도록 형성된 구성을 갖는다. 패키지의 외벽에, 패키지의 하면까지 도달하지 않는 홈을 형성함으로써, 예를 들면 덮개를 수지나 도전체 등의 접착제를 이용하여 캐비티의 개구부에 접착한 경우라도, 접착부로부터 흘러 나온 접착제가 패키지 이면의 풋 패턴에 단락 등의 악영향을 미치게 하는 것이 방지된다. 따라서, 덮개를 개구부에 고정할 때의 공정의 마진이 확대되어, 전자 디바이스의 제조 공정이 용이하게 된다.
또한, 제1 양태의 기재의 상기 전자 디바이스의 패키지는, 예를 들면 제2 양태의 기재와 같이, 상기 개구부를 둘러싸도록 형성된 제1 도체막과, 상기 홈의 표면에 형성된 제2 도체막과, 상기 제2 도체막을 접지하기 위한 배선 패턴을 갖고, 상기 제2 도체막은 상기 제1 도체막과의 전기적인 접속을 갖도록 구성되어도 된다. 덮개와 제1 도체막을 접속함으로써, 덮개에 예를 들면 철판 등의 도전체를 이용한 경우, 이것을 접지할 수 있어, 제조한 전자 디바이스의 특성이 열화되는 것을 방지할 수 있다.
또한, 본 발명은 제3 양태의 기재와 같이, 전자 소자가 수용되는 전자 디바이스의 패키지로서, 상기 전자 소자를 수용하기 위한 캐비티와, 상기 캐비티를 형성하는 측벽의 내측에 형성된 홈을 갖고, 상기 홈이 상기 캐비티의 개구부측으로부터 형성되어 있으며, 또한 해당 캐비티의 저면에 도달하지 않도록 형성된 구성을 갖는다. 캐비티의 내벽에, 캐비티의 하면(다이아 터치면)까지 도달하지 않는 홈을 형성함으로써, 예를 들면 덮개를 수지나 도전체 등의 접착제를 이용하여 캐비티의 개구부에 접착한 경우라도, 접착부로부터 흘러 나온 접착제가 캐비티의 저면에 형성된 다이아 터치 패턴에 단락 등의 악영향을 미치게 하는 것이 방지된다. 따라서, 덮개를 개구부에 고정할 때의 공정의 마진이 확대되어, 전자 디바이스의 제조 공정이 용이하게 된다.
또한, 제3 양태의 기재의 상기 전자 디바이스의 패키지는, 예를 들면 제4 양태의 기재와 같이, 상기 개구부를 둘러싸도록 형성된 제1 도체막과, 상기 홈의 표면에 형성된 제2 도체막과, 상기 제2 도체막을 접지하기 위한 배선 패턴을 갖고, 상기 제2 도체막이 상기 제1 도체막과의 전기적인 접속을 갖도록 구성되어도 된다. 덮개와 제1 도체막을 접속함으로써, 덮개에 예를 들면 철판 등의 도전체를 이용한 경우, 이것을 접지할 수 있어, 제조한 전자 디바이스의 특성이 열화되는 것을 방지할 수 있다.
또한, 본 발명은 제5 양태의 기재와 같이, 전자 소자가 수용되는 전자 디바이스의 패키지로서, 상기 전자 소자를 수용하기 위한 캐비티와, 상기 캐비티를 형성하는 측벽의 내측에 형성된 제1 홈과, 상기 측벽의 내측에 형성된 제2 홈을 갖 고, 상기 제1 홈이 상기 캐비티의 상기 개구부측으로부터 형성되어 있으며, 또한 해당 캐비티의 저면에 도달하지 않도록 형성되어 있고, 상기 제2 홈이 상기 제1 홈과 높이의 차이로, 상기 캐비티의 상기 저면으로부터 형성되어 있으며, 또한 해당 캐비티의 상기 개구부측에 도달하지 않도록 형성된 구성을 갖는다. 캐비티의 내벽에, 캐비티의 하면(다이아 터치면)까지 도달하지 않는 홈을 형성함으로써, 예를 들면 덮개를 수지나 도전체 등의 접착제를 이용하여 캐비티의 개구부에 접착한 경우라도, 접착부로부터 흘러 나온 접착제가 캐비티의 저면에 형성된 다이아 터치 패턴에 단락 등의 악영향을 미치게 하는 것이 방지된다. 따라서, 덮개를 개구부에 고정할 때의 공정의 마진이 확대되어, 전자 디바이스의 제조 공정이 용이하게 된다.
또한, 제5 양태의 기재의 상기 전자 디바이스의 패키지는, 예를 들면 제6 양태의 기재와 같이, 상기 개구부를 둘러싸도록 형성된 제1 도체막과, 상기 제1 홈의 표면에 형성된 제2 도체막과, 상기 제2 홈의 표면에 형성된 제3 도체막과, 상기 제2 도체막과 상기 제3 도체막을 전기적으로 접속하기 위한 제1 배선 패턴과, 상기 제3 도체막을 접지하기 위한 제2 배선 패턴을 갖고, 상기 제2 도체막이 상기 제1 도체막과의 전기적인 접속을 갖도록 구성되어도 된다. 덮개와 제1 도체막을 접속함으로써, 덮개에 예를 들면 철판 등의 도전체를 이용한 경우, 이것을 접지할 수 있게 되어, 제조한 전자 디바이스의 특성이 열화되는 것을 방지할 수 있다.
또한, 본 발명은 제7 양태의 기재와 같이, 전자 소자가 수용되는 전자 디바이스의 패키지로서, 상기 전자 소자를 수용하기 위한 캐비티와, 상기 캐비티를 형성하는 측벽에 형성된 구멍을 갖고, 상기 구멍이 상기 캐비티의 개구부측으로부터 형성되어 있으며, 또한 상기 패키지의 저면에 도달하지 않도록 형성된 구성을 갖는다. 캐비티의 측벽에, 패키지의 하면(다이아 터치면)까지 도달하지 않는 홈을 형성함으로써, 예를 들면 덮개를 수지나 도전체 등의 접착제를 이용하여 캐비티의 개구부에 접착한 경우라도, 접착부로부터 흘러 나온 접착제가 패키지의 이면에 형성된 풋 패턴이나 캐비티의 저면에 형성된 다이아 패턴에 단락 등의 악영향을 미치게 하는 것이 방지된다. 따라서, 덮개를 개구부에 고정할 때의 공정의 마진이 확대되어, 전자 디바이스의 제조 공정이 용이하게 된다.
또한, 제7 양태의 기재의 상기 전자 디바이스의 패키지는, 예를 들면 제8 양태의 기재와 같이, 상기 개구부를 둘러싸도록 형성된 제1 도체막과, 상기 구멍의 내측 표면에 형성된 제2 도체막과, 상기 제2 도체막을 접지하기 위한 배선 패턴을 갖고, 상기 제2 도체막이 상기 제1 도체막과의 전기적인 접속을 갖도록 구성되어도 된다. 덮개와 제1 도체막을 접속함으로써, 덮개에 예를 들면 철판 등의 도전체를 이용한 경우, 이것을 접지할 수 있게 되어, 제조한 전자 디바이스의 특성이 열화되는 것을 방지할 수 있다.
또한, 본 발명은 제9 양태의 기재와 같이, 전자 소자가 수용되는 전자 디바이스의 패키지로서, 상기 전자 소자를 수용하기 위한 캐비티와, 상기 캐비티를 형성하는 측벽의 외측의 코너에 형성된 제1 홈과, 상기 측벽의 내측 또는 외측에 형성된 제2 홈을 갖고, 상기 제1 홈이 상기 캐비티의 개구부측으로부터 형성되어 있으며, 또한 상기 패키지의 이면에 도달하지 않도록 형성되어 있고, 상기 제2 홈이 상기 제1 홈과 높이의 차이로, 상기 캐비티의 저면 또는 상기 패키지의 저면으로부 터 형성되어 있으며, 또한 해당 캐비티의 개구부측에 도달하지 않도록 형성된 구성을 갖는다. 패키지의 외벽에, 패키지의 하면까지 도달하지 않는 홈을 형성함으로써, 예를 들면 덮개를 수지나 도전체 등의 접착제를 이용하여 캐비티의 개구부에 접착한 경우라도, 접착부로부터 흘러 나온 접착제가 패키지 이면의 풋 패턴에 단락 등의 악영향을 미치게 하는 것이 방지된다. 따라서, 덮개를 개구부에 고정할 때의 공정의 마진이 확대되어, 전자 디바이스의 제조 공정이 용이하게 된다. 또한, 홈의 위치를 패키지(캐비티를 형성하는 측벽)의 외측의 코너에 한정함으로써, 패키지 상부, 다시 말하면 개구부 주위의 벽두께가 부분적으로 얇아지는 것을 회피할 수 있어, 덮개를 접착할 때의 제조 마진이 감소하는 것을 방지할 수 있다.
또한, 제9 양태의 기재의 상기 전자 디바이스의 패키지는, 예를 들면 제10 양태의 기재와 같이, 상기 개구부를 둘러싸도록 형성된 제1 도체막과, 상기 제1 홈의 표면에 형성된 제2 도체막과, 상기 제2 홈의 표면에 형성된 제3 도체막과, 상기 제2 도체막과 상기 제3 도체막을 전기적으로 접속하기 위한 제1 배선 패턴과, 상기 제3 도체막을 접지하기 위한 제2 배선 패턴을 갖고, 상기 제2 도체막이 상기 제1 도체막과의 전기적인 접속을 갖도록 구성되어도 된다. 덮개와 제1 도체막을 접속함으로써, 덮개에 예를 들면 철판 등의 도전체를 이용한 경우, 이것을 접지할 수 있게 되어, 제조한 전자 디바이스의 특성이 열화되는 것을 방지할 수 있다.
또한, 본 발명에 따른 베이스 기판은, 제11 양태의 기재와 같이, 제1 양태 내지 제10 양태 중 어느 한 양태의 기재의 상기 전자 디바이스의 패키지가 2차원 배열하여 일체 형성된 구성을 갖는다. 즉, 상기한 전자 디바이스의 패키지는 시트 당 다수의 패널을 형성할 수 있는 구조의 기판으로서 복수를 일체로 제작할 수 있다.
또한, 본 발명에 따른 베이스 기판은, 제12 양태의 기재와 같이, 제1 양태 또는 제2 양태의 기재의 상기 전자 디바이스의 패키지가 2차원 배열되어 일체로 형성된 베이스 기판으로서, 인접하는 상기 패키지에 있어서의 상기 홈이 일체가 되어, 상기 베이스 기판을 관통하지 않는 구멍을 형성하는 구성을 갖는다. 즉, 상기한 전자 디바이스의 패키지는 시트당 다수의 패널을 형성할 수 있는 구조의 기판으로서 복수를 일체로 제작할 수 있다. 또한, 이 때, 인접하는 패키지에 관하여, 절단 후에 패키지의 외벽에 위치하는 홈을 일체의 구멍으로서 구성함으로써, 설계가 간략화된다.
또한, 제11 양태 또는 제12 양태의 기재의 상기 베이스 기판은, 예를 들면 제13 양태의 기재와 같이, 세라믹스, 알루미늄 세라믹스, 비스무스이미드 트리아딘 수지, 폴리페닐렌에테르, 폴리이미드 수지, 유리 에폭시, 또는 유리 크로스 중 어느 하나를 주성분으로 하여 형성되어도 된다.
또한, 본 발명에 따른 전자 디바이스는, 제14 양태의 기재와 같이, 제1 양태 내지 제10 양태 중 어느 한 양태의 기재의 상기 전자 디바이스의 패키지와, 상기 캐비티 내에 실장된 상기 전자 소자와, 상기 개구부를 밀봉하는 덮개를 갖고, 상기 덮개가 수지 또는 도전체에 의해 상기 개구부에 접착된 구성을 갖는다. 이와 같이 상기한 전자 디바이스의 패키지 또는 베이스 기판을 이용함으로써, 전자 디바이스의 제작을 용이화할 수 있다.
또한, 제14 양태의 기재의 상기 전자 소자에는, 예를 들면 제15 양태의 기재의 바와 같이 탄성 표면파 소자를 적용할 수도 있다.
또한, 본 발명은 제16 양태의 기재와 같이, 복수의 캐비티가 2차원 배열되어 형성된 베이스 기판을 이용하는 전자 디바이스의 제조 방법으로서, 상기 베이스 기판은 상기 캐비티의 개구부의 주위에 형성된 구멍을 갖고, 상기 캐비티에 전자 소자를 실장하는 제1 공정과, 상기 전자 소자가 실장된 상기 캐비티를 각각 분리하는 제2 공정과, 수지 또는 도전체에 의해 상기 캐비티의 상기 개구부를 덮개로 밀봉하는 제3 공정을 포함하도록 구성된다. 외벽에 하면까지 도달하지 않는 홈이 형성된 패키지를 이용하여 전자 디바이스를 제조함으로써, 예를 들면 덮개를 수지나 도전체 등의 접착제를 이용하여 캐비티의 개구부에 접착한 경우라도, 접착부로부터 흘러 나온 접착제가 패키지 이면의 풋 패턴에 단락 등의 악영향을 미치게 하는 것이 방지된다. 따라서, 덮개를 개구부에 고정할 때의 공정의 마진이 확대되어, 전자 디바이스의 제조 공정이 용이하게 된다. 또한, 상기한 전자 디바이스의 패키지는 시트당 다수의 패널을 형성할 수 있는 구조의 기판으로서 복수를 일체로 제작할 수 있다.
또한, 제16 양태의 기재의 상기 제2 공정은, 예를 들면 제17 양태의 기재와 같이, 상기 구멍을 분단하면서 상기 캐비티를 각각 분리하도록 구성되어도 된다. 인접하는 패키지에 관하여, 절단 후에 패키지의 외벽에 위치하는 홈을 일체의 구멍으로 구성함으로써, 설계가 간략화된다.
또한, 제16 양태 또는 제 17 양태의 기재의 상기 전자 디바이스의 제조 방법 은, 예를 들면 제 18 양태의 기재와 같이, 상기 베이스 기판이 상기 개구부를 둘러싸도록 형성된 제1 도체막과, 해당 제1 도체막과 전기적인 접속을 갖는 상기 구멍의 내측 표면에 형성된 제2 도체막과, 해당 제2 도체막을 접지하기 위한 배선 패턴을 갖고, 상기 제3 공정이 가압 및 가열함으로써 상기 덮개를 상기 수지 또는 도전체로 상기 제1 도체막 상에 전기적 및 기계적으로 고정하도록 구성되어도 된다. 덮개와 제1 도체막을 접속함으로써, 덮개에 예를 들면 철판 등의 도전체를 이용한 경우, 이것을 접지할 수 있게 되어, 제조한 전자 디바이스의 특성이 열화되는 것을 방지할 수 있다.
또한, 본 발명은 제19 양태의 기재와 같이, 복수의 캐비티가 2차원 배열되어 형성된 베이스 기판을 이용하는 전자 디바이스의 제조 방법으로서, 상기 베이스 기판은 상기 캐비티를 형성하는 측벽의 내측에 형성된 홈을 갖고, 상기 캐비티에 전자 소자를 실장하는 제1 공정과, 상기 전자 소자가 실장된 상기 캐비티를 각각 분리하는 제2 공정과, 수지 또는 도전체에 의해 상기 캐비티의 상기 개구부를 덮개로 밀봉하는 제3 공정을 포함하도록 구성된다. 캐비티의 내벽에 저면까지 도달하지 않는 홈이 형성된 패키지를 이용하여 전자 디바이스를 제조함으로써, 예를 들면 덮개를 수지나 도전체 등의 접착제를 이용하여 캐비티의 개구부에 접착한 경우라도, 접착부로부터 흘러 나온 접착제가 캐비티 저면의 다이아 터치 패턴에 단락 등의 악영향을 미치게 하는 것이 방지된다. 따라서, 덮개를 개구부에 고정할 때의 공정의 마진이 확대되어, 전자 디바이스의 제조 공정이 용이하게 된다. 또한, 상기한 전자 디바이스의 패키지는 시트당 다수의 패널을 형성할 수 있는 구조의 기판으로서 복수를 일체로 제작할 수 있다.
또한, 제19 양태의 기재의 상기 전자 디바이스의 제조 방법은, 예를 들면 제20 양태의 기재와 같이, 상기 베이스 기판이 상기 개구부의 주위에 형성된 제1 도체막과, 해당 제1 도체막과 전기적인 접속을 갖는 상기 홈의 표면에 형성된 제2 도체막과, 해당 제2 도체막을 접지하기 위한 배선 패턴을 갖고, 상기 제3 공정이 가압 및 가열함으로써 상기 덮개를 상기 수지 또는 도전체로 상기 제1 도체막 상에 전기적 및 기계적으로 고정하도록 구성되어도 된다. 덮개와 제1 도체막을 접속함으로써, 덮개에 예를 들면 철판 등의 도전체를 이용한 경우, 이것을 접지할 수 있게 되어, 제조한 전자 디바이스의 특성이 열화되는 것을 방지할 수 있다.
또한, 본 발명은 제21 양태의 기재와 같이, 복수의 캐비티가 2차원 배열되어 형성된 베이스 기판을 이용하는 전자 디바이스의 제조 방법으로서, 상기 베이스 기판은 상기 캐비티를 형성하는 측벽의 내측에 해당 캐비티의 개구부측으로부터 해당 캐비티의 저면에 도달하지 않도록 형성된 제1 홈과, 해당 제1 홈과 높이의 차이로 해당 캐비티의 저면에 도달하도록 형성된 제2 홈을 갖고, 상기 캐비티에 전자 소자를 실장하는 제1 공정과, 상기 전자 소자가 실장된 상기 캐비티를 각각 분리하는 제2 공정과, 수지 또는 도전체에 의해 상기 캐비티의 상기 개구부를 덮개로 밀봉하는 제3 공정을 포함하도록 구성된다. 캐비티의 측벽에 저면까지 도달하지 않는 홈이 형성된 패키지를 이용하여 전자 디바이스를 제조함으로써, 예를 들면 덮개를 수지나 도전체 등의 접착제를 이용하여 캐비티의 개구부에 접착한 경우라도, 접착부로부터 흘러 나온 접착제가 패키지 이면에 형성된 풋 패턴이나 캐비티 저면의 다이 아 터치 패턴에 단락 등의 악영향을 미치게 하는 것이 방지된다. 따라서, 덮개를 개구부에 고정할 때의 공정의 마진이 확대되어, 전자 디바이스의 제조 공정이 용이하게 된다. 또한, 상기한 전자 디바이스의 패키지는 시트당 다수의 패널을 형성할 수 있는 구조의 기판으로서 복수를 일체로 제작할 수 있다.
또한, 본 발명은 제22 양태의 기재와 같이, 복수의 캐비티가 2차원 배열되어 형성된 베이스 기판을 이용하는 전자 디바이스의 제조 방법으로서, 상기 베이스 기판은 상기 캐비티를 형성하는 측벽의 외측의 코너에 해당 캐비티의 개구부측으로부터 해당 패키지의 이면에 도달하지 않도록 형성된 제1 홈과, 해당 제1 홈과 높이의 차이로 해당 캐비티 또는 해당 패키지의 이면에 도달하도록 형성된 제2 홈을 갖고, 상기 캐비티에 전자 소자를 실장하는 제1 공정과, 상기 전자 소자가 실장된 상기 캐비티를 각각 분리하는 제2 공정과, 수지 또는 도전체에 의해 상기 캐비티의 상기 개구부를 덮개로 밀봉하는 제3 공정을 포함하도록 구성된다. 하면까지 도달하지 않는 홈이 외벽에 형성된 패키지를 이용하여 전자 디바이스를 제조함으로써, 예를 들면 덮개를 수지나 도전체 등의 접착제를 이용하여 캐비티의 개구부에 접착한 경우라도, 접착부로부터 흘러 나온 접착제가 패키지 이면에 형성된 풋 패턴이나 캐비티 저면의 다이아 터치 패턴에 단락 등의 악영향을 미치게 하는 것이 방지된다. 따라서, 덮개를 개구부에 고정할 때의 공정의 마진이 확대되어, 전자 디바이스의 제조 공정이 용이하게 된다. 또한, 상기한 전자 디바이스의 패키지는 시트당 다수의 패널을 형성할 수 있는 구조의 기판으로서 복수를 일체로 제작할 수 있다. 또한, 홈의 위치를 패키지(캐비티를 형성하는 측벽)의 외측의 코너에 한정함으로써, 패키지 상부, 다시 말하면 개구부 주위의 벽두께가 부분적으로 얇아지는 것을 회피할 수 있어, 덮개를 접착할 때의 제조 마진이 감소하는 것을 방지할 수 있다.
또한, 제21 양태 또는 제22 양태의 기재의 상기 전자 디바이스의 제조 방법은, 예를 들면 제23 양태의 기재와 같이, 상기 베이스 기판이 상기 개구부의 주위에 형성된 제1 도체막과, 해당 제1 도체막과 전기적인 접속을 갖는 상기 제1 홈의 표면에 형성된 제2 도체막과, 상기 제2 홈의 표면에 형성된 제3 도체막과, 해당 제2 및 제3 도체막을 전기적으로 접속하기 위한 제1 배선 패턴과, 해당 제3 도체막을 접지하기 위한 제3 배선 패턴을 갖고, 상기 제3 공정이 가압 및 가열함으로써 상기 덮개를 상기 수지 또는 도전체로 상기 제1 도체막 상에 전기적 및 기계적으로 고정하도록 구성되어도 된다. 덮개와 제1 도체막을 접속함으로써, 덮개에 예를 들면 철판 등의 도전체를 이용한 경우, 이것을 접지할 수 있게 되어, 제조한 전자 디바이스의 특성이 열화되는 것을 방지할 수 있다.
이하, 본 발명의 바람직한 실시예에 대하여 도면을 이용하여 상세히 설명한다.
〈제1 실시예〉
우선, 본 발명의 제1 실시예에 대하여 도면을 이용하여 상세히 설명한다. 또한, 본 실시예에서는 탄성 표면파(SAW) 디바이스를 예로 들어 설명한다.
도 2는 본 실시예에 의한 SAW 디바이스(1)의 구성을 도시하는 사시도이다. 도 2에서는 빗살 무늬형 전극부인 인터디지털 트랜스듀서(IDT)를 갖는 압전 기판으로 구성된 SAW 소자(13)가 패키지(2)의 캐비티(5) 내부에 수용된 구성이 도시되어 있다. 캐비티(5)의 바닥부(다이아 터치면(6))에는, 예를 들면 알루미늄, 구리, 금, 몰리브덴, 텅스텐, 탄탈, 크롬, 티탄, 백금, 루테늄, 로듐 등을 주성분으로 한 배선 패턴(다이아 터치 패턴(7): 도 3 참조)이 형성되어 있으며, 이것에 IDT가 형성된 면을 마주 대하는 상태(페이스 다운 상태)로 SAW 소자(13)가 플립 칩 실장되어 있다. 이 때, 다이아 터치 패턴(7)과 SAW 소자(13)는, 예를 들면 금이나 알루미늄이나 구리 등을 주성분으로 한 도전체로 형성되는 범프(14)(도 3 참조)에 의해 본딩됨으로써, 전기적으로 접속되며 기계적으로 고정된다. 또한, 본 실시예에서, 패키지(2)에는, 예를 들면 세라믹스(알루미나 세라믹스를 포함함) 등을 주성분으로 한 기판이 복수 적층하여 형성된 적층 기판을 이용할 수 있지만, 이외에도, 예를 들면 BT(비스무스이미드 트리아딘) 수지나 PPE(폴리페닐렌에테르)나 폴리이미드 수지 등의 고분자계 재료나, 유리 에폭시나 유리 크로스 등을 포함하는 고분자계 재료 등을 이용할 수 있다.
이러한 구성에 있어서, 본 실시예에서는 패키지(2)의 네 코너에, 패키지(2)의 이면(덮개(15)가 위치하는 측과 반대측의 면: 이것을 하면이라고도 함)에까지 도달하지 않는 캐스터레이션(8)이 형성되어 있다. 캐스터레이션(8)은, 예를 들면 단면이 4분의 1의 원형의 홈으로, 표면에 예를 들면 알루미늄, 구리, 금, 몰리브덴, 텅스텐, 탄탈, 크롬, 티탄, 백금, 루테늄, 로듐 등을 주성분으로 한 도전체에 의한 도금(캐스터레이션 도금부(10))이 실시되어 있다. 이 캐스터레이션 도금부(10)는, 소위 도체막으로, 패키지(2)의 상부에 동일하게 알루미늄, 구리, 금, 몰리브덴, 텅스텐, 탄탈, 크롬, 티탄, 백금, 루테늄, 로듐 등을 주성분으로 한 도전체에 의해 형성된 도금(상면 도금부(9))에 전기적으로 접속되어 있다. 이 상면 도금부(9)는, 소위 도체막으로, 캐비티(5)의 개구부 주위를 둘러싸도록 형성되어 있다. 또한, 상면 도금부(9) 상에는, 예를 들면 땜납이나 금·주석 등을 주성분으로 하는 워셔(16)가 적층되어, 이를 개재하여 예를 들면 철판 등으로 형성된 덮개(15)가 고정된다. 따라서, 덮개(15)는 워셔(16) 및 상면 도금부(9)를 사이에 두고 캐스터레이션 도금부(10)와 전기적으로 접속되어 있다.
도 3에, 도 2에 도시한 SAW 디바이스(1)의 A-A' 단면도를 도시한다. 도 3에 도시한 바와 같이, 패키지(2)는 SAW 소자(13)가 재치되는, 다시 말하면 SAW 소자(13)가 페이스 다운 상태로 본딩되기 위한 다이아 터치 패턴(7)이 형성된 하층 기판(4)과, SAW 소자(13)를 둘러싸는, 다시 말하면 하층 기판(4)과 함께 캐비티(5)를 형성하는 상층 기판(3)으로 구성되어 있다.
이 구성에 있어서, 캐스터레이션(8)은 상층 기판(3)에만 형성되어 있다. 따라서, 캐스터레이션(8)의 하부에는 하층 기판(4)에 의해 단차가 형성되어 있다. 이에 의해, 덮개(15)의 가압·가열에 의한 접착 시에 흘러 나온 워셔(16a)가 캐스터레이션(8)의 단차 부분에서 차단된다. 즉, 캐스터레이션(8)이 액체 저장소로서 기능하므로, 흘러 나온 워셔(16a)가 패키지(2) 이면의 풋 패턴(17)을 단락한다는 문제를 회피할 수 있다.
또한, 캐스터레이션(8)에 형성된 캐스터레이션 도금부(10)는, 하층 기판(4) 상에 형성된 배선 패턴(11)에 전기적으로 접속되어 있다. 또한, 배선 패턴(11)은 하층 기판(4)을 관통하는 비아 배선(12)을 개재하여 하층 기판(4)의 하면에 형성된 풋 패턴(17)과 전기적으로 접속되어 있다. 풋 패턴(17)은 접지 패턴으로, 덮개(15)를 접지 전위로 한다. 이에 의해, 도전체인 덮개(15)와 배선 패턴(11)이나 풋 패턴(17) 등으로 형성되는 캐패시터에 의해 SAW 디바이스(1)의 필터 특성이 열화되는 것을 방지할 수 있다. 또한, 하층 기판(4)(즉, 패키지(2)의 이면)에는 이외에도 SAW 소자(13)의 IDT에 전기 신호를 입력하기 위한 외부 단자로서 기능하는 풋 패턴 등이 형성되어 있다.
이상과 같은 패키지(2)는, 상술된 바와 같이 패키지(2)의 두께에 대하여 비교적 얇은 기판을 복수 적층하여 형성된 하층 기판(4)과, 동일하게 패키지(2)의 두께에 대하여 비교적 얇은 기판을 복수 적층하여 형성된 상층 기판(3)을 접합함으로써 제작할 수 있다. 이 제조 방법을 도 4를 이용하여 설명한다.
도 4의 (a)는 시트당 다수의 패널을 형성할 수 있는 구조로 된 상층 기판(3)의 구성을 도시하는 상면도이다. 도 4의 (a)에 도시한 바와 같이, 상층 기판(3)은 복수의 캐비티(5)가 2차원 배열되어 있으며, 대각에 위치하는 각 캐비티(5) 사이에 단면이, 예를 들면 원형인 관통 홀(8A)이 형성되어 있다. 이 관통 홀(8A)은 분단 전의 캐스터레이션(8)이다. 관통 홀(8A)은 상층 기판(3)을 관통하도록 형성되어 있으며, 그 내벽이 도금되어 있다. 이 도금은 분단 전의 캐스터레이션 도금부(10)이다. 또한, 상층 기판(3)의 상면에는 소정의 패턴의 도금부(9a)가 미리 형성되어 있다. 이 도금부(9a)는 분단 전의 상면 도금부(9)이다.
도 4의 (b)는 동일하게 시트당 다수의 패널을 형성할 수 있는 구조로 된 하층 기판(4)의 구성을 도시하는 상면도이다. 도 4의 (b)에 도시한 바와 같이, 하층 기판(4)은 시트당 다수의 패널을 형성할 수 있는 구조로 된 상층 기판(3)에 있어서의 캐비티(5)와 대응하는 영역, 즉 패키지(2)의 다이아 터치면(6)이 되는 영역에 미리 다이아 터치 패턴(7)이 형성되어 있으며, 또한 관통 홀(8A)과 대응하는 영역 및 이들 주변의 영역에 미리 배선 패턴(11)이 형성되어 있다. 또한, 하층 기판(4)에는 미리 비아 배선(12) 및 풋 패턴(17)이 형성되어 있다(도 4의 (c) 및 도 3 참조).
이들 상층 기판(3) 및 하층 기판(4)을, 예를 들면 도 4의 (c)에 도시한 바와 같이 접합함으로써, 도 2, 도 3 또는 도 5의 (a)에 도시한 바와 같은 베이스 기판(복수의 패키지(2)가 2차원 배열된 기판), 즉 2차원 배열로 일체 형성된 패키지(2)를 제작할 수 있다.
다음으로, 상기한 바와 같이 제작된 패키지(2)를 이용하여 SAW 디바이스(1)를 제작할 때의 공정에 대하여 도 5를 이용하여 상세히 설명한다. 또한, 도 5에서는, 도 2에서의 A-A' 단면에 상당하는 단면을 이용하여 설명한다.
도 5의 (a)는 상술한 바와 같이 제작된 패키지(2)의 구성을 도시하는 단면도이다. 이 패키지(2)에, 도 5의 (b)에 도시한 바와 같이 범프(14)를 이용하여 페이스 다운 상태에서 SAW 소자(13)를 플립 칩 실장한다. 이와 같이 SAW 소자(13)를 수용하면, 다음에 패키지(2) 저면에 다이싱용의 테이프(다이싱 테이프(19))를 접착한 상태에서, 다이싱 블레이드(110) 또는 레이저 빔 등을 이용하여, 패키지(2)를 각각 분할한다.
그 후, 도 5의 (d)에 도시한 바와 같이 패키지(2) 상에 워셔(16)를 형성하 고, 이 위에 덮개(15)를 적층한 상태에서, 가압 기구(120) 및 가열 기구(130)를 이용하여 가압·가열함으로써, 워셔(16)를 융해하여 덮개(15)를 접착한다. 이에 의해, 도 5의 (e)에 도시한 바와 같은 SAW 디바이스(1)가 제작된다. 이 때, 융해하여 흘러 나온 워셔(16a)는 캐스터레이션(8)에까지만 머물기 때문에, 패키지(2) 이면까지 도달되지 않는다. 이 때문에, 패키지(2) 이면에 형성된 풋 패턴(17)의 단락을 방지할 수 있다.
또한, 상기한 설명에서는 패키지(2) 바닥부까지 도달하지 않는 캐스터레이션(8)을 패키지에 있어서의 네 코너에 형성하였지만, 본 실시예에 의한 구성은 이에 한정되지 않고, 예를 들면 패키지(2)에 있어서의 외벽의 어느 부분(단, 패키지(2)의 상부에 도달해 있음)에 형성해도 된다.
〈제2 실시예〉
다음으로, 본 발명의 제2 실시예에 대하여 도면을 이용하여 상세히 설명한다.
상기한 제1 실시예에서는, 패키지(2) 바닥부까지 도달하지 않는 캐스터레이션(8)을 패키지(2)의 외변의 어느 하나의 부분에 형성하였다. 이에 대하여, 본 실시예에서는 캐스터레이션(캐스터레이션(28a, 28b): 도 6 참조)을 패키지(22)에 있어서의 내변(캐비티의 측벽)에 형성한 경우를 예로 들어 설명한다.
도 6은 본 실시예에 의한 SAW 디바이스(21)의 구성을 도시하는 사시도이다. 도 6에 도시한 바와 같이, 본 실시예에서는 2단 구성의 캐스터레이션(28a, 28b)이 캐비티(5)의 내벽에 형성되어 있으며, 이들 표면에 형성된 캐스터레이션 도금부(10a, 10b)가 배선 패턴(11a)을 개재하여 전기적으로 접속되어 있다. 이 구성을 도 7, 도 8 및 도 9를 이용하여, 보다 상세히 설명한다.
도 7은 도 6에서의 D-D' 단면도이다. 도 8은 도 6에서의 E-E' 단면도이다. 또한, 도 9는 도 6에서의 F-F' 단면도이다.
도 7 내지 도 9에 도시한 바와 같이, 본 실시예에서는 상층 기판이 2층(제1 상층 기판(3a), 제2 상층 기판(3b))으로 구성되어 있다. 상측에 위치하는 제1 상층 기판(3a)에는, 예를 들면 캐비티(5)의 코너에 캐스터레이션(28a)이 형성되어 있다. 또한, 하측에 위치하는 제2 상층 기판(3b)에는 캐비티(5)의 측벽, 즉 캐스터레이션(28a)과 엇갈리는 위치에 캐스터레이션(28b)이 형성되어 있다.
캐스터레이션(28a)의 표면에는 도금이 실시되어 있다(캐스터레이션 도금부(10a)). 이 캐스터레이션 도금부(10a)는 상면 도금부(9)와 전기적으로 접속되어 있다. 캐스터레이션(28a)의 하부, 즉 제2 상층 기판(3b)의 상면에는 배선 패턴(11a)이 형성되어 있다. 이 배선 패턴(10a)은 캐스터레이션 도금부(10a)와 전기적으로 접속되어 있으며, 또한 제2 상층 기판(3b)에서의 캐스터레이션(28b)의 상부에까지 연장되어 있다.
캐스터레이션(28b)에도, 마찬가지로 도금이 실시되어 있다(캐스터레이션 도금부(10b)). 따라서, 캐스터레이션 도금부(10b)는 상부에까지 연장되어 있는 배선 패턴(10a)을 개재하여 캐스터레이션 도금부(10a)와 전기적으로 접속되어 있다. 또한, 캐스터레이션(28b)의 하부, 즉 하층 기판(4)의 상면에는 배선 패턴(10b)이 형성되어 있다. 이 배선 패턴(10b)은 캐스터레이션 도금부(10b)와 전기적으로 접속 되어 있으며, 또한 하층 기판(4)을 관통하는 비아 배선(12)을 통하여 패키지(22) 이면에 형성된 접지 전위의 풋 패턴(17)과 전기적으로 접속되어 있다.
이러한 구성에 의해, 상면 도금부(9) 상에 워셔(16)로 고정된 덮개(15)를 접지 전위로 떨어뜨릴 수 있게 된다. 또한, 다른 구성은 제1 실시예와 마찬가지이므로, 여기서는 설명을 생략한다.
본 실시예에 의한 패키지(22)는, 제1 실시예에서의 패키지(2)의 제조 방법과 마찬가지로, 패키지(22)의 두께에 대하여 비교적 얇은 기판을 복수 적층하여 형성된 하층 기판(4)과, 마찬가지로 패키지(22)의 두께에 대하여 비교적 얇은 기판을 복수 적층하여 형성된 상층 기판(3a, 3b)을 접합함으로써 제작할 수 있다. 이 제조 방법을 도 10을 이용하여 설명한다.
도 10의 (a)는, 시트당 다수의 패널을 형성할 수 있는 구조로 된 제1 상층 기판(3a)의 구성을 도시하는 상면도이다. 도 10의 (a)에 도시한 바와 같이, 제1 상층 기판(3a)은 복수의 캐비티(5a)가 2차원 배열된 구성을 갖고 있다. 캐비티(5a)는 캐비티(5)의 상부로서, 후술하는 캐비티(5b)와 함께 캐비티(5)를 형성하는 것이다. 캐비티(5a)의 네 코너에는 제1 상층 기판(3a)의 상면으로부터 하면에 걸쳐 캐스터레이션(28a)이 형성되어 있으며, 그 표면에 도금이 실시되어 있다(캐스터레이션 도금부(10a)). 또한, 제1 상층 기판(3a)의 상면에는 소정의 패턴의 도금부(9a)가 미리 형성되어 있다. 이 도금부(9a)는 분단 전의 상면 도금부(9)이다.
도 10의 (b)는, 마찬가지로 시트당 다수의 패널을 형성할 수 있는 구조로 된 제2 상층 기판(3b)의 구성을 도시하는 상면도이다. 도 10의 (b)에 도시한 바와 같이, 제2 상층 기판(3b)은 제1 상층 기판(3a)에 형성된 복수의 캐비티(5a)와 대응하는 영역에 캐비티(5b)가 형성되어 있다. 캐비티(5b)의 내벽에는 캐비티(5a)에 형성된 캐스터레이션(28a)과 엇갈리는 위치에 캐스터레이션(28b)이 형성되어 있으며, 그 표면에 도금이 실시되어 있다(캐스터레이션 도금부(10b)). 또한, 제1 상층 기판(3b)의 상면에는 캐스터레이션(28a)과 캐스터레이션(28b)을 전기적으로 접속하기 위한 배선 패턴(11a)이 형성되어 있다.
도 10의 (c)는, 마찬가지로 시트당 다수의 패널을 형성할 수 있는 구조로 된 하층 기판(4)의 구성을 도시하는 상면도이다. 이 구성은 도 4의 (b)와 마찬가지로, 시트당 다수의 패널을 형성할 수 있는 구조로 된 제1 및 제2 상층 기판(3a, 3b)에서의 캐비티(5a, 5b)와 대응하는 영역, 즉 패키지(2)의 다이아 터치면(6)이 되는 영역에 미리 다이아 터치 패턴(7)이 형성되어 있으며, 또한 캐스터레이션(28b)과 대응하는 영역 및 이들 주변의 영역에 미리 배선 패턴(11b)이 형성되어 있다. 또한, 하층 기판(4)에는 미리 비아 배선(12) 및 풋 패턴(17)이 형성되어 있다(도 10의 (d) 및 도 8 참조).
이들 제1 및 제2 상층 기판(3a, 3b) 및 하층 기판(4)을, 예를 들면 도 10의 (d)에 도시한 바와 같이 접합함으로써, 도 6 내지 도 9에 도시한 바와 같은 패키지(22)를 제작할 수 있다.
또한, 상술한 바와 같이 제작된 패키지(22)를 이용한 SAW 디바이스(21)의 제작 방법은, 제1 실시예에서 도 5를 이용하여 설명한 공정과 마찬가지이므로, 여기 서는 설명을 생략한다.
이상과 같이 구성함으로써, 본 실시예에서는 가압·가열 공정에서, 융해하여 흘러 나온 워셔(16a)가 캐스터레이션(28a)에까지만 머물기 때문에, 패키지(21)에 있어서의 캐비티(5) 하면(다이아 터치면(6))까지 도달되지 않는다. 이 때문에, 캐비티(5) 하면에 형성된 다이아 터치 패턴(7)의 단락을 방지할 수 있다.
〈제3 실시예〉
다음으로, 본 발명의 제3 실시예에 대하여 도면을 이용하여 상세히 설명한다.
상술한 제1, 제2 실시예에서는 패키지의 측벽(안/밖)에 캐스터레이션을 형성함으로써, 흘러 나온 워셔가 패키지 이면의 풋 패턴 또는 캐비티 저면의 다이아 터치 패턴을 단락하는 것을 방지하고 있었다. 이에 대하여, 본 실시예에서는 캐비티를 형성하는(둘러싸는) 측벽 내에, 관통하지 않을 정도의 구멍(홀)을 상면측으로부터 형성한 경우를 예로 들어 설명한다.
도 11은 본 실시예에 의한 SAW 디바이스(31)의 구성을 도시하는 사시도이다. 도 11에 도시한 바와 같이, 본 실시예에서는 캐비티(5)를 형성하는 측벽, 즉 상층 기판(3)에, 이것을 관통하는 구멍(38)이 형성되어 있으며, 이 내벽에 도금이 실시되어 있다. 이 구성을 도 12를 이용하여, 보다 상세히 설명한다.
도 12는 도 11에서의 J-J' 단면도이다. 도 12에 도시한 바와 같이, 본 실시예에서는 상층 기판(3)을 상면으로부터 관통하도록 구멍(38)이 형성되어 있다. 이 구멍(38)의 바닥부는 하층 기판(4)(실제로는 배선 패턴(11))으로 막혀 있다.
구멍(38)의 내벽에는, 상술된 바와 같이 도금이 실시되어 있다(홀 도금부(39)). 이 홀 도금부(39)는 상면 도금부(9)와 전기적으로 접속되어 있다. 구멍(38)의 하부, 즉 하층 기판(4)의 상면에는 배선 패턴(10)이 형성되어 있다. 이 배선 패턴(11)은 홀 도금부(39)와 전기적으로 접속되어 있으며, 또한 제1 실시예와 마찬가지로 하층 기판(4)을 관통하는 비아 배선(12)을 개재하여 패키지(22) 이면에 형성된 접지 전위의 풋 패턴(17)과 전기적으로 접속되어 있다.
이러한 구성에 의해, 상면 도금부(9) 상에 워셔(16)로 고정된 덮개(15)를 접지 전위로 떨어뜨릴 수 있다. 또한, 다른 구성은 제1 실시예와 마찬가지이므로, 여기서는 설명을 생략한다.
본 실시예에 의한 패키지(32)는, 제1 실시예에서의 패키지(2)의 제조 방법과 마찬가지로, 패키지(32)의 두께에 대하여 비교적 얇은 기판을 복수 적층하여 형성된 하층 기판(4)과, 마찬가지로 패키지(32)의 두께에 대하여 비교적 얇은 기판을 복수 적층하여 형성된 상층 기판(3)을 접합함으로써 제작할 수 있다. 이 방법은 도 4를 이용하여 설명한 방법과 마찬가지이므로, 여기서는 상세한 설명을 생략한다.
또한, 이와 같이 제작된 패키지(32)를 이용한 SAW 디바이스(31)의 제작 방법은, 제1 실시예에서 도 5를 이용하여 설명한 공정과 마찬가지이므로, 여기서는 설명을 생략한다.
이상과 같이 구성함으로써, 본 실시예에서는 가압·가열 공정에서, 융해하여 흘러 나온 워셔(16a)가 구멍(38)에까지만 머물기 때문에, 패키지(32) 이면에서의 풋 패턴(17) 및 캐비티(5) 하면(다이아 터치면(6))까지 도달되지 않는다. 이 때문에, 풋 패턴(17) 및 다이아 터치 패턴(7)의 단락을 방지할 수 있다.
〈제4 실시예〉
다음으로, 본 발명의 제4 실시예에 대하여 도면을 이용하여 상세히 설명한다.
상술한 제1 또는 제2 실시예에서는, 캐스터레이션이 캐비티를 구성하는 측벽의 외측 또는 내측의 임의의 위치에 형성되어 있었다. 이에 대하여, 본 발명은 2단 구성의 캐스터레이션 중, 캐비티의 개구부로부터 연장하는(즉, 상측에 위치하는) 캐스터레이션(캐스터레이션(48a): 도 13 참조)을 측벽의 외측의 코너에 형성한 경우를 예로 들어 설명한다.
이와 같이 적어도 패키지의 개구부측으로부터 연장되는 캐스터레이션을 형성하는 위치를 측벽의 코너에 한정함으로써, 본 실시예에서는 패키지 상부, 다시 말하면 개구부 주위의 벽두께가 부분적으로 얇아지는 것을 회피할 수 있어, 덮개를 접착할 때의 제조 마진이 감소하는 것을 방지할 수 있다.
도 13은 본 실시예에 의한 SAW 디바이스(41)의 구성을 도시하는 사시도이다. 도 13에 도시한 바와 같이, 본 실시예에서는 패키지(42)가 제1 상층 기판(43a), 제2 상층 기판(43b) 및 하층 기판(4)으로 구성되어 있으며, 이것에 2단 구성의 캐스터레이션(48a, 48b)이 형성되어 있다. 캐스터레이션(48a, 48b)에서, 상측의 캐스터레이션(48a)은 패키지(42)의 코너부에 형성되어 있으며, 하측의 캐스터레이션(48b)은 예를 들면 캐비티(5)의 내벽에 형성되어 있다. 단, 이에 한 정되지 않고, 하측의 캐스터레이션(48b)은 캐비티(5)를 형성하는 측벽의 내측에 캐비티(5)의 저면으로부터 개구부에 도달하지 않는 영역의 임의의 위치에 형성되어도 되고, 패키지(42)의 측벽의 외측에 패키지(42)의 저면으로부터 개구부에 도달하지 않는 영역의 임의의 위치에 형성되어도 된다.
이들 캐스터레이션(48a, 48b)의 표면에 형성된 캐스터레이션 도금부(40a, 40b)(도 14의 (a), (b), (c) 참조)는 배선 패턴(44)을 통하여 전기적으로 접속되어 있다. 이 구성을 도 14를 이용하여, 보다 상세히 설명한다.
도 14의 (a)는 제1 상층 기판(43a)의 구성을 도시하는 상면도이다. 또한, 도 14의 (b)는 제2 상층 기판(43b)의 구성을 도시하는 상면도이고, 도 14의 (c)는 제2 상층 기판(43b)의 구성을 도시하는 하면도이다.
도 14의 (a)에 도시한 바와 같이, 제1 상층 기판(43a)의 각 코너에는 캐스터레이션(48a)이 형성되어 있으며, 이 표면에는 도금이 실시되어 있다(캐스터레이션 도금부(40a)). 캐스터레이션 도금부(40a)는 하부에서 제2 상층 기판(43b)에 형성된 도금부(40a')와 전기적으로 접속된다. 또한, 도 14의 (b), (c)에 도시한 바와 같이, 제2 상층 기판(43b)의 예를 들면 내벽에는 1개 이상의 캐스터레이션(48b)이 형성되어 있으며, 이 표면에는 마찬가지로 도금이 실시되어 있다(캐스터레이션 도금부(40b)). 따라서, 캐스터레이션 도금부(40a, 40b)는 도 14의 (b)에 도시한 배선 패턴(44)을 통하여 전기적으로 접속된다.
제2 상층 기판(43b)에 형성된 캐스터레이션 도금부(40b)는 상술한 제2 실시예와 마찬가지로, 도 15에 도시한 바와 같은 하층 기판(4)의 배선 패턴(11b)에 전 기적으로 접속되고, 하층 기판(4)을 관통하는 비아 배선(12)을 개재하여 패키지(42) 이면에 형성된 접지 전위의 풋 패턴(17)과 전기적으로 접속된다.
이러한 구성에 의해, 상부 도금부(9a) 상에 워셔(16)로 고정된 덮개(15)를 접지 전위로 떨어뜨릴 수 있다. 또한, 다른 구성은 제1 실시예와 마찬가지이므로, 여기서는 설명을 생략한다. 또한, 본 실시예에 의한 패키지(42) 및 SAW 디바이스(41)의 제조 방법은, 상술한 실시예(특히 제2 실시예)와 마찬가지이므로, 여기서는 설명을 생략한다.
이상과 같이 구성함으로써, 본 실시예에서는 상술한 각 실시예에 따른 효과 외에 패키지 상부의 벽두께가 부분적으로 얇아지는 것을 방지할 수 있으며, 덮개(16)를 접착할 때의 마진을 많이 취할 수 있어, 제조 과정이 용이하게 된다.
〈다른 실시예〉
이상, 설명한 실시예는 본 발명의 바람직한 일 실시예에 불과하며, 본 발명은 그 취지를 일탈하지 않는 한 다양하게 변형하여 실시 가능하다. 또한, 상기 각 실시예에서는 덮개(15) 및 워셔(16)를 도전체로 구성한 경우에 대해서 예를 들었지만, 본 발명은 이에 한정되지 않고, 워셔를 연화하여 캐비티를 밀봉하기 위한 덮개를 고정하는 구성을 갖고 있으면, 어떠한 형태에 대해서도 적용할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 제조가 용이한 전자 디바이스 및 그 제조 방법, 및 이것을 가능하게 하기 위한 전자 디바이스의 패키지, 베이스 기판 및 그 제조 방법을 실현할 수 있다.

Claims (23)

  1. 전자 소자가 수용되는 전자 디바이스의 패키지에 있어서,
    상기 전자 소자를 수용하기 위한 캐비티와,
    상기 캐비티를 형성하는 측벽의 외측에 형성된 홈
    을 포함하며,
    상기 홈은 상기 캐비티의 개구부측으로부터 형성되어 있으며, 또한 해당 패키지의 해당 개구부측과 반대측의 면에 도달하지 않도록 형성되어 있는 것을 특징으로 하는 전자 디바이스의 패키지.
  2. 제1항에 있어서,
    상기 개구부를 둘러싸도록 형성된 제1 도체막과,
    상기 홈의 표면에 형성된 제2 도체막과,
    상기 제2 도체막을 접지하기 위한 배선 패턴
    을 포함하며,
    상기 제2 도체막은 상기 제1 도체막과의 전기적인 접속을 갖는 것을 특징으로 하는 전자 디바이스의 패키지.
  3. 전자 소자가 수용되는 전자 디바이스의 패키지에 있어서,
    상기 전자 소자를 수용하기 위한 캐비티와,
    상기 캐비티를 형성하는 측벽의 내측에 형성된 홈
    을 포함하며,
    상기 홈은 상기 캐비티의 개구부측으로부터 형성되어 있으며, 또한 해당 캐비티의 저면에 도달하지 않도록 형성되어 있는 것을 특징으로 하는 전자 디바이스의 패키지.
  4. 제3항에 있어서,
    상기 개구부를 둘러싸도록 형성된 제1 도체막과,
    상기 홈의 표면에 형성된 제2 도체막과,
    상기 제2 도체막을 접지하기 위한 배선 패턴
    을 포함하며,
    상기 제2 도체막은 상기 제1 도체막과의 전기적인 접속을 갖는 것을 특징으로 하는 전자 디바이스의 패키지.
  5. 전자 소자가 수용되는 전자 디바이스의 패키지에 있어서,
    상기 전자 소자를 수용하기 위한 캐비티와,
    상기 캐비티를 형성하는 측벽의 내측에 형성된 제1 홈과,
    상기 측벽의 내측에 형성된 제2 홈
    을 포함하며,
    상기 제1 홈은 상기 캐비티의 상기 개구부측으로부터 형성되어 있으며, 또한 해당 캐비티의 저면에 도달하지 않도록 형성되어 있고,
    상기 제2 홈은 상기 제1 홈과 높이의 차이로, 상기 캐비티의 상기 저면으로부터 형성되어 있으며, 또한 해당 캐비티의 상기 개구부측에 도달하지 않도록 형성되어 있는 것을 특징으로 하는 전자 디바이스의 패키지.
  6. 제5항에 있어서,
    상기 개구부를 둘러싸도록 형성된 제1 도체막과,
    상기 제1 홈의 표면에 형성된 제2 도체막과,
    상기 제2 홈의 표면에 형성된 제3 도체막과,
    상기 제2 도체막과 상기 제3 도체막을 전기적으로 접속하기 위한 제1 배선 패턴과,
    상기 제3 도체막을 접지하기 위한 제2 배선 패턴
    을 포함하며,
    상기 제2 도체막은 상기 제1 도체막과의 전기적인 접속을 갖는 것을 특징으로 하는 전자 디바이스의 패키지.
  7. 전자 소자가 수용되는 전자 디바이스의 패키지에 있어서,
    상기 전자 소자를 수용하기 위한 캐비티와,
    상기 캐비티를 형성하는 측벽에 형성된 구멍
    을 포함하며,
    상기 구멍은 상기 캐비티의 개구부측으로부터 형성되어 있으며, 또한 상기 패키지의 저면에 도달하지 않도록 형성되어 있는 것을 특징으로 하는 전자 디바이스의 패키지.
  8. 제7항에 있어서,
    상기 개구부를 둘러싸도록 형성된 제1 도체막과,
    상기 구멍의 내측 표면에 형성된 제2 도체막과,
    상기 제2 도체막을 접지하기 위한 배선 패턴
    을 포함하며,
    상기 제2 도체막은 상기 제1 도체막과의 전기적인 접속을 갖는 것을 특징으로 하는 전자 디바이스의 패키지.
  9. 전자 소자가 수용되는 전자 디바이스의 패키지에 있어서,
    상기 전자 소자를 수용하기 위한 캐비티와,
    상기 캐비티를 형성하는 측벽의 외측의 코너에 형성된 제1 홈과,
    상기 측벽의 내측 또는 외측에 형성된 제2 홈
    을 포함하며,
    상기 제1 홈은 상기 캐비티의 개구부측으로부터 형성되어 있으며, 또한 상기 패키지의 이면에 도달하지 않도록 형성되어 있고,
    상기 제2 홈은 상기 제1 홈과 높이의 차이로, 상기 캐비티의 저면 또는 상기 패키지의 저면으로부터 형성되어 있으며, 또한 해당 캐비티의 개구부측에 도달하지 않도록 형성되어 있는 것을 특징으로 하는 전자 디바이스의 패키지.
  10. 제9항에 있어서,
    상기 개구부를 둘러싸도록 형성된 제1 도체막과,
    상기 제1 홈의 표면에 형성된 제2 도체막과,
    상기 제2 홈의 표면에 형성된 제3 도체막과,
    상기 제2 도체막과 상기 제3 도체막을 전기적으로 접속하기 위한 제1 배선 패턴과,
    상기 제3 도체막을 접지하기 위한 제2 배선 패턴
    을 포함하며,
    상기 제2 도체막은 상기 제1 도체막과의 전기적인 접속을 갖는 것을 특징으로 하는 전자 디바이스의 패키지.
  11. 제1항 내지 제10항 중 어느 한 항에 기재된 상기 전자 디바이스의 패키지가 2차원 배열되어 일체 형성된 것을 특징으로 하는 베이스 기판.
  12. 제1항 또는 제2항에 기재된 상기 전자 디바이스의 패키지가 2차원 배열되어 일체 형성된 베이스 기판에 있어서,
    상기 인접하는 상기 패키지에 있어서의 상기 홈이 일체로 되어, 상기 베이스 기판을 관통하지 않는 구멍을 형성하고 있는 것을 특징으로 하는 베이스 기판.
  13. 제11항에 있어서,
    세라믹스, 알루미늄 세라믹스, 비스무스이미드 트리아딘 수지, 폴리페닐렌에테르, 폴리이미드 수지, 유리 에폭시, 또는 유리 크로스 중 어느 하나를 주성분으로 하여 형성되어 있는 것을 특징으로 하는 베이스 기판.
  14. 제1항 내지 제10항 중 어느 한 항에 기재된 상기 전자 디바이스의 패키지와,
    상기 캐비티 내에 실장된 상기 전자 소자와,
    상기 개구부를 밀봉하는 덮개
    를 포함하며,
    상기 덮개는 수지 또는 도전체에 의해 상기 개구부에 접착되어 있는 것을 특징으로 하는 전자 디바이스.
  15. 제14항에 있어서,
    상기 전자 소자는 탄성 표면파 소자인 것을 특징으로 하는 전자 디바이스.
  16. 복수의 캐비티가 2차원 배열되어 형성된 베이스 기판을 이용하는 전자 디바이스의 제조 방법에 있어서,
    상기 베이스 기판은 상기 캐비티의 개구부의 주위에 형성된 구멍을 갖고,
    상기 캐비티에 전자 소자를 실장하는 제1 공정과,
    상기 전자 소자가 실장된 상기 캐비티를 각각 분리하는 제2 공정과,
    수지 또는 도전체에 의해 상기 캐비티의 상기 개구부를 덮개로 밀봉하는 제3 공정
    을 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  17. 제16항에 있어서,
    상기 제2 공정은 상기 구멍을 분단하면서 상기 캐비티를 개개로 분리하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  18. 제16항 또는 제17항에 있어서,
    상기 베이스 기판은 상기 개구부를 둘러싸도록 형성된 제1 도체막과, 해당 제1 도체막과 전기적인 접속을 갖는 상기 구멍의 내측 표면에 형성된 제2 도체막과, 해당 제2 도체막을 접지하기 위한 배선 패턴을 갖고,
    상기 제3 공정은 가압 및 가열함으로써 상기 덮개를 상기 수지 또는 도전체로 상기 제1 도체막 상에 전기적 및 기계적으로 고정하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  19. 복수의 캐비티가 2차원 배열되어 형성된 베이스 기판을 이용하는 전자 디바이스의 제조 방법에 있어서,
    상기 베이스 기판은 상기 캐비티를 형성하는 측벽의 내측에 형성된 홈을 갖고,
    상기 캐비티에 전자 소자를 실장하는 제1 공정과,
    상기 전자 소자가 실장된 상기 캐비티를 개개로 분리하는 제2 공정과,
    수지 또는 도전체에 의해 상기 캐비티의 상기 개구부를 덮개로 밀봉하는 제3 공정
    을 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  20. 제19항에 있어서,
    상기 베이스 기판은 상기 개구부의 주위에 형성된 제1 도체막과, 해당 제1 도체막과 전기적인 접속을 갖는 상기 홈의 표면에 형성된 제2 도체막과, 해당 제2 도체막을 접지하기 위한 배선 패턴을 갖고,
    상기 제3 공정은 가압 및 가열함으로써 상기 덮개를 상기 수지 또는 도전체로 상기 제1 도체막 상에 전기적 및 기계적으로 고정하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  21. 복수의 캐비티가 2차원 배열되어 형성된 베이스 기판을 이용하는 전자 디바이스의 제조 방법에 있어서,
    상기 베이스 기판은 상기 캐비티를 형성하는 측벽의 내측에 해당 캐비티의 개구부측으로부터 해당 캐비티의 저면에 도달하지 않도록 형성된 제1 홈과, 해당 제1 홈과 높이의 차이로 해당 캐비티의 저면에 도달하도록 형성된 제2 홈을 갖고,
    상기 캐비티에 전자 소자를 실장하는 제1 공정과,
    상기 전자 소자가 실장된 상기 캐비티를 개개로 분리하는 제2 공정과,
    수지 또는 도전체에 의해 상기 캐비티의 상기 개구부를 덮개로 밀봉하는 제3 공정
    을 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  22. 복수의 캐비티가 2차원 배열되어 형성된 베이스 기판을 이용하는 전자 디바이스의 제조 방법에 있어서,
    상기 베이스 기판은 상기 캐비티를 형성하는 측벽의 외측의 코너에 해당 캐비티의 개구부측으로부터 해당 패키지의 이면에 도달하지 않도록 형성된 제1 홈과, 해당 제1 홈과 높이의 차이로 해당 캐비티 또는 해당 패키지의 이면에 도달하도록 형성된 제2 홈을 갖고,
    상기 캐비티에 전자 소자를 실장하는 제1 공정과,
    상기 전자 소자가 실장된 상기 캐비티를 개개로 분리하는 제2 공정과,
    수지 또는 도전체에 의해 상기 캐비티의 상기 개구부를 덮개로 밀봉하는 제3 공정
    을 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  23. 제21항 또는 제22항에 있어서,
    상기 베이스 기판은, 상기 개구부의 주위에 형성된 제1 도체막과, 해당 제1 도체막과 전기적인 접속을 갖는 상기 제1 홈의 표면에 형성된 제2 도체막과, 상기 제2 홈의 표면에 형성된 제3 도체막과, 해당 제2 및 제3 도체막을 전기적으로 접속하기 위한 제1 배선 패턴과, 해당 제3 도체막을 접지하기 위한 제3 배선 패턴을 갖고,
    상기 제3 공정은 가압 및 가열함으로써 상기 덮개를 상기 수지 또는 도전체로 상기 제1 도체막 상에 전기적 및 기계적으로 고정하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
KR1020040015802A 2003-03-10 2004-03-09 전자 디바이스의 패키지, 베이스 기판, 전자 부품 및 그제조 방법 KR100625717B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003064227 2003-03-10
JPJP-P-2003-00064227 2003-03-10
JPJP-P-2003-00121562 2003-04-25
JP2003121562A JP4046641B2 (ja) 2003-03-10 2003-04-25 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法

Publications (2)

Publication Number Publication Date
KR20040081310A KR20040081310A (ko) 2004-09-21
KR100625717B1 true KR100625717B1 (ko) 2006-09-20

Family

ID=33421500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040015802A KR100625717B1 (ko) 2003-03-10 2004-03-09 전자 디바이스의 패키지, 베이스 기판, 전자 부품 및 그제조 방법

Country Status (4)

Country Link
US (1) US7304417B2 (ko)
JP (1) JP4046641B2 (ko)
KR (1) KR100625717B1 (ko)
CN (1) CN1531199A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005047170A1 (de) * 2004-10-05 2006-07-20 Sharp K.K. Optische Vorrichtung, optischer Verbinder und damit ausgerüstete elektronische Einrichtung
KR100681264B1 (ko) * 2005-05-31 2007-02-09 전자부품연구원 전자소자 패키지 및 그의 제조 방법
JP4654104B2 (ja) * 2005-10-05 2011-03-16 日本特殊陶業株式会社 セラミックパッケージ
JP5048471B2 (ja) * 2007-12-05 2012-10-17 セイコーインスツル株式会社 パッケージの製造方法、パッケージ、電子デバイス、圧電振動子、発振器、電子機器及び電波時計
WO2009096563A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 弾性波装置およびその製造方法
US8319114B2 (en) 2008-04-02 2012-11-27 Densel Lambda K.K. Surface mount power module dual footprint
CN104104356B (zh) 2008-11-28 2017-06-23 京瓷株式会社 弹性波装置及电路基板
JP5312223B2 (ja) * 2009-06-25 2013-10-09 京セラ株式会社 配線基板
JP6006474B2 (ja) * 2011-04-25 2016-10-12 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
JP2013046167A (ja) * 2011-08-23 2013-03-04 Seiko Epson Corp 振動デバイス、及び振動デバイスの製造方法
KR102431587B1 (ko) * 2015-08-12 2022-08-11 삼성전기주식회사 패키지 기판 및 그 제조방법
WO2017090508A1 (ja) 2015-11-25 2017-06-01 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
EP4141927A1 (en) * 2021-08-30 2023-03-01 Nexperia B.V. Electronic package and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222562A (ja) 1989-02-23 1990-09-05 Toto Ltd チップキャリヤ
JPH0559951U (ja) * 1992-01-09 1993-08-06 株式会社村田製作所 圧電部品
US5502344A (en) * 1993-08-23 1996-03-26 Rohm Co., Ltd. Packaged piezoelectric oscillator incorporating capacitors and method of making the same
US5500628A (en) * 1995-01-24 1996-03-19 Motorola, Inc. Double-sided oscillator package and method of coupling components thereto
JPH11122072A (ja) 1997-10-14 1999-04-30 Fujitsu Ltd 弾性表面波装置
JP3860364B2 (ja) 1999-08-11 2006-12-20 富士通メディアデバイス株式会社 弾性表面波装置
JP3758947B2 (ja) 2000-06-29 2006-03-22 株式会社住友金属エレクトロデバイス セラミックパッケージ
JP2003037208A (ja) 2001-07-25 2003-02-07 Kyocera Corp 配線基板

Also Published As

Publication number Publication date
US7304417B2 (en) 2007-12-04
JP4046641B2 (ja) 2008-02-13
KR20040081310A (ko) 2004-09-21
CN1531199A (zh) 2004-09-22
JP2004335496A (ja) 2004-11-25
US20040226741A1 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
JP4712632B2 (ja) 弾性波デバイス及びその製造方法
US7868448B2 (en) Electrical component and production thereof
KR100744353B1 (ko) 탄성 표면파 디바이스 및 그 제조 방법, ｉｃ 카드, 휴대용전자 기기
US7820468B2 (en) Stack type surface acoustic wave package, and method for manufacturing the same
KR20040015688A (ko) 탄성파 장치 및 그 제조 방법
KR100625717B1 (ko) 전자 디바이스의 패키지, 베이스 기판, 전자 부품 및 그제조 방법
KR20040086189A (ko) 탄성 표면파 디바이스 및 그 제조 방법
KR100663142B1 (ko) 탄성 표면파 장치
KR20170108383A (ko) 소자 패키지 및 그 제조방법
US8022594B2 (en) Surface acoustic wave device
JP2002135080A (ja) 弾性表面波装置及びその製造方法
KR20170108377A (ko) 소자 패키지 및 그 제조방법
JPH11122072A (ja) 弾性表面波装置
KR20060115531A (ko) 기밀특성이 우수한 표면탄성파 소자 패키지 및 그 제조방법
KR100843419B1 (ko) 반도체 칩 패키지 및 제조방법
JP2000138532A (ja) 水晶発振器
JP2002100945A (ja) 弾性表面波装置およびその製造方法
JP3546506B2 (ja) 電子部品およびその製造方法
JP2008011125A (ja) 弾性表面波デバイス
JP3403159B2 (ja) 圧電発振器
JP2006102845A (ja) 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法
JPH10150273A (ja) 弾性表面波素子チップを有する高密度実装基板
JPH10163798A (ja) 弾性表面波素子とこれを用いた電子部品
JP2002324864A (ja) 電子部品装置
JP2005183669A (ja) 実装基板およびそれを用いた電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee