WO2012147243A1 - 配線基板、多数個取り配線基板、およびその製造方法 - Google Patents

配線基板、多数個取り配線基板、およびその製造方法 Download PDF

Info

Publication number
WO2012147243A1
WO2012147243A1 PCT/JP2012/000671 JP2012000671W WO2012147243A1 WO 2012147243 A1 WO2012147243 A1 WO 2012147243A1 JP 2012000671 W JP2012000671 W JP 2012000671W WO 2012147243 A1 WO2012147243 A1 WO 2012147243A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
substrate
metallized layer
ceramic
groove
Prior art date
Application number
PCT/JP2012/000671
Other languages
English (en)
French (fr)
Inventor
政美 長谷川
平山　聡
鬼頭　直樹
Original Assignee
日本特殊陶業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本特殊陶業株式会社 filed Critical 日本特殊陶業株式会社
Priority to US14/000,568 priority Critical patent/US9295151B2/en
Priority to CN201280014410.0A priority patent/CN103444270B/zh
Priority to KR1020137030740A priority patent/KR101505355B1/ko
Priority to EP12777596.3A priority patent/EP2704537B1/en
Publication of WO2012147243A1 publication Critical patent/WO2012147243A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/0036—Laser treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Definitions

  • the present invention provides a plating film coated on the surface of a metallized layer provided along each side surface such as the surface of a substrate body, a wiring substrate in which a brazing material is not damaged, and a large number of such wiring substrates for providing simultaneously.
  • the present invention relates to a wiring board and a method of manufacturing the same.
  • a ceramic wiring board is manufactured by dividing a large number of ceramic wiring boards into individual ceramic wiring boards along dividing grooves provided on the front and back surfaces thereof. At the time of singulation, in order to make it difficult to produce burrs and the like in the vicinity of the dividing grooves, a blade (blade) having a predetermined angle of the cutting edge is inserted along the dividing groove planned position of the green sheet laminate.
  • a blade blade having a predetermined angle of the cutting edge is inserted along the dividing groove planned position of the green sheet laminate.
  • the dividing grooves formed by the cutter are V-shaped with an acute angle in section, a sufficient groove width can not be obtained between the adjacent wiring boards, and the solder brazing material for sealing is heated and melted. There is a case where the brazing materials to be combined are inadvertently fused and can not be separated into pieces. Furthermore, since the dividing groove by the cutter has a V-shaped cross section with an acute angle, metallization is provided on the surfaces of a pair of adjacent wiring substrate portions when valley-folding and separating the surface side on which the dividing groove is formed. There has been a problem that the plated film or brazing material for sealing which is coated in each layer rubs against each other, and the plated film or brazing material for each wiring substrate may be damaged.
  • JP 2009-218319 A pages 1 to 11, FIGS. 1 to 8
  • JP-A-2004-276386 pages 1 to 7, FIGS. 1 to 4
  • the present invention solves the problems described in the background art and provides a plurality of wiring substrates in which the plating film or brazing material is not scratched and the wiring material coated on the surface of the metallized layer provided along each side surface It is an object of the present invention to provide a multi-layered wiring substrate for simultaneously providing individual components and a manufacturing method for reliably obtaining the wiring substrate.
  • the present invention is a shallow groove including a dividing groove to be formed on a ceramic multi-cavity wiring board, a deep groove having an obtuse cross section and ceramic horizontal surfaces located on both sides of the opening. And was made with the idea in mind. That is, the wiring substrate (claim 1) of the present invention is made of ceramic, and the grooved surface and the back surface located on the front surface side are located between the front and back surfaces and the front and back surfaces rectangular in plan view.
  • a wiring substrate comprising: a substrate body provided with four side surfaces comprising fracture surfaces located on one side, and a metallized layer formed along the four side surfaces of the surface of the substrate body and having a rectangular frame shape in plan view A horizontal surface formed by exposing the ceramic of the substrate body is located between the grooved surface of each side surface of the substrate body and the metallized layer.
  • the ceramic includes, for example, a high temperature sintered ceramic such as alumina, or a glass-ceramic which is a type of low temperature sintered ceramic.
  • the substrate main body of the wiring substrate and the substrate main body of the multi-piece wiring substrate to be described later are formed by integrally laminating a plurality of ceramic layers.
  • the grooved surface is inclined between a vertical fracture surface and the horizontal surface.
  • the inclination angle is more than 45 degrees (half of an obtuse angle) or about 45 degrees with respect to the vertical.
  • the metallized layer is a conductor layer mainly composed of W, Mo, Cu, Ag, etc.
  • the surface of the conductor layer is coated with, for example, a Ni plating film and an Au plating film.
  • the brazing material is made of, for example, an Ag-Cu alloy or an Au-Sn alloy, is used to attach a lid plate or a metal fitting on the metallized layer, and is formed on the plating film coated on the metallized layer. It is arranged.
  • the horizontal surface where the ceramic is exposed is a relatively flat surface that is substantially parallel to the front and back surfaces of the substrate body.
  • a cavity opened to the surface is located, and on the bottom surface of the cavity, an electronic component such as a crystal oscillator is mounted, for example. .
  • a grooved surface similar to the grooved surface on the front surface side is located also between the broken surface and the back surface in the side surface, and along the side surfaces of the four sides in the back surface of the substrate main body.
  • a wiring substrate, wherein a similar metallized layer is formed, and the same horizontal surface is located between the grooved surface on the back surface side and the metallized layer on the back surface side in each side surface of the substrate main body. (Claim 2) is also included.
  • notches along the thickness direction of the front surface and the back surface are opened on the side surface of the substrate main body, and the inner wall surface of the notch has upper and lower end portions.
  • the wiring board (Claim 3) in which the conductor layer which at least one side does not enter into the said horizontal surface is formed is also included.
  • the notch formed on the side surface of the wiring substrate and the conductor layer formed on the inner wall surface thereof are located at the middle in the horizontal direction of the side surface or at the corner between a pair of adjacent side surfaces.
  • the cross section of the conductor layer in plan view is semicircular or quarter circular arc shape.
  • the multi-cavity wiring board (Claim 4) of the present invention is made of ceramic and has a rectangular frame shape provided on at least one of the front and back surfaces of the substrate main body having the front and back surfaces rectangular in plan view.
  • the dividing groove is a multi-cavity wiring board, and the dividing groove is a pair of left and right metallaes located on at least one of a deep groove formed between adjacent wiring board portions and a front surface and a back surface of the adjacent wiring substrate portion. 'S layer, and a shallow position to and ceramic of the substrate main body is surrounded by a pair of horizontal plane becomes exposed between said metallized layer and the Okumizo consists, it is characterized.
  • the inner groove of the dividing groove is preferably a cross-section having an obtuse angle (more than 90 degrees), but may be 90 degrees or less than 90 degrees (about 80 degrees or more).
  • the dividing groove intersects the through hole penetrating between the front surface and the back surface along the radial direction of the through hole, and the inner wall surface of the through hole has a cylindrical shape. Also included is a multi-layered wiring board (claim 5) in which a conductor is formed.
  • the method of manufacturing a multi-cavity wiring board comprises a substrate body made of ceramic and having a rectangular front and back surface in plan view, and a frame shape on at least one of the front and back surfaces.
  • a method of manufacturing a multi-cavity wiring substrate comprising: forming a frame on at least one of the front surface and the back surface of the product region in a green sheet having the front and back surfaces to be the above-mentioned product region and ear portions later.
  • the green sheet is a laminate of a plurality of green sheets.
  • the metallized layer is a conductive paste containing W, Mo, Cu, Ag, etc. as a main component, and the surface after firing is coated with an electrolytic metal plating film such as a Ni plating film and an Au plating film, later on. Further, a preformed brazing material is disposed thereon.
  • a laser is scanned while irradiating the surface of the green sheet at least twice or more along the dividing groove planned position, and a position of a first focus is formed.
  • the position of the second and subsequent focal points is set deeper or shallower in the thickness direction of the green sheet than the position of the first focal point (claims) Section 6) is also included.
  • the grooved surface which is one of the inner wall surfaces of the fractured surface and the dividing groove appearing on each side surface A ceramic horizontal surface is located between the surface and the metallized layer formed along each side of the surface of the substrate body. Moreover, the grooved surface is inclined more than 45 degrees or about 45 degrees with respect to the vertical line. Therefore, since the brazing materials disposed on the metallized layer of each adjacent wiring board are not fused to each other, peeling and burrs of the brazing material generated when singulated into individual wiring boards are also made. It has not occurred.
  • the plating films for example, Ni and Au plating films
  • the plating films are mutually Not scratched by rubbing.
  • the metallized layer is formed on the periphery of the cavity opened on the back surface as well as on the front surface side of the substrate main body, and a fracture surface located in the middle in the thickness direction of each side surface
  • the horizontal plane is located between the grooved surface on the front surface side and the back surface side and the metallized layer on the front surface side and the back surface side, respectively. Therefore, when sealing a plurality of cavities opened on both the front surface and the back surface of the substrate body later, the metal lid plate and the metal fitting can be reliably adhered and joined.
  • the conductor layer A horizontal surface where the ceramic is exposed is located between the and the metallized layer. Therefore, since the careless short circuit between the conductor layer and the plating film or brazing material coated on the surface of the metallized layer can be prevented, the operation of the internal wiring and the electronic component to be mounted can be assuredly assured.
  • the dividing grooves formed along adjacent wiring board portions or between the product region and the ear portion have a deep groove having a wide opening. And a shallow groove including a pair of horizontal surfaces positioned between the deep groove and the pair of left and right metallized layers. Therefore, even when the surface side or the back surface side of the dividing groove is valley-folded and divided into individual wiring boards, the plating films coated on the surface of the metallized layer for each adjacent wiring board, or brazing materials Can be reliably prevented from being scratched by mutual rubbing. Furthermore, when the brazing material is heated and melted, the adjacent brazing materials can be reliably prevented from being inadvertently fused. Therefore, it is possible to reliably provide a plurality of wiring boards capable of reliably adhering and sealing a metal lid plate or metal fitting for sealing a cavity opened on at least one of the front surface and the back surface of the substrate body.
  • the multi-cavity wiring substrate of the fifth aspect when the wiring substrate is divided into a plurality of wiring substrates along the dividing grooves, a corner in the horizontal direction on the side surface of each wiring substrate or a corner between a pair of adjacent side surfaces
  • the through-hole is divided in the axial direction and formed in the cut-out portion along the thickness direction of the front and back surfaces and the inner wall surface of the cut-out portion, and the cylindrical conductor is divided in the axial direction
  • a plurality of wiring boards having the conductor layers in the vicinity of the side surface of each wiring substrate, it is possible to prevent an inadvertent short circuit between the conductor layer and the metallized layer.
  • the manufacturing method of the multi-cavity wiring board of the sixth aspect when singulated, the plating films coated on the surface of the metallized layer of each wiring board or the brazing materials are scratched due to mutual rubbing.
  • the wiring board can be manufactured reliably.
  • the second laser irradiation is focused.
  • a shallow groove including a pair of horizontal surfaces positioned between the deep groove and the pair of left and right metallized layers by preferentially removing the metallized layer deviated from the metallized layer and making the deep groove at an obtuse angle. It becomes possible to form grid division grooves in a desired position in the green sheet and to form them reliably.
  • FIG. 2 is a partial vertical cross-sectional view along arrows XX and XX in FIG. 1.
  • FIG. 4 is a partial perspective view including a vertical cross section taken along line YY of FIG. 3.
  • FIG. 3 is a partial vertical cross-sectional view similar to FIG. 2 showing another application of the wiring substrate of FIG. 1;
  • FIG. 5 is a partial vertical cross-sectional view similar to FIG. 2 showing an application form of the wiring board of FIG. 3;
  • BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a plan view of a multi-piece wiring board according to an embodiment of the present invention.
  • FIG. 8 is a partial vertical cross-sectional view along the arrow of ZZ line in FIG. 7;
  • FIG. 9 is an enlarged view showing the vicinity of a dividing groove in FIG. 8;
  • the top view which shows the multi-piece wiring board of a different form. Furthermore, the top view which shows the multi-piece wiring board of a different form.
  • Schematic which shows the dividing groove formation process in the manufacturing method of a multi-cavity wiring board.
  • FIG. 13 is a schematic view showing a dividing groove forming step following FIG. 12;
  • FIG. 14 is a schematic view showing a dividing groove forming step following FIG. 13; Schematic which shows the division groove vicinity of the green sheet obtained by the said process.
  • FIG. 1 is a perspective view showing a wiring board 1a according to an embodiment of the present invention
  • FIG. 2 is a partial vertical cross-sectional view taken along arrows XX and XX in FIG. As shown in FIGS.
  • the wiring substrate 1a is formed by laminating a plurality of ceramic layers (ceramics) S made of alumina or the like, and has a front surface 3 and a back surface 4 having a rectangular (rectangular) shape in plan view;
  • Substrate body provided with inclined grooved surface 7 located between the front surface 3 and the back surface 4 and located on the front surface 3 side and four side surfaces 5 composed of the fracture surfaces 6 of the ceramic S located on the back surface 4 side 2 and the side surfaces 5 of the four sides of the front surface 3 of the substrate body 2 and includes a metallized layer 11 having a rectangular (rectangular) frame shape in plan view.
  • a rectangular parallelepiped shaped cavity 8 consisting of a bottom surface 9 having a rectangular plan view and side walls 10 erected from the four sides.
  • an electronic component such as a crystal oscillator by brazing or the like
  • the electronic component can be mounted in the cavity 8.
  • the ceramic layer (ceramic) S may be a high-temperature fired ceramic other than alumina, or a low-temperature fired ceramic such as a glass-ceramic.
  • the grooved surface 7 on the surface 3 side is formed by laser processing to be described later, and is a relatively smooth surface as compared to the fracture surface 6 where the ceramic S on the back surface 4 is exposed, And it is inclined more than 45 degrees with respect to the vertical line.
  • the metallized layer 11 is made of W or Mo if the ceramic layer S is a high temperature fired ceramic such as alumina, and Cu if the ceramic layer S is a low temperature fired ceramic such as glass-ceramic. Or it consists of Ag etc.
  • the metallized layer 11 is substantially rectangular in cross section and has an inclined surface 12 on the side surface 5 side. As shown in the partial enlarged cross-sectional view of the dashed-dotted line portion s in FIG.
  • a Ni plating film m1 and an Au plating film m2 (plating film) and a brazing material layer are provided on the surface side of the metallized layer 11.
  • bm for example, Ag—Cu alloy or Au—Sn alloy
  • a horizontal horizontal surface 13 to which the ceramic S is exposed is positioned at a constant width along the four circumferences of the substrate body 2. doing.
  • the horizontal surface 13 where the ceramic S of the substrate body 2 is exposed is located between the grooved surface 7 and the metallized layer 11 in each side surface 5 of the substrate body 2 doing. Therefore, even when the brazing material bm for sealing is heated and melted in the state of the multi-cavity wiring substrate to be described later, adjacent brazing materials bm are mutually fused (bridged), so There is no peeling or burring of the brazing material. Furthermore, in order to divide the main wiring board 1a into multiple pieces from the wiring board, even when the surface 3 side is valley-folded, the Ni plating film m1 coated on the surface of the metallized layer 11 for each adjacent wiring board 1a.
  • the surface 3 and the back surface 4 of the wiring substrate 1a and the bottom surface 9 of the cavity 8 may have a square shape in plan view.
  • FIG. 3 is a plan view showing a wiring board 1b according to an application of the wiring board 1a, and a partial perspective view including a vertical cross section taken along the line YY of FIG.
  • the wiring board 1b is made of the same ceramic layer S as shown in FIGS. 3 and 4, and has a front surface 3 and a back surface 4 having a square (rectangular) shape in plan view, and between the front surface 3 and the back surface 4.
  • a substrate main body 2 provided with four side surfaces 5 consisting of inclined grooved surface 7 located on the front surface 3 side and the fractured surface 6 of the ceramic S located on the back surface 4 side, and the surface of the substrate main body 2
  • the metallized layer 11 is formed along the side surfaces 5 of the four sides in 3 and has a square (rectangular) frame shape in plan view.
  • a cavity 8 having the same shape as the above and having a square shape in plan view is opened.
  • a horizontal horizontal surface in which the ceramic S is exposed between the grooved surface 7 for each side surface 5 and the inclined surface 12 for each metallized layer 11. 13 are located along the four circumferences of the substrate body 2 with a constant width.
  • a notch portion 14 having a quarter arc shape in cross section is formed along the thickness direction of the front surface 3 and the back surface 4 at the corner between the adjacent pair of side surfaces 5 and 5 in the substrate body 2.
  • a conductor layer 15 whose cross section is similar to the above-described arc shape is formed on the curved inner wall surface opened to the fracture surface 6 side of the portion 14.
  • a cutaway portion 16 having a semicircular cross section is formed along the thickness direction of the front surface 3 and the back surface 4 at the horizontal middle of each side surface 5, and the cutaway portion 6 is opened to the fracture surface 6 side.
  • a conductor layer 17 is formed on the cylindrical inner wall surface. However, as shown in FIG. 3 and FIG. 4, none of the upper end portions of the conductor layers 15 and 17 enter the adjacent horizontal surface 13.
  • the conductor layers 15 and 17 are made of the same W or Mo as above, are joined by brazing to an external terminal such as a printed board (not shown) on which the main wiring board 1b is mounted, and internal wiring and cavities It is used to conduct with an electronic component (not shown) mounted in the inside 8.
  • the wiring board 1b in addition to the effect of the wiring board 1a, the horizontal surface 13 where the ceramic S is exposed is located between the conductor layers 15 and 17 and the metallized layer 11.
  • the front surface 3, the back surface 4, and the bottom surface 9 of the cavity 8 of the wiring substrate 1 b may have a rectangular shape in a plan view.
  • FIG. 5 is a partial vertical cross-sectional view similar to FIG. 2 showing a wiring board 1c of a different applied form of the wiring board 1a.
  • the wiring board 1c has a fractured surface on each side 5 as shown in FIG. 5 in addition to the substrate body 2a having the same front surface 3, back surface 4 and side surface 5 and the metallized layer 11 on the front surface 3 side.
  • the grooved surface 7, the horizontal surface 13, and the metallized layer 11 similar to the above are also provided between the surface 6 and the back surface 4 in line symmetry with the surface 3 side. That is, in each side surface 5 of the wiring substrate 1c, the pair of grooved surfaces 7 are located symmetrically above and below the fracture surface 6 located at the middle in the thickness direction.
  • the same cavities 8 opened in the back surface 4 are located symmetrically.
  • adjacent brazing materials bm are inadvertently fused Since it was not done, peeling and burrs did not occur at the time of singulation.
  • Ni plating film m1 and Au plating film coated on the surface of the metallized layer 11 for each adjacent wiring substrate 1c even when valley-folding the back surface 4 side when singulating from the multi-cavity wiring substrate The m2 members or the brazing material bm members are not scratched by rubbing with each other. Therefore, it becomes possible to seal each cavity 8 opened to both the front surface 3 and the back surface 4 reliably.
  • FIG. 6 is a partial vertical cross-sectional view similar to FIG. 2 showing a wiring board 1d which is an application of the wiring board 1b.
  • the wiring substrate 1d is also added to the similar substrate main body 2a, the metallized layer 11 on the front surface 3 side, and the cavity 8 on the front surface 3 side, and further, as shown in FIG. 7, the horizontal surface 13, the metallized layer 11 on the back surface 4 side, and the cavity 8 on the back surface 4 side are provided symmetrically.
  • the same notches 14 and (16) along the thickness direction of the front surface 3 and the back surface 4 are formed between the pair of upper and lower grooved surfaces 7 and 7 for each side surface 5,
  • the same conductor layers 15 and (17) are formed on the inner wall surfaces of the notches 14 and 16, respectively.
  • the wiring board 1d it is possible to prevent an inadvertent short circuit between the conductor layers 15 and 17 and the plating films m1 and m2 and the brazing material bm coated on the front surface 3 side and the back surface 4 side metalized layer 11 side. Therefore, it becomes possible to reliably guarantee the operation of the internal wiring and the electronic components mounted in the respective cavities 8 opened in the front surface 3 and the back surface 4.
  • FIG. 7 is a plan view showing a multi-layered wiring board 20a for obtaining a plurality of the wiring boards 1a
  • FIG. 8 is a partial vertical cross-sectional view along the arrow view of line Z-Z in FIG.
  • FIG. 8 is an enlarged view showing the vicinity of the dividing groove in FIG. 8; As shown in FIGS.
  • the multi-cavity wiring board 20a has a product area 25 having a plurality of wiring board parts 24 each having a front surface 21 and a back surface 22 adjacent to each other vertically and horizontally in plan view; 25, an ear portion 26 having a front surface 21 and a rear surface 22 in a square (rectangular) frame shape in plan view, and between the wiring board portions 24 and 24 and between the product region 25 and the ear portion 26. And a dividing groove 30 formed in a lattice on the surface 21 in plan view.
  • the product area 25 and the ear portion 26 are both made of the same ceramic layer S as described above. Further, in FIGS. 7 to 9 and after FIG. 10 described later, the front surface 21 and the back surface 22 are commonly used for the substrate main body 23, the product area 25, and the ear portion 26.
  • the wiring board portion 24 has a substrate main body 23 having a front surface 21 and a back surface 22 having a square (rectangular) shape in plan view, and a rectangular frame provided on the front surface 21 of the substrate main body 23 Metallized layer 11 and a cavity 8 similar to the above, which is open to the inner surface 21 of the metallized layer 11.
  • the surface layer exposed to the outside is covered with the same plating films m1 and m2 and a brazing material bm as described above. Further, as shown in FIG.
  • the dividing groove 30 is adjacent to the deep groove 28 having an obtuse angle ⁇ in cross section where the lowest part is located along the dividing groove planned position V between the adjacent wiring board portions 24 and 24.
  • the cross section of the deep groove 28 has a substantially isosceles triangle with a cross section having an obtuse angle ⁇ of more than 90 degrees to about 150 degrees at the lowest part, and the cross section of the shallow grooves 29 has a substantially inverted trapezoidal shape.
  • the dividing groove 30 is formed of the deep groove 28 and the shallow groove 29, the brazing material bm disposed on the metallized layer 11 for each wiring board portion 24 is heated. Even if it melt
  • a plurality of cavities 8, metallized layers 11 and dividing grooves 30 similar to the above are disposed in line symmetry with the front surface 21 on the back surface 22 side of each wiring substrate portion 24 in the product region 25 as well. It is possible to provide a multi-layered wiring board for obtaining the wiring board 1c.
  • FIG. 10 is a plan view showing a multi-piece wiring board 20b of a different form.
  • the multi-cavity wiring board 20b is provided with the same product region 25, the ears 26, and the dividing grooves 30 as described above, and the dividing grooves 30 on four sides dividing the wiring board portions 24 in plan view.
  • the dividing groove 30 intersects in the radial direction at an intermediate position of each, and a through hole 31 having a circular cross section and penetrating between the front surface 21 and the back surface 22 and a cylinder formed on the inner wall surface of the through hole 31 It further has a cylindrical conductor 32 of a shape.
  • FIG. 11 is a plan view showing a multi-piece wiring board 20c of a further different form. As shown in FIG.
  • the multi-cavity wiring board 20c is provided with the same product area 25, the ears 26, and the dividing grooves 30 as described above, and the dividing grooves 30 on four sides dividing the wiring board portions 24 in plan view.
  • the dividing grooves 30 cross each other along the radial direction at a position where the adjacent pair of dividing grooves 30 cross at a right angle, and a through hole 33 having a circular cross section and penetrating between the front surface 21 and the back surface 22 Further, it has a cylindrical tubular conductor 34 formed on the inner wall surface of the through hole 31.
  • the cylindrical conductors 32 and 34 are also made of W or the like.
  • each The through holes 31 and 33 are divided along the axial direction at the corner in the horizontal direction on the side surface 5 of the wiring substrate or in a pair of adjacent side surfaces 5 and along the thickness direction of the front surface 3 and the back surface 4
  • a plurality of wiring boards having notches 16, 14 and conductor layers 17, 15 formed on the inner wall surfaces of the notches 16, 14 and in which the cylindrical conductors 32, 34 are divided along the axial direction Can be provided.
  • the multi-cavity wiring board may be divided along the dividing grooves 30 into a plurality of the above Wiring board 1b can be obtained. Further, also on the back surface 22 side, the same cavity 8, the metallized layer 11 and the dividing groove 30 are disposed in line symmetry with the front surface 21 side to obtain a plurality of wiring boards 1 d. It also becomes possible to provide a wiring board.
  • a method of manufacturing the multi-piece wiring board 20a will be described.
  • a plurality of green sheets of a predetermined thickness prepared by mixing an appropriate amount of resin binder, solvent, and the like with alumina powder are prepared beforehand, and the green sheets are subjected to a plurality of punching processes, and the obtained relatively thin through holes are obtained.
  • a conductive paste containing W powder or Mo powder is filled, and after printing the same conductive paste on appropriate places on the front surface and the back surface of each green sheet, the plurality of green sheets are communicated with large rectangular through holes. As laminated and crimped. As a result, as shown in FIG.
  • a green sheet laminate (green sheet) gs of a predetermined thickness was produced in which the unbaked metallized layer 11a was formed on the surface 21 above the dividing groove plan position V located between the wiring substrate portions 24 and 24.
  • the surface of the green sheet laminate gs is scanned by irradiating a plurality of times with the laser L so as to divide the periphery of the wiring substrate portion 24 and the product region 25 from the ear portion 26.
  • a step of forming the dividing grooves 30 in a lattice in plan view was performed.
  • the laser L in the first (1th) irradiation, the laser L is directed in the thickness direction to the metallized layer 11a immediately above the dividing groove planned position V on the surface 21 side of the green sheet laminate gs.
  • the scanning was continuously performed along the longitudinal direction of the metallized layer 11 a while irradiating along.
  • the position of the focal point F of the laser L was set to the back surface 22 side (back side) of the metallized layer 11 a by the convex lens 36 for adjustment.
  • the laser L for example, a UV-YAG laser was used, and was performed at a constant feed rate (about 100 mm / sec).
  • FIGS. 13 to 15 are schematic views showing the vision in the direction orthogonal to the feeding direction of the laser L, and the same applies to FIGS. 13 to 15 below.
  • the condition of the laser L is a frequency: about 30 to 100 Hz, the number of repetitions: 2 to 5 I took it.
  • the deep groove 28 a having the lowest part located inside the green sheet laminate gs and an acute-angled cross section was formed along the dividing groove planned position V.
  • the unbaked metallized layer 11a is divided into a pair of left and right metallized layers 11b by the back groove 28, and each unbaked metallized layer 11b has an inclination similar to that of the inner wall surface of the back groove 28a.
  • the face 12a is formed in line symmetry.
  • the second (second) irradiation of the laser L was scanned continuously along the deep groove 28.
  • the position of the focal point F of the laser L was set deeper in the thickness direction of the green sheet laminate gs by the adjusting convex lens 36 than in the first position (1th). Therefore, since the position of the focal point F is deepened and shifted from the metallized layer 11b, the processing energy of the laser L is substantially concentrated on the metallized layer 11b.
  • the type of the second laser L, the feed rate, and the conditions of the laser were the same as in the first.
  • the second irradiation of the laser L may be performed a plurality of times.
  • the position of the focal point F of the laser L to be irradiated after the second time may be set shallower in the thickness direction of the green sheet laminate gs than the first position.
  • the obtained ceramic laminate is sequentially immersed in a Ni plating electrolytic bath and an Au plating electrolytic bath. Electrolytic Ni plating and electrolytic Au plating were performed, and a Ni plating film and an Au plating film were coated on the surface of the baked metallized layer 11 and the like. As a result, the multi-piece wiring board 20a can be obtained.
  • the plating films m1 and m2 coated on the surface of the metallized layer 11 for each wiring board 1a or the brazing materials bm are scratched due to mutual rubbing.
  • the multi-cavity wiring board 20a having the plurality of wiring boards 1a in which adjacent brazing materials bm do not inadvertently fuse with each other can be manufactured with certainty.
  • the division grooves 30 composed of the deep grooves 28 and the shallow grooves 29 could be formed with certainty by the irradiation of the laser L at two steps different in the position of the focal point F.
  • the same cavity 8, the metallized layer 11, and the dividing grooves 30 are formed on the back surface 22 side in line symmetry with the front surface 21 to obtain a plurality of wiring boards for obtaining the plurality of wiring boards 1 c. It is also possible to use a method of manufacturing a substrate. Further, the through holes 31 and 33 are formed along the thickness direction of the dividing groove planned position V, and the cylindrical conductors 32 and 34 are formed on the inner wall surfaces of these, and then division by the two stages of the laser L By performing the step of forming the groove 30, it is possible to make the manufacturing method of the multi-cavity wiring boards 20b and 20c or the manufacturing method of a multi-cavity wiring board for obtaining the plurality of wiring boards 1d. It is.
  • the ceramic of the wiring substrate or the multi-cavity wiring substrate may be a high-temperature fired ceramic (for example, aluminum nitride or mullite) other than alumina.
  • the said wiring board does not necessarily make the said cavity essential.
  • a plurality of cavities may be provided side by side inside the metallized layer in the wiring substrate.
  • the metallized layers on the front surface side and the rear surface side in the wiring substrate and the multi-cavity wiring substrate may be formed at different positions in plan view, and accordingly, for example, the front surface and the rear surface The width of each horizontal plane may be different.
  • the plating film coated on the surface of the metallized layer provided along the side surfaces of the surface of the substrate body and the like, the wiring substrate in which the brazing material is not damaged, and a large number of wiring substrates can be obtained simultaneously. It becomes possible to provide a manufacturing wiring board reliably and the manufacturing method of the wiring board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

　基板本体の表面における各側面側に沿って設けたメタライズ層の表面に被覆したメッキ膜やロウ材が傷付いていない配線基板、該配線基板を複数個同時に提供するための多数個取り配線基板、およびその製造方法を提供する。　セラミックＳからなり、平面視が矩形の表面３および裏面４と、該表面３と裏面４との間に位置し、且つ表面３側に位置する溝入面７および裏面４側に位置する破断面６よりなる四辺の側面５とを備えた基板本体２と、該基板本体２の表面３における四辺の側面５に沿って形成され、平面視が矩形枠状のメタライズ層１１と、を含む配線基板１ａであって、上記基板本体２の側面５ごとにおける溝入面７とメタライズ層１１との間に、基板本体２のセラミックＳが露出してなる水平面１３が位置している、配線基板１ａ。

Description

配線基板、多数個取り配線基板、およびその製造方法
　本発明は、基板本体の表面などの各側面に沿って設けたメタライズ層の表面に被覆したメッキ膜やロウ材が傷付いていない配線基板、該配線基板を複数個同時に提供するための多数個取り配線基板、およびその製造方法に関する。
　一般に、セラミック配線基板は、多数個取りセラミック配線基板をその表面や裏面に設けた分割溝に沿って個々のセラミック配線基板に分割して個片化することで製作されている。かかる個片化時において、分割溝の付近でのバリなどを生じにくくするため、刃先角が所定範囲の刃物（ブレード）をグリーンシート積層体の分割溝予定位置に沿って挿入することで、所要の分割溝を形成可能とした多数個取り配線基板の製造方法が提案されている（例えば、特許文献１参照）。
　しかし、刃物により形成される分割溝は、断面が鋭角のＶ字形状であるため、隣接する配線基板間に十分な溝幅がとれず、封止用のロウ材を加熱して溶融すると、隣接するロウ材同士が不用意に融着して個片化できなくなる場合がある。
　更に、前記刃物による分割溝が鋭角のＶ字形断面であるため、該分割溝を形成した表面側を谷折りして個片化する際に、隣接する一対の配線基板部の表面に設けたメタライズ層ごとに被覆したメッキ膜または封止用のロウ材同士が擦れ合って、配線基板ごとのメッキ膜やロウ材が傷付く場合がある、という問題があった。
　一方、多数個取り配線基板の分割溝を、１回目のレーザ照射で深くて急峻な幅狭溝部を奥側に形成した後、２回目のレーザ照射で前記幅狭溝部の開口部に一対の面取り部を形成することで、開口部付近に脆弱部分のない分割溝を形成する分割用セラミック基板の製造方法も提案されている（例えば、特許文献２参照）。
　しかし、特許文献２の製造方法のように、２段階のレーザ照射により形成される断面ほぼＹ字形状の分割溝も、その開口部の両側に位置する面取りがあっても、個片化時における前記メッキ膜同士やロウ材同士の擦れによる傷付きや、該ロウ材同士の不用意な融着を確実に防ぐことができない、という問題があった。
特開２００９－２１８３１９号公報(第１～１１頁、図１～８) 特開２００４－２７６３８６号公報(第１～７頁、図１～４)
　本発明は、背景技術において説明した問題点を解決し、表面などにおいて各側面に沿って設けたメタライズ層の表面に被覆したメッキ膜やロウ材が傷付いていない配線基板、該配線基板を複数個同時に提供するための多数個取り配線基板、および該配線基板を確実に得るための製造方法を提供する、ことを課題とする。
　本発明は、前記課題を解決するため、セラミック製の多数個取り配線基板に形成すべき分割溝を、断面が鈍角の奥溝と、その開口部の両側に位置するセラミックの水平面を含む浅溝とから構成する、ことに着想して成されたものである。
　即ち、本発明の配線基板（請求項１）は、セラミックからなり、平面視が矩形の表面および裏面と、該表面と裏面との間に位置し、且つ表面側に位置する溝入面および裏面側に位置する破断面よりなる四辺の側面とを備えた基板本体と、該基板本体の表面における四辺の側面に沿って形成され、平面視が矩形枠状のメタライズ層と、を含む配線基板であって、上記基板本体の側面ごとにおける溝入面と上記メタライズ層との間に、上記基板本体のセラミックが露出してなる水平面が位置している、ことを特徴とする。
　尚、前記セラミックは、例えば、アルミナなどの高温焼成セラミック、あるいは低温焼成セラミックの一種であるガラス－セラミックを含む。
　前記配線基板の基板本体、および後述する多数個取り配線基板の基板本体は、複数のセラミック層を一体に積層したものである。
　前記溝入面は、垂直状の破断面と前記水平面との間において傾斜している。その傾斜角度は、垂直線に対し４５度超（鈍角の半分）か、約４５度である。
　前記メタライズ層は、Ｗ、Ｍｏ、Ｃｕ、Ａｇなどが主成分の導体層で、該導体層の表面には、例えば、Ｎｉメッキ膜およびＡｕメッキ膜が被覆される。
　前記ロウ材は、例えば、Ａｇ－Ｃｕ合金、あるいはＡｕ－Ｓｎ合金からなり、前記メタライズ層の上に蓋板や金具を取り付けるために用いられ、該メタライズ層に被覆された上記メッキ膜の上に配設される。
　前記セラミックが露出した水平面は、前記基板本体の表面および裏面とほぼ平行となる比較的平坦な面である。
　加えて、前記基板本体の表面で且つメタライズ層の内側には、該表面に開口するキャビティが位置しており、該キャビティの底面には、例えば、水晶振動子などの電子部品が追って実装される。
　また、本発明には、前記側面における前記破断面と裏面との間にも表面側の溝入面と同様の溝入面が位置し、且つ前記基板本体の裏面における四辺の側面に沿って前記同様のメタライズ層が形成されていると共に、上記基板本体の側面ごとにおける上記裏面側の溝入面と上記裏面側のメタライズ層との間にも、前記同様の水平面が位置している、配線基板（請求項２）も含まれる。
　更に、本発明には、前記基板本体の側面には、表面および裏面の厚み方向に沿った切欠部が前記破断面側に開口し、該切欠部の内壁面には、上端部および下端部の少なくとも一方が前記水平面に進入しない導体層が形成されている、配線基板（請求項３）も含まれる。
　尚、前記配線基板の側面に形成する切欠部およびその内壁面に形成する導体層は、側面の水平方向における中間、あるいは隣接する一対の側面間の角部に位置している。該導体層の平面視の断面は、半円形状または４分の１円弧形状である。
　一方、本発明の多数個取り配線基板（請求項４）は、セラミックからなり、且つ平面視が矩形の表面および裏面を有する基板本体と、該表面および裏面の少なくとも一方に設けた矩形枠状のメタライズ層とを有する複数の配線基板部を縦横に隣接して併有する製品領域と、上記と同じセラミックからなり、上記製品領域の周囲に位置する平面視が矩形枠形の表面および裏面を有する耳部と、隣接する上記配線基板部同士の間、および上記製品領域と耳部との間に沿って、表面および裏面の少なくとも一方で平面視が格子状に形成された分割溝と、を備えた多数個取り配線基板であって、上記分割溝は、隣接する配線基板部同士の間に形成された奥溝と、隣接する配線基板部の表面および裏面の少なくとも一方ごとに位置する左右一対のメタライズ層、および該メタライズ層と上記奥溝との間に位置し且つ上記基板本体のセラミックが露出してなる左右一対の水平面に囲まれた浅溝と、からなる、ことを特徴とする。
　尚、前記分割溝の奥溝は、鈍角(９０度超)の断面が望ましいが、９０度や９０度未満（約８０度以上）でも良い。
　また、本発明には、前記分割溝は、前記表面と裏面との間を貫通する貫通孔と該貫通孔の径方向に沿って交叉しており、該貫通孔の内壁面には、筒形導体が形成されている、多数個取り配線基板（請求項５）も含まれる。
　更に、本発明による多数個取り配線基板の製造方法（請求項６）は、セラミックからなり、且つ平面視が矩形の表面および裏面を有する基板本体と、該表面および裏面の少なくも一方に枠状のメタライズ層とを有する複数の配線基板部を縦横に隣接して併有する製品領域と、上記と同じセラミックからなり、上記製品領域の周囲に位置する平面視が矩形枠形の表面および裏面を有する耳部と、隣接する上記配線基板部同士の間、および上記製品領域と耳部との間に沿って、表面および裏面の少なくとも一方で平面視が格子状に形成された分割溝と、を備えた多数個取り配線基板の製造方法であって、追って上記製品領域および耳部となる表面および裏面を有するグリーンシートおいて、該製品領域の表面および裏面の少なくとも一方に枠状のメタライズ層を形成する工程と、該メタライズ層の上方から上記分割溝予定位置に沿って、レーザをグリーンシートの表面および裏面の少なくとも一方に照射しつつ走査することで、上記グリーンシート内に形成された奥溝と、該奥溝の両側に位置し且つグリーンシートが露出してなる左右一対の水平面、および該水平面ごとの外側に位置する左右一対のメタライズ層に囲まれた浅溝と、からなる分割溝を形成する工程と、を含む、ことを特徴とする。
　前記グリーンシートは、複数のグリーンシートの積層体である。
　前記メタライズ層は、Ｗ、Ｍｏ、Ｃｕ、Ａｇなどを主成分とする導電性ペーストであり、その焼成後における表面には、追ってＮｉメッキ膜およびＡｕメッキ膜などの電解金属メッキ膜が被覆され、その上には更にプリフォームされたロウ材が配設される。
　加えて、本発明には、前記分割溝を形成する工程は、前記分割溝予定位置に沿って、レーザを前記グリーンシートの表面に少なくとも２回以上にわたって照射しつつ走査し、初回の焦点の位置を前記メタライズ層の表面付近とし、２回目以降の焦点の位置を上記初回の焦点の位置よりも上記グリーンシートの厚み方向において深くまたは浅く設定している、多数個取り配線基板の製造方法（請求項６）も含まれる。
　請求項１の配線基板によれば、後述する多数個取り配線基板を個片化して本配線基板を得る際に、各側面に現れた破断面および分割溝における一方の内壁面であった溝入面と、基板本体の表面における各側面に沿って形成されたメタライズ層との間にセラミックの水平面が位置している。しかも、上記溝入面は、垂直線に対して４５度超または約４５度と大きく傾斜している。そのため、隣接する配線基板ごとのメタライズ層の上に配設されていたロウ材同士が互いに融着していないので、個々の配線基板に個片化された際に生じるロウ材の剥がれやバリも生じていない。更に、表面側を谷折りにして個片化されていても、隣接する配線基板ごとのメタライズ層の表面に被覆したメッキ膜（例えば、ＮｉおよびＡｕメッキ膜）同士、あるいはロウ材同士が相互の擦れによって傷付いたりしていない。しかも、上記ロウ材を介して接合された金具（シールリング）同士が接触して、変形するような不具合も生じ難い。従って、追って基板本体の表面に開口するキャビティを封止する際に、金属製蓋板や金具を確実に密着させて封止することが可能となる。
　請求項２の配線基板によれば、基板本体の表面側と共に裏面側にも、該裏面に開口するキャビティの周囲にメタライズ層が形成されると共に、各側面における厚み方向の中間に位置する破断面を挟んだ表面側および裏面側の各溝入面と、表面側および裏面側の各メタライズ層との間にそれぞれ前記水平面が位置している。従って、追って基板本体の表面および裏面の双方に開口する複数のキャビティごとを封止する際に、金属製蓋板や金具を確実にそれぞれ密着させて接合することができる。
　請求項３の配線基板によれば、切欠部の内壁面に形成され、且つ外部との導通に用いる導体層が、平面視における溝入面の最奥側にまで達していても、該導体層と前記メタライズ層との間には、前記セラミックが露出した水平面が位置している。そのため、上記導体層とメタライズ層の表面に被覆したメッキ膜やロウ材との不用意な短絡を防止できるので、内部配線や実装すべき電子部品の動作を確実に保証できる。
　請求項４の多数個取り配線基板によれば、隣接する配線基板部同士の間や、前記製品領域と耳部との間に沿って形成された分割溝は、開口部が幅広の奥溝と、該奥溝と左右一対のメタライズ層との間ごとに位置する一対の水平面を含む浅溝とからなっている。そのため、該分割溝の表面側または裏面側を谷折りして個々の配線基板に個片化した場合でも、隣接する配線基板ごとのメタライズ層の表面に被覆したメッキ膜同士や、あるいはロウ材同士が相互の擦れにより傷付く事態を確実に防止できる。更に、上記ロウ材を加熱して溶融した際に隣接する該ロウ材同士が不用意に融着する事態を確実に防止できる。従って、追って基板本体の表面および裏面の少なくとも一方に開口するキャビティを封止するための金属製蓋板や金具を確実に密着させて封止できる複数の配線基板を確実に提供できる。
　請求項５の多数個取り配線基板によれば、分割溝に沿って複数の配線基板に個片化した際に、各配線基板の側面における水平方向の中間や、隣接する一対の側面間の角部に、前記貫通孔が軸方向に沿って分割され且つ表面および裏面の厚み方向に沿った切欠部と、該切欠部の内壁面に形成され且つ前記筒形導体が軸方向に沿って分割された導体層とを有する複数の配線基板を提供できる。しかも、各配線基板の側面付近において、上記導体層と前記メタライズ層との不用意な短絡を防ぐことも可能となる。
　請求項６の多数個取り配線基板の製造方法によれば、個片化する際に、配線基板ごとのメタライズ層の表面に被覆したメッキ膜同士や、あるいはロウ材同士が相互の擦れにより傷付いたりしないと共に、隣接するロウ材同士が不用意に互いに融着したり、該ロウ材を介して接合された金具同士の接触による変形が生じていない複数の前記配線基板部を併有する多数個取り配線基板を、確実に製造することができる。
　加えて、請求項６の多数個取り配線基板の製造方法によれば、１回目のレーザ照射で断面が鋭角で且つ開口部の幅が狭い奥溝を形成した後、２回目のレーザ照射において焦点からずれている前記メタライズ層を優先的に除去し、且つ上記奥溝を鈍角にすることで、該奥溝と左右一対の各メタライズ層との間ごとに位置する一対の水平面を含む浅溝とからなる分割溝を、グリーンシートにおける所望の位置に格子状にして確実に形成することが可能となる。
本発明による一形態の配線基板を斜め上方から示した斜視図。 図１中のＸ－Ｘ線およびｘ－ｘ線の矢視に沿った部分垂直断面図。 上記配線基板の応用形態の配線基板を示す平面図。 図３中のＹ－Ｙ線の矢視に沿った垂直断面を含む部分斜視図。 図１の配線基板の異なる応用形態を示す図２と同様の部分垂直断面図。 図３の配線基板の応用形態を示す図２と同様の部分垂直断面図。 本発明による一形態の多数個取り配線基板を示す平面図。 図７中のＺ－Ｚ線の矢視に沿った部分垂直断面図。 図８中の分割溝付近を示す拡大図。 異なる形態の多数個取り配線基板を示す平面図。 更に異なる形態の多数個取り配線基板を示す平面図。 多数個取り配線基板の製造法における分割溝形成工程を示す概略図。 図１２に続く分割溝形成工程を示す概略図。 図１３に続く分割溝形成工程を示す概略図。 上記工程により得られたグリーンシートの分割溝付近を示す概略図。
　以下において、本発明を実施するための形態について説明する。
　図１は、本発明による一形態の配線基板１ａを示す斜視図、図２は、図１中のＸ－Ｘ線およびｘ－ｘ線の矢視に沿った部分垂直断面図である。
　配線基板１ａは、図１，図２に示すように、アルミナなどからなる複数のセラミック層(セラミック)Ｓを積層してなり、平面視が長方形（矩形）状の表面３および裏面４と、該表面３と裏面４との間に位置し且つ表面３側に位置する傾斜した溝入面７および裏面４側に位置する上記セラミックＳの破断面６よりなる四辺の側面５とを備えた基板本体２と、該基板本体２の表面３における四辺の側面５側に沿って形成され、平面視が長方形（矩形）枠状のメタライズ層１１とを含む。
　上記基板本体２の表面３には、平面視が長方形の底面９とその四辺から立設する側壁１０とからなる直方体状のキャビティ８が開口しており、上記底面９に設けた図示しない電極に、例えば、水晶振動子などの図示しない電子部品の電極をロウ付けなどで導通することにより、該電子部品をキャビティ８内に実装可能としている。
　尚、前記セラミック層(セラミック)Ｓは、アルミナ以外の高温焼成セラミック、またはガラスーセラミックなどの低温焼成セラミックでも良い。
　前記側面５のうち、表面３側の溝入面７は、後述するレーザ加工によって形成され、裏面４側のセラミックＳが露出した破断面６と比較して、相対的に平滑な面であり、且つ垂直線に対して４５度超の傾斜が付されている。
　また、前記メタライズ層１１は、前記セラミック層Ｓがアルミナなどの高温焼成セラミックの場合には、ＷまたはＭｏなどからなり、前記セラミック層Ｓがガラスーセラミックなどの低温焼成セラミックの場合には、ＣｕまたはＡｇなどからなる。該メタライズ層１１は、図２に示すように、断面がほぼ長方形で且つ側面５側に傾斜面１２を有している。尚、図２中の一点鎖線部分ｓの部分拡大断面図で示すように、該メタライズ層１１の表層側には、例えば、Ｎｉメッキ膜ｍ１およびＡｕメッキ膜ｍ２（メッキ膜）と、ロウ材層ｂｍ（例えば、Ａｇ－Ｃｕ合金あるいはＡｕ－Ｓｎ合金）とが順次被覆されている。
　上記メタライズ層１１の該傾斜面１２と前記側面５の溝入面７との間には、前記セラミックＳが露出した水平状の水平面１３が、基板本体２の四周に沿って一定の幅で位置している。
　以上のような配線基板１ａによれば、前記基板本体２の側面５ごとにおける溝入面７と前記メタライズ層１１との間に、該基板本体２のセラミックＳが露出してなる水平面１３が位置している。そのため、後述する多数個取り配線基板の状態において封止用のロウ材ｂｍを加熱して溶融した場合でも、隣接するロウ材ｂｍ同士が互いに融着（ブリッジ）しなので、個片化する際における該ロウ材の剥がれやバリ生じていない。更に、本配線基板１ａを多数個取り配線基板から個片化するため、表面３側を谷折りされた際にも、隣接する配線基板１ａごとのメタライズ層１１の表面に被覆したＮｉメッキ膜ｍ１およびＡｕメッキ膜ｍ２同士、あるいはロウ材ｂｍ同士が相互の擦れにより傷付いていない。従って、追って基板本体２の表面３に開口するキャビティ８を封止する際に、上記ロウ材ｂｍを介して、金属製蓋板や金具を確実に密着させて封止することが可能となる。
　尚、配線基板１ａの表面３、裏面４、およびキャビティ８の底面９は、平面視で正方形を呈する形態であっても良い。
　図３は、前記配線基板１ａの応用形態の配線基板１ｂを示す平面図、図３中のＹ－Ｙ線の矢視に沿った垂直断面を含む部分斜視図である。
　配線基板１ｂは、図３，図４に示すように、前記同様のセラミック層Ｓからなり、平面視が正方形（矩形）状の表面３および裏面４と、該表面３と裏面４との間に位置し且つ表面３側に位置する傾斜した溝入面７および裏面４側に位置する上記セラミックＳの破断面６よりなる四辺の側面５とを備えた基板本体２と、該基板本体２の表面３における四辺の側面５に沿って形成され、平面視が正方形（矩形）枠状のメタライズ層１１とを備えている。基板本体２の表面３には、前記同様で且つ平面視が正方形状のキャビティ８が開口している。
　図３，図４に示すように、配線基板１ｂにおいても、前記側面５ごとの溝入面７とメタライズ層１１ごとの傾斜面１２との間には、前記セラミックＳが露出した水平状の水平面１３が、一定の幅で基板本体２の四周に沿って位置している。
　また、基板本体２における隣接する一対の側面５，５間の角部には、表面３および裏面４の厚み方向に沿って断面が４分の１円弧形状の切欠部１４が形成され、該切欠部１４の破断面６側に開口する曲面状の内壁面には、断面が上記円弧形状と相似形の導体層１５が形成されている。
　更に、各側面５における水平方向の中間には、表面３および裏面４の厚み方向に沿って断面が半円形状の切欠部１６が形成され、該切欠部１６の破断面６側に開口する半円筒形状の内壁面には、導体層１７が形成されている。但し、上記導体層１５，１７の上端部は、図３，図４に示すように、何れも隣接する水平面１３には進入していない。
　尚、前記導体層１５，１７は、前記同様のＷあるいはＭｏなどからなり、本配線基板１ｂを搭載するプリント基板（図示せず）などの外部端子とロウ付けにより接合され、且つ内部配線やキャビティ８内に実装される電子部品（図示せず）と導通するために用いられる。
　以上のような配線基板１ｂによれば、前記配線基板１ａによる効果に加え、前記導体層１５，１７とメタライズ層１１との間には、前記セラミックＳが露出した水平面１３が位置している。その結果、上記導体層１５，１７とメタライズ層１１の表面に被覆した前記メッキ膜ｍ１、ｍ２やロウ材ｂｍとの不用意な短絡を防止できるので、内部配線や実装すべき電子部品の動作を確実に保証できる。
　尚、配線基板１ｂの表面３、裏面４、およびキャビティ８の底面９は、平面視で長方形を呈する形態であっても良い。
　図５は、前記配線基板１ａの異なる応用形態の配線基板１ｃを示す前記図２と同様の部分垂直断面図である。該配線基板１ｃは、前記同様の表面３、裏面４、および側面５を有する基板本体２ａと、表面３側のメタライズ層１１とに加え、図５に示すように、更に側面５ごとにおける破断面６と裏面４との間にも前記同様の溝入面７、水平面１３、およびメタライズ層１１を表面３側と線対称にて有している。即ち、配線基板１ｃの各側面５は、厚み方向の中間に位置する破断面６の上下に一対の溝入面７が対称に位置している。裏面４側のメタライズ層１１の内側には、該裏面４に開口する前記同様のキャビティ８が対称に位置している。
　上記配線基板１ｃによれば、後述する多数個取り配線基板の状態において、配線基板部ごとに配設したロウ材ｂｍを加熱および溶融した際に、隣接するロウ材ｂｍ同士が不用意に融着していないので、個片化時の剥がれやバリが生じていない。しかも、多数個取り配線基板から個片化する際に、裏面４側を谷折りされた際にも、隣接する配線基板１ｃごとのメタライズ層１１の表面に被覆したＮｉメッキ膜ｍ１およびＡｕメッキ膜ｍ２同士、あるいはロウ材ｂｍ同士が相互の擦れで傷付いていない。従って、表面３および裏面４の双方に開口する各キャビティ８を確実に封止することが可能となる。
　図６は、前記配線基板１ｂの応用形態である配線基板１ｄを示す前記図２と同様の部分垂直断面図である。かかる配線基板１ｄも、前記同様の基板本体２ａ、表面３側のメタライズ層１１、および表面３側のキャビティ８に加え、図６に示すように、更に側面５ごとにおける裏面４側の溝入面７、水平面１３、裏面４側のメタライズ層１１、および裏面４側のキャビティ８を対称に備えている。
　図６で例示するように、側面５ごとの上下一対の溝入面７，７間には、表面３および裏面４の厚み方向に沿った前記同様の切欠部１４，(１６)が形成され、該切欠部１４，１６の内壁面には、前記同様の導体層１５，(１７)が形成されている。該導体層１５，(１７)の上端部および下端部は、表面３側および裏面４側の各水平面１３に何れも進入していない。
　上記配線基板１ｄによれば、前記導体層１５，１７と表面３側および裏面４側各メタライズ層１１の表面に被覆した前記メッキ膜ｍ１、ｍ２やロウ材ｂｍとの不用意な短絡を防止できるので、内部配線や表面３および裏面４に開口する各キャビティ８に実装される電子部品の動作を確実に保証することが可能となる。
　図７は、複数の前記配線基板１ａを得るための多数個取り配線基板２０ａを示す平面図、図８は、図７中のＺ－Ｚ線の矢視に沿った部分垂直断面図、図９は、図８中の分割溝付近を示す拡大図である。
　多数個取り配線基板２０ａは、図７～図９に示すように、表面２１および裏面２２を有する複数の配線基板部２４を平面視で縦横に隣接して併有する製品領域２５と、該製品領域２５の周囲に位置し且つ平面視が正方形（矩形）枠状の表面２１および裏面２２を有する耳部２６と、上記配線基板部２４，２４間、および製品領域２５と耳部２６との間に沿って、表面２１に平面視が格子状に形成された分割溝３０と、を備えている。
　尚、上記製品領域２５および耳部２６は、何れも前記同様のセラミック層Ｓからなる。また、図７～図９、および後述する図１０以降において、表面２１と裏面２２は、基板本体２３、製品領域２５、および耳部２６に共通して用いられる。
　前記配線基板部２４は、図７～図９に示すように、平面視が正方形（矩形）状の表面２１および裏面２２を有する基板本体２３と、該基板本体２３の表面２１に設けた矩形枠状のメタライズ層１１と、該メタライズ層１１の内側の表面２１に開口する前記同様のキャビティ８とを有している。
　尚、上記メタライズ層１１において、外部に露出する表層には、前記同様のメッキ膜ｍ１，ｍ２およびロウ材ｂｍが被覆されている。
　また、前記分割溝３０は、図９に示すように、隣接する配線基板部２４，２４間の分割溝予定位置Ｖに沿って最低部が位置する断面が鈍角θの奥溝２８と、隣接する一対の配線基板部２４の各表面２１に位置する各メタライズ層１１の傾斜面１２、および該一対のメタライズ層１１と上記奥溝２８との間に位置し且つセラミックＳが露出してなる左右一対の水平面２７とに囲まれた浅溝２９とからなる。上記奥溝２８の断面は、断面が９０度超～約１５０度の鈍角θを最低部に有するほぼ二等辺三角形を呈し、上記浅溝２９の断面は、ほぼ逆台形を呈している。
　以上のような多数個取り配線基板２０ａによれば、前記分割溝３０が奥溝２８および浅溝２９からなるため、配線基板部２４ごとのメタライズ層１１上に配設したロウ材ｂｍを加熱・溶融しても、隣接するロウ材ｂｍ同士が不用意に融着する事態を確実に防止できる。更に、前記分割溝３０が開口する表面２１側を谷折りして個々の配線基板部２４を個片化した場合でも、隣接する配線基板部２４ごとのメタライズ層１１の表面に被覆したメッキ膜ｍ１，ｍ２同士や、あるいはロウ材ｂｍ同士が相互の擦れにて傷付く事態を確実に防止できる。従って、追って前記基板本体２の表面３に開口するキャビティ８を封止するための金属製蓋板や金具を確実に密着させて固定し得る複数の配線基板１ａを確実に提供できる。
　尚、前記製品領域２５における配線基板部２４ごとの裏面２２側にも、前記同様のキャビティ８、メタライズ層１１、および分割溝３０を、表面２１側と線対称で配設することにより、複数の前記配線基板１ｃを得るための多数個取り配線基板を提供することが可能となる。
　図１０は、異なる形態の多数個取り配線基板２０ｂを示す平面図である。
　多数個取り配線基板２０ｂは、図１０に示すように、前記同様の製品領域２５、耳部２６、および分割溝３０を備えると共に、平面視で各配線基板部２４を区画する四辺の分割溝３０ごとの中間位置で該分割溝３０が径方向に沿って交叉し、且つ表面２１と裏面２２との間を貫通する断面円形状の貫通孔３１と、該貫通孔３１の内壁面に形成した円筒形状の筒形導体３２とを更に有している。
　図１１は、更に異なる形態の多数個取り配線基板２０ｃを示す平面図である。
　多数個取り配線基板２０ｃは、図１１に示すように、前記同様の製品領域２５、耳部２６、および分割溝３０を備えると共に、平面視で各配線基板部２４を区画する四辺の分割溝３０のうち、隣接する一対の分割溝３０が直角に交叉する位置で各分割溝３０が径方向に沿って交叉し、且つ表面２１と裏面２２との間を貫通する断面円形状の貫通孔３３と、該貫通孔３１の内壁面に形成した円筒形状の筒形導体３４とを更に有している。尚、筒形導体３２，３４も、Ｗなどからなる。
　前記のような多数個取り配線基板２０ｂ，２０ｃによれば、前記多数個取り配線基板２０ａによる効果に加え、分割溝３０に沿って複数の配線基板（１ｎ）に個片化した際に、各配線基板の側面５における水平方向の中間、あるいは隣接する一対の側面５間の角部に、前記貫通孔３１，３３が軸方向に沿って分割され且つ表面３および裏面４の厚み方向に沿った切欠部１６，１４と、該切り欠き部１６，１４の内壁面に形成され且つ前記筒形導体３２，３４が軸方向に沿って分割された導体層１７，１５とを有する複数の配線基板を提供できる。しかも、各配線基板の側面５付近において、上記導体層１５，１７と前記メタライズ層１１との不用意な短絡も防ぐことも可能となる。
　尚、前記切欠部１４，１６および筒形導体１５，１７を併有する多数個取り配線基板とした場合、該多数個取り配線基板を前記分割溝３０に沿って個片化することで複数の前記配線基板１ｂを得ることができる。また、裏面２２側にも、前記同様のキャビティ８、メタライズ層１１、および分割溝３０を、表面２１側と線対称で配設することにより、複数の前記配線基板１ｄを得るための多数個取り配線基板を提供することも可能となる。
　以下において、前記多数個取り配線基板２０ａの製造方法について説明する。
　予め、アルミナ粉末に適量ずつの樹脂バインダや溶剤などを配合した所定厚さのグリーンシートを複数用意し、該グリーンシートに複数種の打ち抜き加工を施し、得られた比較的細径の貫通孔にＷ粉末またはＭｏ粉末を含む導電性ペーストを充填し、各グリーンシートの表面や裏面の適所にも上記同様の導電性ペーストを印刷した後、該複数のグリーンシートを角形の大きな貫通孔が連通するように積層・圧着した。
　その結果、図１２に示すように、表面２１および裏面２２を有してなり、平面視で縦横に隣接する複数の配線基板部２４ごとの表面２１側に開口するキャビティ８を有し、且つ隣接する配線基板部２４，２４間に位置する分割溝予定位置Ｖの上方の表面２１に未焼成のメタライズ層１１ａが形成された所定厚さのグリーンシート積層体（グリーンシート）ｇｓを製作した。
　次に、該グリーンシート積層体ｇｓの表面２１に対し、前記配線基板部２４の周囲および製品領域２５と耳部２６とを区画するようにレーザＬを複数回照射して走査することで、複数の分割溝３０を平面視で格子状に形成する工程を行った。
　即ち、図１２に示すように、第１回目（１ｔｈ）の照射では、グリーンシート積層体ｇｓの表面２１側における分割溝予定位置Ｖの真上のメタライズ層１１ａに対し、レーザＬを厚み方向に沿って照射しつつ、該メタライズ層１１ａの長手方向に沿って連続して走査した。この際、該レーザＬの焦点Ｆの位置は、調整用の凸レンズ３６にてメタライズ層１１ａよりも裏面２２側（奥側）に設定した。
　上記レーザＬには、例えば、ＵＶ－ＹＡＧレーザを用い、且つ一定の送り速度（約１００ｍｍ／秒）で行った。
　尚、図１２は、該レーザＬの送り方向と直交する方向の視覚を示す概略図であり、以降の図１３～図１５も同様である。
　また、形成すべき分割溝３０の奥溝２８の深さが約２００μｍで且つ開口部の幅が約５０μｍの場合、上記レーザＬの条件は、周波数：約３０～１００Ｈｚ、繰り返し回数：２～５回とした。
　その結果、図１３に示すように、最低部がグリーンシート積層体ｇｓの内部に位置し且つ断面が鋭角の奥溝２８ａが前記分割溝予定位置Ｖに沿って形成された。同時に、前記未焼成のメタライズ層１１ａは、上記奥溝２８により左右一対のメタライズ層１１ｂに分割され、且つ未焼成の各メタライズ層１１ｂには、奥溝２８ａの各内壁面と同様な傾斜の傾斜面１２ａが線対称に形成された。
　次いで、図１４に示すように、第２回目（２ｔｈ）のレーザＬの照射を、奥溝２８に沿って連続して走査した。この際、該レーザＬの焦点Ｆの位置は、調整用の凸レンズ３６によって第１回目（１ｔｈ）での位置よりもグリーンシート積層体ｇｓの厚み方向で深くに設定した。そのため、焦点Ｆの位置を深くしてメタライズ層１１ｂからずらしたので、上記レーザＬの加工エネルギは、該メタライズ層１１ｂにほぼ集中した。
　尚、第２回目のレーザＬの種類、送り速度、およびレーザの条件は、第１回目と同様とした。また、該第２回目のレーザＬの照射を複数回で行っても良い。更に、第２回目以降に照射するレーザＬの焦点Ｆの位置を、第１回目の位置よりもグリーンシート積層体ｇｓの厚み方向で浅く設定しても良い。
　その結果、図１５に示すように、グリーンシート積層体ｇｓの前記分割溝予定位置Ｖに沿って、断面が鈍角θの奥溝２８と、左右一対のメタライズ層１１ｂの傾斜面２７および左右一対の水平面２７に囲まれた浅溝２９とからなる分割溝３０が、グリーンシート積層体ｇｓの表面２１側において格子状に形成された。
　更に、分割溝３０が表面２１側に格子状に形成されたグリーンシート積層体ｇｓを所定温度で焼成した後、得られたセラミック積層体を、Ｎｉメッキ電解浴およびＡｕメッキ電解浴に順次浸漬して電解Ｎｉメッキおよび電解Ａｕメッキを行って、焼成されたメタライズ層１１の表面などにＮｉメッキ膜およびＡｕメッキ膜を被覆した。その結果、前記多数個取り配線基板２０ａを得ることができた。
　以上のような多数個取り配線基板２０ａの製造方法によれば、配線基板１ａごとのメタライズ層１１の表面に被覆したメッキ膜ｍ１，ｍ２同士や、あるいはロウ材ｂｍ同士が相互の擦れにより傷付いたり、隣接するロウ材ｂｍ同士が不用意に融着しない複数の配線基板１ａを併有する多数個取り配線基板２０ａを確実に製造できた。しかも、焦点Ｆの位置が異なる２段階のレーザＬの照射により、前記奥溝２８と浅溝２９とからなる分割溝３０を確実に形成することもできた。
　尚、裏面２２側にも、前記同様のキャビティ８、メタライズ層１１、および分割溝３０を、表面２１側と線対称で形成することにより、複数の前記配線基板１ｃを得るための多数個取り配線基板の製造方法とすることも可能である。
　また、前記分割溝予定位置Ｖの厚み方向に沿って、前記貫通孔３１，３３を形成し、これらの内壁面に前記筒形導体３２，３４を形成した後、前記２段階のレーザＬによる分割溝３０を形成する工程を行うことで、前記多数個取り配線基板２０ｂ，２０ｃの製造方法としたり、あるいは複数の前記配線基板１ｄを得るための多数個取り配線基板の製造方法とすることも可能である。
　本発明は、以上において説明した各形態に限定されるものではない。
　例えば、前記配線基板や多数個取り配線基板のセラミックは、アルミナ以外の高温焼成セラミック（例えば、窒化アルミニウムやムライト）としても良い。
　また、前記配線基板は、前記キャビティを必ずしも必須とするものではない。
　更に、前記配線基板におけるメタライズ層の内側には、複数のキャビティが併設されていても良い。
　加えて、配線基板および多数個取り配線基板における表面側と裏面側とのメタライズ層は、平面視で異なる位置ごとに形成されていても良く、これに応じて例えば、表面側と裏面側との水平面ごとの幅が相違する形態としても良い。
　本発明によれば、基板本体の表面などにおける各側面に沿って設けたメタライズ層の表面に被覆したメッキ膜やロウ材が傷付いていない配線基板、該配線基板を複数個同時に得るための多数個取り配線基板、および該配線基板を確実に製造方法を提供することが可能となる。
　１ａ～１ｄ………配線基板
　２，２ａ…………基板本体
　３…………………基板本体の表面
　４…………………基板本体の裏面
　５…………………側面
　６…………………破断面
　７…………………溝入面
　１１，１１ａ……メタライズ層
　１３………………配線基板の水平面
　１４，１６………切欠部
　１５，１７………導体層
　２０ａ～２０ｃ…多数個取り配線基板
　２１………………基板本体／製品領域／耳部の表面
　２２………………基板本体／製品領域／耳部の裏面
　２３………………基板本体
　２４………………配線基板部
　２５………………製品領域
　２６………………耳部
　２７………………多数個取り配線基板の水平面
　２８………………奥溝
　２９………………浅溝
　３０………………分割溝
　３１，３３………貫通孔
　３２，３４………筒形導体
　Ｓ…………………セラミック層（セラミック）
　Ｌ…………………レーザ
　Ｆ…………………焦点
　ｇｓ………………グリーンシート積層体（グリーンシート）
　Ｖ…………………分割溝予定位置

Claims (7)

  1. 　セラミックからなり、平面視が矩形の表面および裏面と、該表面と裏面との間に位置し、且つ表面側に位置する溝入面および裏面側に位置する破断面よりなる四辺の側面とを備えた基板本体と、
    　上記基板本体の表面における四辺の側面に沿って形成され、平面視が矩形枠状のメタライズ層と、を含む配線基板であって、
    　上記基板本体の側面ごとにおける溝入面と上記メタライズ層との間に、上記基板本体のセラミックが露出してなる水平面が位置している、
    　ことを特徴とする配線基板。
  2. 　前記側面における前記破断面と裏面との間にも表面側の溝入面と同様の溝入面が位置し、且つ前記基板本体の裏面における四辺の側面に沿って前記同様のメタライズ層が形成されていると共に、上記基板本体の側面ごとにおける上記裏面側の溝入面と上記裏面側のメタライズ層との間にも、前記同様の水平面が位置している、
    　ことを特徴とする請求項１に記載の配線基板。
  3. 　前記基板本体の側面には、表面および裏面の厚み方向に沿った切欠部が前記破断面側に開口し、該切欠部の内壁面には、上端部および下端部の少なくとも一方が前記水平面に進入しない導体層が形成されている、
    　ことを特徴とする請求項１または２に記載の配線基板。
  4. 　セラミックからなり、且つ平面視が矩形の表面および裏面を有する基板本体と、該表面および裏面の少なくとも一方に設けた矩形枠状のメタライズ層とを有する複数の配線基板部を縦横に隣接して併有する製品領域と、
    　上記と同じセラミックからなり、上記製品領域の周囲に位置する平面視が矩形枠形の表面および裏面を有する耳部と、
    　隣接する上記配線基板部同士の間、および上記製品領域と耳部との間に沿って、表面および裏面の少なくとも一方で平面視が格子状に形成された分割溝と、を備えた多数個取り配線基板であって、
    　上記分割溝は、隣接する配線基板部同士の間に形成された奥溝と、隣接する配線基板部の表面および裏面の少なくとも一方ごとに位置する左右一対のメタライズ層、および該メタライズ層と上記奥溝との間に位置し且つ上記基板本体のセラミックが露出してなる左右一対の水平面に囲まれた浅溝と、からなる、
    　ことを特徴とする多数個取り配線基板。
  5. 　前記分割溝は、前記表面と裏面との間を貫通する貫通孔と該貫通孔の径方向に沿って交叉しており、該貫通孔の内壁面には、筒形導体が形成されている、
    　ことを特徴とする請求項４に記載の多数個取り配線基板。
  6. 　セラミックからなり、且つ平面視が矩形の表面および裏面を有する基板本体と、該表面および裏面の少なくとも一方に枠状のメタライズ層とを有する複数の配線基板部を縦横に隣接して併有する製品領域と、
    　上記と同じセラミックからなり、上記製品領域の周囲に位置する平面視が矩形枠形の表面および裏面を有する耳部と、
    　隣接する上記配線基板部同士の間、および上記製品領域と耳部との間に沿って、表面および裏面の少なくとも一方で平面視が格子状に形成された分割溝と、を備えた多数個取り配線基板の製造方法であって、
    　追って上記製品領域および耳部となる表面および裏面を有するグリーンシートおいて、該製品領域の表面および裏面の少なくとも一方に枠状のメタライズ層を形成する工程と、
    　上記メタライズ層の上方から上記分割溝予定位置に沿って、レーザをグリーンシートの表面および裏面の少なくとも一方に照射しつつ走査することで、上記グリーンシート内に形成された奥溝と、該奥溝の両側に位置し且つグリーンシートが露出してなる左右一対の水平面、および該水平面ごとの外側に位置する左右一対のメタライズ層に囲まれた浅溝と、からなる分割溝を形成する工程と、を含む、
    　ことを特徴とする多数個取り配線基板の製造方法。
  7. 　前記分割溝を形成する工程は、前記分割溝予定位置に沿って、レーザを前記グリーンシートの表面に少なくとも２回以上にわたって照射しつつ走査し、初回の焦点の位置を前記メタライズ層の表面付近とし、２回目以降の焦点の位置を上記初回の焦点の位置よりも上記グリーンシートの厚み方向において深くまたは浅く設定している、
    　ことを特徴とする請求項６に記載の多数個取り配線基板の製造方法。
PCT/JP2012/000671 2011-04-25 2012-02-01 配線基板、多数個取り配線基板、およびその製造方法 WO2012147243A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US14/000,568 US9295151B2 (en) 2011-04-25 2012-02-01 Wiring substrate, multi-piece wiring substrate, and method for manufacturing same
CN201280014410.0A CN103444270B (zh) 2011-04-25 2012-02-01 布线基板、多连片布线基板及其制造方法
KR1020137030740A KR101505355B1 (ko) 2011-04-25 2012-02-01 배선기판, 다수개 취득 배선기판, 및 그 제조방법
EP12777596.3A EP2704537B1 (en) 2011-04-25 2012-02-01 Wiring substrate, multi-piece wiring substrate, and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011096829A JP6006474B2 (ja) 2011-04-25 2011-04-25 配線基板、多数個取り配線基板、およびその製造方法
JP2011-096829 2011-04-25

Publications (1)

Publication Number Publication Date
WO2012147243A1 true WO2012147243A1 (ja) 2012-11-01

Family

ID=47071779

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/000671 WO2012147243A1 (ja) 2011-04-25 2012-02-01 配線基板、多数個取り配線基板、およびその製造方法

Country Status (7)

Country Link
US (1) US9295151B2 (ja)
EP (1) EP2704537B1 (ja)
JP (1) JP6006474B2 (ja)
KR (1) KR101505355B1 (ja)
CN (1) CN103444270B (ja)
TW (1) TWI488551B (ja)
WO (1) WO2012147243A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015159204A (ja) * 2014-02-25 2015-09-03 日本特殊陶業株式会社 セラミックパッケージ
WO2015163354A1 (ja) * 2014-04-22 2015-10-29 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6482785B2 (ja) * 2014-07-28 2019-03-13 ローム株式会社 半導体装置および半導体装置の製造方法
JP2016149419A (ja) * 2015-02-11 2016-08-18 日本特殊陶業株式会社 多数個取り配線基板の製造方法
JP2017022334A (ja) * 2015-07-15 2017-01-26 Ｎｇｋエレクトロデバイス株式会社 多数個取り配線基板及びその製造方法
KR102021800B1 (ko) * 2016-04-22 2019-09-17 쿄세라 코포레이션 멀티피스 배선기판, 배선기판 및 멀티피스 배선기판의 제조 방법
EP3361839A1 (en) * 2017-02-14 2018-08-15 Infineon Technologies AG Multiple substrate and method for its fabrication
TWI610403B (zh) * 2017-03-03 2018-01-01 矽品精密工業股份有限公司 基板結構及其製法與電子封裝件
JP7153438B2 (ja) * 2017-10-26 2022-10-14 日東電工株式会社 基板集合体シート
WO2020004565A1 (ja) * 2018-06-28 2020-01-02 京セラ株式会社 回路基板およびこれを備える電子装置
CN113365541B (zh) * 2019-03-28 2024-05-07 奥林巴斯株式会社 内窥镜的前端框、前端单元和内窥镜
KR20240021696A (ko) * 2022-08-10 2024-02-19 앱솔릭스 인코포레이티드 코어기판, 기판 및 반도체 패키징 기판의 용도
CN116402008A (zh) * 2023-03-13 2023-07-07 本源量子计算科技（合肥）股份有限公司 量子芯片频率调控线的布图构建方法、系统、介质及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043701A (ja) * 2000-07-25 2002-02-08 Kyocera Corp 多数個取りセラミック配線基板およびセラミック配線基板
JP2004276386A (ja) 2003-03-14 2004-10-07 Koa Corp 分割用セラミック基板およびその製造方法
JP2005285865A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 多数個取り配線基板
JP2008186967A (ja) * 2007-01-30 2008-08-14 Ngk Spark Plug Co Ltd 多数個取り基板
JP2009218319A (ja) 2008-03-10 2009-09-24 Ngk Spark Plug Co Ltd 多数個取り配線基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10241996A (ja) * 1997-02-26 1998-09-11 Ngk Spark Plug Co Ltd 積層回路
US6388264B1 (en) * 1997-03-28 2002-05-14 Benedict G Pace Optocoupler package being hermetically sealed
JP3856573B2 (ja) * 1998-08-24 2006-12-13 日本特殊陶業株式会社 リードレスパッケージの製造方法
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JP2004063803A (ja) * 2002-07-29 2004-02-26 Ngk Spark Plug Co Ltd プリント配線基板の製造方法、プリント配線基板製造用金属板、連結プリント配線基板
JP4046641B2 (ja) * 2003-03-10 2008-02-13 富士通メディアデバイス株式会社 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法
US7880258B2 (en) * 2003-05-05 2011-02-01 Udt Sensors, Inc. Thin wafer detectors with improved radiation damage and crosstalk characteristics
CN101604636B (zh) * 2003-10-17 2011-08-31 日立金属株式会社 多层陶瓷基板的制造方法以及使用了它的电子机器
JP5108496B2 (ja) * 2007-12-26 2012-12-26 三洋電機株式会社 回路基板およびその製造方法、回路装置およびその製造方法
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
JP5215786B2 (ja) * 2008-09-10 2013-06-19 日本特殊陶業株式会社 セラミックパッケージの製造方法
JP2010093544A (ja) * 2008-10-08 2010-04-22 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶振動子
JP5355246B2 (ja) * 2009-06-25 2013-11-27 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
TWI512918B (zh) * 2010-01-14 2015-12-11 Xintec Inc 晶片封裝體及其形成方法
WO2012046640A1 (ja) 2010-10-08 2012-04-12 日本特殊陶業株式会社 多数個取り配線基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043701A (ja) * 2000-07-25 2002-02-08 Kyocera Corp 多数個取りセラミック配線基板およびセラミック配線基板
JP2004276386A (ja) 2003-03-14 2004-10-07 Koa Corp 分割用セラミック基板およびその製造方法
JP2005285865A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 多数個取り配線基板
JP2008186967A (ja) * 2007-01-30 2008-08-14 Ngk Spark Plug Co Ltd 多数個取り基板
JP2009218319A (ja) 2008-03-10 2009-09-24 Ngk Spark Plug Co Ltd 多数個取り配線基板の製造方法

Also Published As

Publication number Publication date
KR20140004223A (ko) 2014-01-10
CN103444270A (zh) 2013-12-11
KR101505355B1 (ko) 2015-03-23
US9295151B2 (en) 2016-03-22
EP2704537A4 (en) 2014-10-08
JP6006474B2 (ja) 2016-10-12
TW201251540A (en) 2012-12-16
EP2704537A1 (en) 2014-03-05
US20150107879A1 (en) 2015-04-23
CN103444270B (zh) 2016-03-30
EP2704537B1 (en) 2019-07-10
TWI488551B (zh) 2015-06-11
JP2012230945A (ja) 2012-11-22

Similar Documents

Publication Publication Date Title
WO2012147243A1 (ja) 配線基板、多数個取り配線基板、およびその製造方法
US9232643B2 (en) Ceramic wiring board, multi-piece ceramic wiring board, and method for producing same
EP2712281B1 (en) Wiring substrate, multi-pattern wiring substrate, and manufacturing method therefor
JP2012230945A5 (ja)
JP6276040B2 (ja) 部品搭載用パッケージの製造方法
KR20160110127A (ko) 세라믹패키지, 전자부품장치, 및 그 제조방법
JP2007095927A (ja) 配線基板およびその製造方法
JP5448400B2 (ja) セラミック部品の製造方法
KR20180116125A (ko) 멀티피스 배선기판, 배선기판 및 멀티피스 배선기판의 제조 방법
JP2010074118A (ja) 多数個取り配線基板
JP4384339B2 (ja) 連結セラミック配線基板の製造方法、および配線基板の製造方法。
JP2002246493A (ja) 電子部品用パッケージ及びその製造方法
JP6889269B2 (ja) 多数個取り配線基板、電子部品収納用パッケージ、電子装置、および電子モジュール
JP5314370B2 (ja) セラミック部品の製造方法
JP2001319991A (ja) 連結セラミック配線基板
JPH1126913A (ja) 配線基板の製造方法
JP2005317590A (ja) 多数個取り配線基板
US20200068750A1 (en) Electronic circuit module manufacturing method and electronic circuit module
JP6506132B2 (ja) 多数個取り配線基板および配線基板
JP2006041310A (ja) 多数個取り配線基板
JP3058999B2 (ja) 目白配置配線基板
JP2021118325A (ja) 配線基板
JP2018107282A (ja) 配線基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280014410.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12777596

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14000568

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137030740

Country of ref document: KR

Kind code of ref document: A