TWI488551B - 配線基板、多片式配線基板、及其製造方法 - Google Patents

配線基板、多片式配線基板、及其製造方法 Download PDF

Info

Publication number
TWI488551B
TWI488551B TW101113884A TW101113884A TWI488551B TW I488551 B TWI488551 B TW I488551B TW 101113884 A TW101113884 A TW 101113884A TW 101113884 A TW101113884 A TW 101113884A TW I488551 B TWI488551 B TW I488551B
Authority
TW
Taiwan
Prior art keywords
groove
wiring board
metallization layer
substrate
back surface
Prior art date
Application number
TW101113884A
Other languages
English (en)
Other versions
TW201251540A (en
Inventor
Masami Hasegawa
Satoshi Hirayama
Naoki Kito
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201251540A publication Critical patent/TW201251540A/zh
Application granted granted Critical
Publication of TWI488551B publication Critical patent/TWI488551B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/0036—Laser treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

配線基板、多片式配線基板、及其製造方法
本發明係關於不會損傷被覆於沿基板本體之表面等的各側面而設之金屬化層的表面之鍍敷膜或硬焊材之配線基板、用以同時提供複數個該配線基板之多片式配線基板、及其製造方法。
一般而言，陶瓷配線基板係藉由將多片式陶瓷配線基板沿設於其表面及背面之分割槽分割成每個陶瓷配線基板而予個片化所製作而成。於該個片化作業時，為了於分割槽附近難以產生毛邊等，提出一種多片式配線基板之製造方法(例如，參照專利文獻1)，其藉由將刀刃角在既定範圍內之刀具(blade)沿胚片積層體的分割槽預定位置插入，即可形成所需之分割槽。
但是，由刀具形成之分割槽，其截面為銳角之V字形狀，所以，於相鄰之配線基板間無法取得充分之槽寬，當加熱封裝用硬焊材而予熔融時，會有相鄰之硬焊材彼此無意中被熔融附著而無法給予個片化之情況。
又，由該刀具形成之分割槽係銳角之V字形截面，所以，於谷折形成該分割槽之表面側而予個片化時，被覆於每一設於相鄰之一對配線基板部表面的金屬化層的鍍敷膜或封裝用之硬焊材彼此發生摩擦，而有發生損傷每個配線基板之鍍敷膜或硬焊材的情況之問題。
另一方面，還提出一種分割用陶瓷基板之製造方法(例如，參照專利文獻2)，其於對多片式配線基板之分割 槽以第1次之雷射照射而於裏面側形成深且陡峭之狹窄槽部後，以第2次之雷射照射而於該狹窄槽部的開口部形成一對倒角部，藉此，可於開口部附近形成無脆弱部分之分割槽。
但是，專利文獻2之製造方法中，藉由2階段之雷射照射而形成的截面大致為Y字形狀之分割槽，即使具有位於其開口部兩側之倒角，仍有無法確實地防止個片化時之因該鍍敷膜彼此或硬焊材彼此的摩擦所引起之損傷、或該硬焊材彼此之無意中的熔融附著之問題。
先前技術 專利文獻
專利文獻1 日本國特開2009-218319號公報(第1~11頁、第1~8圖)
專利文獻2 日本國特開2004-276386號公報(第1~7頁、第1~4圖)
本發明之目的在於用以解決先前技術中所作說明之問題，提供一種不會損傷被覆於在表面等上沿各側面而設之金屬化層的表面之鍍敷膜或硬焊材之配線基板、用以同時提供複數個該配線基板之多片式配線基板、及可確實地獲得該配線基板之製造方法。
為了解決上述課題，本發明係設想由截面為鈍角之溝底槽及位於其開口部兩側的包含陶瓷之水平面的淺槽 來構成待形成於陶瓷製之多片式配線基板上的分割槽而達成者。
亦即，本發明之配線基板(申請專利範圍第1項)，係具備：基板本體，其由陶瓷所構成，且具有俯視為矩形之表面及背面、及位於該表面與背面之間且由位於表面側之槽切入面及位於背面側的破斷面所構成之四邊的側面；及金屬化層，其沿該基板本體之表面上的四邊之側面而形成，且俯視為矩形框狀；該配線基板之特徵為：該基板本體的露出陶瓷所形成之水平面位於該基板本體之每個側面上的槽切入面與該金屬化層之間。
根據本發明，於將後述之多片式配線基板個片化而獲得本配線基板時，陶瓷的水平面位於出現在各側面上之破斷面及作為分割槽之一內壁面的槽切入面與沿基板本體之表面的各側面而形成之金屬化層之間。而且，該槽切入面係相對於垂直線大幅度地傾斜超過45度或約45度。因此，配設於相鄰之每個配線基板的金屬化層上之硬焊材彼此不會相互熔融附著在一起，所以，不會發生每個配線基板之個片化時所產生之硬焊材的剝離或毛邊。又，即使谷折表面側而予個片化，也不會有被覆於相鄰之每個配線基板的金屬化層表面的鍍敷膜(例如，鍍Ni及Au膜)彼此或硬焊材彼此發生摩擦而損傷之情況。而且，難以產生隔著該硬焊材所接合之金屬零件(密封環)彼此接觸而變形之類的不良。藉此，於對開口於基板本體之表面的腔進行密封時，可確實地使金屬製蓋板或金屬零件密接而予密封。
又，該陶瓷係包含例如氧化鋁等之高溫燒結陶瓷或者屬低溫燒結陶瓷之一種的玻璃-陶瓷。
另外，該配線基板之基板本體及後述之多片式配線基板的基板本體，係將複數陶瓷層一體地積層而得者。
又，該槽切入面係於垂直狀之破斷面與該水平面之間呈傾斜狀。其傾斜角度為相對於垂直線超過45度(鈍角之一半)或約為45度。
另外，該金屬化層係以W、Mo、Cu、Ag等為主成分之導體層，於該導體層之表面被覆有例如鍍Ni膜及鍍Au膜。
又，該硬焊材係由例如Ag-Cu合金或Au-Sn合金所構成，其是為了於該金屬化層上安裝蓋板或金屬零件所使用，且配設於被覆在該金屬化層上之該鍍敷膜上。
另外，露出該陶瓷之水平面，係成為與該基板本體之表面及背面大致平行的較為平坦之面。
此外，開口於該表面之腔位於該基板本體之表面且金屬化層的內側，於該腔之底面可安裝例如水晶振動器等之電子零件。
另外，本發明還包含一種配線基板(申請專利範圍第2項)，其中與表面側之槽切入面相同的槽切入面位於該側面上之該破斷面與背面之間，且沿該基板本體之背面上的四邊之側面形成有與上述相同之金屬化層，並與上述相同之水平面位於該基板本體之每個側面上的該背面側之槽切入面與該背面側之金屬化層之間。
根據本發明，與基板本體之表面側一起還於背面側，於開口在該背面之腔的周圍形成金屬化層，並於將位於各側面上之厚度方向中間的破斷面包夾之表面側及背面側的各槽切入面、與表面側及背面側之各金屬化層之間分別配置有該水平面。藉此，於對開口於基板本體之表面及背面的雙方之複數個腔進行密封時，可確實地分別使金屬製蓋板或金屬零件密接而予接合。
又，本發明還包含一種配線基板(申請專利範圍第3項)，其中於該基板本體之側面，使沿表面及背面之厚度方向的凹缺部開口於該破斷面側，並於該凹缺部之內壁面形成上端部及下端部之至少一方不進入該水平面的導體層。
根據本發明，形成於凹缺部之內壁面且用以與外部導通的導體層，即使到達俯視為槽切入面之最裏面側，露出該陶瓷的水平面仍位於該導體層與該金屬化層之間。因此，可防止該導體層與被覆於金屬化層表面之鍍敷膜或硬焊材的無意中造成的短路，所以可確保內部配線或待安裝之電子零件的動作。
又，形成於該配線基板之側面的凹缺部及形成於其內壁面的導體層，係位於側面之水平方向的中間，或相鄰之一對側面間的角部。該導體層之俯視截面為半圓形狀或1/4圓弧形狀。
另一方面，本發明之多片式配線基板(申請專利範圍第4項)，係具備：製品區域，其縱橫相鄰地拼接有複數個配線基板部，這些配線基板部具有由陶瓷所構成且具 有俯視為矩形之表面及背面的基板本體、及設於該表面及背面之至少一方的矩形框狀之金屬化層；耳部，其係由與上述相同之陶瓷所構成，具有位於該製品區域之周圍且俯視為矩形框狀之表面及背面；及分割槽，其沿相鄰之該配線基板部彼此間、及該製品區域與耳部之間，形成於表面及背面之至少一方且俯視為格子狀；該多片式配線基板之特徵為：該分割槽係由形成於相鄰之配線基板部彼此間的溝底槽及淺槽所構成，該淺槽係被位於相鄰之配線基板部的表面及背面之至少一方的左右一對之金屬化層、及位於該金屬化層與該溝底槽之間且露出該基板本體的陶瓷而得之左右一對的水平面所包圍。
根據本發明，沿相鄰之配線基板部彼此之間或該製品區域與耳部之間形成的分割槽，係由開口部寬之溝底槽、及位於溝底槽與左右一對之金屬化層之間的包含一對水平面之淺槽所構成。因此，即使於谷折該分割槽之表面側或背面側而予個片化成每個配線基板之情況，仍可確實防止被覆於相鄰之每個配線基板的金屬化層表面的鍍敷膜彼此或硬焊材彼此相互摩擦而損傷之事態的發生。又，可確實防止對該硬焊材進行加熱而予熔融時相鄰之該硬焊材彼此無意中熔融附著的事態之發生。藉此，可確實提供複數個配線基板，這些配線基板確實能使用以對開口於基板本體之表面及背面的至少一方之腔進行密封之金屬製蓋板或金屬零件密接而予密封。
又，該分割槽之溝底槽係以鈍角(超過90度)之截面較為適宜，但亦可為90度或不滿90度(約80度以上)。
又，本發明還包含一種多片式配線基板(申請專利範圍第5項)，其中該分割槽係沿通孔之徑向與貫通該表面與背面之間的該通孔交叉，且於該通孔之內壁面形成有筒形導體。
根據本發明，可提供複數個配線基板，這些配線基板具有：凹缺部，其於沿分割槽個片化成複數個配線基板時，於各配線基板之側面的水平方向的中間或相鄰之一對側面間的角部，沿軸向分割該通孔，且沿表面及背面之厚度方向；及導體層，其形成於該凹缺部之內壁面，且沿軸向分割該筒形導體。而且，還可防止於各配線基板之側面附近，該導體層與該金屬化層之無意中造成的短路。
又，本發明之多片式配線基板之製造方法(申請專利範圍第6項)，該多片式配線基板係具備：製品區域，其縱橫相鄰地拼接有複數個配線基板部，這些配線基板部具有由陶瓷所構成且具有俯視為矩形之表面及背面的基板本體、及於該表面及背面之至少一方的框狀金屬化層；耳部，其係由與上述相同之陶瓷所構成，具有位於該製品區域之周圍且俯視為矩形框狀之表面及背面；及分割槽，其沿相鄰之該配線基板部彼此間、及該製品區域與耳部之間，形成於表面及背面之至少一方且俯視為格子狀；該多片式配線基板之製造方法的特徵為包含：形成金屬化層之製程，係於具有構成該製品區域及耳部之表面及背面之胚片上，於該製品區域之表面及背面的至少一方形成框狀之金屬化層；及形成分割槽之製程，係 自該金屬化層之上方沿該分割槽預定位置，一面對胚片之表面及背面的至少一方照射雷射一面進行掃描，藉以形成分割槽，該分割槽係由形成於該胚片內之溝底槽、及被位於該該溝底槽之兩側且露出胚片而得之左右一對的水平面及位於每個該水平面之外側的左右一對金屬化層所包圍之淺槽所構成。
根據本發明，可確實地製造一併具有複數個該配線基板部之多片式配線基板，這些配線基板部係於個片化作業時，不會因被覆於每個配線基板之金屬化層表面的鍍敷膜彼此或硬焊材彼此相互摩擦而損傷，並且，不會產生相鄰之硬焊材彼此無意中熔融附著或者隔著該硬焊材而接合之金屬零件彼此的接觸而造成之變形。
又，該胚片係複數之胚片的積層體。
另外，該金屬化層係以W、Mo、Cu、Ag等為主成分之導電性漿糊，且於其燒結後之表面被覆有鍍Ni膜及鍍Au膜等之電解鍍金屬膜，並於此膜上再配設有被預成型的硬焊材。
此外，本發明還包含一種多片式配線基板之製造方法(申請專利範圍第6項)，其中形成該分割槽之製程，係沿該分割槽預定位置一面對該胚片之表面照射至少2次以上的雷射一面進行掃描，並將初次之焦點位置設於該金屬化層的表面附近，再將第2次以後之焦點位置設定為在該胚片之厚度方向上比該初次之焦點位置更深或更淺。
根據本發明，於以第1次雷射照射形成截面為銳角且開口部之寬度窄的溝底槽之後，於第2次之雷射照射中優先除去自焦點偏移之該金屬化層，且將該溝底槽作成鈍角，藉此，可於胚片之所需位置上呈格子狀地確實形成由該溝底槽、及位於左右一對之各金屬化層之間的包含一對水平面之淺槽所構成之分割槽。
 [用於實施發明的形態]
以下，針對本發明之實施形態進行說明。
第1圖為顯示本發明之一形態的配線基板1a之立體圖，第2圖為沿第1圖中之X-X線及x-x線的箭頭所作之部分垂直剖視圖。
如第1圖及第2圖所示，配線基板1a係包含：基板本體2，其係將由氧化鋁等構成之複數陶瓷層(陶瓷)S積層而成，且具有俯視為長方形(矩形)之表面3及背面4，及位於該表面3及背面4之間且由位於表面3側之傾斜的槽切入面7及位於背面4側之該陶瓷S的破斷面6所構成之四邊的側面5；及金屬化層11，其沿該基板本體2之表面3的四邊之側面5側而形成，且俯視為長方形(矩形)框狀。
於該基板本體2之表面3開設有由俯視為長方形之底面9及自其四邊立設之側壁10所構成之長方體形狀的腔8，且以硬焊等將例如水晶振動器等之未圖示的電子零件的電極與設在該底面9上之未圖示的電極導通，藉此，可將該電子零件安裝於腔8內。
又，該陶瓷層(陶瓷)S亦可為氧化鋁以外之高溫燒結陶瓷或者玻璃-陶瓷等之低溫燒結陶瓷。
該側面5中的表面3側之槽切入面7，係藉由後述之雷射加工所形成，與背面4側之露出陶瓷S的破斷面6比較，為相對平滑之面，且相對於垂直線形成超過45度之傾斜。
另外，於該陶瓷層S為氧化鋁等之高溫燒結陶瓷的情況下，該金屬化層11係由W或Mo等所構成，於該陶瓷層S為玻璃-陶瓷等之低溫燒結陶瓷的情況下，該金屬化層11係由Cu或Ag等所構成。如第2圖所示，該金屬化層11係截面大致為長方形且於側面5側具有傾斜面12。又，如第2圖中之一點虛線部分s的部分放大剖面圖所示，於該金屬化層11之表層側依序被覆有例如鍍Ni膜m1及鍍Au膜m2(鍍敷膜)、及硬焊材層bm(例如，Ag-Cu合金或Au-Sn合金)。
露出該陶瓷S的水平狀之水平面13，係沿基板本體2之四周以一定寬度位於該金屬化層11之該傾斜面12與該側面5的槽切入面7之間。
根據以上之配線基板1a，該基板本體2之露出陶瓷S的水平面13位於該基板本體2之每個側面5的槽切入面7與該金屬化層11之間。因此，即使於在後述之多片式配線基板的狀態下對密封用硬焊材bm進行加熱而熔融的情況下，相鄰之硬焊材bm彼此仍不會相互熔融附著(橋接)，所以，不會產生個片化時之該硬焊材的剝離或毛邊。又，因為自多片式配線基板進行本配線基板1a 之個片化，所以，於谷折表面3側時，不會有被覆於相鄰之每個配線基板1a的金屬化層11表面的鍍Ni膜m1及鍍Au膜m2彼此或硬焊材bm彼此相互摩擦而損傷之情況。藉此，於對開口於基板本體2之表面3的腔8進行密封時，可隔著該硬焊材bm確實地使金屬製蓋板或金屬零件密接而予密封。
又，配線基板1a之表面3、背面4及腔8的底面9亦可為俯視呈正方形之形態。
第3圖為顯示屬該配線基板1a之應用形態的配線基板1b之俯視圖，第3圖為包含沿第3圖中之Y-Y線的箭頭所作之垂直剖面之部分立體圖。
如第3圖及第4圖所示，配線基板1b係具備：基板本體2，其係由上述相同之陶瓷層S所構成，且具有俯視為正方形(矩形)之表面3及背面4，及位於該表面3及背面4之間且由位於表面3側之傾斜的槽切入面7及位於背面4側之該陶瓷S的破斷面6所構成之四邊的側面5；及金屬化層11，其沿該基板本體2之表面3上的四邊之側面5而形成，且俯視為正方形(矩形)框狀。於該基板本體2之表面3開設有與上述相同且俯視為正方形之腔8。
如第3圖及第4圖所示，於該配線基板1b中，露出該陶瓷S的水平狀之水平面13，亦係沿基板本體2之四周以一定寬度位於每個該側面5之槽切入面7與每個金屬化層11的傾斜面12之間。
另外，於基板本體2之相鄰的一對側面5,5間之角部，沿表面3及背面4之厚度方向形成有截面為1/4圓弧形狀的凹缺部14，於該凹缺部14的開口在破斷面6側之曲面狀內壁面上形成有截面與該圓弧形狀為相似形狀的導體層15。
又，於各側面5之水平方向中間，沿表面3及背面4之厚度方向形成有截面為半圓形狀的凹缺部16，於該凹缺部16的開口在破斷面6側之半圓筒形狀內壁面上形成有導體層17。但該導體層15,17之上端部，如第3圖及第4圖所示，均未進入相鄰之水平面13。
又，該導體層15,17係由與上述相同之W或Mo等所構成，並藉由硬銲銲接與搭載本配線基板1b之印刷基板(未圖示)等之外部端子接合，且用以與內部配線或安裝於腔8內之電子零件(未圖示)導通。
根據以上之配線基板1b，除具有該配線基板1a之效果外，露出該陶瓷S的水平面13位於該導體層15,17與金屬化層11之間。結果，可防止該導體層15,17與被覆於金屬化層11之表面的該鍍敷膜m1,m2或硬焊材bm之無意中造成的短路，所以，可確保內部配線或待安裝之電子零件的動作。
又，配線基板1b之表面3、背面4及腔8的底面9亦可為俯視呈長方形之形態。
第5圖為顯示該配線基板1a之不同應用形態的配線基板1c之與該第2圖相同的部分垂直剖視圖。該配線基板1c係包含具有上述相同之表面3、背面4及側面5的 基板本體2a，以及表面3側之金屬化層11，此外，如第5圖所示，還於每個側面5上之破斷面6與背面4之間，亦與表面3側呈線對稱地具有與上述相同之槽切入面7、水平面13及金屬化層11。亦即，配線基板1c之各側面5係於位在厚度方向中間之破斷面6的上下對稱地配置有一對槽切入面7。於背面4側之金屬化層11的內側對稱地配置有開口於該背面4之與上述相同的腔8。
根據該配線基板1c，於後述之多片式配線基板的狀態下，對配置於每個配線基板部之硬焊材bm進行加熱及熔融時，相鄰之硬焊材bm彼此不會無意中熔融附著在一起，所以，不會產生個片化時之剝離或毛邊。而且，當自多片式配線基板給予個片化時，即使於谷折背面4側時，亦不會有被覆於相鄰之每個配線基板1c的金屬化層11表面的鍍Ni膜m1及鍍Au膜m2彼此或硬焊材bm彼此發生摩擦而損傷之情況。藉此，可確實地對開口於表面3及背面4之雙方的各腔8進行密封。
第6圖為顯示屬該配線基板1b之應用形態的配線基板1d之與該第2圖相同之部分垂直剖視圖。該配線基板1d亦包含與上述相同之基板本體2a、表面3側之金屬化層11及表面3側之腔8，此外，如第6圖所示，還於每個側面5上對稱地具有背面4側之槽切入面7、水平面13、背面4側之金屬化層11及背面4側的腔8。
如第6圖所例示，於每個側面5之上下一對的槽切入面7,7之間，形成有沿表面3及背面4之厚度方向的上述相同的凹缺部14,(16)，於該凹缺部14,16之內壁面 形成有與上述相同的導體層15,(17)。該導體層15,(17)之上端部及下端部，均未進入表面3側及背面4側之各水平面13。
根據該配線基板1d，可防止該導體層15,17與被覆於表面3側及背面4側之各金屬化層11的表面上之該鍍敷膜m1,m2或硬焊材bm之無意中造成的短路，所以，可確保內部配線或安裝於開口在表面3及背面4之腔8內的電子零件的動作。
第7圖為顯示用以獲得複數個該配線基板1a之多片式配線基板20a之俯視圖，第8圖為沿第7圖中之Z-Z線之箭頭所作之部分垂直剖視圖，第9圖為顯示第8圖中之分割槽附近的放大圖。
如第7圖至第9圖所示，多片式配線基板20a係具備：製品區域25，其俯視為縱橫相鄰地拼接有複數個具有表面21及背面22之配線基板部24；耳部26，其位於該製品區域25之周圍，且具有俯視為正方形(矩形)框狀之表面21及背面22；及分割槽30，其沿該配線基板部24,24間、及該製品區域25與耳部26之間，形成於表面21且俯視為格子狀。
又，該製品區域25及耳部26均由與上述相同之陶瓷層S所構成。另外，於第7圖至第9圖及後述之第10圖以下，表面21及背面22係可於基板本體23、製品區域25及耳部26共同使用。
如第7圖至第9圖所示，該配線基板部24係具有：基板本體23，其具有俯視為正方形(矩形)之表面21及背 面22；矩形框狀之金屬化層11，其設於該基板本體23之表面21；及與上述相同之腔8，其開口於該金屬化層11之內側的表面21。
又，於該金屬化層11上，於露出於外部之表層被覆有與上述相同的鍍敷膜m1,m2及硬焊材bm。
另外，如第9圖所示，該分割槽30係由沿相鄰之配線基板部24,24間的分割槽預定位置V而位於最低部之截面為鈍角θ的溝底槽28、以及被位於相鄰之一對配線基板部24的各表面21之各金屬化層11的傾斜面12及位於該一對金屬化層11與該溝底槽28之間且露出該陶瓷S而得之左右一對的水平面27包圍之淺槽29所構成。該溝底槽28之截面係呈於最低部具有截面為超過90度~約150度的鈍角θ之大致等腰三角形，該淺槽29之截面係呈大致倒梯形。
根據以上之多片式配線基板20a，該分割槽30係由溝底槽28及淺槽29所構成，所以，即使對配設於每個配線基板部24之金屬化層11上的硬焊材bm進行加熱及熔融，仍可確實地防止相鄰之硬焊材bm彼此無意中熔融附著在一起的事態。又，即使於谷折該分割槽30所開口之表面2側而予個片化成每個配線基板部24的情況下，亦可確實地防止被覆於相鄰之每個配線基板部24的金屬化層11表面的鍍敷膜m1,m2彼此或硬焊材bm彼此相互摩擦而損傷之事態。藉此，可確實地提供能使金屬製蓋板或金屬零件確實地密接及固定之複數個配線基板1a，該金屬製蓋板或金屬零件係用以對開口於該基板本體2之表面3的腔8進行密封。
又，藉由於該製品區域25之每個配線基板部24的背面22側，亦與表面21側呈線對稱地配置與上述相同之腔8、金屬化層11及分割槽30，即可提供用以獲得複數個該配線基板1c之多片式配線基板。
第10圖為顯示不同形態之多片式配線基板20b的俯視圖。
如第10圖所示，多片式配線基板20b係具備與上述相同之製品區域25、耳部26及分割槽30，並還具有：於俯視下區劃各配線基板部24之四邊的每個分割槽30之中間位置沿徑向與該分割槽30交叉，且貫通表面21及背面22之間的截面圓形之通孔31；及形成於該通孔31之內壁面的圓筒形狀之筒形導體32。
第11圖為顯示又一不同形態之多片式配線基板20c的俯視圖。
如第11圖所示，多片式配線基板20c係具備與上述相同之製品區域25、耳部26及分割槽30，並還具有：於在俯視下區劃各配線基板部24之四邊的分割槽30中與相鄰之一對分割槽30垂直交叉的位置沿徑向與各分割槽30交叉，且貫通表面21及背面22之間的截面圓形之通孔33；及形成於該通孔31之內壁面的圓筒形狀之筒形導體34。又，筒形導體32,34亦是由W等所構成。
根據如上述之多片式配線基板20b,20c，除具有與該多片式配線基板20a相同之效果外，還可提供複數個配線基板，其具有：凹缺部16,14，其於沿分割槽30對複數個配線基板部(1n)進行個片化時，於各配線基板之側 面5上的水平方向的中間或相鄰之一對側面5間的角部，沿軸向分割該通孔31,31，且沿表面3及背面4之厚度方向；及導體層17,15，其形成於該凹缺部16,14之內壁面且沿軸向分割該筒形導體32,34。而且，還可於各配線基板之側面5附近，防止該導體層15,17與該金屬化層11之無意中造成的短路。
又，於一併具有該凹缺部14,16及筒形導體15,17之多片式配線基板之情況下，藉由沿該分割槽30將該多片式配線基板給予個片化，可獲得複數個該配線基板1b。另外，藉由於背面22側亦與表面21側呈線對稱地配置與上述相同之腔8、金屬化層11及分割槽30，亦可提供用以獲得複數個該配線基板1d之多片式配線基板。
以下，針對該多片式配線基板20a之製造方法進行說明。
先準備複數個每次將適量之樹脂黏結劑或溶劑等混合於氧化鋁粉末中而得之既定厚度的胚片，對該胚片上實施多種沖孔加工，將含W粉末或Mo粉末之導電性漿糊充填於所獲得之較細徑的通孔中，且於各胚片之表面及背面的適宜部位印刷與上述相同的導電性漿糊後，以連通角形大之通孔的方式對該複數個胚片進行積層及壓著。
結果，如第12圖所示，製成既定厚度之胚片積層體(胚片)gs，其具有表面21及背面22，且具有俯視為於縱橫相鄰之複數個配線基板部24的表面21側開口之腔8，且於位在相鄰之配線基板部24,24間的分割槽預定位置V的上方之表面21形成有未燒結的金屬化層11a。
接著，進行分割槽形成製程，藉由對該胚片積層體gs之表面21，以區劃該配線基板部24之周圍及製品區域25與耳部26之方式複數次照射雷射L並進行掃描，形成俯視為格子狀之複數個分割槽30。
亦即，如第12圖所示，於第1次(1th)照射中，對胚片積層體gs之表面21側的分割槽預定位置V的正上方之金屬化層11，一面沿厚度方向照射雷射L一面沿該金屬化層11a之長度方向連續地進行掃描。此時，該雷射L之焦點F的位置係以調整用之凸透鏡36設定於比金屬化層11a更靠近背面22側(裏面側)。
該雷射L係使用例如UV-YAG雷射，且以一定之傳送速度(約100mm/秒)所進行。
又，第12圖為顯示與該雷射L之傳送方向正交的方向之視覺之概略圖，以下之第13圖至第15圖亦相同。
另外，於待形成之分割槽30的溝底槽28之深度約為200μm且開口部之寬度約為50μm的情況下，該雷射L之條件係設定為，頻率：約30~100Hz，重複次數：2~5次。
結果，如第13圖所示，沿該分割槽預定位置V形成有最低部位於胚片積層體gs之內部且截面為銳角之溝底槽28a。同時，該未燒結之金屬化層11a藉由該溝底槽28a而被分割成左右一對的金屬化層11b，且於未燒結之各金屬化層11b上線對稱地形成有與溝底槽28a之各內壁為相同傾斜的傾斜面12a。
接著，如第14圖所示，沿溝底槽28連續掃描第2次(2th)之雷射L的照射。此時，該雷射L之焦點F的位置係藉由調整用之凸透鏡36設定為於胚片積層體gs之厚度方向上比第1次(1th)之位置更深。因此，由於加深焦點F之位置且偏離金屬化層11b，所以，該雷射L之加工能量幾乎均集中於該金屬化層11b上。
又，第2次雷射L之種類、傳送輸度及雷射條件係與第1次相同。另外，亦可進行複數次該第2次雷射L之照射。又，亦可將第2次以後所照射之雷射L的焦點F之位置設定為於胚片積層體gs之厚度方向上比第1次之位置更淺。
結果，如第15圖所示，沿胚片積層體gs之該分割槽預定位置V，於胚片積層體gs之表面21側呈格子狀形成由截面為鈍角θ之溝底槽28、及被左右一對之金屬化層11b的傾斜面27及左右一對之水平面27所包圍之淺槽29所構成之分割槽30。
再以既定溫度將於表面21側呈格子狀形成有分割槽30之胚片積層體gs進行燒結後，將獲得之陶瓷積層體依序浸泡於鍍Ni電解浴及鍍Au電解浴中進行電解鍍Ni及鍍電解鍍Au，於燒結後之金屬化層11的表面等被覆鍍Ni膜及鍍Au膜。結果，可獲得該多片式配線基板20a。
根據以上之多片式配線基板20a的製造方法，可確實地製造一併具有複數個配線基板1a之多片式配線基板20a，該配線基板1a不會有被覆於每個配線基板1a 之金屬化層11表面的鍍敷膜m1,m2彼此或硬焊材bm彼此相互摩擦而損傷、或相鄰之硬焊材bm彼此無意中熔融附著的情況。而且，藉由焦點F位置不同的2階段之雷射L之照射，可確實地形成由該溝底槽28及淺槽29所構成之分割槽30。
又，藉由於背面22側，亦與表面21側呈線對稱地形成與上述相同之腔8、金屬化層11及分割槽30，可作為用以獲得複數個該配線基板1c之多片式配線基板的製造方法。
另外，藉由進行沿該分割槽預定位置V之厚度方向形成該通孔31,33，且於這些內壁面形成該筒形導體32,34之後，藉該2階段之雷射L形成分割槽30的製程，亦可作為該多片式配線基板20b,20c的製造方法，或者作為用以獲得複數個該配線基板1d之多片式配線基板的製造方法。
本發明不限於以上說明之各形態。
例如，該配線基板或多片式配線基板之陶瓷，亦可使用氧化鋁以外之高溫燒結陶瓷(例如，氮化鋁或鋁矽酸鹽)。
另外，該配線基板不一定必須要具有該腔。
又，亦可於該配線基板之金屬化層的內側一併設有複數個腔。
此外，配線基板及多片式配線基板上之表面側及背面側的金屬化層，可形成於俯視為不同之每個位置上，據此，可作為例如表面側與背面側之每個水平面的寬度相異之形態。
[產業上之可利用性]
根據本發明，可提供一種不會損傷被覆於沿基板本體之表面等的各側面而設之金屬化層的表面的鍍敷膜或硬焊材之配線基板、用以同時獲得複數個該配線基板之多片式配線基板、及可確實地獲得該配線基板之製造方法。
1a~1d‧‧‧配線基板
2,2a‧‧‧基板本體
3‧‧‧基板本體之表面
4‧‧‧基板本體之背面
5‧‧‧側面
6‧‧‧破斷面
7‧‧‧槽切入面
8‧‧‧腔
9‧‧‧底面
10‧‧‧側壁
11,11a‧‧‧金屬化層
12‧‧‧傾斜面
13‧‧‧配線基板之水平面
14,16‧‧‧凹缺部
15,17‧‧‧導體層
20a~20c‧‧‧多片式配線基板
21‧‧‧基板本體/製品區域/耳部的表面
22‧‧‧基板本體/製品區域/耳部的背面
23‧‧‧基板本體
24‧‧‧配線基板部
25‧‧‧製品區域
26‧‧‧耳部
27‧‧‧多片式配線基板之水平面
28‧‧‧溝底槽
29‧‧‧淺槽
30‧‧‧分割槽
31,33‧‧‧通孔
32,34‧‧‧筒形導體
S‧‧‧陶瓷層(陶瓷)
L‧‧‧雷射
F‧‧‧焦點
gs‧‧‧胚片積層體(胚片)
V‧‧‧分割槽預定位置
bm‧‧‧硬焊材層(硬焊材)
m1‧‧‧鍍Ni膜
m2‧‧‧鍍Au膜
第1圖為從斜上方顯示本發明之一形態的配線基板之立體圖。
第2圖為沿第1圖中之X-X線及x-x線的箭頭所作之部分垂直剖視圖。
第3圖為顯示該配線基板之應用形態的配線基板之俯視圖。
第4圖為包含沿第3圖中之Y-Y線的箭頭所作之垂直剖面之部分立體圖。
第5圖為顯示第1圖之配線基板的不同應用形態之與第2圖相同之部分垂直剖視圖。
第6圖為顯示第3圖之配線基板的應用形態之與第2圖相同之部分垂直剖視圖。
第7圖為顯示本發明之一形態的多片式配線基板之俯視圖。
第8圖為沿第7圖中之Z-Z線之箭頭所作之部分垂直剖視圖。
第9圖為顯示第8圖中之分割槽附近的放大圖。
第10圖為顯示不同形態之多片式配線基板的俯視圖。
第11圖為顯示又一不同形態之多片式配線基板的俯視圖。
第12圖為顯示多片式配線基板之製造方法中的分割槽形成製程之概略圖。
第13圖為顯示接續第12圖之分割槽形成製程之概略圖。
第14圖為顯示接續第13圖之分割槽形成製程之概略圖。
第15圖為顯示藉由該製程而獲得之胚片的分割槽附近之概略圖。
2‧‧‧基板本體
3‧‧‧基板本體之表面
4‧‧‧基板本體之背面
5‧‧‧側面
6‧‧‧破斷面
7‧‧‧槽切入面
8‧‧‧腔
9‧‧‧底面
10‧‧‧側壁
11‧‧‧金屬化層
12‧‧‧傾斜面
13‧‧‧配線基板之水平面
S‧‧‧陶瓷層(陶瓷)
s‧‧‧一點虛線部分
bm‧‧‧硬焊材層(硬焊材)
m1‧‧‧鍍Ni膜
m2‧‧‧鍍Au膜

Claims (12)

  1. 一種配線基板，係具備：基板本體，其由陶瓷所構成，且具有俯視呈矩形之表面及背面、及位於該表面與背面之間且由位於表面側之槽切入面及位於背面側的破斷面所構成之四邊的側面；及金屬化層，其沿該基板本體之表面上的四邊之側面而形成，且俯視呈矩形框狀；該配線基板之特徵為：該金屬化層係在基板本體的側面側具有傾斜面，該金屬化層的表面係被鍍敷膜所被覆；該基板本體之露出陶瓷而形成之水平面係位於該基板本體之每個側面的槽切入面與該金屬化層之間。
  2. 如申請專利範圍第1項之配線基板，其中於該側面上之該破斷面與背面之間也設有與表面側之槽切入面相同的槽切入面，且沿該基板本體之背面上的四邊之側面形成有與上述相同之金屬化層，並且於該基板本體之每個側面的該背面側之槽切入面與該背面側之金屬化層之間也設有與上述相同之水平面。
  3. 如申請專利範圍第1或2項之配線基板，其中於該基板本體之側面，使沿表面及背面之厚度方向的凹缺部開口於該破斷面側，並於該凹缺部之內壁面形成有上端部及下端部之至少一者不進入該水平面的導體層。
  4. 如申請專利範圍第1項之配線基板，其中在上述鍍敷膜上，配置有硬焊材。
  5. 如申請專利範圍第1項之配線基板，其中上述傾斜面 係藉由雷射加工形成。
  6. 一種多片式配線基板，係具備：製品區域，其在縱橫方向相鄰地具有複數個配線基板部，這些配線基板部具有由陶瓷所構成且具有俯視呈矩形之表面及背面的基板本體、及設於該表面及背面之至少一方的矩形框狀之金屬化層；耳部，其係由與上述相同之陶瓷所構成，具有位於該製品區域之周圍且俯視呈矩形框狀之表面及背面；及分割槽，其沿相鄰之該配線基板部彼此間、及該製品區域與耳部之間，形成於表面及背面之至少一方且俯視呈格子狀；該多片式配線基板之特徵為：該金屬化層係在基板本體的側面側具有傾斜面，該金屬化層的表面係被鍍敷膜所被覆；該分割槽係由溝底槽及淺槽所構成，該溝底槽係形成於相鄰之配線基板部彼此間，該淺槽係被位於相鄰之配線基板部的表面及背面之至少一方的左右一對之金屬化層、及位於該金屬化層與該溝底槽之間且露出該基板本體的陶瓷而得之左右一對的水平面所包圍。
  7. 如申請專利範圍第6項之多片式配線基板，其中在上述鍍敷膜上，配置有硬焊材。
  8. 如申請專利範圍第6項之多片式配線基板，其中上述傾斜面係藉由雷射加工形成。
  9. 如申請專利範圍第6項之多片式配線基板，其中該分 割槽係沿通孔之徑向與貫通該表面與背面之間的該通孔交叉，且於該通孔之內壁面形成有筒形導體。
  10. 一種多片式配線基板之製造方法，該多片式配線基板係具備：製品區域，其在縱橫方向相鄰地具有複數個配線基板部，這些配線基板部具有由陶瓷所構成且具有俯視呈矩形之表面及背面的基板本體、及設於該表面及背面之至少一方的框狀金屬化層；耳部，其係由與上述相同之陶瓷所構成，具有位於該製品區域之周圍且俯視呈矩形框狀之表面及背面；及分割槽，其沿相鄰之該配線基板部彼此間、及該製品區域與耳部之間，形成於表面及背面之至少一方且俯視呈格子狀；該多片式配線基板之製造方法的特徵為包含：形成金屬化層之製程，係於具有隨後構成該製品區域及耳部之表面及背面之胚片上，於該製品區域之表面及背面的至少一方形成框狀之金屬化層；及形成分割槽之製程，係自該金屬化層之上方沿該分割槽預定位置，一面對胚片之表面及背面的至少一方照射雷射一面進行掃描，藉以形成分割槽，該分割槽係由形成於該胚片內之溝底槽、及被位於該溝底槽之兩側且露出胚片而得之左右一對的水平面及位於每個該水平面之外側的左右一對金屬化層所包圍之淺槽 所構成。
  11. 如申請專利範圍第10項之多片式配線基板之製造方法，其中形成該分割槽之製程，係沿該分割槽預定位置一面對該胚片之表面照射至少2次以上的雷射一面進行掃描，並將初次之焦點位置設於該金屬化層的表面附近，再將第2次以後之焦點位置設定為在該胚片之厚度方向上比該初次之焦點位置更深或更淺。
  12. 如申請專利範圍第10或11項之多片式配線基板之製造方法，其中，在形成該分割槽之製程後，具有形成該胚片的製程、以及在該金屬化層的表面實施金屬鍍敷層的製程。
TW101113884A 2011-04-25 2012-04-19 配線基板、多片式配線基板、及其製造方法 TWI488551B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011096829A JP6006474B2 (ja) 2011-04-25 2011-04-25 配線基板、多数個取り配線基板、およびその製造方法

Publications (2)

Publication Number Publication Date
TW201251540A TW201251540A (en) 2012-12-16
TWI488551B true TWI488551B (zh) 2015-06-11

Family

ID=47071779

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101113884A TWI488551B (zh) 2011-04-25 2012-04-19 配線基板、多片式配線基板、及其製造方法

Country Status (7)

Country Link
US (1) US9295151B2 (zh)
EP (1) EP2704537B1 (zh)
JP (1) JP6006474B2 (zh)
KR (1) KR101505355B1 (zh)
CN (1) CN103444270B (zh)
TW (1) TWI488551B (zh)
WO (1) WO2012147243A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015159204A (ja) * 2014-02-25 2015-09-03 日本特殊陶業株式会社 セラミックパッケージ
CN106463476B (zh) * 2014-04-22 2019-07-16 京瓷株式会社 布线基板、电子装置以及电子模块
JP6482785B2 (ja) * 2014-07-28 2019-03-13 ローム株式会社 半導体装置および半導体装置の製造方法
JP2016149419A (ja) * 2015-02-11 2016-08-18 日本特殊陶業株式会社 多数個取り配線基板の製造方法
JP2017022334A (ja) * 2015-07-15 2017-01-26 Ｎｇｋエレクトロデバイス株式会社 多数個取り配線基板及びその製造方法
CN108781502B (zh) 2016-04-22 2021-11-30 京瓷株式会社 多连片布线基板、布线基板
EP3361839A1 (en) * 2017-02-14 2018-08-15 Infineon Technologies AG Multiple substrate and method for its fabrication
TWI610403B (zh) * 2017-03-03 2018-01-01 矽品精密工業股份有限公司 基板結構及其製法與電子封裝件
JP7153438B2 (ja) * 2017-10-26 2022-10-14 日東電工株式会社 基板集合体シート
JP7216090B2 (ja) * 2018-06-28 2023-01-31 京セラ株式会社 回路基板およびこれを備える電子装置
WO2020194726A1 (ja) * 2019-03-28 2020-10-01 オリンパス株式会社 内視鏡の先端枠及び先端ユニット
KR20240021696A (ko) * 2022-08-10 2024-02-19 앱솔릭스 인코포레이티드 코어기판, 기판 및 반도체 패키징 기판의 용도
CN116402008A (zh) * 2023-03-13 2023-07-07 本源量子计算科技（合肥）股份有限公司 量子芯片频率调控线的布图构建方法、系统、介质及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068414A (ja) * 1998-08-24 2000-03-03 Ngk Spark Plug Co Ltd リードレスパッケージの製造方法
JP2002043701A (ja) * 2000-07-25 2002-02-08 Kyocera Corp 多数個取りセラミック配線基板およびセラミック配線基板
JP2011009400A (ja) * 2009-06-25 2011-01-13 Kyocera Corp 多数個取り配線基板および配線基板ならびに電子装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10241996A (ja) * 1997-02-26 1998-09-11 Ngk Spark Plug Co Ltd 積層回路
US6388264B1 (en) * 1997-03-28 2002-05-14 Benedict G Pace Optocoupler package being hermetically sealed
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JP2004063803A (ja) * 2002-07-29 2004-02-26 Ngk Spark Plug Co Ltd プリント配線基板の製造方法、プリント配線基板製造用金属板、連結プリント配線基板
JP4046641B2 (ja) * 2003-03-10 2008-02-13 富士通メディアデバイス株式会社 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法
JP2004276386A (ja) 2003-03-14 2004-10-07 Koa Corp 分割用セラミック基板およびその製造方法
US7880258B2 (en) * 2003-05-05 2011-02-01 Udt Sensors, Inc. Thin wafer detectors with improved radiation damage and crosstalk characteristics
CN101604636B (zh) * 2003-10-17 2011-08-31 日立金属株式会社 多层陶瓷基板的制造方法以及使用了它的电子机器
JP2005285865A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 多数個取り配線基板
JP4676964B2 (ja) 2007-01-30 2011-04-27 日本特殊陶業株式会社 多数個取り基板
JP5108496B2 (ja) * 2007-12-26 2012-12-26 三洋電機株式会社 回路基板およびその製造方法、回路装置およびその製造方法
JP2009218319A (ja) 2008-03-10 2009-09-24 Ngk Spark Plug Co Ltd 多数個取り配線基板の製造方法
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
JP5215786B2 (ja) * 2008-09-10 2013-06-19 日本特殊陶業株式会社 セラミックパッケージの製造方法
JP2010093544A (ja) * 2008-10-08 2010-04-22 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶振動子
US20110170303A1 (en) * 2010-01-14 2011-07-14 Shang-Yi Wu Chip package and fabrication method thereof
EP2627159A4 (en) * 2010-10-08 2018-01-17 Ngk Spark Plug Co., Ltd. Multi-cavity wiring board and method for manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068414A (ja) * 1998-08-24 2000-03-03 Ngk Spark Plug Co Ltd リードレスパッケージの製造方法
JP2002043701A (ja) * 2000-07-25 2002-02-08 Kyocera Corp 多数個取りセラミック配線基板およびセラミック配線基板
JP2011009400A (ja) * 2009-06-25 2011-01-13 Kyocera Corp 多数個取り配線基板および配線基板ならびに電子装置

Also Published As

Publication number Publication date
WO2012147243A1 (ja) 2012-11-01
KR101505355B1 (ko) 2015-03-23
JP6006474B2 (ja) 2016-10-12
US9295151B2 (en) 2016-03-22
EP2704537B1 (en) 2019-07-10
CN103444270A (zh) 2013-12-11
EP2704537A4 (en) 2014-10-08
CN103444270B (zh) 2016-03-30
TW201251540A (en) 2012-12-16
KR20140004223A (ko) 2014-01-10
US20150107879A1 (en) 2015-04-23
JP2012230945A (ja) 2012-11-22
EP2704537A1 (en) 2014-03-05

Similar Documents

Publication Publication Date Title
TWI488551B (zh) 配線基板、多片式配線基板、及其製造方法
US9232643B2 (en) Ceramic wiring board, multi-piece ceramic wiring board, and method for producing same
TWI495403B (zh) 配線基板、多片式配線基板、及其製造方法
JP5665145B2 (ja) 多数個取り配線基板およびその製造方法
JP2012230945A5 (zh)
JP6317115B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
KR20180116125A (ko) 멀티피스 배선기판, 배선기판 및 멀티피스 배선기판의 제조 방법
JP2007251017A (ja) 配線基板および多数個取り配線基板ならびにその製造方法
KR101514172B1 (ko) 배선기판, 다수개 취득 배선기판, 및 그 제조방법
JP6889269B2 (ja) 多数個取り配線基板、電子部品収納用パッケージ、電子装置、および電子モジュール
JP2018046266A (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP2016201434A (ja) セラミック配線基板およびその製造方法
JP6838961B2 (ja) 配線基板およびその製造方法
JP6506132B2 (ja) 多数個取り配線基板および配線基板
JP2018181964A (ja) セラミック基板およびその製造方法
JP2002011718A (ja) セラミック連結基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees