JP2005032773A - 実装後に分割される基板 - Google Patents

実装後に分割される基板 Download PDF

Info

Publication number
JP2005032773A
JP2005032773A JP2003193105A JP2003193105A JP2005032773A JP 2005032773 A JP2005032773 A JP 2005032773A JP 2003193105 A JP2003193105 A JP 2003193105A JP 2003193105 A JP2003193105 A JP 2003193105A JP 2005032773 A JP2005032773 A JP 2005032773A
Authority
JP
Japan
Prior art keywords
divided
dividing
substrate
dividing groove
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003193105A
Other languages
English (en)
Inventor
Takashi Saito
孝 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003193105A priority Critical patent/JP2005032773A/ja
Publication of JP2005032773A publication Critical patent/JP2005032773A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】電子部品の配置密度を高くしても、電子部品に損傷を与えることなく、手作業で容易に分割可能な基板を提供する。
【解決手段】プリント基板100の素子搭載部11の周囲に形成する分割溝20に、分割時に分割溝20の側面23から剥がれる材料からなる充填物24を埋め込んだ。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、分割溝により板面が複数の領域に区分され、各領域に電子部品を実装した後に分割溝で分割される基板に関し、特に、電子部品に損傷を与えることなく容易に分割可能な分割溝を有するものに関する。
【0002】
【従来の技術】
近年の半導体チップ(電子部品)の小型化に伴って、この半導体チップを実装するプリント配線板(以下、「プリント基板」と称する。)の小型化も進んでいる。
そこで、実装時の作業効率を上げるために、複数の素子搭載部が形成された大型のプリント基板を用いて、各素子搭載部に半導体チップを実装した後、各半導体チップ毎にプリント基板を分割する方法が適用されている。
【0003】
この分割を容易にするために、図5に示すように、プリント基板111には、半導体チップ1Aを実装する素子搭載部11Aの周囲に、例えば断面視でV字状の分割溝20Aが形成されている。
この分割溝20Aは、分割のために力をかける前にプリント基板111が分割されたり、撓んだりすることを防止するために、深さh10をプリント基板111の厚みH10の10〜50%に設定したもの(特許文献1参照)や、30〜70%に設定したもの(特許文献2参照)などが知られている。
【0004】
【特許文献1】
特開2003−152310号公報
【特許文献2】
特開平11−111502号公報
【0005】
【発明が解決しようとする課題】
しかしながら、上述した特許文献1及び特許文献2に記載の技術では、分割溝20Aの深さh10を、分割前のプリント基板111の取り扱い性を重視して浅く設定しているため、手作業で分割する場合にはある程度の力が必要である。このため、分割時の力加減によっては、分割溝20Aに沿って確実に分割できなかったり、素子搭載部11Aに実装された半導体チップ1Aに損傷が生じたりすることがある。
【0006】
よって、分割溝20Aに沿って確実に分割するために、分割用の治具を用いて切断することが行われているが、作業効率の点で問題がある。
また、手作業で分割しても半導体チップ1Aが損傷しないように、分割溝20Aと素子搭載部11Aとの間に十分な間隔XAを設けるようにすると、プリント基板111に対する半導体チップ1Aの配置密度が低くなる。
【0007】
本発明は、上記事情に鑑みてなされたものであり、実装後に分割される基板であって、電子部品の配置密度を高くしても、電子部品に損傷を与えることなく、手作業で容易に分割可能な基板を提供することを課題としている。
【0008】
【課題を解決するための手段】
このような課題を解決するために、本発明は、分割溝により板面が複数の領域に区分され、各領域に電子部品を実装した後に前記分割溝で分割される基板において、前記分割溝に、分割時に分割溝から剥がれる材料が充填されていることを特徴とする実装後に分割される基板を提供する。
【0009】
本発明の基板によれば、分割時に分割され易いように、分割溝の深さを例えば基板の厚みの70%を超える程深くしても、分割前に基板が分割溝で分割されることが防止される。したがって、分割前の基板の取り扱い性を確保しながら、分割に必要な力を小さくすることができる。なお、基板を分割し易くするために、分割溝の深さは、基板の厚みの70〜80%とすることが好ましく、80〜100%とすることがさらに好ましい。
【0010】
よって、基板の分割を手作業でも確実に行うことができるようになるため、分割時の作業効率を向上できる。また、分割溝を電子部品が実装される箇所の近傍に設けても分割時に電子部品が損傷し難くなるため、基板に対する電子部品の配置密度を高くすることができる。
また、本発明の基板においては、前記材料として、シリコーン系充填剤を用いることが好ましい。これによれば、基板の分割時に、分割溝の内面から充填物が容易に剥離するため、分割がさらに容易にできるようになる。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
図1は、本発明の基板の一実施形態に相当するプリント基板を示し、(a)は平面図、(b)は図1(a)における1A−1A線に沿った断面図である。
本実施形態のプリント基板100は、図1(a)に示すように、分割溝20により、板面が複数の領域10に区分されている。そして、各領域10の中央部に、半導体チップ(電子部品)1を実装する素子搭載部11が形成されている。
【0012】
図1(b)に示すように、分割溝20の断面は、V字状に形成されており、開口部21から底部22までの深さh1が、基板厚みH1の80%となっている。すなわち、プリント基板100の分割溝20の直下の部分102は、基板厚みH1の20%の厚みで接続されている。
また、分割溝20の側面23は、開口部21から底部22に向かって狭まる傾斜面となっている。この傾斜角θを、ここでは45°とした。この分割溝20には、シリコ−ン系充填剤(分割時に分割溝から剥がれる材料)からなる充填物24が埋め込まれている。
【0013】
この実施形態では、プリント基板100を図2に示す方法で製造した。
図2は、本実施形態のプリント基板を製造する方法の一実施形態を説明する断面図である。
まず、ガラス繊維入りエポキシ樹脂製の絶縁基板の片面に銅箔が形成された銅張積層板100Aを用意した。そして、図2(a)に示すように、銅張積層板100Aにおける銅箔面(素子搭載面)100aの各領域10の周囲となる部分に、断面視でV字状で且つ基板厚みH1の80%の深さh1の分割溝20をレーザ照射により形成した。
【0014】
次に、図2(b)に示すように、銅張積層板100Aに設けられた分割溝20内に、液状のシリコーンシーラント(シリコーン系充填剤)を充填して硬化させることで、分割溝20内に充填物24を形成した。
次に、銅張積層板100Aの銅箔面100aをパターニングすることにより、各領域10に素子搭載部11と配線パターンを形成した。
【0015】
このようにして完成させたプリント基板100の各素子搭載部11に、半導体チップ1を半田付けで実装した。この状態を図3(a)に示す。
そして、図3(b)に示すように、分割位置の分割溝20aを挟む半導体チップ1a,1bの外側位置A,Bに、プリント基板100の素子搭載面100aから裏面100bに向かって力を加えると、プリント基板100は、この分割溝20a直下の部分102が割れ、分割溝20aの側面23から充填物24が剥離する。これにより、プリント基板100からプリント基板分割部101が分割溝20aに沿って分割される。
【0016】
このように、本実施形態のプリント基板100は、手作業で容易に分割溝20に沿って分割することができるため、プリント基板100に対して、半導体チップ1の配置密度を高くしても、半導体チップ1に損傷が生じ難い。
また、分割溝20にシリコーン系充填剤からなる充填物24を埋め込んだことにより、分割時に分割溝20の側面23から充填物24を容易に剥離できるとともに、分割のために力をかける前にプリント基板100が分割したり、撓んだりすることを防止できる。
【0017】
なお、本実施形態においては、分割溝20が断面視でV字状である場合について説明したがこれに限らず、例えば、断面視で略U字状や断面視で略凹状などで形成してもよい。但し、分割溝20の側面23の形状は、分割のし易さを考慮して、本実施形態で示したように、開口部21から底部22に向かって狭まる傾斜面となるように形成することが好ましい。
【0018】
また、本実施形態においては、分割溝20の側面23の傾斜角θを45°とした場合について説明したが、これに限らない。但し、分割のし易さを考慮して、傾斜角θは、30〜45°の間で設定することが好ましい。
さらに、本実施形態においては、プリント基板100の素子搭載面100a側に分割溝20を形成する場合について説明したが、例えば、図4(a)に示すように、プリント基板100の裏面側100bに分割溝30を形成してもよいし、図4(b)に示すように、素子搭載面100a及び裏面100bの両面から平面視で同一位置に分割溝40を形成してもよい。このとき、図4(a)に示す分割溝30では、深さh3が基板厚みH3の70〜80%となるように形成し、図4(b)に示す分割溝40では、深さh4a及び深さh4bの合計が、基板厚みH4の70〜80%となるように形成することが好ましい。
【0019】
さらに、本実施形態においては、銅張積層板100Aの銅箔面100aに分割溝20を形成し、この分割溝20を充填物24で充填した後に配線パターンを形成したプリント基板100について説明したが、絶縁基板の一方の面に分割溝を形成し、この分割溝を分割時に分割溝から剥がれる材料で充填した後に前記面に配線パターンを印刷して焼き付けたプリント基板としてもよい。また、本発明の基板としては、プリント基板に限らず、銅張積層板の銅箔面に分割溝を形成し、この分割溝を前記材料で充填したものや、絶縁基板の一方の面に分割溝を形成し、この分割溝を前記材料で充填したもの等、配線パターンが形成されていない基板も含まれる。
【図面の簡単な説明】
【図1】プリント基板の一実施形態を説明する図である。
【図2】プリント基板の製造方法の一実施形態を説明する断面図である。
【図3】プリント基板の分割方法の一実施形態を説明する断面図である。
【図4】プリント基板のその他の実施形態を説明する断面図である。
【図5】従来のプリント基板の一実施形態を説明する断面図である。
【符号の説明】
1,1A…半導体チップ(電子部品)、10…領域、11,11A…素子搭載部、20,30,40,20A…分割溝、21…分割溝の開口部、22…分割溝の底部、23…分割溝の側面、24…充填物(分割時に分割溝から剥がれる材料)、100,111…プリント基板、XA…素子搭載部と分割溝との間隔。

Claims (2)

  1. 分割溝により板面が複数の領域に区分され、各領域に電子部品を実装した後に前記分割溝で分割される基板において、
    前記分割溝に、分割時に分割溝から剥がれる材料が充填されていることを特徴とする実装後に分割される基板。
  2. 前記材料が、シリコーン系充填剤であることを特徴とする請求項1に記載の実装後に分割される基板。
JP2003193105A 2003-07-07 2003-07-07 実装後に分割される基板 Withdrawn JP2005032773A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003193105A JP2005032773A (ja) 2003-07-07 2003-07-07 実装後に分割される基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003193105A JP2005032773A (ja) 2003-07-07 2003-07-07 実装後に分割される基板

Publications (1)

Publication Number Publication Date
JP2005032773A true JP2005032773A (ja) 2005-02-03

Family

ID=34204699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003193105A Withdrawn JP2005032773A (ja) 2003-07-07 2003-07-07 実装後に分割される基板

Country Status (1)

Country Link
JP (1) JP2005032773A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225726A (ja) * 2009-03-23 2010-10-07 Kyocera Corp 多数個取り配線基板、配線基板、電子部品収納用パッケージ、および電子装置
WO2013146487A1 (ja) * 2012-03-30 2013-10-03 コニカミノルタ株式会社 レンズアレイ、レンズアレイの製造方法及び光学素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225726A (ja) * 2009-03-23 2010-10-07 Kyocera Corp 多数個取り配線基板、配線基板、電子部品収納用パッケージ、および電子装置
WO2013146487A1 (ja) * 2012-03-30 2013-10-03 コニカミノルタ株式会社 レンズアレイ、レンズアレイの製造方法及び光学素子の製造方法

Similar Documents

Publication Publication Date Title
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP5108496B2 (ja) 回路基板およびその製造方法、回路装置およびその製造方法
WO2013065474A1 (ja) 半導体装置
JP2006294701A (ja) 半導体装置及びその製造方法
JP2006100752A (ja) 回路装置およびその製造方法
TWI403234B (zh) 安裝基板及使用該基板之薄型發光裝置的製造方法
JP3876250B2 (ja) 表面実装型半導体電子部品および製造方法
JP6581861B2 (ja) 電子部品搭載用基板の製造方法
JP2019091922A (ja) 半導体装置
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
KR20040055592A (ko) 회로 장치 및 그 제조 방법
JP2006100759A (ja) 回路装置およびその製造方法
JP2009147094A (ja) 半導体装置
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2005191148A (ja) 混成集積回路装置およびその製造方法
JP2005032773A (ja) 実装後に分割される基板
JP2004319644A (ja) 高放熱型プラスチックパッケージ及びその製造方法
JP7382354B2 (ja) 半導体装置、および、半導体装置の製造方法
JPH09306934A (ja) チップ型半導体装置の製造方法
JP5259336B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008251596A (ja) プリント配線基板の配線パターン
JP2008282904A (ja) モールドパッケージおよびその製造方法
JP2008108967A (ja) リードフレームおよびそれを用いた半導体パッケージの製造方法
JP2005302812A (ja) 半導体装置および半導体装置の製造方法
JP2005209995A (ja) 基板の防水構造および防水処理方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003