CN103021891B - 一种混合集成电路金属化互联方法 - Google Patents

一种混合集成电路金属化互联方法 Download PDF

Info

Publication number
CN103021891B
CN103021891B CN201210576182.8A CN201210576182A CN103021891B CN 103021891 B CN103021891 B CN 103021891B CN 201210576182 A CN201210576182 A CN 201210576182A CN 103021891 B CN103021891 B CN 103021891B
Authority
CN
China
Prior art keywords
circuit
gold
pad
red copper
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210576182.8A
Other languages
English (en)
Other versions
CN103021891A (zh
Inventor
王斌
路波
李红伟
莫秀英
孙建华
樊明国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CLP Kesiyi Technology Co Ltd
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201210576182.8A priority Critical patent/CN103021891B/zh
Publication of CN103021891A publication Critical patent/CN103021891A/zh
Application granted granted Critical
Publication of CN103021891B publication Critical patent/CN103021891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种混合集成电路金属化互联方法,包括以下步骤:A:制作厚膜混合集成电路基片丝网;B:经过印刷工艺、烧结工艺、制成每一单元电路下方设置一四边形焊盘,所述四边形上方对称设置两个四边形小焊盘的整版电路;C:划切并制成露出焊盘位置的整版电路;D:制作互联引线坯料;E:将互联引线成制作一呈锐角型的形状;F:使用与所述厚膜混合集成电路基片及所述互联引线形状相同的焊接夹具将所述厚膜混合集成电路基片及所述互联引线焊接在一起。采用上述方案,本发明省去了电路的侧面金属化,避开了电路侧面金属化可靠性差这一薄弱环节,大大提高电路的可靠性和性能指标。

Description

一种混合集成电路金属化互联方法
技术领域
本发明涉及一种金属化互联方法,特别涉及一种混合集成电路金属化互联方法。
背景技术
当前,在装备及通信设备追求短、小、轻、快、高可靠性的背景下,立体混合集成技术是较好的解决方案,其中对于相互垂直的两个单元电路的互联技术,基本上都是利用厚膜混合集成技术或薄膜混合集成技术,分别采用丝网印刷和真空镀膜工艺将电路基片侧面与正面形成一体化的金属层以实现电连接,然后再通过钎焊等技术在侧面上焊接互联引线,方可与相邻的垂直电路实现电连接。
厚膜混合集成工艺中的丝网印刷技术,是根据电路图形,在丝网上开出相应的窗口,利用印刷设备将厚膜导电浆料漏印到电路基板上,然后经过高温烧结使导电浆料固化形成导电层。对于外形尺寸较大、电路线条较宽的单元电路可以很容易实现侧面金属化,但是小外形尺寸、细线条的单元电路无法实现导电层的丝网印刷,而且由于丝网印刷的线条精度较差,也无法满足某些高电路图形精度的要求;薄膜混合集成工艺中的真空镀膜技术,是利用真空镀膜可实现侧面成膜的特点,同时在基片正面和侧面淀积上薄膜导电层,但是对基片表面的粗糙度有较高的要求,太粗糙的表面无法实现完全覆盖而导致金属化不完整,影响电气性能,同时由于侧面金属化本身就具有附着力低的特点,造成良品率较低。
基片侧面形成金属化后,需要钎焊金属带(例如铜带)形成互联引线, 各单元电路分别固定到载体上后,利用钎焊技术将互联引线的另一端焊接到相邻电路上,形成电气互联。
现有技术有如下不足:
1、采用现有厚膜或薄膜混合集成技术形成的侧面金属化,无法同时满足金属化层厚度均匀、附着力高、图形精度高、导电良好等要求,良品率低,成本高;
2、侧面需要焊接的互联引线具有尺寸小、定位精度高等要求,现有技术实现焊接的操作难度较大,最终造成良品率低、可靠性低。
因此,现有技术存在缺陷,需要改进。
发明内容
装备和通信技术的飞速发展极大地促进了混合集成技术的发展,而混合集成模块的高集成度是目前射频、微波模块的追求目标,立体组装是目前得到广泛认可的集成方式,其中从一个单元电路到另外一个与其垂直的单元电路的互联成了主要技术难点。在不降低集成度和集成模块可靠性的情况下,如何实现这种互相垂直电路之间的互联,是本发明所要解决的主要技术难题。
本发明所要解决的技术问题是针对现有技术的不足,提供一种混合集成电路侧面金属化互联方法。
本发明的技术方案如下:
一种混合集成电路金属化互联方法,其中,包括以下步骤:
A:制作厚膜混合集成电路基片丝网;
B:经过印刷工艺、烧结工艺、制成每一单元电路下方设置一四边形焊盘,所述四方边形上方对称设置两个四边形小焊盘的整版电路;
C:划切并制成露出焊盘位置的整版电路;
D:制作互联引线坯料;
E:将互联引线制作成一呈锐角型的形状;
F:使用与所述厚膜混合集成电路基片及所述互联引线形状相同的焊接夹具将所述厚膜混合集成电路基片及所述互联引线焊接在一起。
所述的方法,其中,所述步骤B中,所述两个四边形小焊盘的面积的总和小于所述四边形焊盘的面积。
所述的方法,其中,所述步骤B中,所述两个四边形小焊盘之间设置有间隔;所述两个四边形小焊盘与所述四边形焊盘之间设置有间隔。
所述的方法,其中,所述步骤B中,所述单元电路为双面电路;所述双面电路焊盘位置相同。
所述的方法,其中,所述步骤B中,所述整版电路为单元电路阵列形式排布。
所述的方法,其中,所述步骤D中,所述互联引线坯料依次采用涂胶工艺、前烘工艺、曝光工艺、显影工艺及化学铣削工艺制成互联紫铜带状引线坯料。
所述的方法,其中,所述步骤D中,所述互联紫铜带状引线坯料还采用电镀金工艺制成互联镀金紫铜带状引线坯料。
所述的方法,其中,所述步骤E中,所述互联镀金紫铜带状引线坯料在显微镜下用医用手术刀切割成单元互联镀金紫铜带状引线。
所述的方法,其中,所述步骤F中,所述单元互联镀金紫铜带状引线为设置有焊盘焊接位置的单元互联镀金紫铜带状引线。
所述的方法,其中,所述步骤F中,所述焊接采用高温焊料钎焊工艺。
采用上述方案,本发明不仅解决了现有技术存在的问题,而且明显具有以下优势:
省去了电路的侧面金属化,避开了电路侧面金属化可靠性差这一薄弱 环节,大大提高电路的可靠性和性能指标;利用高温共晶焊接技术,将互联引线焊接到电路上,与该组件后道工序操作温度形成温度梯度,方便后道工序的操作,并可实现多次焊接;设计并制作了专用工装夹具,实现各个电路的精确定位的同时,还降低了焊接的操作难度。
利用集成电路工艺技术及显微成型技术,可以制作出各种各样结构的互联带状引线;需要侧面金属化的电路,只需制作正反两面金属化层,利用经过显微成型的带状引线,采用实现侧面金属化及形成组件的“管脚”;利用高温共晶焊接技术,将互联引线焊接到电路上,与该组件后道工序操作温度形成温度梯度,方便后道工序的操作,并可实现多次焊接。
附图说明
图1是经划切得到的单元电路正反面示意图;
图2是互联引线整形后的示意图;
图3是带状引线焊接夹具示意图;
图4是侧面金属化集成组件示意图。
具体实施方式
以下结合附图和具体实施例,对本发明进行详细说明。
实施例一
如图1至图4所示,本发明的技术方案,主要包括三部分,一是电路基片的制作;二是互联引线的制作;三是钎焊互联引线。详细描述如下:
一、电路基片的制作:
本方案以成本较低的厚膜混合集成电路技术制作电路基片为例,制作如图1所示的电路(该电路是双面电路,正反面图形是对称的),需要先设计版图用于制作印刷用的丝网,然后经过印刷、烧结,制作出整版电路,经过划切得到需要的单元电路。
二、互联引线的制作:
如图2所示,本发明设计了一种互联用带状引线,并采用光刻蚀工艺和化学铣削工艺制成互联引线坯料,经过显微成型,获得成型的互联用紫铜带状引线。
为了提高产率,设计的版图采用了单元图形的阵列形式,经过涂胶、前烘、曝光、显影、化学铣削、电镀金等工序,获得了互联用镀金紫铜带状引线坯料,镀金的目的是提高带状引线的可焊接性及放置带状引线在空气中发生氧化生成氧化铜,进而引起失效。带状引线坯料需要在显微镜下用医用手术刀切割成单元互联带状引线,并整理成型。
三、电路基片与互联引线的焊接
在焊接夹具(如图3所示)的辅助下,互联引线与电路基片焊接在一起,焊接采用高温焊料钎焊工艺,以满足该组件后续使用过程中加热操作的需求,焊接后的组件如图4所示。
该发明借鉴了集成电路工艺技术,采用光刻、显影工艺方法制作出互联引线图形,采用化学铣削工艺制成互联引线坯料,经过显微成型,可获得成型的互联带状引线;设计并制作了专用工装夹具,实现各个电路的精确定位的同时,还降低了焊接的操作难度。
实施例二
在上述实施例的基础上,如图1-图4所示,本发明提供一种混合集成电路金属化互联方法,其中,包括以下步骤:
A:制作厚膜混合集成电路基片丝网;
B:经过印刷工艺、烧结工艺、制成每一单元电路下方设置一四边形焊盘,所述四方边形上方对称设置两个四边形小焊盘的整版电路;
C:划切并制成露出焊盘位置的整版电路;
D:制作互联引线坯料;
E:将互联引线制作成一呈锐角型的形状;
F:使用与所述厚膜混合集成电路基片及所述互联引线形状相同的焊接夹具将所述厚膜混合集成电路基片及所述互联引线焊接在一起。
优选的,所述步骤B中,所述两个四边形小焊盘的面积的总和小于所述四边形焊盘的面积。
优选的,所述步骤B中,所述两个四边形小焊盘之间设置有间隔;所述两个四边形小焊盘与所述四边形焊盘之间设置有间隔。
优选的,所述步骤B中,所述单元电路为双面电路;所述双面电路焊盘位置相同。
优选的,所述步骤B中,所述整版电路为单元电路阵列形式排布。
优选的,所述步骤D中,所述互联引线坯料依次采用涂胶工艺、前烘工艺、曝光工艺、显影工艺及化学铣削工艺制成互联紫铜带状引线坯料。
优选的,所述步骤D中,所述互联紫铜带状引线坯料还采用电镀金工艺制成互联镀金紫铜带状引线坯料。
优选的,所述步骤E中,所述互联镀金紫铜带状引线坯料在显微镜下用医用手术刀切割成单元互联镀金紫铜带状引线。
优选的,所述步骤F中,所述单元互联镀金紫铜带状引线为设置有焊盘焊接位置的单元互联镀金紫铜带状引线。
优选的,所述步骤F中,所述焊接采用高温焊料钎焊工艺。
应当理解的是,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (6)

1.一种混合集成电路金属化互联方法,其特征在于,包括以下步骤:
A:制作厚膜混合集成电路基片丝网;
B:经过印刷工艺、烧结工艺、制成每一单元电路下方设置一四边形焊盘,所述四边形焊盘上方对称设置两个四边形小焊盘的整版电路;
C:划切并制成露出焊盘位置的整版电路;
D:经过涂胶、前烘、曝光、显影、化学铣削、电镀金工序,获得互联用镀金紫铜带状引线坯料;
E:在显微镜下,将互联用镀金紫铜带状引线坯料用医用手术刀切割成单元互联用镀金紫铜带状引线,用医用手术刀将互联用镀金紫铜带状引线制作成一呈锐角型的形状;
F:使用与所述厚膜混合集成电路基片及所述互联用镀金紫铜带状引线形状相同的焊接夹具将所述厚膜混合集成电路基片及所述互联用镀金紫铜带状引线焊接在一起。
2.如权利要求1所述的方法,其特征在于,所述步骤B中,所述两个四边形小焊盘的面积的总和小于所述四边形焊盘的面积。
3.如权利要求2所述的方法,其特征在于,所述步骤B中,所述两个四边形小焊盘之间设置有间隔;所述两个四边形小焊盘与所述四边形焊盘之间设置有间隔。
4.如权利要求3所述的方法,其特征在于,所述步骤B中,所述单元电路为双面电路;所述双面电路焊盘位置相同。
5.如权利要求4所述的方法,其特征在于,所述步骤B中,所述整版电路为单元电路阵列形式排布。
6.如权利要求5所述的方法,其特征在于,所述步骤F中,所述单元互联镀金紫铜带状引线为设置有焊盘焊接位置的单元互联镀金紫铜带状引线。
CN201210576182.8A 2012-12-27 2012-12-27 一种混合集成电路金属化互联方法 Active CN103021891B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210576182.8A CN103021891B (zh) 2012-12-27 2012-12-27 一种混合集成电路金属化互联方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210576182.8A CN103021891B (zh) 2012-12-27 2012-12-27 一种混合集成电路金属化互联方法

Publications (2)

Publication Number Publication Date
CN103021891A CN103021891A (zh) 2013-04-03
CN103021891B true CN103021891B (zh) 2017-04-26

Family

ID=47970351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210576182.8A Active CN103021891B (zh) 2012-12-27 2012-12-27 一种混合集成电路金属化互联方法

Country Status (1)

Country Link
CN (1) CN103021891B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106502040B (zh) * 2016-11-18 2019-06-04 中国电子科技集团公司第四十一研究所 用于化学铣削工艺制作镀金铜带微连接线的光刻掩膜版

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1224929A (zh) * 1998-01-28 1999-08-04 星精密株式会社 电子零件及其引线的固定方法
CN1256515A (zh) * 1998-12-08 2000-06-14 日本电气株式会社 具有栅格焊球阵列结构的半导体器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273640A (ja) * 1985-09-26 1987-04-04 Shimadzu Corp ハイブリツド型集積回路
JP5108496B2 (ja) * 2007-12-26 2012-12-26 三洋電機株式会社 回路基板およびその製造方法、回路装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1224929A (zh) * 1998-01-28 1999-08-04 星精密株式会社 电子零件及其引线的固定方法
CN1256515A (zh) * 1998-12-08 2000-06-14 日本电气株式会社 具有栅格焊球阵列结构的半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103021891A (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
US20020053727A1 (en) Semiconductor device
EP1005086A2 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
JP3119630B2 (ja) 半導体チップモジュール用多層回路基板およびその製造方法
CN100521193C (zh) 设置在半导体器件中的中继板和半导体器件
CN110867416B (zh) 一种功率半导体模块封装结构
CN110268520A (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
JPH0922963A (ja) 半導体回路素子搭載基板フレームの製造方法
CN103021891B (zh) 一种混合集成电路金属化互联方法
CN103280424B (zh) 一种高集成度功率厚膜混合集成电路的集成方法
CN106129052A (zh) 双向集成埋入式芯片重布线基板结构及其制作方法
KR20000023414A (ko) 반도체장치 및 그 제조방법
CN205984981U (zh) 双向集成埋入式芯片重布线基板结构
CN106098643A (zh) 双向集成芯片重布线埋入式基板结构及其制作方法
CN104112673B (zh) 芯片封装基板及其制作方法
CN106129022A (zh) 双向集成芯片重布线埋入式pop封装结构及其制作方法
JP2004055985A (ja) セラミックパッケージ及び電子装置
CN213847133U (zh) 一种降低厚度的多层电路板结构
CN220964049U (zh) 一种光器件、封装基座及其电镀结构
CN115424980B (zh) 一种芯片双面互连的堆叠封装方法
CN219812292U (zh) 一种6×6排列0.4mmBGA偏盘单盲孔扇出结构
JPH02134859A (ja) マルチチップ半導体装置とその製造方法
JP3777131B2 (ja) 電子部品実装方法
JPH1117061A (ja) Icパッケージ
CN103151276B (zh) 一种高集成度功率薄膜混合集成电路的集成方法
JPS62279663A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190314

Address after: 266000 No. 98 Xiangjiang Road, Huangdao District, Qingdao City, Shandong Province

Patentee after: China Electronics Technology Instrument and Meter Co., Ltd.

Address before: 266000 No. 98 Xiangjiang Road, Qingdao economic and Technological Development Zone, Shandong

Patentee before: The 41st Institute of CETC

TR01 Transfer of patent right
CP03 Change of name, title or address

Address after: Huangdao Xiangjiang Road 266555 Shandong city of Qingdao Province, No. 98

Patentee after: CLP kesiyi Technology Co.,Ltd.

Address before: 266000 No. 98 Xiangjiang Road, Huangdao District, Shandong, Qingdao

Patentee before: CHINA ELECTRONIC TECHNOLOGY INSTRUMENTS Co.,Ltd.

CP03 Change of name, title or address