JPS6273640A - ハイブリツド型集積回路 - Google Patents

ハイブリツド型集積回路

Info

Publication number
JPS6273640A
JPS6273640A JP60213524A JP21352485A JPS6273640A JP S6273640 A JPS6273640 A JP S6273640A JP 60213524 A JP60213524 A JP 60213524A JP 21352485 A JP21352485 A JP 21352485A JP S6273640 A JPS6273640 A JP S6273640A
Authority
JP
Japan
Prior art keywords
integrated circuit
integrated circuits
bridge wire
circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60213524A
Other languages
English (en)
Inventor
Masaaki Ota
昌昭 大田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP60213524A priority Critical patent/JPS6273640A/ja
Publication of JPS6273640A publication Critical patent/JPS6273640A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はハイブリッド型集積回路に関する。
〈従来技術〉 絶縁基板の両面に個別に集積回路を形成し、これらの集
積回路間に所定の電気的接続を行うことにより両回路を
回路的に一体化して全体をハイブリッド型集積回路化す
る場合、従来は、画集積回路を接続する電路を形成する
ために絶縁基板に貫通孔をあけ、そこに導電性ベース１
−を注入し、この導電性ペーストを乾燥または焼成によ
って固化定着させて接続電路とする、いわゆるスルー・
ホール法が採用されてきた。
（発明が解決しようとする問題点） 上記のようなスルー・ホール法によれば、小さな絶縁基
板（厚さ０．６３５ｍｎ＋、面積３〜４４程度）に、正
確に位置付けされた貫通孔を設け、そこに導電性ペース
１−を注入するという高精度な作業工程が必要であり、
また、回路の複雑化に伴って接続電路の数が増せば、貫
通孔の数も多くなり、基板の強度が低下する。さらに、
スルー・ホール法によれば、基板の両面に形成された築
積回路−トの互に電気接続すべき端子部を、基板に直交
する同一線上に位置させる必要があるため、回路の幾何
学的パターンの選択に関して回路設計の自由度に大きな
制約が加わる。
本発明は、従来技術に伴う上記の諸問題を解決する。
く問題点を解決するための手段〉 問題点の解決のため、本発明によるハイブリッド型集積
回路においては、基板の両面に個別に形成された集積回
路間を電気接続する手段に、基板とその両面に形成され
た集積回路より成る回路チップの表面を迂回するブリッ
ジワイヤを用いている。
〈実施例〉 以下に本発明の実施例を図面に基づいて説明する。
第１図は本発明の実施例によるハイブリッド型集積回路
の断面図である。同図において、絶縁基板３の両面には
それぞれ半導体による集積回路２および２ａが形成され
ている。集積回路２および２ａは、これらの回路を部分
回路として最終的に形成されるべき全体の回路構成に従
って、それぞれの所定の回路点間がブリ、シワイヤ１に
ょゲで互に電気的にｆｆｌ続され、全体としてハイブリ
ッド型集積回路を構成している。図では作図の複雑化を
避けるために１（固の）′リッジワイヤが示されている
のみであるが、全体の回路構成に応じて、一般には２個
以上の複数個のブリッジワイヤにより、基板の両面の集
積回路間に電気的接続がなされている。
なお・ブリッジワイヤ１と、集積回路２および２ａとの
間に生じ得る電気的接触事故を防くためには、第２図に
示すように、ブリッジワイヤｌの内側に絶縁Ｊｔｅｌａ
をほどこす。また、このような絶縁層を有するブリッジ
ワイヤを用いる場合には、ブリッジワイヤと集積回路間
に形成されるキャパシタンスが問題にならない限り、そ
の絶縁層を集積回路の表面に機械的に接触させた状態で
ブリッジワイヤを取り付けることができ、このようにす
ることによりブリッジワイヤの取付けが機械的に安定す
る。
〈発明の効果〉 以上の説明かられかるように本発明によれば、基板に貫
通孔を設けてそこに導電性ペーストを注入スルトいった
、複雑で高精度を要する製造工程が排除される。また、
ブリッジワイヤによる接続によれば基板両面に形成され
た両築積回路の互に電気接続すべき点を基板に直交する
同一直線上に位置付ける必要がないので、各回路の設計
が容易になる。
【図面の簡単な説明】
第１図は本発明実施例によるハイブリッド型集積回路の
断面図である。第２図は、上記実施例に用いるブリッジ
ワイヤの変形実施例を示す断面図である。 ■−・プリンシワイヤ ２．２ａ−一葉槓回路 ３−絶縁基板 特許出願人　　　株式会社島津製作所 代　理　人　　　弁理士　西１）　所 業１図 第２図

Claims (1)

    【特許請求の範囲】
  1. 絶縁基板の一方の表面に形成された第１の集積回路と、
    上記絶縁基板の他方の表面に形成された第２の集積回路
    の間に電路形成手段を介して所定の電気的接続がほどこ
    されることにより上記第１の集積回路と上記第２の集積
    回路が回路的に一体化されてなる集積回路であって、上
    記電路形成手段が、上記絶縁基板と、上記第１の集積回
    路と、上記第２の集積回路より成る集積回路チップの表
    面を迂回して上記第１の集積回路と上記第２の集積回路
    の電気接続点を接続するブリッジワイヤで構成されてい
    ることを特徴とする、ハイブリッド型集積回路。
JP60213524A 1985-09-26 1985-09-26 ハイブリツド型集積回路 Pending JPS6273640A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60213524A JPS6273640A (ja) 1985-09-26 1985-09-26 ハイブリツド型集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60213524A JPS6273640A (ja) 1985-09-26 1985-09-26 ハイブリツド型集積回路

Publications (1)

Publication Number Publication Date
JPS6273640A true JPS6273640A (ja) 1987-04-04

Family

ID=16640616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60213524A Pending JPS6273640A (ja) 1985-09-26 1985-09-26 ハイブリツド型集積回路

Country Status (1)

Country Link
JP (1) JPS6273640A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133770A (en) * 1997-11-28 2000-10-17 Nec Corporation Phase locked loop circuit
CN103021891A (zh) * 2012-12-27 2013-04-03 中国电子科技集团公司第四十一研究所 一种混合集成电路金属化互联方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133770A (en) * 1997-11-28 2000-10-17 Nec Corporation Phase locked loop circuit
CN103021891A (zh) * 2012-12-27 2013-04-03 中国电子科技集团公司第四十一研究所 一种混合集成电路金属化互联方法

Similar Documents

Publication Publication Date Title
JPH0669005B2 (ja) 多層シ−トコイル
JPS6273640A (ja) ハイブリツド型集積回路
JPS63141388A (ja) 厚膜回路基板の製造方法
JPS6314474Y2 (ja)
JP2535680Y2 (ja) 電子冷却素子接続装置
JPH0519974Y2 (ja)
JPH09199242A (ja) プリント配線板一体型コネクタ及びその製造方法
JPH1093215A (ja) 電子部品搭載用基板
JPS59929A (ja) 電気回路組立体
JPH0534128Y2 (ja)
JPH046212Y2 (ja)
JPH0749823Y2 (ja) 回路基板
JPH0445251Y2 (ja)
JPH03191541A (ja) リードフレーム
JPH0297042A (ja) 電子部品搭載用基板
JPH0517905Y2 (ja)
JPH0547466Y2 (ja)
JPH04137080U (ja) 混成集積回路
JPH0577870U (ja) クロスチップ
JPS62266859A (ja) 混成集積回路装置
JPH0672249U (ja) 集積回路装置
JPH0396294A (ja) 電子部品
JPH01230287A (ja) 基板間の電気的コネクト構造
JPH03250788A (ja) 混成機能実装回路装置
JPH02102594A (ja) 混成集積回路基板