JP2004134436A - 混成集積回路装置およびその製造方法 - Google Patents
混成集積回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004134436A JP2004134436A JP2002294641A JP2002294641A JP2004134436A JP 2004134436 A JP2004134436 A JP 2004134436A JP 2002294641 A JP2002294641 A JP 2002294641A JP 2002294641 A JP2002294641 A JP 2002294641A JP 2004134436 A JP2004134436 A JP 2004134436A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- lead
- circuit
- hybrid integrated
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】リード１５がパッド１７に固着される箇所で、リード１５と回路基板とが電気的に接続される混成集積回路装置およびその製造方法を提供する。
【解決手段】金属から成る回路基板１１と、回路基板１１上に構成された電気回路と、回路基板１１の周辺部付近に設けたパッド１７と、パッド１７に固着される複数のリード１５とを有し、接地電位となるリード１５を、リード１５が回路基板１１に固着される箇所で、回路基板１１に設けたホール１８を介して回路基板１１と電気的に接続する。
【選択図】 図１
【解決手段】金属から成る回路基板１１と、回路基板１１上に構成された電気回路と、回路基板１１の周辺部付近に設けたパッド１７と、パッド１７に固着される複数のリード１５とを有し、接地電位となるリード１５を、リード１５が回路基板１１に固着される箇所で、回路基板１１に設けたホール１８を介して回路基板１１と電気的に接続する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は混成集積回路装置およびその製造方法に関し、特に、リードが導電パターンに固着される箇所で、金属基板とリードとの電気的な接続が行われる混成集積回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
図１０を参照して、従来の混成集積回路装置１００の構成を説明する。図１０（Ａ）は従来の混成集積回路装置１００の平面図であり、図１０（Ｂ）は導電パターン１０２が金属基板１０１に接地される箇所の断面図である。
【０００３】
図１０（Ａ）を参照して、従来の混成集積回路装置１００の構成を説明する。アルミニウム等の金属から成る金属基板１０１の表面には、絶縁層１１０を介して導電パターン１０２が形成されており、導電パターン１０２の所定の箇所に回路素子１０５が実装されることにより所望の混成集積回路が実現されている。ここで、回路素子１０５としては、ＩＣ、チップ抵抗、チップコンデンサ、パワートランジスタ等が採用され、フェイスアップで実装されるトランジスタは金属細線１０３を介して導電パターン１０２と電気的に接続されている。導電パターン１０２から成るパッド１０２Ａは、金属基板１０１の１側辺に複数個が形成され、この箇所には、半田等のロウ材を介してリードが固着される。また、接地電位となる導電パターン１０２は、金属基板１０１と電気的に接続される。
【０００４】
図１０（Ｂ）を参照して、導電パターン１０２と金属基板１０１が接続される箇所の構成に関して説明する。接地電位となる導電パターン１０２と金属基板１０１との電気的接続は、露出部１０８と導電パターン１０２を金属細線１０３で接続することにより行われる。露出部１０８は、金属基板１０１の表面が露出するように、絶縁層１１０および金属基板１０１をエンドミルで掘削することにより形成される。また、金属細線１０３がボンディングされる導電パターン１０２の表面はメッキ１０９が施されている。上記のように接地電位となる導電パターン１０２と金属細線１０３を接続することにより、絶縁層１０１を介して絶縁された導電パターン１０２と金属基板１０１との間に容量が発生するのを防止することができる。
【０００５】
次に、図１１を参照して混成集積回路装置１００の製造方法を簡単に説明する。導電パターン１０２を形成する工程、回路素子１０５を実装する工程および金属細線１０３により電気的接続を行う工程を経て短冊状の金属基板１１２には、複数個の混成集積回路が形成されている。そして、プレス機を用いた「打ち抜き」により、点線で示す箇所で個々の回路基板１１３を金属基板１１２から分離する。その後、個々の回路基板１１３のパッド１０２Ａ上にリードを固着する工程、回路を封止する工程等を経て混成集積回路装置が完成する（例えば、特許文献１を参照）。
【０００６】
【特許文献１】
特開２０００−１２９８７号公報（第４頁、第１図）
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したような混成集積回路装置とその製造方法は以下に示すような問題を有していた。
【０００８】
第１に、プレス機を用いて各回路基板１１３の分離を行った後にリードの固着を行っていたので、リードの固着を行う工程数が増加し、コストが高くなってしまう問題があった。
【０００９】
第２に、接地電位となる導電パターン１０２と金属基板１０１との接続は、基板上に露出部１０８を形成する工程および金属細線１０３で導電パターン１０２ち露出部１０８とを接続する工程が必要であるので、このことが混成集積回路装置を製造する工程数の増加を招いていた。更に、露出部１０８を形成することより、回路の集積度が低下してしまう問題もあった。
【００１０】
本発明は、上記した問題を鑑みて成されたものである。従って、本発明の主な目的は、リードがパッドに固着される箇所で、リードと回路基板とが電気的に接続される混成集積回路装置およびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、第１に、金属から成る回路基板と、前記回路基板上に構成された電気回路と、前記回路基板の周辺部付近に設けたパッドと、前記パッドに固着される複数のリードとを有し、接地電位となる前記リードを、前記リードが前記回路基板に固着される箇所で、前記回路基板に設けたホールを介して前記回路基板と電気的に接続することを特徴とする。
【００１２】
本発明は、第２に、接地電位となる前記リードは、前記回路基板に設けたホールに填め込むことにより、前記回路基板と電気的に接続されることを特徴とする。
【００１３】
本発明は、第３に、接地電位となる前記リードは、前記回路基板に設けたホールに填め込まれたピンを介して、前記回路基板と電気的に接続されることを特徴とする。
【００１４】
本発明は、第４に、少なくとも前記回路基板の表面が覆われるように、絶縁性樹脂で封止を行うことを特徴とする。
【００１５】
本発明は、第５に、少なくとも前記回路基板の表面が覆われるように、ケース材で封止を行うことを特徴とする。
【００１６】
本発明は、第６に、金属基板の表面に多数個の電気回路を構成する工程と、リードが固着される箇所の前記回路基板にホールを形成する工程と、リードフレームとして一体に保持された前記リードの、何れか１つの前記リードを前記ホールを介して固定することにより、前記リードフレームを前記回路基板に自立させる工程と、前記電気回路の境界線で前記回路基板を分離することにより個々の回路基板を分離する工程とを有することを特徴とする。
【００１７】
本発明は、第７に、接地電位となる前記リードを、前記ホールを介して固定することを特徴とする。
【００１８】
本発明は、第８に、前記リードを前記ホールに填め込むことで、前記リードフレームを自立させることを特徴とする。
【００１９】
本発明は、第９に、曲折された前記リードの先端部を貫通させて、前記ホールにピンを填め込むことにより、前記リードフレームを自立させることを特徴とする。
【００２０】
本発明は、第１０に、前記導電パターン上の回路素子が固着される箇所および前記リードが固着される箇所にはロウ材が塗布され、前記ロウ材上に載置された回路素子および前記リードをリフロー工程で一括して固着することを特徴とする。
【００２１】
本発明は、第１１に、前記電気回路は前記回路基板上にマトリックス状に多数個が形成されることを特徴とする。
【００２２】
本発明は、第１２に、前記電気回路同士の境界線に対応する前記回路基板の裏面には溝が形成され、前記回路素子および前記リードの固着を行った後に、前記回路基板の表面から、前記溝が形成された箇所の前記回路基板の残りの厚み部分を除去して個別の回路基板に分離することを特徴とする。
【００２３】
リードが導電パターンに固着される箇所で、接地電位となるリードと回路基板との電気的接続を行うことにより、従来例に於ける露出部等の形成を省いた回路を構成することができるので、表面に形成される回路の集積度を向上させることができる。更に、１枚の金属器板上に多数個の電気回路を構成して、各回路にリードを固着してから個々に分離することにより、リードの固着に係る工数を削減することができる。
【００２４】
【発明の実施の形態】
（混成集積回路装置１を説明する第１の実施の形態）
図１を参照して、混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１の斜視図であり、図１（Ｂ）および図１（Ｃ）は図１（Ａ）の断面図である。
【００２５】
本発明の混成集積回路装置１０は、金属から成る回路基板１１と、回路基板１１上に構成された電気回路と、回路基板１１の周辺部付近に設けたパッド１７と、パッドに固着される複数のリード１５とを有し、接地電位となるリード１５を、リード１５が回路基板１１に固着される箇所で、回路基板１１に設けたホール１８を介して回路基板１１と電気的に接続する構成と成っている。「尚、ここでは回路基板１１の表面には酸化物が形成されているが、この酸化物は省略することも可能である。」
【００２６】
回路基板１１の材料としては、アルミや銅等の金属が採用される。また、回路基板１１の材料として合金を採用しても良い。ここでは、アルミからなる回路基板１１を採用し、例えばその両面はアルマイト処理されている。また、ここでは、回路基板１１の側面は、傾斜の付いた構造となっている。
【００２７】
絶縁層１２は、回路基板１１の表面に形成されており、導電パターン１３と回路基板１１とを絶縁させる働きを有する。また、回路素子１４から発せられる熱を積極的に回路基板１１に伝達させるために、絶縁層１２にはアルミナが高充填されている場合もある。
【００２８】
導電パターン１３は、絶縁層１２の表面に設けられており、銅等の金属から形成されている。導電パターン１３の所定の箇所には回路素子１４が固着され、回路基板１１の１側辺には、導電パターン１０２から成るパッド１７が形成されている。そして、パッド１７には複数個のリード１５が固着されている。
【００２９】
回路素子１４は、導電パターン１３の所定の箇所に、半田等のロウ材を介して実装される。回路素子１４としては、受動素子、能動素子または回路装置等を全般的に採用することができる。また、パワー系の素子を実装する場合は、導電パターン上に固着されたヒートシンク上にその素子が実装される。また、フェイスアップで実装されるトランジスタおよびＩＣは、金属細線１６を介して導電パターン１３と電気的に接続されている。
【００３０】
リード１５は、導電パターン１３より成るパッド１７に固着されており、外部との入力・出力を行う働きを有する。パッド１５には、多数個のリード１５が固着されるが、１つのリード１５は接地電位となるリードであり回路基板１１と電気的に接続される。このように、接地電位となるリード１５を回路基板１１と電気的に接続することにより、絶縁層１２で絶縁されている導電パターン１３と回路基板１１との間に容量が発生するのを防止することができる。本発明では、接地電位となるリード１５と回路基板１１との電気的接続を、リード１５がパッド１５に固着される箇所に形成されたホール１８を介して行っている。ここで、ホール１８はリード１５が固着される箇所に形成され、回路基板１１の一部および絶縁層１２が貫通するように形成されている。具体的なリード１５と回路基板１１との電気的接続方法は図１（Ｂ）および図１（Ｃ）を参照して行う。
【００３１】
図１（Ｂ）および図１（Ｃ）を参照して、接地電位となるリード１５と回路基板１１との電気的接続の構成を説明する。リード１５と回路基板１１とを電気的に接続する方法は、例えば２つの方法が考えられる。第１の方法はピン１８を介してリード１５と回路基板１１とを電気的に接続する方法であり、第２の方法はリード１５と回路基板１１とを直に接続する方法である。
【００３２】
図１（Ｂ）を参照して、上記した第１の方法では、接地電位となるリード１５のパッド１７に固着する箇所に、貫通孔が形成されている。そして、ピン１８は、リード１５の貫通孔およびホール１８に填め込まれている。ここでは、接地電位となるリード１５と回路基板１１との電気的接続は、ピン１８を介して行われている。また、ピン１８による接続を確実に行うためにピン１８の周辺に半田等のロウ材が塗布されても良い。更にまた、接地電位となるリード１５が固着される箇所のパッド１７は省いて構成されても良い。上記の説明では、ピン１８を介してリード１５と回路基板１１とを電気的接続を行ったが、ピン１８に替えてホール１８に充填された半田等の導電性接着剤を用いることも可能である。
【００３３】
図１（Ｃ）を参照して、第２の方法では、接地電位となるリード１５の先端部がホール１８に直に挿入されることにより、リード１５と回路基板１１との電気的接続が行われている。ここで、リード１５の先端部がホール１８に嵌合する様に、ホール１８の大きさをリード１５と同等に形成すると、リード１５の先端部が隙間無くホールに填め込まれて、リード１５と回路基板１１との電気的接続を確実に行うことができる。更に、ホール１８の径の大きさをリード１５よりも大きく形成した場合は、挿入されたリード１５の先端部とホール１８との間に半田等のロウ材が充填されても良い。
【００３４】
図２を参照して、回路基板１１の表面に形成された電気回路を封止する方法の１例を説明する。
【００３５】
図２（Ａ）を参照して、回路基板１１の裏面を除いた領域は、絶縁性樹脂１９で封止されている。ここで使用する樹脂としては、トランスファーモールドで形成される熱硬化性樹脂や、インジェクションモールドで形成される熱可塑性樹脂を採用することができる。また、回路基板１１の表面全域を封止するポッティング樹脂または、回路素子１４およびその付近のみを封止するポッティング樹脂を採用しても良い。
【００３６】
図２（Ｂ）を参照して、回路基板１１の表面の電気回路は、ケース材２０で封止されている。ケース材２０としては金属および樹脂から成るものを採用することができる。ケース材２０内部の空間は、樹脂で封止されても良い。また上記の説明では、リード１５は回路基板１１に対してほぼ平行に導出しているが、リード１５を回路基板に対して垂直に導出させる場合もある。
【００３７】
本発明の特徴は、リード１５がパッド１７に固着する箇所で、接地電位となるリード１５と回路基板１１との電気的接続を行うことにある。従来では、リード１５と回路基板１１とを電気的に接続するために、回路基板１１の表面に形成される電気回路の中に露出部等を形成していたが、上記した本願の構成により露出部の形成等を省くことができる。即ち、従来例に於ける露出部１０８、パッドから露出部部品に延在する導電パターン１０２および導電パターン１０２と露出部１０８とを接続する金属細線１０３を除外した構成を実現している。このことから、回路基板１１の表面に形成される電気回路の集積を向上させることができ、結果的に混成集積回路装置を小型化することができる。
【００３８】
（混成集積回路装置の製造方法を説明する第２の実施の形態）
図３〜図９を参照して、混成集積回路装置の製造方法は、金属基板３０の表面に多数個の電気回路を構成する工程と、リード１５が固着される箇所の回路基板１１にホール１８を形成する工程と、リードフレーム３３Ａとして一体に保持されたリード１５の、何れか１つのリード１６をホール１８を介して固定することにより、リードフレーム３３Ａを回路基板１１に自立させる工程と、電気回路の境界線で回路基板１１を分離することにより個々の回路基板１１を分離する工程とを有する。このような各工程を以下にて説明する。
【００３９】
第１工程：図３から図５参照
本工程は、金属基板３０の表面に多数個の電気回路を構成する工程である。
【００４０】
先ず、図３（Ａ）を参照して、大判の金属基板３０を用意する。例えば、大判の金属基板３０の大きさは、数十センチ四方の大きさを有する矩形である。金属基板３０としては、例えば両面がアルマイト処理されたアルミ基板を採用することができる。そして、金属基板３０の表面には、表面に形成される導電パターンと金属基板とを絶縁させるために、絶縁層１２が設けられている。また、導電パターンは、所望の電気回路が実現されるようにエッチング等で形成され、各回路基板の側辺部に対応する箇所には、導電パターンにより成るパッドが形成され、後の工程でパッド上にはリードフレームが固着される。
【００４１】
図３（Ｂ）を参照して、Ｖカットソー３１を高速で回転させて、ダイシングラインＤ１に沿って金属基板３０の裏面に溝を形成する。ダイシングラインＤ１は格子状に設けられており、絶縁層１２上に形成された個々の電気回路の境界線に対応している。
【００４２】
次に、図４（Ａ）および図４（Ｂ）を参照して、溝３２が形成された金属基板３０の形状を説明する。
【００４３】
図４（Ａ）を参照して、金属基板３０の絶縁層１２が設けられない面には、溝３２が格子状に形成されている。本実施の形態では、Ｖ型の形状の刃先を有するＶカットソー３１を用いて溝を形成するので、溝３２はＶ型の断面となる。また、溝３２の中心線は、絶縁層１２上に形成された個々の導電パターン１３の境界線に対応している。
【００４４】
図４（Ｂ）を参照して、溝３２の形状等を説明する。ここでは、溝３２はＶ型の断面に形成されている。そして、溝３２の深さは、金属基板３０の厚さよりも浅く成っている。従って、本工程では金属基板３０は個々の回路基板１１に分割されず、溝３２の部分に対応する金属基板３０の残りの厚み部分で連結されている。このことから、個々の回路基板１１として分割するまでは、金属基板３０は１枚のシート状のものとして扱うことができる。また、本工程に於いて、「バリ」が発生した場合は、高圧洗浄を行って「バリ」を除去する。
【００４５】
次に、図５を参照して、各回路基板１１上の導電パターン１３の所望の箇所に回路素子１４を固着して電気的接続を行う。ここで、実装される回路素子１４としては、トランジスタやＩＣ等の能動素子や、チップ抵抗器やチップコンデンサ等の受動素子を全般的に採用することができる。更に、ベアのトランジスタ等が樹脂封止された回路装置等が実装されても良い。また、フェイスアップで実装されたＩＣやトランジスタは、金属細線１６を介して導電パターン１３と電気的に接続される。
【００４６】
第２工程：図６参照
本工程は、リードが固着される箇所の前記回路基板にホール１８を形成する工程である。
【００４７】
各回路基板１１の１側辺には、リード１５を固着させるためのパッド１７が形成されており、少なくとも何れか１つのパッドに対応する箇所にドリル等を用いてホール１８を形成する。ホール１８の径は、リード１５が嵌合する程度の大きさに形成される。また、ホール１８の深さは、少なくともパッド１７および絶縁層２１が貫通される程度に形成される。
【００４８】
第３工程：図７および図８参照
本工程は、リードフレーム３３として一体に保持されたリード１５の、何れか１つのリード１５をホール１８を介して固定することにより、リードフレーム３３を回路基板１１に自立させる工程である。
【００４９】
図７を参照して、リードフレーム３３の形状を説明する。多数個のリード１５は、先端部に設けたタイバー３４により一体に保持されたリードフレーム３３として供給される。回路基板１１上のパッド１７に固着されるリード１５の先端部は、ほぼ直角に湾曲して形成されている。
【００５０】
図７（Ａ）を参照して、接地電位となるリード１５Ａは、先端部が湾曲に形成されず、直線的に延在している。このリード１５Ａの先端部が、回路基板１１に設けられたホール１８に填め込まれることにより、リード１５Ａと回路基板１１との電気的接続は行われる。
【００５１】
図７（Ｂ）を参照して、接地電位となるリード１５Ａは、他のリード１５と同様に湾曲して形成されており、回路基板１１上に固着される部分に貫通孔が形成されている。この場合は、回路基板１１に設けたホール１８に填め込まれるピンを介して、リード１５Ａと回路基板１１との電気的接続は行われる。
【００５２】
図８を参照して、図７に示したリードフレームを回路基板１１に自立させる方法を説明する。
【００５３】
図８（Ａ）を参照して、ここでは図７（Ａ）で説明したリードフレーム３３Ａが各回路基板１１に自立している。前述したように、接地電位となるリード１５Ａは、直線状に形成されており、その先端部がホール１８に填め込まれている。従って、接地電位となるリード１５Ａをホール１８に填め込むことにより、リード１５Ａと回路基板１１との電気的接続を行うと同時に、リードフレーム３３Ａを回路基板１１上に自立させている。ホール１８の径は、リード１５とほぼ同等に形成されているので、リード１５Ａはホール１８に嵌合して強固に填め込まれる。また、リード１５Ａがホール１８から抜けてしまうのを防止するために、リード１５Ａがホール１８に填め込まれる箇所に半田等のロウ材２１を塗布する。なお、接地電位となるリード１５Ａ以外のリード１５は、直角に折り曲げられた先端部が、パッド１５に塗布されたロウ材１７に当接している。
【００５４】
図８（Ｂ）を参照して、ここでは、図７（Ｂ）で説明したリードフレーム３３Ｂが各回路基板１１に自立している。接地電位となるリード１５Ａの曲折された先端部付近には貫通孔が形成され、この貫通孔およびホール１８に、ピン１８が填め込まれている。従って、ピン１８によりリード１５Ａと回路基板１１との電気的接続を行うと同時に、リードフレーム３３Ａを回路基板１１上に自立させている。リード１５Ａに設けた貫通孔およびホール１８の径はピン１８とほぼ同等であるので、ピン１８は両者に嵌合して強固に結合される。更に、ピン１８付近に半田等のロウ材２１を塗布することにより、ピン１８が抜けてしまうのを防止することができる。
【００５５】
上記の様に、各回路基板１１上に自立したリードフレーム３３は、リフローの工程により、パッド１７に塗布された半田を介して、パッド１７に固着される。また、各回路基板の回路素子の固着も、リードフレーム３３の固着を行うリフローの工程で同時に行うことができる。
【００５６】
第４工程：図９参照
本工程は、電気回路の境界線で回路基板１１を分離することにより個々の回路基板１１を分離する工程である。
【００５７】
本工程では、各回路基板１１上に形成された電気回路の境界線に対応する箇所の金属基板を、丸カッター４１を用いて切除することにより、各回路基板１１に分離する。丸カッター４１は、具体的には、金属基板３０の絶縁層１２が設けられた面の、溝３２の中心線に対応する残りの厚み部分を押し切る。ここでは、溝３２はＶ型の断面を有する。従って、溝３２が最も深く形成された部分の、金属基板３０の残りの厚み部分と絶縁層１２とを、丸カッター４１は切除することになる。ここで、丸カッター４１は駆動力を有さず、支持部４２を介して丸カッター４１の外周部を押しつけながら、各回路基板１１の境界線沿いに移動させることにより、丸カッター４１は回転する。
【００５８】
リードフレーム３３は、各回路基板１１の１側辺部に形成されており、外部に導出される部分のリードフレーム３３は、回路基板１１に対して垂直に延在している。従って、丸カッター４１および支持部４２は、リードフレーム３３に接触すること無く、各回路基板１１の分離を行うことができる。
【００５９】
上記の工程で個別に分離された各回路基板１１は、表面の電気回路を封止する工程等を経て、例えば図１に示すような混成集積回路装置として完成する。図９で、回路基板１１に対して垂直に延在しているリード１５は、所定の長さに調節されて、そのまま導出させても良い。また、図１に示すように、回路基板１１に対してリード１５が平行になるように、折り曲げ加工を行うこともできる。
【００６０】
本発明の特徴は、大判の金属基板３０にマトリックス状に電気回路を形成し、各回路基板１１にリードフレーム３３を固着させた後に、各回路基板１１を分離することにある。リードフレーム３３は、回路基板１１に対して垂直に固着されている。従って、分離を行う丸カッター４１がリードフレーム３３に接触せずに、金属基板３０を各回路基板１１に分離することができる。また、リフローやレーザー等の非接触で加熱する工程により、各回路素子とリードフレーム３３の固着を同時に行うことも可能である。従って工数の低減を行うことができる。
【００６１】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００６２】
第１に、本願では、接地電位となるリード１５Ａが、リード１５が回路基板１１に固着される箇所で、回路基板１１と電気的に接続される。従って、従来例に於ける回路基板の露出部等を省いた構造を実現でき、表面に形成される電気回路の集積度を向上させることができる。
【００６３】
第２に、本願の製造方法では、金属基板３０にマトリックス状に電気回路を形成して、各回路基板１１上にリードフレーム３３を固着してから、個別の回路基板に分離している。従って、リードフレーム３３の固着までを一括して処理できるので、生産性を向上させることができる。
【００６４】
第３に、各回路基板１１上に固着される回路素子１４およびリードフレーム３３を、リフローの工程で一括して固着することができる。従って、混成集積回路装置を製造する工数の低減を行うことができる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図２】本発明の混成集積回路装置の断面図（Ａ）、断面図（Ｂ）である。
【図３】本発明の混成集積回路装置の製造方法を説明する平面図（Ａ）、斜視図（Ｂ）である。
【図４】本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）である。
【図５】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図６】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図７】本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、斜視図（Ｂ）である。
【図８】本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図９】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図１０】従来の混成集積回路装置の平面図（Ａ）、断面図（Ｂ）である。
【図１１】従来の混成集積回路装置の製造方法を説明する平面図である。
【発明の属する技術分野】
本発明は混成集積回路装置およびその製造方法に関し、特に、リードが導電パターンに固着される箇所で、金属基板とリードとの電気的な接続が行われる混成集積回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
図１０を参照して、従来の混成集積回路装置１００の構成を説明する。図１０（Ａ）は従来の混成集積回路装置１００の平面図であり、図１０（Ｂ）は導電パターン１０２が金属基板１０１に接地される箇所の断面図である。
【０００３】
図１０（Ａ）を参照して、従来の混成集積回路装置１００の構成を説明する。アルミニウム等の金属から成る金属基板１０１の表面には、絶縁層１１０を介して導電パターン１０２が形成されており、導電パターン１０２の所定の箇所に回路素子１０５が実装されることにより所望の混成集積回路が実現されている。ここで、回路素子１０５としては、ＩＣ、チップ抵抗、チップコンデンサ、パワートランジスタ等が採用され、フェイスアップで実装されるトランジスタは金属細線１０３を介して導電パターン１０２と電気的に接続されている。導電パターン１０２から成るパッド１０２Ａは、金属基板１０１の１側辺に複数個が形成され、この箇所には、半田等のロウ材を介してリードが固着される。また、接地電位となる導電パターン１０２は、金属基板１０１と電気的に接続される。
【０００４】
図１０（Ｂ）を参照して、導電パターン１０２と金属基板１０１が接続される箇所の構成に関して説明する。接地電位となる導電パターン１０２と金属基板１０１との電気的接続は、露出部１０８と導電パターン１０２を金属細線１０３で接続することにより行われる。露出部１０８は、金属基板１０１の表面が露出するように、絶縁層１１０および金属基板１０１をエンドミルで掘削することにより形成される。また、金属細線１０３がボンディングされる導電パターン１０２の表面はメッキ１０９が施されている。上記のように接地電位となる導電パターン１０２と金属細線１０３を接続することにより、絶縁層１０１を介して絶縁された導電パターン１０２と金属基板１０１との間に容量が発生するのを防止することができる。
【０００５】
次に、図１１を参照して混成集積回路装置１００の製造方法を簡単に説明する。導電パターン１０２を形成する工程、回路素子１０５を実装する工程および金属細線１０３により電気的接続を行う工程を経て短冊状の金属基板１１２には、複数個の混成集積回路が形成されている。そして、プレス機を用いた「打ち抜き」により、点線で示す箇所で個々の回路基板１１３を金属基板１１２から分離する。その後、個々の回路基板１１３のパッド１０２Ａ上にリードを固着する工程、回路を封止する工程等を経て混成集積回路装置が完成する（例えば、特許文献１を参照）。
【０００６】
【特許文献１】
特開２０００−１２９８７号公報（第４頁、第１図）
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したような混成集積回路装置とその製造方法は以下に示すような問題を有していた。
【０００８】
第１に、プレス機を用いて各回路基板１１３の分離を行った後にリードの固着を行っていたので、リードの固着を行う工程数が増加し、コストが高くなってしまう問題があった。
【０００９】
第２に、接地電位となる導電パターン１０２と金属基板１０１との接続は、基板上に露出部１０８を形成する工程および金属細線１０３で導電パターン１０２ち露出部１０８とを接続する工程が必要であるので、このことが混成集積回路装置を製造する工程数の増加を招いていた。更に、露出部１０８を形成することより、回路の集積度が低下してしまう問題もあった。
【００１０】
本発明は、上記した問題を鑑みて成されたものである。従って、本発明の主な目的は、リードがパッドに固着される箇所で、リードと回路基板とが電気的に接続される混成集積回路装置およびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、第１に、金属から成る回路基板と、前記回路基板上に構成された電気回路と、前記回路基板の周辺部付近に設けたパッドと、前記パッドに固着される複数のリードとを有し、接地電位となる前記リードを、前記リードが前記回路基板に固着される箇所で、前記回路基板に設けたホールを介して前記回路基板と電気的に接続することを特徴とする。
【００１２】
本発明は、第２に、接地電位となる前記リードは、前記回路基板に設けたホールに填め込むことにより、前記回路基板と電気的に接続されることを特徴とする。
【００１３】
本発明は、第３に、接地電位となる前記リードは、前記回路基板に設けたホールに填め込まれたピンを介して、前記回路基板と電気的に接続されることを特徴とする。
【００１４】
本発明は、第４に、少なくとも前記回路基板の表面が覆われるように、絶縁性樹脂で封止を行うことを特徴とする。
【００１５】
本発明は、第５に、少なくとも前記回路基板の表面が覆われるように、ケース材で封止を行うことを特徴とする。
【００１６】
本発明は、第６に、金属基板の表面に多数個の電気回路を構成する工程と、リードが固着される箇所の前記回路基板にホールを形成する工程と、リードフレームとして一体に保持された前記リードの、何れか１つの前記リードを前記ホールを介して固定することにより、前記リードフレームを前記回路基板に自立させる工程と、前記電気回路の境界線で前記回路基板を分離することにより個々の回路基板を分離する工程とを有することを特徴とする。
【００１７】
本発明は、第７に、接地電位となる前記リードを、前記ホールを介して固定することを特徴とする。
【００１８】
本発明は、第８に、前記リードを前記ホールに填め込むことで、前記リードフレームを自立させることを特徴とする。
【００１９】
本発明は、第９に、曲折された前記リードの先端部を貫通させて、前記ホールにピンを填め込むことにより、前記リードフレームを自立させることを特徴とする。
【００２０】
本発明は、第１０に、前記導電パターン上の回路素子が固着される箇所および前記リードが固着される箇所にはロウ材が塗布され、前記ロウ材上に載置された回路素子および前記リードをリフロー工程で一括して固着することを特徴とする。
【００２１】
本発明は、第１１に、前記電気回路は前記回路基板上にマトリックス状に多数個が形成されることを特徴とする。
【００２２】
本発明は、第１２に、前記電気回路同士の境界線に対応する前記回路基板の裏面には溝が形成され、前記回路素子および前記リードの固着を行った後に、前記回路基板の表面から、前記溝が形成された箇所の前記回路基板の残りの厚み部分を除去して個別の回路基板に分離することを特徴とする。
【００２３】
リードが導電パターンに固着される箇所で、接地電位となるリードと回路基板との電気的接続を行うことにより、従来例に於ける露出部等の形成を省いた回路を構成することができるので、表面に形成される回路の集積度を向上させることができる。更に、１枚の金属器板上に多数個の電気回路を構成して、各回路にリードを固着してから個々に分離することにより、リードの固着に係る工数を削減することができる。
【００２４】
【発明の実施の形態】
（混成集積回路装置１を説明する第１の実施の形態）
図１を参照して、混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１の斜視図であり、図１（Ｂ）および図１（Ｃ）は図１（Ａ）の断面図である。
【００２５】
本発明の混成集積回路装置１０は、金属から成る回路基板１１と、回路基板１１上に構成された電気回路と、回路基板１１の周辺部付近に設けたパッド１７と、パッドに固着される複数のリード１５とを有し、接地電位となるリード１５を、リード１５が回路基板１１に固着される箇所で、回路基板１１に設けたホール１８を介して回路基板１１と電気的に接続する構成と成っている。「尚、ここでは回路基板１１の表面には酸化物が形成されているが、この酸化物は省略することも可能である。」
【００２６】
回路基板１１の材料としては、アルミや銅等の金属が採用される。また、回路基板１１の材料として合金を採用しても良い。ここでは、アルミからなる回路基板１１を採用し、例えばその両面はアルマイト処理されている。また、ここでは、回路基板１１の側面は、傾斜の付いた構造となっている。
【００２７】
絶縁層１２は、回路基板１１の表面に形成されており、導電パターン１３と回路基板１１とを絶縁させる働きを有する。また、回路素子１４から発せられる熱を積極的に回路基板１１に伝達させるために、絶縁層１２にはアルミナが高充填されている場合もある。
【００２８】
導電パターン１３は、絶縁層１２の表面に設けられており、銅等の金属から形成されている。導電パターン１３の所定の箇所には回路素子１４が固着され、回路基板１１の１側辺には、導電パターン１０２から成るパッド１７が形成されている。そして、パッド１７には複数個のリード１５が固着されている。
【００２９】
回路素子１４は、導電パターン１３の所定の箇所に、半田等のロウ材を介して実装される。回路素子１４としては、受動素子、能動素子または回路装置等を全般的に採用することができる。また、パワー系の素子を実装する場合は、導電パターン上に固着されたヒートシンク上にその素子が実装される。また、フェイスアップで実装されるトランジスタおよびＩＣは、金属細線１６を介して導電パターン１３と電気的に接続されている。
【００３０】
リード１５は、導電パターン１３より成るパッド１７に固着されており、外部との入力・出力を行う働きを有する。パッド１５には、多数個のリード１５が固着されるが、１つのリード１５は接地電位となるリードであり回路基板１１と電気的に接続される。このように、接地電位となるリード１５を回路基板１１と電気的に接続することにより、絶縁層１２で絶縁されている導電パターン１３と回路基板１１との間に容量が発生するのを防止することができる。本発明では、接地電位となるリード１５と回路基板１１との電気的接続を、リード１５がパッド１５に固着される箇所に形成されたホール１８を介して行っている。ここで、ホール１８はリード１５が固着される箇所に形成され、回路基板１１の一部および絶縁層１２が貫通するように形成されている。具体的なリード１５と回路基板１１との電気的接続方法は図１（Ｂ）および図１（Ｃ）を参照して行う。
【００３１】
図１（Ｂ）および図１（Ｃ）を参照して、接地電位となるリード１５と回路基板１１との電気的接続の構成を説明する。リード１５と回路基板１１とを電気的に接続する方法は、例えば２つの方法が考えられる。第１の方法はピン１８を介してリード１５と回路基板１１とを電気的に接続する方法であり、第２の方法はリード１５と回路基板１１とを直に接続する方法である。
【００３２】
図１（Ｂ）を参照して、上記した第１の方法では、接地電位となるリード１５のパッド１７に固着する箇所に、貫通孔が形成されている。そして、ピン１８は、リード１５の貫通孔およびホール１８に填め込まれている。ここでは、接地電位となるリード１５と回路基板１１との電気的接続は、ピン１８を介して行われている。また、ピン１８による接続を確実に行うためにピン１８の周辺に半田等のロウ材が塗布されても良い。更にまた、接地電位となるリード１５が固着される箇所のパッド１７は省いて構成されても良い。上記の説明では、ピン１８を介してリード１５と回路基板１１とを電気的接続を行ったが、ピン１８に替えてホール１８に充填された半田等の導電性接着剤を用いることも可能である。
【００３３】
図１（Ｃ）を参照して、第２の方法では、接地電位となるリード１５の先端部がホール１８に直に挿入されることにより、リード１５と回路基板１１との電気的接続が行われている。ここで、リード１５の先端部がホール１８に嵌合する様に、ホール１８の大きさをリード１５と同等に形成すると、リード１５の先端部が隙間無くホールに填め込まれて、リード１５と回路基板１１との電気的接続を確実に行うことができる。更に、ホール１８の径の大きさをリード１５よりも大きく形成した場合は、挿入されたリード１５の先端部とホール１８との間に半田等のロウ材が充填されても良い。
【００３４】
図２を参照して、回路基板１１の表面に形成された電気回路を封止する方法の１例を説明する。
【００３５】
図２（Ａ）を参照して、回路基板１１の裏面を除いた領域は、絶縁性樹脂１９で封止されている。ここで使用する樹脂としては、トランスファーモールドで形成される熱硬化性樹脂や、インジェクションモールドで形成される熱可塑性樹脂を採用することができる。また、回路基板１１の表面全域を封止するポッティング樹脂または、回路素子１４およびその付近のみを封止するポッティング樹脂を採用しても良い。
【００３６】
図２（Ｂ）を参照して、回路基板１１の表面の電気回路は、ケース材２０で封止されている。ケース材２０としては金属および樹脂から成るものを採用することができる。ケース材２０内部の空間は、樹脂で封止されても良い。また上記の説明では、リード１５は回路基板１１に対してほぼ平行に導出しているが、リード１５を回路基板に対して垂直に導出させる場合もある。
【００３７】
本発明の特徴は、リード１５がパッド１７に固着する箇所で、接地電位となるリード１５と回路基板１１との電気的接続を行うことにある。従来では、リード１５と回路基板１１とを電気的に接続するために、回路基板１１の表面に形成される電気回路の中に露出部等を形成していたが、上記した本願の構成により露出部の形成等を省くことができる。即ち、従来例に於ける露出部１０８、パッドから露出部部品に延在する導電パターン１０２および導電パターン１０２と露出部１０８とを接続する金属細線１０３を除外した構成を実現している。このことから、回路基板１１の表面に形成される電気回路の集積を向上させることができ、結果的に混成集積回路装置を小型化することができる。
【００３８】
（混成集積回路装置の製造方法を説明する第２の実施の形態）
図３〜図９を参照して、混成集積回路装置の製造方法は、金属基板３０の表面に多数個の電気回路を構成する工程と、リード１５が固着される箇所の回路基板１１にホール１８を形成する工程と、リードフレーム３３Ａとして一体に保持されたリード１５の、何れか１つのリード１６をホール１８を介して固定することにより、リードフレーム３３Ａを回路基板１１に自立させる工程と、電気回路の境界線で回路基板１１を分離することにより個々の回路基板１１を分離する工程とを有する。このような各工程を以下にて説明する。
【００３９】
第１工程：図３から図５参照
本工程は、金属基板３０の表面に多数個の電気回路を構成する工程である。
【００４０】
先ず、図３（Ａ）を参照して、大判の金属基板３０を用意する。例えば、大判の金属基板３０の大きさは、数十センチ四方の大きさを有する矩形である。金属基板３０としては、例えば両面がアルマイト処理されたアルミ基板を採用することができる。そして、金属基板３０の表面には、表面に形成される導電パターンと金属基板とを絶縁させるために、絶縁層１２が設けられている。また、導電パターンは、所望の電気回路が実現されるようにエッチング等で形成され、各回路基板の側辺部に対応する箇所には、導電パターンにより成るパッドが形成され、後の工程でパッド上にはリードフレームが固着される。
【００４１】
図３（Ｂ）を参照して、Ｖカットソー３１を高速で回転させて、ダイシングラインＤ１に沿って金属基板３０の裏面に溝を形成する。ダイシングラインＤ１は格子状に設けられており、絶縁層１２上に形成された個々の電気回路の境界線に対応している。
【００４２】
次に、図４（Ａ）および図４（Ｂ）を参照して、溝３２が形成された金属基板３０の形状を説明する。
【００４３】
図４（Ａ）を参照して、金属基板３０の絶縁層１２が設けられない面には、溝３２が格子状に形成されている。本実施の形態では、Ｖ型の形状の刃先を有するＶカットソー３１を用いて溝を形成するので、溝３２はＶ型の断面となる。また、溝３２の中心線は、絶縁層１２上に形成された個々の導電パターン１３の境界線に対応している。
【００４４】
図４（Ｂ）を参照して、溝３２の形状等を説明する。ここでは、溝３２はＶ型の断面に形成されている。そして、溝３２の深さは、金属基板３０の厚さよりも浅く成っている。従って、本工程では金属基板３０は個々の回路基板１１に分割されず、溝３２の部分に対応する金属基板３０の残りの厚み部分で連結されている。このことから、個々の回路基板１１として分割するまでは、金属基板３０は１枚のシート状のものとして扱うことができる。また、本工程に於いて、「バリ」が発生した場合は、高圧洗浄を行って「バリ」を除去する。
【００４５】
次に、図５を参照して、各回路基板１１上の導電パターン１３の所望の箇所に回路素子１４を固着して電気的接続を行う。ここで、実装される回路素子１４としては、トランジスタやＩＣ等の能動素子や、チップ抵抗器やチップコンデンサ等の受動素子を全般的に採用することができる。更に、ベアのトランジスタ等が樹脂封止された回路装置等が実装されても良い。また、フェイスアップで実装されたＩＣやトランジスタは、金属細線１６を介して導電パターン１３と電気的に接続される。
【００４６】
第２工程：図６参照
本工程は、リードが固着される箇所の前記回路基板にホール１８を形成する工程である。
【００４７】
各回路基板１１の１側辺には、リード１５を固着させるためのパッド１７が形成されており、少なくとも何れか１つのパッドに対応する箇所にドリル等を用いてホール１８を形成する。ホール１８の径は、リード１５が嵌合する程度の大きさに形成される。また、ホール１８の深さは、少なくともパッド１７および絶縁層２１が貫通される程度に形成される。
【００４８】
第３工程：図７および図８参照
本工程は、リードフレーム３３として一体に保持されたリード１５の、何れか１つのリード１５をホール１８を介して固定することにより、リードフレーム３３を回路基板１１に自立させる工程である。
【００４９】
図７を参照して、リードフレーム３３の形状を説明する。多数個のリード１５は、先端部に設けたタイバー３４により一体に保持されたリードフレーム３３として供給される。回路基板１１上のパッド１７に固着されるリード１５の先端部は、ほぼ直角に湾曲して形成されている。
【００５０】
図７（Ａ）を参照して、接地電位となるリード１５Ａは、先端部が湾曲に形成されず、直線的に延在している。このリード１５Ａの先端部が、回路基板１１に設けられたホール１８に填め込まれることにより、リード１５Ａと回路基板１１との電気的接続は行われる。
【００５１】
図７（Ｂ）を参照して、接地電位となるリード１５Ａは、他のリード１５と同様に湾曲して形成されており、回路基板１１上に固着される部分に貫通孔が形成されている。この場合は、回路基板１１に設けたホール１８に填め込まれるピンを介して、リード１５Ａと回路基板１１との電気的接続は行われる。
【００５２】
図８を参照して、図７に示したリードフレームを回路基板１１に自立させる方法を説明する。
【００５３】
図８（Ａ）を参照して、ここでは図７（Ａ）で説明したリードフレーム３３Ａが各回路基板１１に自立している。前述したように、接地電位となるリード１５Ａは、直線状に形成されており、その先端部がホール１８に填め込まれている。従って、接地電位となるリード１５Ａをホール１８に填め込むことにより、リード１５Ａと回路基板１１との電気的接続を行うと同時に、リードフレーム３３Ａを回路基板１１上に自立させている。ホール１８の径は、リード１５とほぼ同等に形成されているので、リード１５Ａはホール１８に嵌合して強固に填め込まれる。また、リード１５Ａがホール１８から抜けてしまうのを防止するために、リード１５Ａがホール１８に填め込まれる箇所に半田等のロウ材２１を塗布する。なお、接地電位となるリード１５Ａ以外のリード１５は、直角に折り曲げられた先端部が、パッド１５に塗布されたロウ材１７に当接している。
【００５４】
図８（Ｂ）を参照して、ここでは、図７（Ｂ）で説明したリードフレーム３３Ｂが各回路基板１１に自立している。接地電位となるリード１５Ａの曲折された先端部付近には貫通孔が形成され、この貫通孔およびホール１８に、ピン１８が填め込まれている。従って、ピン１８によりリード１５Ａと回路基板１１との電気的接続を行うと同時に、リードフレーム３３Ａを回路基板１１上に自立させている。リード１５Ａに設けた貫通孔およびホール１８の径はピン１８とほぼ同等であるので、ピン１８は両者に嵌合して強固に結合される。更に、ピン１８付近に半田等のロウ材２１を塗布することにより、ピン１８が抜けてしまうのを防止することができる。
【００５５】
上記の様に、各回路基板１１上に自立したリードフレーム３３は、リフローの工程により、パッド１７に塗布された半田を介して、パッド１７に固着される。また、各回路基板の回路素子の固着も、リードフレーム３３の固着を行うリフローの工程で同時に行うことができる。
【００５６】
第４工程：図９参照
本工程は、電気回路の境界線で回路基板１１を分離することにより個々の回路基板１１を分離する工程である。
【００５７】
本工程では、各回路基板１１上に形成された電気回路の境界線に対応する箇所の金属基板を、丸カッター４１を用いて切除することにより、各回路基板１１に分離する。丸カッター４１は、具体的には、金属基板３０の絶縁層１２が設けられた面の、溝３２の中心線に対応する残りの厚み部分を押し切る。ここでは、溝３２はＶ型の断面を有する。従って、溝３２が最も深く形成された部分の、金属基板３０の残りの厚み部分と絶縁層１２とを、丸カッター４１は切除することになる。ここで、丸カッター４１は駆動力を有さず、支持部４２を介して丸カッター４１の外周部を押しつけながら、各回路基板１１の境界線沿いに移動させることにより、丸カッター４１は回転する。
【００５８】
リードフレーム３３は、各回路基板１１の１側辺部に形成されており、外部に導出される部分のリードフレーム３３は、回路基板１１に対して垂直に延在している。従って、丸カッター４１および支持部４２は、リードフレーム３３に接触すること無く、各回路基板１１の分離を行うことができる。
【００５９】
上記の工程で個別に分離された各回路基板１１は、表面の電気回路を封止する工程等を経て、例えば図１に示すような混成集積回路装置として完成する。図９で、回路基板１１に対して垂直に延在しているリード１５は、所定の長さに調節されて、そのまま導出させても良い。また、図１に示すように、回路基板１１に対してリード１５が平行になるように、折り曲げ加工を行うこともできる。
【００６０】
本発明の特徴は、大判の金属基板３０にマトリックス状に電気回路を形成し、各回路基板１１にリードフレーム３３を固着させた後に、各回路基板１１を分離することにある。リードフレーム３３は、回路基板１１に対して垂直に固着されている。従って、分離を行う丸カッター４１がリードフレーム３３に接触せずに、金属基板３０を各回路基板１１に分離することができる。また、リフローやレーザー等の非接触で加熱する工程により、各回路素子とリードフレーム３３の固着を同時に行うことも可能である。従って工数の低減を行うことができる。
【００６１】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００６２】
第１に、本願では、接地電位となるリード１５Ａが、リード１５が回路基板１１に固着される箇所で、回路基板１１と電気的に接続される。従って、従来例に於ける回路基板の露出部等を省いた構造を実現でき、表面に形成される電気回路の集積度を向上させることができる。
【００６３】
第２に、本願の製造方法では、金属基板３０にマトリックス状に電気回路を形成して、各回路基板１１上にリードフレーム３３を固着してから、個別の回路基板に分離している。従って、リードフレーム３３の固着までを一括して処理できるので、生産性を向上させることができる。
【００６４】
第３に、各回路基板１１上に固着される回路素子１４およびリードフレーム３３を、リフローの工程で一括して固着することができる。従って、混成集積回路装置を製造する工数の低減を行うことができる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図２】本発明の混成集積回路装置の断面図（Ａ）、断面図（Ｂ）である。
【図３】本発明の混成集積回路装置の製造方法を説明する平面図（Ａ）、斜視図（Ｂ）である。
【図４】本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）である。
【図５】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図６】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図７】本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、斜視図（Ｂ）である。
【図８】本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図９】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図１０】従来の混成集積回路装置の平面図（Ａ）、断面図（Ｂ）である。
【図１１】従来の混成集積回路装置の製造方法を説明する平面図である。
Claims (12)
- 金属から成る回路基板と、前記回路基板上に構成された電気回路と、前記回路基板の周辺部付近に設けたパッドと、前記パッドに固着される複数のリードとを有し、
接地電位となる前記リードを、前記リードが前記回路基板に固着される箇所で、前記回路基板に設けたホールを介して前記回路基板と電気的に接続することを特徴とする混成集積回路。 - 接地電位となる前記リードは、前記回路基板に設けたホールに填め込むことにより、前記回路基板と電気的に接続されることを特徴とする請求項１記載の混成集積回路装置。
- 接地電位となる前記リードは、前記回路基板に設けたホールに填め込まれたピンを介して、前記回路基板と電気的に接続されることを特徴とする請求項１記載の混成集積回路装置。
- 少なくとも前記回路基板の表面が覆われるように、絶縁性樹脂で封止を行うことを特徴とする請求項１記載の混成集積回路装置。
- 少なくとも前記回路基板の表面が覆われるように、ケース材で封止を行うことを特徴とする請求項１記載の混成集積回路装置。
- 金属基板の表面に多数個の電気回路を構成する工程と、
リードが固着される箇所の前記回路基板にホールを形成する工程と、
リードフレームとして一体に保持された前記リードの、何れか１つの前記リードを前記ホールを介して固定することにより、前記リードフレームを前記回路基板に自立させる工程と、
前記電気回路の境界線で前記回路基板を分離することにより個々の回路基板を分離する工程とを有することを特徴とする混成集積回路装置の製造方法。 - 接地電位となる前記リードを、前記ホールを介して固定することを特徴とする請求項６記載の混成集積回路装置の製造方法。
- 前記リードを前記ホールに填め込むことで、前記リードフレームを自立させることを特徴とする請求項６記載の混成集積回路装置の製造方法。
- 曲折された前記リードの先端部を貫通させて、前記ホールにピンを填め込むことにより、前記リードフレームを自立させることを特徴とする請求項６記載の混成集積回路装置の製造方法。
- 前記導電パターン上の回路素子が固着される箇所および前記リードが固着される箇所にはロウ材が塗布され、前記ロウ材上に載置された回路素子および前記リードをリフロー工程で一括して固着することを特徴とする請求項６記載の混成集積回路装置の製造方法。
- 前記電気回路は前記回路基板上にマトリックス状に多数個が形成されることを特徴とする請求項６記載の混成集積回路装置の製造方法。
- 前記電気回路同士の境界線に対応する前記回路基板の裏面には溝が形成され、前記回路素子および前記リードの固着を行った後に、前記回路基板の表面から、前記溝が形成された箇所の前記回路基板の残りの厚み部分を除去して個別の回路基板に分離することを特徴とする請求項６記載の混成集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002294641A JP2004134436A (ja) | 2002-10-08 | 2002-10-08 | 混成集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002294641A JP2004134436A (ja) | 2002-10-08 | 2002-10-08 | 混成集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004134436A true JP2004134436A (ja) | 2004-04-30 |
Family
ID=32285121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002294641A Pending JP2004134436A (ja) | 2002-10-08 | 2002-10-08 | 混成集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004134436A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015060958A (ja) * | 2013-09-19 | 2015-03-30 | 日立オートモティブシステムズ株式会社 | リードフレーム、リードフレームを使用した電子制御装置及びリードフレーム搭載方法 |
| JP2017208577A (ja) * | 2017-08-30 | 2017-11-24 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
-
2002
- 2002-10-08 JP JP2002294641A patent/JP2004134436A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015060958A (ja) * | 2013-09-19 | 2015-03-30 | 日立オートモティブシステムズ株式会社 | リードフレーム、リードフレームを使用した電子制御装置及びリードフレーム搭載方法 |
| US9780016B2 (en) | 2013-09-19 | 2017-10-03 | Hitachi Automotive Systems, Ltd. | Lead frame, electronic control device using lead frame, and lead-frame mounting method |
| JP2017208577A (ja) * | 2017-08-30 | 2017-11-24 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| EP2005470B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
| US9117815B2 (en) | Method of fabricating a packaged semiconductor | |
| EP1111676A2 (en) | Unit interconnection substrate for electronic parts | |
| JPH06103698B2 (ja) | 多数の回路要素を取り付けうる両面回路板 | |
| EP1868244A1 (en) | Semiconductor device | |
| JPH10308419A (ja) | 半導体パッケージ及びその半導体実装構造 | |
| CN100380653C (zh) | 半导体器件及其制造方法 | |
| JP2010245107A (ja) | 半導体装置及びその製造方法 | |
| KR20080031270A (ko) | Ｍｏｓｆｅｔ ｂｇａ용 절곡 프레임 캐리어 | |
| US20050161781A1 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2003318312A (ja) | 混成集積回路装置 | |
| JP4413054B2 (ja) | 混成集積回路装置の製造方法 | |
| US7534661B2 (en) | Method of forming molded resin semiconductor device | |
| JP2004134436A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2009105873A (ja) | 特定形状を有する集積受動デバイス | |
| JP4331993B2 (ja) | 電力用半導体装置 | |
| CN112259463A (zh) | 扇出芯片的封装方法及扇出芯片封装结构 | |
| JP3163214U (ja) | 半導体装置 | |
| JP2004153004A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2014022486A (ja) | ワイヤボンディング構造、及びその製造方法 | |
| US7601560B2 (en) | Method for producing an electronic circuit | |
| JPH0232547A (ja) | 半導体実装装置 | |
| JP3680398B2 (ja) | プリント配線板 |