JP2011101065A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011101065A
JP2011101065A JP2011038169A JP2011038169A JP2011101065A JP 2011101065 A JP2011101065 A JP 2011101065A JP 2011038169 A JP2011038169 A JP 2011038169A JP 2011038169 A JP2011038169 A JP 2011038169A JP 2011101065 A JP2011101065 A JP 2011101065A
Authority
JP
Japan
Prior art keywords
conductor
semiconductor device
semiconductor chip
resin package
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011038169A
Other languages
English (en)
Other versions
JP5410465B2 (ja
Inventor
Masahiko Kobayakawa
正彦 小早川
Masahide Maeda
雅秀 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011038169A priority Critical patent/JP5410465B2/ja
Publication of JP2011101065A publication Critical patent/JP2011101065A/ja
Application granted granted Critical
Publication of JP5410465B2 publication Critical patent/JP5410465B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 大型化を招来することなく、作業性良く、コスト的に有利に製造できる半導体装置を提供する。
【解決手段】 、半導体チップ３と、上記半導体チップ３が上面に搭載される第１導体１と、上記半導体チップ３と電気的に接続される第２導体２と、上記第１導体１、上記第２導体２、および上記半導体チップ３を、上記第１導体１の下面の一部、上記第２導体２の下面の一部を底面に露出させつつ封止する樹脂パッケージ５と、を備え、上記第１導体１および上記第２導体２のうち、少なくとも一方は、下面が上記樹脂パッケージ５の底面５０に露出する厚肉部と、下面が上記樹脂パッケージ５の底面５０から上方に離間している薄肉部１５，２１とを有しており、上記薄肉部１５，２１は、厚みが一様であり、かつ、その端面の少なくとも一部が上記樹脂パッケージ５の底面５０と直交する平坦面となっている。
【選択図】 図２

Description

本願発明は、半導体装置に関する。
半導体装置としては、従来より図１５（ａ）に示したようなものがある。この図に示した半導体装置９は、第１および第２導体９０，９１、半導体チップ９２を有している。第１および第２導体９０，９１は、端子面９０ａ，９１ａおよび接続面９０ｂ，９１ｂを有している。第１導体９０は、端子面９０ａに対応する部分以外は、厚み寸法（図の上下方向の寸法）の小さい薄肉部９０ｃとされている。
半導体チップ９２は、上面および下面に電極（図示略）が形成されている。第１導体９０の接続面９０ｂ上には、下面の電極と導通するようにして半導体チップ９２が搭載されている。この半導体チップ９２の上面の電極は、ワイヤ９３を介して第２導体９１の接続面９１ｂと導通接続されている。半導体チップ９２およびワイヤ９３は、樹脂パッケージ９４により封止されており、この樹脂パッケージ９４の底面９４ａからは第１および第２導体９０，９１の端子面９０ａ，９１ａが露出している。
このような半導体装置９は、次のようにして製造される。まず、第１および第２導体９０，９１となるべき要素が形成された半導体装置製造用のフレームに対して、半導体チップ９２を搭載した後に、ワイヤ９３をボンディングを行う。そして、半導体チップ９２およびワイヤ９３を樹脂封止した後にダイシングを行うことにより、図１５（ａ）に示したような半導体装置９が得られる。
半導体装置９では、第１導体９０に薄肉部９０ｃが形成されているため、先に説明した半導体装置９の製造方法では、エッチング処理により半導体装置製造用のフレームが製造されていた。より具体的には、図１６（ａ）に示したように板状導体９５の両面にマスク９６を形成し、板状導体９５の両面からエッチング処理を施すことにより形成される。マスク９６は、エッチング処理すべき部分に対応した開口９７Ａ，９７Ｂを有している。そのため、図１６（ｂ）に示したようにエッチング液により板状導体９５の厚みの半分程度にまでエッチング処理を施せば、板状導体９５の一面側にのみ開口９７Ｂが形成されている部分については板状導体９５の厚みの半分程度の薄肉部９８とされる。一方、板状導体９５の両面側に開口９７Ａ，９７Ｂが形成された部分については貫通孔９９とされる。このようなマスク９６は、フォトリソグラフィの手法により形成することができる。
しかしながら、板状導体９５に対してマスク９６を形成し、この状態でエッチング処理を施して半導体装置製造用のフレームを製造する場合には、次の問題があった。
第１に、フープ状とされた板状導体については、フープラインでのマスク形成およびエッチング処理が困難であるため、たとえば短冊状の板状導体についてマスク９６を形成した後に、エッチング処理を施す必要がある。そのため、フープラインにおいて、半導体装置製造用のフレームの製造、半導体チップの実装、およびワイヤボンディングを一連に行うことができないため、作業性が悪化する。
第２に、半導体装置製造用のフレームの製造に当たっては、板状導体９５にマスク９６を形成する必要があるばかりか、エッチング処理後にマスク９６を除去する必要もあるため、作業性が悪く、しかもコスト高となってしまう。
第３に、図１５（ｂ）に示したように、エッチング処理では、第１導体９０を平面視矩形状の形態とすべく開口９７ａに直角な角部を設けたとしても、エッチング液の回り込みにより第１導体９０の角部が丸まってしまう。そのため、半導体チップ９２が平面視矩形状である場合には、第１導体９２の周縁部９２ａを半導体チップ９２の実装領域として有効に利用できないばかりか、半導体装置９の大型化を招来してしまう。
本願発明は、このような事情のもとに考えだされたものであって、大型化を招来することなく、作業性良く、コスト的に有利に製造できる半導体装置を提供することを課題としている。
本願発明では、上記した課題を解決するために次の技術的手段を講じている。
すなわち、本願発明により提供される半導体装置は、半導体チップと、上記半導体チップが上面に搭載される第１導体と、上記半導体チップと電気的に接続される第２導体と、上記第１導体、上記第２導体、および上記半導体チップを、上記第１導体の下面の一部、上記第２導体の下面の一部を底面に露出させつつ封止する樹脂パッケージと、を備えた半導体装置であって、上記第１導体および上記第２導体のうち、少なくとも一方は、下面が上記樹脂パッケージの底面に露出する厚肉部と、下面が上記樹脂パッケージの底面から上方に離間している薄肉部とを有しており、上記薄肉部は、厚みが一様であり、かつ、その端面の少なくとも一部は、上記樹脂パッケージの底面と直交する平坦面となっていることを特徴としている。
好ましい実施の形態では、上記第１導体と上記第２導体の双方が上記厚肉部と上記薄肉部とを備える。
好ましい実施の形態では、上記厚肉部と上記薄肉部とは、当該厚肉部から当該薄肉部にかけて連続する端面を有しており、当該連続する端面は、上記樹脂パッケージの底面と直交する平坦面となっている。
好ましい実施の形態では、上記第１導体は、平面視矩形である。
好ましい実施の形態では、上記第１導体は、中央が上記厚肉部とされているとともに、当該第１導体の両側に、上記第２導体が配置されている。この場合においてさらに好ましくは、上記第１導体は、その大部分が上記薄肉部とされる。
好ましい実施の形態では、上記半導体チップは、上記第1導体の上面と第２導体の上面とにまたがって搭載されている。
好ましい実施の形態では、上記半導体チップと上記第２導体とは、ワイヤによって電気的に接続されている。
好ましい実施の形態では、上記薄肉部は、スタンピング加工によって形成され、上記薄肉部の端面は、打ち抜き加工によって形成されている、
本願発明のその他の利点および特徴については、以下に行う発明の実施の形態の説明から、より明らかとなるであろう。
本願発明の半導体装置の一例を示す全体斜視図である。 図１の半導体装置を底面側からみた全体斜視図である。 図１のIII−III線に沿う断面図である。 本願発明に係る半導体装置の製造方法を説明するためのフープラインの一例を示す概略図である。 フープにおける第１回目の打ち抜き加工を施した部分を示す要部斜視図である。 フープにおけるスタンピング加工を施した部分を示す要部斜視図である。 フープにおける第２回目の打ち抜き加工を施した部分を示す要部斜視図である。 フープラインでの作業を終了した中間製造物を示す全体斜視図である。 本願発明の半導体装置の他の例を示す断面図である。 本願発明の半導体装置のさらに他の例を示す断面図である。 本願発明の半導体装置のさらに他の例を示す断面図である。 本願発明の半導体装置のさらに他の例を示す断面図である。 本願発明の半導体装置のさらに他の例を示す断面図である。 本願発明の半導体装置のさらに他の例を示す断面図である。 エッチング処理によりリードフレームが製造された半導体装置の一例を示す断面図である。 リードフレームの製造方法を説明するための要部断面図である。
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。図１ないし図３は、本願発明に係る半導体装置の一例を示している。
半導体装置Ｘ１は、第１導体１、２つの第２導体２、半導体チップ３、ワイヤ４および樹脂パッケージ５を有している。
第１導体１は、平面視矩形状の形態を有している。第１導体１の第１面１１は平坦面とされており、第１面１１が接続面を構成している。一方、第１導体１の第２面１２は、２つの凸部１３が設けられて凹凸状とされている。凸部１３の表面１４は平坦面とされており、この平坦面は、樹脂パッケージ５の底面５０から露出して端子面を構成している。第１導体１は、凸部１３が形成された部分以外は、厚み寸法が小さくされており、当該部分が薄肉部１５を構成している。
第２導体２は、直方体状の本体部２０から薄肉部２１が延出した形態とされている。この第２導体の第１面２２は、平坦面とされて接続面を構成している。第２面２３は、本体部２０が突出して凸面とされており、本体部２０の表面２４が樹脂パッケージ５の底面５０から露出して端子面を構成している。
半導体チップ３は、図面上に表れていないが上面および下面に電極が形成されている。この半導体チップ３は、ハンダペーストや銀ペーストなどの導電性材料を用いた実装作業により第１導体１の接続面１１上に実装されている。半導体チップ３の下面には電極が形成されていることから、導電性材料を用いて第１導体１上に半導体チップ３を実装すれば、第１導体１と半導体チップ３の下面の電極とが導通する。一方、半導体チップ３の上面の電極は、ワイヤ４を介して第２導体２の接続面２２と導通接続されている。
樹脂パッケージ５は、半導体チップ３およびワイヤ４を封止している。この樹脂パッケージ５の底面５０からは、上述したように端子面１４，２４が露出している。これにより、半導体装置Ｘ１が回路基板などに対して面実装可能とされている。また、第１および第２導体１，２は、薄肉部１５，２１を有しているので、この薄肉部１５，２１が樹脂パッケージ４に食い込むことによって樹脂パッケージ４と第１および第２導体１，２とが分離することが抑制されている。
以上の構成を有する半導体装置Ｘ１は、半導体装置製造用のフレームの製造工程、ダイボンディング工程、ワイヤボンディング工程、、フレームカット工程、樹脂パッケージング工程、およびダイシング工程（あるいはフレームカット工程）を経て製造される。なお、以下に説明する製造方法においては、上記した工程のうち、フレームの製造工程、ダイボンディング工程、ワイヤボンディング工程およびフレームカット工程が同一のフープラインにおいて行われるものとする。
図４に示したように、フープラインにおいては、ロール状に巻き取られたフープ状の板状導体６が、ロールＲから引き出されつつ支持台６０に沿ってピッチ送りされる。フレーム製造工程においては、板状導体６の搬送が停止した瞬間に、板状導体６に対して第１回目の打ち抜き加工、スタンピング加工、および第２回目の打ち抜き加工が施される。第１回目および第２回目の打ち抜き加工は、打ち抜き領域に対応して打ち抜き刃が形成された金型７０，７１を上方側から押し付けることにより行われる。スタンピング加工は、スタンピング領域に対応した凸部を有する金型７２を、下方側から押し付けることにより行われる。
第１回目の打ち抜き加工を施した場合には、たとえば図５（板状導体６を裏面側から見た状態を示してある）に示したように半導体装置Ｘ１における第１および第２導体１，２となるべき領域Ｅが複数形成される。各領域Ｅには、大小の貫通孔Ｅ１，Ｅ２が設けられている。大の貫通孔Ｅ１は、略矩形状の領域から半島部ｅ１が突出した形態とされているとともに、切欠ｅ２が形成されている。
スタンピング加工においては、図６（板状導体６を裏面側から見た状態を示してある）に示したように半島部ｅ１、小の貫通孔Ｅ２における半島部ｅ1側の周辺部、および切欠ｅ２の周辺部が、板状導体６の厚みの半分程度にまで圧し潰されてスタンピング部ｅ３，ｅ４が形成される。これらのスタンピング部ｅ３，ｅ４は、後において半導体装置Ｘ１の薄肉部１５，２１を構成するものである。板状導体６には大小の貫通孔Ｅ１，Ｅ２や切欠ｅ２が設けられているから、スタンピング加工を施した場合には、上記した部位Ｅ１，Ｅ２，ｅ２を利用してスタンピング領域を拡げることができる。そのため、スタンピング領域に作用する応力がスタンピング領域が拡がることによって緩和されるため、形成されたスタンピング部ｅ３，ｅ４にはさほど大きな応力が残存することもなく、歪みの発生が抑制される。
第２回目の打ち抜き加工においては、図７（板状導体６を裏面側から見た状態を示してある）に示したように半導体装置Ｘ１における第１および第２導体１，２となるべき第１および第２部分１Ａ，２Ａやそれらを支持するフレームＦ１，Ｆ２，Ｆ３を除いた領域が打ち抜かれる。つまり、スタンピング部ｅ３，ｅ４の周縁部を含む不要部分が除去されてフレーム６Ａが形成される。このとき、半導体装置Ｘ１の薄肉部１５，２１となるべき薄肉部ｅ３′，ｅ４′が形成される。スタンピング部ｅ３，ｅ４については、周縁部の厚みが他の部分に比べて小さくてエッジがシャープではないが、その周縁部を打ち抜き加工により除去した薄肉部ｅ３′，ｅ４′では、厚みが一様で、エッジ（端面）が平坦面とされた薄肉部１５，２１を形成することができる。薄肉部１５，２１に限らず、第１部分１Ａの他の端面および第２部分２Ａの端面についても、平坦面とすることができる。このため、半導体装置Ｘ１が製造されたときに第１および第２部分１Ａ，２Ａの端面が樹脂パッケージ５から露出する場合には、図１５（ａ）に示したようにエッチング処理により端面が非平坦面になる場合に比べれば、その部分への樹脂バリの付着が抑制され、バリ取りも容易となる。また、エッチング処理を施す場合では、図１５（ｂ）を参照して説明したようにエッチング液の周り込みにより角部が丸まってしまうが、打ち抜き加工では、金型７１の打ち抜き刃の形状に則して第１部分１Ａの形状を設定できるため、図７に良く表れているように第１部分１Ａや第２部分２Ａの角部を直角に近づけることができる。そのため、第１部分１Ａの周縁により近いところまでを半導体チップ３の実装領域とすることができ、半導体チップ３の実装領域を大きく確保できるようになる、また第２部分２Ａにおけるワイヤボンディング領域を大きく確保できるようになる。
ダイボンディング工程は、図４に示したように下面の電極にハンダペーストなどの導電性材料が塗布された半導体チップ３を、吸着コレット７３を用いてリードフレーム６Ａの第１部分１Ａの一面側に載置した後に、加熱炉７４においてハンダペーストなどをリフローさせることにより行われる。
ワイヤボンディング工程は、既存のワイヤボンダーを用いて行われる。より具体的には、ワイヤボンディング工程は、ワイヤボンダーのキャピラリ７５から突出したワイヤ４の先端部を溶融させて半導体チップ３における上面の電極に押し付けた後、キャピラリ７５からワイヤを引出しつつ第２部分２Ａの上面（図７参照）にワイヤ４を押し付けて切断することにより行われる。
板状導体６Ａでは、第１および第２部分１Ａ，２Ａでの歪みの発生が抑制されているために第１および第２部分１Ａ，２Ａにおけるダイボンディング部位やワイヤボンディング部位の平坦性が十分に確保されており、ダイボンディング工程およびワイヤボンディング工程を適切に行うことができる。
リードカット工程は、切断刃７６を有する金型を用いて行われ、これにより図８に示したように短寸のフレーム６Ｂが得られる。
樹脂パッケージング工程は、短寸のフレーム６Ｂに対して、上金型および下金型を用いて行われる。これらの金型は、型締め状態においてキャビティ空間を形成するものである。すなわち、樹脂パッケージング工程は、キャビティ空間内に半導体チップ３およびワイヤ４を収容した状態でキャビティ空間内に熱硬化性樹脂を注入した後に熱硬化性樹脂を熱硬化させることにより行われる。なお、樹脂パッケージング工程においては、全ての半導体チップ３を収容する１つのキャビティを形成可能な金型を用いて、全ての半導体チップ３に対して一括して樹脂封止を行ってもよいし、複数のキャビティを形成可能な金型を用いて、個々の半導体チップ３毎に個別に樹脂封止を行ってもよい。
ダイシング工程は、ダイヤモンドカッタなどの既存の切断手段により、フレームＦ２，Ｆ３やこれに対応する樹脂封止部分を切断することにより行うことができる。これにより、図１ないし図３に示したような個々の半導体装置Ｘ１が複数得られる。また、個々の半導体チップ３に対して個別に樹脂パッケージ３を形成する場合には、必ずしも樹脂パッケージ３を切断する必要はなく、その場合にはダイシング工程は不要となる。その代わり、フレームＦ２，Ｆ３などを切断するためのフレームカット工程が必要となる。
以上に説明した半導体装置Ｘ１の製造方法では、打ち抜き加工とスタンピング加工とを組み合わせた機械的加工により、図７に示したような薄肉部を有するフレーム６Ａを製造することができる。このフレーム６Ａは、ダイボンディングやワイヤボンディングと同一のフープラインにおいて製造できるため、フープラインにより半導体装置製造用フレームを製造することのできないエッチング処理に比べれば、作業性が良くて製造コスト的に有利である。また、板状導体（フープ）に対するマスクの形成・除去も不要となるため、この点からも作業性が良くて製造コスト的に有利であるといえる。
上記した半導体装置の製造方法は、図１ないし図３を参照して説明した半導体装置Ｘ１に限らず、薄肉部を有する半導体装置の全般、たとえば図９ないし図１４に例示した半導体装置Ｘ２〜Ｘ１５にも適用可能である。
図９に示した半導体装置Ｘ２は、第１および第２導体１，２を有し、第１導体１に薄肉部１５が形成され、第１導体１に半導体チップ３が搭載されている点において先に説明した半導体装置Ｘ１と共通している。その一方で、半導体装置Ｘ２においては、ワイヤ４に代えて、導体片を折り曲げた接続片４′によって半導体チップ３の上面の電極と第２導体２との導通接続が図られている点において異なっている。
図１０に示した半導体装置Ｘ３は、第１導体１と第２導体２との間を跨ぐようにして半導体チップ３が搭載されている点において半導体装置Ｘ１と異なっている。半導体装置Ｘ３においても、図９に示した半導体装置Ｘ２と同様に、ワイヤ４に代えて導体片４′を用いて半導体チップ３と第２導体２との間の導通接続を図ったものであってもよい。
図１１に示した半導体装置Ｘ４は、第１導体１の全体が薄肉部１５とされ、この第１導体１の両サイドに第２導体２が配置されている。この半導体装置Ｘ４においては、第１導体１の一部が図１１に仮想線で示したように凸部とされていてもよい。もちろん、ワイヤ４に代えて図９に示した半導体装置Ｘ２のように導体片４′を用いて半導体チップ３と第２導体２との間を導通接続してもよい。
図１２に示した半導体装置Ｘ５は、第１および第２導体１，２の双方が薄肉部１５，２５を有するとともに、これらの導体部を繋ぐようにして半導体チップ３が搭載されている。そして、第１および第２導体１，２とはワイヤ４を介して半導体チップ３が導通接続されている。半導体装置Ｘ５においては、ワイヤ４を用いずに、半導体チップ３をフェイスダウン方式で実装し、半導体チップ３の電極と第１および第２導体１，２との間を接続したものであってもよい。
図１３（ａ）ないし（ｅ）に示した半導体装置Ｘ６〜Ｘ１０のように、先に説明した半導体装置Ｘ１〜Ｘ５において、第１および第２導体１，２に端部を上方側から下方に凹入させて、第１および第２導体１，２の端部に薄肉部１５′２５′を形成したものであってもよい。
さらに、図１４（ａ）ないし（ｅ）に示した半導体装置Ｘ１１〜Ｘ１５のように、第１および第２導体１，２の端子面１４，２３が樹脂パッケージ５の外部に延出した形態のものであっても、薄肉部を有する限りは、本願発明の技術思想を適用することができる。もちろん、端子面１４，２３の全体が樹脂パッケージ５の外部に延出しているものであってもよい。
Ｘ１〜Ｘ１５ 半導体装置
１ 第１導体
１１ （第１導体の）接続面
１４ （第１導体の）端子面
１５ 薄肉部
２ 第２導体
２１ 薄肉部
２２ （第２導体の）接続面
２４ （第２導体の）端子面
５ 樹脂パッケージ
５０ （樹脂パッケージの）底面
６ 板状導体
６Ａ （フープ状の）フレーム
６Ｂ （短寸の）フレーム
Ｅ２ 貫通孔
ｅ２ 切欠
ｅ３ スタンピング部

Claims (9)

  1. 半導体チップと、
    上記半導体チップが上面に搭載される第１導体と、
    上記半導体チップと電気的に接続される第２導体と、
    上記第１導体、上記第２導体、および上記半導体チップを、上記第１導体の下面の一部、上記第２導体の下面の一部を底面に露出させつつ封止する樹脂パッケージと、を備えた半導体装置であって、
    上記第１導体および上記第２導体のうち、少なくとも一方は、下面が上記樹脂パッケージの底面に露出する厚肉部と、下面が上記樹脂パッケージの底面から上方に離間している薄肉部とを有しており、
    上記薄肉部は、厚みが一様であり、かつ、その端面の少なくとも一部は、上記樹脂パッケージの底面と直交する平坦面となっていることを特徴とする、半導体装置。
  2. 上記第１導体と上記第２導体の双方が上記厚肉部と上記薄肉部とを備える、請求項１に記載の半導体装置。
  3. 上記厚肉部と上記薄肉部とは、当該厚肉部から当該薄肉部にかけて連続する端面を有しており、当該連続する端面は、上記樹脂パッケージの底面と直交する平坦面となっている、請求項１または２に記載の半導体装置。
  4. 上記第１導体は、平面視矩形である、請求項１ないし３のいずれかに記載の半導体装置。
  5. 上記第１導体は、中央が上記厚肉部とされているとともに、当該第１導体の両側に、上記第２導体が配置されている、請求項１に記載の半導体装置。
  6. 上記第1導体は、その大部分が上記薄肉部とされている、請求項５に記載の半導体装置。
  7. 上記半導体チップは、上記第1導体の上面と上記第２導体の上面とにまたがって搭載されている、請求項１、２、３、５および６のいずれかに記載の半導体装置。
  8. 上記半導体チップと上記第２導体とは、ワイヤによって電気的に接続されている、請求項１ないし７のいずれかに記載の半導体装置。
  9. 上記薄肉部は、スタンピング加工によって形成され、上記薄肉部の端面は、打ち抜き加工によって形成されている、請求項１ないし８のいずれかに記載の半導体装置。
JP2011038169A 2011-02-24 2011-02-24 半導体装置および半導体装置の製造方法 Expired - Lifetime JP5410465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011038169A JP5410465B2 (ja) 2011-02-24 2011-02-24 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011038169A JP5410465B2 (ja) 2011-02-24 2011-02-24 半導体装置および半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001260637A Division JP4889169B2 (ja) 2001-07-26 2001-08-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011101065A true JP2011101065A (ja) 2011-05-19
JP5410465B2 JP5410465B2 (ja) 2014-02-05

Family

ID=44191919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011038169A Expired - Lifetime JP5410465B2 (ja) 2011-02-24 2011-02-24 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5410465B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016503240A (ja) * 2013-01-09 2016-02-01 日本テキサス・インスツルメンツ株式会社 集積回路モジュール
JP2017111306A (ja) * 2015-12-16 2017-06-22 オムロン株式会社 電子装置及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103653A (ja) * 1983-11-10 1985-06-07 Nec Corp 半導体装置の製造方法
JPH07147360A (ja) * 1993-11-25 1995-06-06 Sanyo Electric Co Ltd 表面実装型半導体装置
JPH07147359A (ja) * 1993-11-25 1995-06-06 Sanyo Electric Co Ltd 表面実装型半導体装置
JP2520482B2 (ja) * 1989-08-04 1996-07-31 株式会社三井ハイテック 半導体装置用リ―ドフレ―ムの製造方法
JPH09298256A (ja) * 1996-03-07 1997-11-18 Matsushita Electron Corp 電子部品とその製造方法及びそれに用いるリードフレームと金型
JPH10335566A (ja) * 1997-04-02 1998-12-18 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法
JP2000311976A (ja) * 1999-04-27 2000-11-07 Nec Corp 高周波バイポーラトランジスタ
JP2001028420A (ja) * 1999-07-14 2001-01-30 Hitachi Ltd 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103653A (ja) * 1983-11-10 1985-06-07 Nec Corp 半導体装置の製造方法
JP2520482B2 (ja) * 1989-08-04 1996-07-31 株式会社三井ハイテック 半導体装置用リ―ドフレ―ムの製造方法
JPH07147360A (ja) * 1993-11-25 1995-06-06 Sanyo Electric Co Ltd 表面実装型半導体装置
JPH07147359A (ja) * 1993-11-25 1995-06-06 Sanyo Electric Co Ltd 表面実装型半導体装置
JPH09298256A (ja) * 1996-03-07 1997-11-18 Matsushita Electron Corp 電子部品とその製造方法及びそれに用いるリードフレームと金型
JPH10335566A (ja) * 1997-04-02 1998-12-18 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法
JP2000311976A (ja) * 1999-04-27 2000-11-07 Nec Corp 高周波バイポーラトランジスタ
JP2001028420A (ja) * 1999-07-14 2001-01-30 Hitachi Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016503240A (ja) * 2013-01-09 2016-02-01 日本テキサス・インスツルメンツ株式会社 集積回路モジュール
JP2017111306A (ja) * 2015-12-16 2017-06-22 オムロン株式会社 電子装置及びその製造方法
WO2017104300A1 (ja) * 2015-12-16 2017-06-22 オムロン株式会社 電子装置及びその製造方法
US10890813B2 (en) 2015-12-16 2021-01-12 Omron Corporation Electronic device having a first electronic component and a second electronic component connected by wiring, and manufacturing method therefor

Also Published As

Publication number Publication date
JP5410465B2 (ja) 2014-02-05

Similar Documents

Publication Publication Date Title
JP2017037898A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP3896029B2 (ja) 混成集積回路装置の製造方法
JP2005142554A (ja) リードフレーム及びこれを適用した半導体パッケージの製造方法
JP4889169B2 (ja) 半導体装置およびその製造方法
JP5410465B2 (ja) 半導体装置および半導体装置の製造方法
US6624007B2 (en) Method of making leadframe by mechanical processing
US20160307831A1 (en) Method of making a qfn package
JP4413054B2 (ja) 混成集積回路装置の製造方法
JP4606447B2 (ja) 中板の金属基板の製造方法。
JP3650970B2 (ja) 半導体装置の製造方法
JP6856199B2 (ja) 半導体装置の製造方法
JP2004006585A (ja) 混成集積回路装置の製造方法
JP2005166695A (ja) リードフレーム及び半導体装置の製造方法
JP2003318334A (ja) 混成集積回路装置
JP7223347B2 (ja) リードフレームおよび半導体装置の製造方法
KR101333001B1 (ko) 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
JP5534559B2 (ja) モールドパッケージの製造方法
US20230411265A1 (en) Split semiconductor package
JP2012146704A (ja) 半導体装置、リードフレーム、及び半導体装置の製造方法
JP2010103577A (ja) 半導体装置
JP4471863B2 (ja) 半導体装置及びその製造方法
TW202326994A (zh) 引線框架、引線框架的製造方法、半導體裝置及半導體裝置的製造方法
JP5254374B2 (ja) 電子部品およびその製造方法
JP5083348B2 (ja) モールドパッケージの製造方法
JPH11177001A (ja) カード型半導体パッケージ製造用印刷回路基板ストリップ及びこのカード型半導体パッケージの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131106

R150 Certificate of patent or registration of utility model

Ref document number: 5410465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term