DE112016005452B4 - Umgebungsschutzbarriere für einen Chip - Google Patents

Umgebungsschutzbarriere für einen Chip Download PDF

Info

Publication number
DE112016005452B4
DE112016005452B4 DE112016005452.1T DE112016005452T DE112016005452B4 DE 112016005452 B4 DE112016005452 B4 DE 112016005452B4 DE 112016005452 T DE112016005452 T DE 112016005452T DE 112016005452 B4 DE112016005452 B4 DE 112016005452B4
Authority
DE
Germany
Prior art keywords
substrate
chip
barrier layer
environmental barrier
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112016005452.1T
Other languages
English (en)
Other versions
DE112016005452T5 (de
Inventor
Andrew J. Holliday
William A. Kinder
Nathaniel J. Hoover
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WL Gore and Associates Inc
Original Assignee
WL Gore and Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WL Gore and Associates Inc filed Critical WL Gore and Associates Inc
Publication of DE112016005452T5 publication Critical patent/DE112016005452T5/de
Application granted granted Critical
Publication of DE112016005452B4 publication Critical patent/DE112016005452B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0061Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00309Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0257Microphones or microspeakers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0109Bridges
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0109Bonding an individual cap on the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

Eine Umgebungsbarrierenschicht kann einen Chip oder eine Chipanordnung schützen. Ein Substrat, das verschiedene Funktionskomponenten beinhaltet, kann mit einer porösen Umgebungsbarrierenschicht gekoppelt werden, um eine Chipanordnung zu bilden, bevor die Anordnung in einzelne Chips zerteilt wird. Bei der porösen Umgebungsbarrierenschicht kann es sich um eine Schicht handeln, die Polymer oder Fluorpolymer aufweist. Bei der porösen Umgebungsbarrierenschicht kann es sich auch um eine Filterschicht handeln, die bestimmte Wellen hindurch lässt und Partikel sowie andere Verunreinigungen blockiert. Die poröse Umgebungsbarrierenschicht kann den jeweiligen Chip in der Anordnung sowie die Funktionskomponenten vor Beschädigung schützen, indem sie den Chip sowie die Funktionskomponenten vor mechanischen und elektrischen Schäden oder Umweltschäden schützt (z.B. Verunreinigung durch Fluid oder Staub), ohne eine Funktion der Funktionskomponenten zu beeinträchtigen.

Description

  • Prioritätsanspruch
  • Die vorliegende Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung. Nr. 62/261,058 , eingereicht am 30. November 2015, deren gesamter Inhalt und Offenbarungen hiermit durch Bezugnahme in die vorliegende Beschreibung aufgenommen werden.
  • Technisches Gebiet
  • Die vorliegende Offenbarung bezieht sich allgemein auf integrierte Schaltungen. Insbesondere, aber nicht einschränkend, bezieht sich die vorliegende Offenbarung auf eine Umgebungsbarrierenschicht zum Schutz eines Chips eines mikroelektromechanischen Systems („MEMS“) oder eines nanoelektromechanischen Systems („NEMS“).
  • Hintergrund
  • Mikroelektromechanische Systeme („MEMS“) oder nanoelektromechanische Systeme („NEMS“) können auf Halbleitermaterial (z. B. einem Siliziumwafer oder -substrat) durch Ätzen, Dotieren oder Aufbringen von elektronischen Schaltungen oder Komponenten auf dem Halbleitermaterial erzeugt werden. Das Halbleitermaterial kann mehrere Chips beinhalten. Bei einem Chip kann es sich um einen kleinen Block aus dem Halbleitermaterial handeln, auf dem eine funktionale Schaltung hergestellt wird. Ein Wafer oder eine Anordnung von Chips kann eine Gruppe oder eine Reihe einzelner Chips beinhalten. Jeder Chip in dem Wafer kann separiert und gehäusemäßig untergebracht werden, um in eine Vorrichtung integriert zu werden.
  • Bei jedem Chip kann es sich um ein kleines oder fragiles Element handeln, das anfällig für Beschädigungen durch einen Herstellungsprozess oder eine Umgebung ist, in der der Chip verwendet wird. Es kann wünschenswert sein, eine Anordnung von Chips oder einen Chip in der Anordnung vor Beschädigung zu schützen, bevor die Anordnung von Chips zerteilt wird oder bevor der Chip von der Anordnung von Chips vereinzelt (z.B. getrennt) wird.
  • Stand der Technik
  • Aus der DE 197 54 513 A1 ist ein Verfahren bekannt, bei dem anodisches Ätzen dazu verwendet wird, in einer Mikrostruktur einen lokalen porösen Bereich zu generieren, welcher Poren einer bestimmten mittleren Porengröße aufweist, die derart gestaltet sind, dass sie eine nicht-selektiv gasdurchlässige und/oder flüssigkeitsdurchlässige Partikelbarriere zum Abschirmen von Partikeln von einem in der Mikrostruktur vorzusehenden Bereich bilden. Damit kann ein im Bereich vorgesehener Sensor, Zugang zum gesamten Umgebungsmedium haben, ohne die Gefahr der Beschädigung durch Staubpartikel oder sonstige Partikel ausgesetzt zu sein.
  • Aus der US 2015/0 118 780 A1 ist ein Verfahren bekannt zum Schutz eines akustischen Anschlusses eines mikroelektromechanischen Systems (MEMS) eines Mikrofons. Das Verfahren umfasst das Bereitstellen des MEMS-Mikrofons und dem Bilden eines Schutzfilms auf dem akustischen Anschlusses des MEMS-Mikrofons. Der Schutzfilm umfasst eine poröse Schicht über dem akustischen Anschluss, um ein Akustiksignal zu empfangen, aber mindestens ein störendes Material abzufangen. Der Schutzfilm kann mindestens eine Verarbeitungstemparatur eines Lötflusses ertragen.
  • Aus der US 2013/0 263 996 A1 ist eine Entlüftungsvorrichtung bekannt mit einer Vielzahl von Entlüftungsbereichen, die ein poröses PTFE-Matrixmaterial und ein nichtporöses Material umfassen, das ein Substratmaterial mit einer Vielzahl von Perforationen umfasst, wobei das Substratmaterial die Poren eines porösen PTFE-Matrixmaterials füllt, um nichtporöse Bereiche zu bilden. Die nichtporösen Bereiche verbinden die Vielzahl der Entlüftungsbereiche miteinander.
  • Aus der US 2003/0 056 576 A1 ist ein Verfahren bekannt zur Bewertung eines Testfluids als ein Textilpflegemittel oder als eine Komponente davon. Das Verfahren umfasst das Bereitstellen eines Testgewebes, das eine Vielzahl von Testbereichen umfasst, und das gleichzeitige In-Kontakt-Bringen jedes der Vielzahl von Testbereichen mit einem anderen Testfluid. Das Verfahren umfasst ferner das Screening der Vielzahl der Testbereiche oder der in Berührung stehenden Testfluids für eine Gewebeeigenschaft, die von Interesse ist, um die relative Wirksamkeit der verschiedenen Testfluids auszuwerten.
  • Aus der DE 11 2006 001 844 B4 ist ein Verfahren bekannt zum Herstellen einer Elektronikkomponente. Die einzelnen Schritte des Verfahrens sind das Herstellen eines Substrats, wobei das Substrat einen beweglichen Funktionsabschnitt zum Bereitstellen einer Sensorfunktion einer Elektronikkomponente und eine Externe-Verbindungs-Elektrode aufweist. Die Externe-Verbindungs-Elektrode ist auf einer Oberfläche des Substrats definiert, zum elektronischen Verbinden des Funktionsabschnitts mit einer externen Vorrichtung. Ein weiterer Schritt ist das Bonden einer Gehäuseplatte an das Substrat unter Verwendung einer Haftmittelschicht, wobei das Material der Gehäuseplatte eine geringere Widerstandsfähigkeit gegen Sandstrahlen aufweist als die Haftmittelschicht. Der darauffolgende Schritt ist das Bilden durch eine Sandstrahlverarbeitung, mindestens eines Loches in der Gehäuseplatte, so dass die Haftmittelschicht an einem Bereich des Loches freigelegt wird, unterhalb dessen ein Bereich der Externen-Verbindungs-Elektrode definiert ist. Der letzte Schritt ist das Entfernen durch Ätzen eines Bereiches der Haftmittelschicht, die in dem Loch freiliegend ist und die durch die Sandstrahlverabeitung nicht entfernt wurde.
  • Aus der US 2005/0 074 954 A1 ist ein Verfahren bekannt zur Herstellung eines ultradünnen Halbleiterchips und einer ultradünnen rückwärtig beleuchteten Festkörper-Bildaufnahmevorrichtung unter Verwendung einer auf einem Trägersubstrat über eine Isolierschicht gebildete Halbleiterschicht zur Verbesserung der Trennleistung einer Halbleiterschicht von einem Trägersubstrat, um dadurch die Produktivität und Qualität zu verbessern. Bei diesem Verfahren werden zwei poröse Peelingschichten auf gegenüberliegenden Seiten eines Substrats verwendet, um ein hauchdünnes Substrat herzustellen.
  • Aus der EP 2 871 152 A1 ist eine Sensorvorrichtung bekannt. Diese Sensorvorrichtung umfasst ein empfindliches Element und einen Träger für das empfindliche Element, wobei der Träger eine Oberfläche mit einer Zugangsöffnung zu dem empfindlichen Element aufweist. Eine Schicht aus klebendem Material bedeckt zumindest Teile der Oberfläche. Ein Entlüftungsmedium erstreckt sich über die gesamte Fläche des Trägers und der Zugangsöffnung und ist am Träger durch die Schicht des Klebematerials befestigt.
  • Aus der US 5,576,517 A ist eine elektronische Struktur bekannt, die ein Substrat umfasst; einen Schaltungschip mit Chipanschlussflächen, der von dem Substrat getragen wird; eine gleichmäßig poröse Polymerschicht mit niedriger Dielektrizitätskonstante, wobei die Polymerschicht über dem Substrat und dem Schaltungschip angeordnet ist und Poren aufweist, wobei die poröse Polymerschicht mindestens einen Durchgang aufweist, der mit mindestens einem der Chipanschlussflächen ausgerichtet ist; und ein Muster aus elektrischen Leitern, die sich über einen Teil der porösen Polymerschicht und in das mindestens eine Durchgangsloch erstrecken, wobei das Muster aus elektrischen Leitern nicht wesentlich in die Poren der porösen Polymerschicht hineinragt.
  • Kurzbeschreibung
  • Verschiedene Ausführungsformen der vorliegenden Offenbarung betreffen eine Umgebungsbarrierenschicht (z. B. eine poröse Umgebungsbarrierenschicht) zum Schützen eines Chips.
  • In einer Ausführungsform kann eine Anordnung von Chips gemäß der vorliegenden Offenbarung gebildet werden, indem eine poröse Umgebungsbarrierenschicht an einem Substrat (z. B. einem Siliziumsubstrat) angebracht wird, das verschiedene Funktionskomponenten oder Merkmale bzw. Einrichtungen (z.B. einen elektromechanischen Wandler) beinhaltet, die auf dem Substrat positioniert sind oder in dieses eingebettet sind. Die Anordnung von Chips kann eine Reihe von einzelnen Chips beinhalten. Die poröse Umgebungsbarrierenschicht kann mit dem Substrat gekoppelt sein, um das gesamte Substrat einschließlich der verschiedenen Funktionskomponenten zu überdecken. Die poröse Umgebungsbarrierenschicht kann jeden Chip in der Anordnung und die verschiedenen Funktionskomponenten vor Beschädigung oder vor Kontamination durch Flüssigkeit oder Staub schützen. Die poröse Umgebungsbarrierenschicht kann auch eine Belüftung beinhalten und atmungsaktiv oder selektiv durchlässig sein, um bestimmte beabsichtigte Signale, Wellen oder Substanzen (z. B. Luft- oder Druckwellen, Chemikalien, akustische Signale, Gase usw.) passieren zu lassen, während sie den Chip schützt, ohne eine Funktion der Funktionskomponente zu beeinträchtigen.
  • Bei einer weiteren Ausführungsform kann nach dem Bilden der Anordnung von Chips die Anordnung in einzelne Chips zerteilt werden. Jeder Chip kann einen Teil des Substrats, einen Teil der porösen Umgebungsbarrierenschicht und eine Funktionskomponente aufweisen. Der Teil der porösen Umgebungsbarrierenschicht, der in jedem Chip enthalten ist, kann den Chip überdecken, um den Chip und die Funktionskomponente vor Beschädigung oder Verunreinigung zu schützen.
  • Bei einer weiteren Ausführungsform beinhaltet ein Verfahren gemäß der vorliegenden Offenbarung das Bilden einer Anordnung von Chips durch Koppeln einer porösen Umgebungsbarrierenschicht mit einem Substrat, das Funktionskomponenten enthält. Die poröse Umgebungsbarrierenschicht kann die Funktionskomponenten vor Beschädigung schützen. Das Verfahren umfasst ferner das Zerteilen der Anordnung von Chips in separate einzelne Chips nach dem Koppeln der porösen Umgebungsbarrierenschicht mit dem Substrat. Jeder einzelne Chip kann einen Teil des Substrats, eine Funktionskomponente und einen Teil der porösen Umgebungsbarrierenschicht beinhalten. Der Teil der porösen Umgebungsbarrierenschicht kann den Chip und die Funktionskomponente in dem Chip überdecken, um den Chip und die Funktionskomponente vor Beschädigung zu schützen.
  • Diese der Erläuterung dienenden Beispiele sollen den Umfang der vorliegenden Offenbarung nicht einschränken oder definieren, sondern Beispiele bereitstellen, um das Verständnis derselben zu unterstützen. Illustrative Beispiele werden in der nachfolgenden detaillierten Beschreibung noch ausführlicher erläutert. Vorteile, die durch verschiedene Ausführungsformen geboten werden, können durch aufmerksame Lektüre der vorliegenden Beschreibung oder durch Ausführen einer oder mehrerer Ausführungsformen des vorliegenden Gegenstands besser verstanden werden.
  • Figurenliste
    • 1 zeigt eine Schnittdarstellung eines Beispiels eines Chips, der eine mit einem Substrat gekoppelte Umgebungsbarrierenschicht aufweist, gemäß einem Beispiel der vorliegenden Offenbarung.
    • 2 zeigt eine Schnittdarstellung der Umgebungsbarrierenschicht der 1, die unter Verwendung eines Haftmaterials mit dem Chip der 1 gekoppelt ist, gemäß einem Beispiel der vorliegenden Offenbarung.
    • 3 zeigt eine schematische Schnittdarstellung eines Beispiels einer Anordnung von Chips, die durch Koppeln einer porösen Umgebungsbarrierenschicht mit einem Substrat unter Verwendung eines Haftmaterials gebildet ist, gemäß einem Beispiel der vorliegenden Offenbarung.
    • 4 zeigt eine schematische Schnittdarstellung eines Beispiels eines einzelnen Chips, der aus einer Anordnung von Chips gebildet ist, gemäß einem Beispiel der vorliegenden Offenbarung.
    • 5 zeigt eine Draufsicht auf ein Beispiel eines Chips, der aus einer Chipanordnung gebildet ist und bei dem ein Teil einer porösen Umgebungsbarrierenschicht entfernt ist, gemäß einem Beispiel der vorliegenden Offenbarung.
    • 6 zeigt eine Seitenansicht eines Chips, der von einer Chipanordnung mechanisch vereinzelt ist, gemäß einem Beispiel der vorliegenden Offenbarung.
  • Ausführliche Beschreibung
  • Bestimmte Aspekte und Merkmale der vorliegenden Offenbarung sind auf eine Umgebungsbarrierenschicht zum Schutz eines Chips eines mikroelektromechanischen Systems („MEMS“) oder nanoelektromechanischen System („NEMS“) gerichtet. Der Chip kann ein Halbleitermaterial (z. B. einen Siliziumwafer oder ein Siliziumsubstrat) aufweisen, das mit einer Seite des Chips gekoppelt ist. Das Halbleitermaterial kann eine Funktionskomponente beinhalten. Der Chip kann ferner eine mit einer anderen Seite des Chips gekoppelte Umgebungsbarrierenschicht aufweisen. Die Funktionskomponente kann ein Mikrofon, ein Sensor, eine elektrische Komponente oder eine elektromechanische Komponente sein. Bei einigen Beispielen kann die Umgebungsbarrierenschicht eine poröse Schicht sein. Die Umgebungsbarrierenschicht kann ein Polymer oder Fluorpolymer, wie z.B. expandiertes Polytetrafluorethylen („ePTFE“) beinhalten. Die Umgebungsbarrierenschicht kann den Chip überdecken, um den Chip zusammen mit der Funktionskomponente vor mechanischen, elektrischen oder Umweltschäden zu schützen, ohne die Funktion der Funktionskomponente zu beeinträchtigen.
  • Beispielsweise kann ein Substrat verschiedene Funktionskomponenten aufweisen. Jede Funktionskomponente kann auf dem Substrat positioniert oder teilweise in dieses eingebettet sein. Eine poröse Umgebungsbarrierenschicht kann mit dem Substrat verbunden werden, um eine Anordnung von Chips zu bilden. Bei der Anordnung von Chips kann es sich um eine Reihe von funktionsmäßig einzelnen Chips handeln. Bei einigen Beispielen kann ein Haftmaterial bzw. Klebstoff verwendet werden, um die poröse Umgebungsbarrierenschicht direkt an das Substrat zu binden, um die Chipanordnung zu bilden. Bei einem anderen Beispiel kann die poröse Umgebungsbarrierenschicht unter Verwendung anderer Materialien oder anderer Techniken an das Substrat gebunden werden. Die poröse Umgebungsbarrierenschicht kann das gesamte Substrat bedecken, um jeden Chip in der Anordnung von Chips und die verschiedenen Funktionskomponenten vor Beschädigung zu schützen. Die Chipanordnung kann nach dem Verbinden der porösen Umgebungsbarrierenschicht mit dem Substrat an Vereinzelungsband angebracht werden, um durch einen Vereinzelungsschritt vereinzelt zu werden (z.B. geteilt oder in einzelne Chips geschnitten zu werden). Jeder einzelne Chip kann einen Teil des Substrats, eine Funktionskomponente und einen Teil der porösen Umgebungsbarrierenschicht aufweisen. Der Teil der porösen Umgebungsbarrierenschicht, der in jedem Chip enthalten ist, kann den Chip und eine in dem Chip vorhandene Funktionskomponente schützen.
  • Die poröse Umgebungsbarrierenschicht kann den Chip vor strukturellen Schäden schützen, wenn die Chipanordnung in einzelne Chips vereinzelt wird. Die poröse Umgebungsbarrierenschicht kann auch die Funktionskomponente eines Chips vor Schmutz oder anderen Schäden schützen, wenn die Chipanordnung vereinzelt wird. Bei einem weiteren Beispiel kann die poröse Umgebungsbarrierenschicht den Chip zusammen mit der Funktionskomponente des Chips vor Verunreinigung oder Beschädigung durch Fluid oder Staub schützen. Bei einigen Beispielen kann die poröse Umgebungsbarrierenschicht die Funktionskomponente vor Beschädigung schützen, ohne eine Funktion der Funktionskomponente zu beeinträchtigen. Wenn z.B. die Funktionskomponente ein Mikrofon umfasst, kann die poröse Umgebungsbarrierenschicht das Mikrofon vor Kontamination durch Fluid schützen, während gleichzeitig Schallwellen durch die poröse Umgebungsbarrierenschicht hindurchtreten und das Mikrofon erreichen können. Die poröse Umgebungsbarrierenschicht kann ferner den Chip und eine Funktionskomponente des Chips während Packaging-Vorgängen bzw. Vorgängen zur gehäusemäßigen Unterbringung von Chips schützen, die das Integrieren des Chips in eine Betriebsumgebung (z. B. in eine Vorrichtung oder eine andere Komponente) beinhalten können.
  • Diese der Veranschaulichung dienenden Beispiele werden angegeben, um den Leser in den allgemeinen Gegenstand, der hier diskutiert wird, einzuführen, und sollen den Umfang der offenbarten Konzepte nicht einschränken. Die nachfolgenden Abschnitte beschreiben verschiedene zusätzliche Merkmale und Beispiele unter Bezugnahme auf die Zeichnungen, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen, wobei richtungsweisende Beschreibungen zur Erläuterung der erläuternden Beispiele verwendet werden, jedoch wie auch die der Erläuterung dienenden Beispiele nicht dazu verwendet werden sollten, um die vorliegende Offenbarung einzuschränken.
  • 1 zeigt eine Schnittdarstellung eines Beispiels eines Chips 100, der eine mit einem Substrat 102 gekoppelte Umgebungsbarrierenschicht 106 aufweist, gemäß einer Ausführungsform. Bei dem Chip 100 kann es sich um ein beliebiges Material handeln, das eine Funktionskomponente beinhaltet. Der Chip 100 kann das Substrat 102 beinhalten, bei dem es sich um ein beliebiges Material oder eine beliebige Substanz handeln kann, auf dem bzw. der eine Schicht aus einem weiteren Material oder einer weiteren Substanz aufgebracht ist. Beispielsweise kann es sich bei dem Substrat 102 um ein Siliziumwafersubstrat handeln. Das Substrat 102 kann ein Substratmerkmal 104 aufweisen, bei dem es sich um einen beliebigen Spalt, Raum, Belüftung oder Fläche handeln kann, die eine Funktionskomponente (z.B. eine Funktionskomponente des Chips 100) beinhalten kann. Beispielsweise kann es sich bei dem Substratmerkmal 104 um einen Substrathohlraum zum Aufnehmen einer Funktionskomponente handeln. Bei einigen Beispielen kann das Substrat 102 möglicherweise kein Substratmerkmal 104 beinhalten, und die Funktionskomponente kann auf dem Substrat 102 positioniert oder teilweise darin eingebettet sein.
  • Der Chip 100 kann auch eine Umgebungsbarrierenschicht 106 aufweisen. Bei der Umgebungsbarrierenschicht 106 kann es sich um eine poröse Schicht oder eine Schicht handeln, die eine Belüftung aufweist. Die Umgebungsbarrierenschicht 106 kann auch eine gewebte oder nicht gewebte Schicht sein. Bei einigen Beispielen kann die Umgebungsbarrierenschicht 106 auch eine Filterschicht oder ein hydrophobes Material sein, das atmungsaktiv (z.B. selektiv durchlässig) ist, um bestimmte Luft- oder Druckwellen hindurchzulassen und Partikel und Fluide sowie andere Verunreinigungen zu blockieren. Bei einem weiteren Beispiel kann die Umgebungsbarrierenschicht 106 ein Gas filtern, absorbieren oder katalysieren. Beispielsweise kann die Umgebungsbarrierenschicht 106 ein Gas, das mit der Umgebungsbarrierenschicht 106 in Kontakt tritt, filtern, absorbieren oder katalysieren. Die Umgebungsbarrierenschicht 106 kann eine beliebige Größe, Form oder Dicke aufweisen. Als ein Beispiel kann die Umgebungsbarrierenschicht 106 eine Dicke von 30 µm aufweisen.
  • Bei einigen Beispielen kann die Umgebungsbarrierenschicht 106 ein Polymer oder Fluorpolymer aufweisen. Als ein Beispiel kann die Umgebungsbarrierenschicht 106 ein mikroporöses Fluorpolymer aufweisen, wie z.B. Polytetrafluorethylen („PTFE“), fluoriertes Ethylenpropylen („FEP“), Perfluoralkoxypolymer („PFA“), Polypropylen („PP“), Polyurethan („PU“), Polyethylen („PE“) oder Polyethylen mit ultrahohem Molekulargewicht („UHMWPE“). Bei anderen Beispielen kann die Umgebungsbarrierenschicht Membranen 106 aus expandiertem Polytetrafluorethylen („ePTFE“) beinhalten.
  • Die Umgebungsbarrierenschicht 106 kann mit dem Substrat 102 mittels eines Haftmaterials 206, 308 gekoppelt sein, um den Chip 100 zusammen mit dem Substratmerkmal bzw. der Substrateinrichtung 104 zu überdecken. Bei einigen Beispielen kann die Umgebungsbarrierenschicht 106 in der Nähe des Substratmerkmals 104 angeordnet sein, so dass die Umgebungsbarrierenschicht 106 den Chip 100 zusammen mit dem Substratmerkmal 104 überdecken kann, um den Chip und eine Funktionskomponente in dem Chip 100 vor mechanischen, elektrischen oder Umweltschäden zu schützen. Beispielsweise kann die Umgebungsbarrierenschicht 106 den Chip und die Funktionskomponente vor Verunreinigung durch Fluid oder Staub schützen.
  • Umgebungsbarrierenschichten können unter Verwendung verschiedener Techniken mit Substraten gekoppelt werden, die Chips beinhalten. Z.B. zeigt 2 eine Schnittdarstellung der Umgebungsbarrierenschicht 106, die unter Verwendung eines Haftmaterials 206 mit dem Chip 100 der 1 gekoppelt ist, gemäß einer Ausführungsform. Das Haftmaterial 206 kann ein beliebiges Material zum Befestigen eines Materials oder einer Oberfläche an einem anderen Material oder einer anderen Oberfläche sein. Als ein Beispiel kann das Haftmaterial 206 ein doppelseitiges Haftmaterial sein, das auf einer ersten Oberfläche Klebstoff und auf einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche Klebstoff aufweist. Bei einigen Beispielen kann das Haftmaterial 206 ein druckempfindliches Haftmaterial sein. Das Haftmaterial 206 kann auch ein beliebiges Haftmaterial sein, das bleifreien Lötmaterial-Wiederverflüssigungstemperaturen standhalten kann. Bei anderen Beispielen kann das Haftmaterial 206 ein Haftmaterial beinhalten, das bleifreien Lötmaterial-Wiederverflüssigungstemperaturen nicht standhalten kann. Beispiele für das Haftmaterial 206 beinhalten Epoxy, Benzocyclobuten („BCB“), Klebstoffe, die beim Chipbonden verwendet werden, oder andere Klebstoffe, die mit Chipherstellungsverfahren strukturiert werden können, sind jedoch nicht darauf beschränkt.
  • Bei einigen Beispielen kann das Haftmaterial einen zentralen Träger 208 aufweisen. Bei dem zentralen Träger 208 kann es sich um eine Hochtemperaturlösung handeln, die in dem Haftmaterial 206 enthalten sein kann, wenn das Haftmaterial 206 möglicherweise hohen Temperaturen ausgesetzt ist. Beispiele für den zentralen Träger 208 können Polyimid („PI“), Polyetheretherketon („PEEK“), Polyamid (PA) oder Polyarylimid („PAI“) beinhalten, sind aber nicht darauf beschränkt. Bei einigen Beispielen enthält das Haftmaterial 206 möglicherweise keinen zentralen Träger 208.
  • Haftmaterial kann auch dazu verwendet werden, eine Umgebungsbarrierenschicht direkt mit einem Substrat zu koppeln, um eine Chipanordnung zu bilden. Beispielsweise zeigt 3 eine schematische Schnittdarstellung eines Beispiels einer Chipanordnung 300 gemäß einer Ausführungsform, die durch Koppeln einer porösen Umgebungsbarrierenschicht 306 mit einem Substrat 302 unter Verwendung eines Haftmaterials 308 gebildet ist.
  • Vor dem Koppeln der porösen Umgebungsbarrierenschicht 306 mit dem Substrat 302 kann das Substrat 302 eine Funktionskomponente oder ein Merkmal zum Durchführen verschiedener Funktionen beinhalten. Beispielsweise kann das Substrat Substratmerkmale oder Substrathohlräume 304a-d aufweisen, die vor dem Koppeln der porösen Umgebungsbarrierenschicht 306 mit dem Substrat 302 eine Funktionskomponente beinhalten können. Beispiele für Funktionskomponenten beinhalten Mikrofone, elektromechanische Wandler und Sensoren für Chemikalien, Gas, Feuchtigkeit, Druck oder andere Arten von Sensoren. Bei einigen Beispielen kann jeder Substrathohlraum 304a-d auf dem Substrat 302 zum Aufnehmen der Funktionskomponente vorgeätzt werden. Bei weiteren Beispielen kann das Substrat 302 möglicherweise keine Substrathohlräume 304a-d aufweisen, und eine Funktionskomponente kann auf dem Substrat 302 abgeschieden oder positioniert oder teilweise in dieses eingebettet werden. Beispielsweise kann die Funktionskomponente als Teil eines Prozesses zum Ätzen oder Abscheiden verschiedener Schichten des Substrats 302 in das Substrat 302 eingebaut werden.
  • Die poröse Umgebungsbarrierenschicht 306 kann im Wesentlichen in der gleichen Weise wie die Umgebungsbarrierenschicht 106 der 1 konfiguriert sein. 1. Beispielsweise kann es sich bei der porösen Umgebungsbarrierenschicht 306 um eine poröse Schicht handeln, die ePTFE oder eine andere poröse Schutzschicht aufweist, die ein Polymer oder Fluorpolymer enthalten kann und die Funktionskomponente schützen kann, ohne die Funktion der Funktionskomponente negativ zu beeinflussen.
  • Das Haftmaterial 308 kann im Wesentlichen in der gleichen Weise wie das Haftmaterial 206 von 2 konfiguriert sein. Zum Beispiel kann das Haftmaterial 308 doppelseitig sein, um das Substrat 302 mit der porösen Umgebungsbarrierenschicht 306 zu koppeln. Das Substrat 302 kann mit einer ersten Seite des Haftmaterials 308 verbunden sein, das einen Klebstoff aufweist. Die poröse Umgebungsbarrierenschicht 306 kann mit einer zweiten Seite des Haftmaterials 308 verbunden sein, das einen Klebstoff aufweist.
  • Bei einigen Beispielen kann das Haftmaterial 308 auch ein Ausrichtungsmerkmal (z. B. eine Öffnung, ein Loch oder eine Belüftung) zum Verbinden des Substrats 302 mit der ersten Seite des Haftmaterials 308 aufweisen. Beispielsweise kann das Haftmaterial 308 derart ausgebildet oder konfiguriert sein, dass es Öffnungen 309a-d aufweist, die als Ausrichtungsmerkmale zum Verbinden des Substrats 302 mit der ersten Seite des Haftmaterials 308 wirken können. Die Öffnungen 309a-d können gemäß einem beliebigen Muster oder einer beliebigen Größe geschnitten werden. Bei einem anderen Beispiel kann jede Öffnung 309a-d gemäß einem Muster oder einer Größe geschnitten werden, die einem Muster oder einer Größe eines Substrathohlraums auf dem Substrat 302 zugeordnet ist. Bei dem in 3 gezeigten Beispiel kann jede der Öffnungen 309a-d gemäß einem Muster oder einer Größe konfiguriert sein, das bzw. die einem Muster oder einer Größe eines zugeordneten Substrathohlraums 304a-d entspricht. Als ein Beispiel kann die Öffnung 309a gemäß einer Größe des Substrathohlraums 304a konfiguriert sein. Als ein weiteres Beispiel können die Öffnungen 309a-b gemäß einem Muster konfiguriert sein, das dem Muster der Substrathohlräume 304a-b entspricht.
  • Das Substrat 302 kann mit einer ersten Seite des Haftmaterials 308 verbunden werden, indem das Haftmaterial 308 derart mit dem Substrat 302 ausgerichtet wird, dass die Öffnungen 309a-d mit den Substrathohlräumen 304a-d ausgerichtet sind. Die poröse Umgebungsbarrierenschicht 306 kann mit einer zweiten Seite des Haftmaterials 308 gegenüber der ersten Seite verbunden werden.
  • Durch Verbinden der porösen Umgebungsbarrierenschicht 306 mit der einen Seite des Haftmaterials 308 sowie Verbinden des Substrats 302 mit einer anderen Seite des Haftmaterials 308 kann das Substrat 302 mit der porösen Umgebungsbarrierenschicht 306 gekoppelt werden, um dadurch einen Wafer oder eine Anordnung 300 zu bilden. Das Koppeln des Substrats 302 mit der porösen Umgebungsbarrierenschicht 306 kann ermöglichen, dass die poröse Umgebungsbarrierenschicht 306 die in dem Substrat enthaltenen Funktionskomponenten (z.B. Funktionskomponenten in den Substrathohlräumen 304a-d) überdeckt, um die Funktionskomponenten vor Beschädigung zu schützen.
  • Bei einigen Beispielen kann ein Polyethylenterephthalatfilm („PET“) 310 verwendet werden, wenn das Substrat 302 mit der porösen Umgebungsbarrierenschicht 306 gekoppelt wird. Beispielsweise kann das PET 310 verwendet werden, um die Steifigkeit der porösen Umgebungsbarrierenschicht 306 und des Substrats 302 aufrechtzuerhalten, wenn die Anordnung 300 gebildet wird. Bei einem weiteren Beispiel kann eine beliebige steife Schicht oder ein beliebiges steifes Material (z. B. ein Glas oder ein blankes Siliziumsubstrat) verwendet werden, um die Steifigkeit der porösen Umgebungsbarrierenschicht 306 und des Substrats 302 aufrechtzuerhalten, wenn die Anordnung 300 gebildet wird.
  • Bei einigen Beispielen kann das Substrat 302 oder das Haftmaterial 308 strukturiert oder konfiguriert werden, nachdem das Substrat 302 mit der porösen Umgebungsbarrierenschicht 306 verbunden ist. Bei solchen Beispielen kann das Haftmaterial 308 möglicherweise keine Ausrichtungsmerkmale (z. B. Öffnungen 309a-d) beinhalten. Bei einigen Beispielen, in denen das Haftmaterial 308 oder das Substrat 302 nach dem Verbinden des Substrats 302 mit der porösen Umgebungsbarrierenschicht 306 strukturiert wird, kann möglicherweise kein PET 310 oder eine andere steife Schicht oder ein anderes steifes Material verwendet werden, um die Steifigkeit der Anordnung 300 aufrechtzuerhalten.
  • Nach dem Bilden der Anordnung 300 können einzelne Chips aus der Anordnung 300 gebildet werden. Beispielsweise zeigt 4 eine schematische Schnittdarstellung eines Beispiels von einzelnen Chips 402a-d, die aus einer Chipanordnung 300 gemäß einer Ausführungsform gebildet sind.
  • Bei einigen Beispielen kann die Anordnung 300 durch Koppeln eines Substrats 302 mit einer porösen Umgebungsbarrierenschicht 306 gebildet werden. Die Anordnung 300 kann eine Reihe funktional einzelner Chips 402a-d aufweisen. Die Anordnung 300 kann vereinzelt werden, um separate einzelne Chips 402a-d zu bilden. Beispielsweise kann die Anordnung 300 an einem Band 400 angebracht oder befestigt werden. Das Band 400 kann ein Vereinzelungsband sein (z.B. ein Trägerband, das während der Substrat-Vereinzelung verwendet wird). Als ein Beispiel kann das Band 400 ein UV-Vereinzelungsband sein. Nachdem die Anordnung 300 an dem Band 400 angebracht ist, können verschiedene Verfahren und Techniken zur Vereinzelung der Anordnung 300 verwendet werden, um einzelne Chips 402a-d zu bilden, wobei dies z.B. mechanisches Sägen oder sogenanntes Stealth-Dicing bzw. Stealth-Zerteilen beinhaltet. Mechanisches Sägen kann die Verwendung einer Trennsäge beinhalten, um die Anordnung 300 in einzelne Chips 402a-d zu zerschneiden. Das Stealth-Zerteilen kann das Anwenden eines Laserstrahls oder einer Reihe von Laserstrahlen an der Anordnung 300 beinhalten, um die Anordnung 300 in einzelne Chips 402a-d zu zerschneiden.
  • Jeder Chip 402a-d kann einen Teil des Substrats 302 beinhalten, das zum Bilden der Anordnung 300 verwendet wird. Beispielsweise kann der Chip 402a einen Bereich 302a des Substrats 302 aufweisen. Der Chip 402b kann einen weiteren Bereich 302b des Substrats 302 aufweisen. Bei einigen Beispielen kann jeder Chip 402a-d auch eine Funktionskomponente oder ein Merkmal (z. B. in den Substrathohlräumen 304a-d) aufweisen. Zum Beispiel kann der Chip 402a einen Substrathohlraum 304a aufweisen, der eine Funktionskomponente enthalten kann.
  • Jeder Chip 402a-d kann auch einen porösen Umgebungsbarrierenschichtbereich 306a-d aufweisen. Jeder poröse Umgebungsbarrierenschichtbereich 306a-d kann mit einem entsprechenden Substrathohlraum 304a-d in Kontakt stehen. Jeder poröse Umgebungsbarrierenschichtbereich 306a-d kann sich über einen jeweiligen Chip 402a-d und einen entsprechenden Substrathohlraum 304a-d erstrecken. Beispielsweise kann der Chip 402a einen porösen Umgebungsbarrierenschichtbereich 306a, der den Chip 402a bedecken kann, zusammen mit dem Substrathohlraum 304a aufweisen. Als weiteres Beispiel kann der Chip 402b einen porösen Umgebungsbarrierenschichtbereich 306b aufweisen, der den Chip 402b und den Substrathohlraum 304b überdecken kann. Die porösen Umgebungsbarrierenschichtbereiche 306a-d können die Chips 402a-d zusammen mit den Substrathohlräumen 304a-d vor mechanischen, mechanischen, elektrischen Schäden oder Umweltschäden schützen. Beispielsweise können die porösen Umgebungsbarrierenschichtbereiche 306a-d die Chips 402a-d und die entsprechenden Substrathohlräume 304a-d davor schützen, durch Fluid oder Staub verunreinigt zu werden. Bei einem weiteren Beispiel können die porösen Umgebungsbarrierenschichtbereiche 306a-d ein Gas filtern, absorbieren oder katalysieren, das mit den porösen Umgebungsbarrierenschichtbereichen 306a-d in Kontakt gelangt.
  • Jeder poröse Umgebungsbarrierenschichtbereich 306a-d kann auch die entsprechenden Chips 402a-d und Substrathohlräume 304a-d vor Beschädigung schützen, ohne eine Funktion einer Funktionskomponente in den Substrathohlräumen 304a-d zu behindern. Beispielsweise kann der Substrathohlraum 304a eine Funktionskomponente aufweisen, bei der es sich um ein Mikrofon zum Erfassen von Schallwellen handelt. Der poröse Umgebungsbarrierenschichtbereich 306a kann den Eintritt von Staub oder Fluid in den Substrathohlraum 304a blockieren, während ermöglicht wird, dass Schallwellen den porösen Umgebungsbarrierenschichtbereich 306a passieren, um das Mikrofon zu erreichen. Als ein weiteres Beispiel kann der Substrathohlraum 304b eine Funktionskomponente aufweisen, bei der es sich um einen Drucksensor handelt. Der poröse Umgebungsbarrierenschichtbereich 306b kann verhindern, dass Partikel in den Substrathohlraum 304b eintreten, während Druckwellen den porösen Umgebungsbarrierenschichtbereich 306b passieren können, um den Drucksensor in dem Substrathohlraum 304b zu erreichen.
  • Jeder Chip 402a-d kann von der Anordnung 300 getrennt und gehäusemäßig untergebracht werden, um in eine Vorrichtung oder eine andere Komponente integriert zu werden. Beispielsweise können Wafer-Trenngerätschaften (z.B. ein Gerät, eine Vorrichtung, Maschine oder dergleichen) zur Vereinzelung oder zum Separieren eines jeweiligen Chips 402a-d von der Anordnung 300 verwendet werden. Eine Chip-Befestigungseinrichtung kann dazu verwendet werden, den jeweiligen Chip 402a-d in einer MEMS- oder NEMS-Baueinheit zu platzieren, um eine Oberflächenmontagevorrichtung zu bilden, die einen Chip 402a-d beinhaltet. Eine Maschine für die Oberflächenmontage-Technologie („SMT“) kann dazu verwendet werden, die Oberflächenmontage-Vorrichtung an einem Substrat einer Leiterplatte („PCB“) zu befestigen. Bei einigen Beispielen kann eine PCB-Platine mit einer Oberflächenmontage-Vorrichtung, die einen Chip 402a-d aufweist, in einer Vorrichtung montiert oder in diese integriert werden.
  • 5 zeigt eine Draufsicht auf ein Beispiel eines Chips 502, der aus einer Chipanordnung gebildet ist, wobei ein Teil einer porösen Umgebungsbarrierenschicht 506 entfernt ist, gemäß einer Ausführungsform. In dem in 5 gezeigten Beispiel kann der Chip 502 von einer Chipanordnung (z.B. der Anordnung 300 der 3 - 4) abgeschnitten sein. Der Chip 502 kann einen Substrathohlraum 504 aufweisen, der im Wesentlichen in der gleichen Weise wie jeder der Substrathohlräume 304a-d in den 4 und 5 konfiguriert sein kann. Die poröse Umgebungsbarrierenschicht 506 kann den Chip 502 zusammen mit dem Substrathohlraum 504 überdecken, um den Chip 502 und den Substrathohlraum 504 zu schützen. Die poröse Umgebungsbarrierenschicht 506 kann im Wesentlichen in der gleichen Weise wie die poröse Umgebungsbarrierenschicht 306 in den 3-4 konfiguriert sein. Bei dem in 5 dargestellten Beispiel ist die poröse Umgebungsbarrierenschicht 506 abgelöst oder teilweise entfernt worden, um den Substrathohlraum 504 und den Chip 502 zu veranschaulichen. Bei weiteren Beispielen kann die poröse Umgebungsbarrierenschicht 506 den gesamten Chip 502 und den Substrathohlraum 504 überdecken.
  • 6 zeigt eine Seitenansicht eines Chips 602, der mechanisch von einer Chipanordnung abgeschnitten wurde, gemäß einer Ausführungsform. In dem in 6 dargestellten Beispiel kann eine poröse Umgebungsbarrierenschicht 604 den gesamten Chip 602 überdecken. Die poröse Umgebungsbarrierenschicht 604 kann im Wesentlichen in der gleichen Weise konfiguriert sein wie die poröse Umgebungsbarrierenschicht 306 der 3-4.
  • Die vorstehende Beschreibung bestimmter Beispiele, einschließlich veranschaulichter Beispiele, wurde nur zum Zweck der Veranschaulichung und Beschreibung präsentiert und ist nicht erschöpfend zu verstehen und soll die Offenbarung nicht auf die genauen offenbarten Formen beschränken. Für den Fachmann sind zahlreiche Modifikationen, Anpassungen und Verwendungen erkennbar, ohne dass man den Umfang der Offenbarung verlässt.

Claims (10)

  1. Chipanordnung, aufweisend: ein Substrat (102,302) mit Substratmerkmalen, die Funktionskomponenten beinhalten; und eine poröse Barrierenschicht (106,306,506,604), die mit dem Substrat (102,302) mittels eines Haftmaterials (206,308) gekoppelt ist, um eine Chipanordnung (300) zu bilden, wobei die poröse Barrierenschicht (106,306,506,604) das Substrat (102,302) überdeckt und die Funktionskomponenten schützt und ein expandiertes Polytetrafluorethylen (ePTFE) umfasst, wobei das Haftmaterial (206,308) Ausrichtungsmerkmale aufweist, um das Substrat (102,302) mit einer ersten Seite des Haftmaterials (206,308) zu verbinden und die Ausrichtungsmerkmale sind an die Substratmerkmale ausgerichtet, um das Substrat (102,302) mit der ersten Oberfläche des Haftmaterials (206,308) zu verbinden, wobei die Chipanordnung (300) nach dem Koppeln der porösen Barrierenschicht (106,306,506,604) mit dem Substrat (102,302) zerteilt werden kann, wobei jeder von der Chipanordnung (300) abgetrennter Chip (106,306,506,604) einen Bereich des Substrats (102,302) mit einem Substratmerkmal sowie einen Bereich der die Funktionskomponente überdeckenden porösen Barrierenschicht (106,306,506,604) beinhaltet.
  2. Die Chipanordnung nach Anspruch 1, wobei die poröse Barrierenschicht (106,306,506,604) in der Nähe der Substratmerkmale positioniert werden kann, so dass die poröse Barrierenschicht (106,306,506,604) die Substratmerkmale überdeckt und mit den Substratmerkmalen in Kontakt steht, wobei die poröse Barrierenschicht (106,306,506,604) eine selektiv durchlässige Schicht ist, um den Durchgang von Fluiden oder Staub zu verhindern und den Durchgang einer Druckwelle zu ermöglichen.
  3. Die Chipanordnung nach einem der Ansprüche 1 bis 2, wobei jeder Chip (100,402,502,602) an einer Leiterplatte („PCB“) anbringbar ist, nachdem der Chip (100,402,502,602) gehäusemäßig untergebracht ist.
  4. Die Chipanordnung nach einem der Ansprüche 1 bis 3, wobei ein Haftmaterial (206,308), das einen Klebstoff auf einer ersten Oberfläche sowie auf einer der ersten Oberfläche gegenüberliegenden, zweiten Oberfläche aufweist, um die poröse Barrierenschicht (106,306,506,604) mit dem Substrat (102,302) zu koppeln, indem das Substrat (102,302) mit der ersten Oberfläche verbunden wird und die poröse Barrierenschicht (106,306,506,604) mit der zweiten Oberfläche verbunden wird.
  5. Die Chipanordnung nach Anspruch 1, wobei das Haftmaterial (306,308) einen Klebstoff, Epoxy oder Benzocyclobuten („BCB“) aufweist.
  6. Die Chipanordnung nach Anspruch 1, wobei das Haftmaterial Polyimid („PI“), Polyetheretherketon („PEEK“), Polyamid (PA) oder Polyarylimid („PAI“) beinhaltet.
  7. Chip, aufweisend: ein Substrat (102,302) mit einem Funktionsmerkmal aufweisend eine Funktionskomponente; und eine mit dem Substrat (102,302) mittels eines Haftmaterials (206,308) gekoppelte poröse Barrierenschicht (106,306,506,604), die die Funktionskomponente überdeckt, um die Funktionskomponente zu schützen, wobei der Chip (100,402,502,602) aus einer Chipanordnung (300) gebildet ist, die sich anschließend an das Koppeln der porösen Barrierenschicht (106,306,506,604) mit dem Substrat (102,302) teilen lässt, um den Chip (100,402,502,602) von der Chipanordnung (300) zu trennen; wobei die poröse Barriereschicht (106,306,506,604) ein expandiertes Polytetrafluorethylen (ePTFE) umfasst, wobei das Haftmaterial (206,308) Ausrichtungsmerkmale aufweist, um das Substrat (102,302) mit einer ersten Seite des Haftmaterials (206,308) zu verbinden und die Ausrichtungsmerkmale sind an die Substratmerkmale ausgerichtet, um das Substrat (102,302) mit der ersten Oberfläche des Haftmaterials (306,308) zu verbinden.
  8. Chip nach Anspruch 7, wobei der Chip (100,302,502,602) an einer Leiterplatte („PCB“) anbringbar ist, nachdem der Chip (100,302,502,602) gehäusemäßig untergebracht ist.
  9. Chip nach einem der Ansprüche 7 bis 8, wobei die Funktionskomponente ein Mikrofon, einen Sensor, eine Schaltung, einen Widerstand, einen Kondensator, eine Induktivität oder einen Transistor beinhaltet.
  10. Chip nach einem der Ansprüche 7 bis 9, wobei ein Haftmaterial (206,308), das einen Klebstoff auf einer ersten Oberfläche sowie auf einer der ersten Oberfläche gegenüberliegenden, zweiten Oberfläche aufweist, um die poröse Barrierenschicht (106,306,506,604) mit dem Substrat (102,302) zu koppeln, indem das Substrat (102,302) mit der ersten Oberfläche verbunden wird und die poröse Barrierenschicht (106,306,506,604) mit der zweiten Oberfläche verbunden wird.
DE112016005452.1T 2015-11-30 2016-11-30 Umgebungsschutzbarriere für einen Chip Active DE112016005452B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562261058P 2015-11-30 2015-11-30
US62/261,058 2015-11-30
PCT/US2016/064093 WO2017095855A1 (en) 2015-11-30 2016-11-30 Protective environmental barrier for a die

Publications (2)

Publication Number Publication Date
DE112016005452T5 DE112016005452T5 (de) 2018-11-29
DE112016005452B4 true DE112016005452B4 (de) 2022-05-05

Family

ID=57544579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016005452.1T Active DE112016005452B4 (de) 2015-11-30 2016-11-30 Umgebungsschutzbarriere für einen Chip

Country Status (6)

Country Link
US (1) US10676344B2 (de)
JP (1) JP6680880B2 (de)
KR (1) KR102204276B1 (de)
CN (1) CN108290730A (de)
DE (1) DE112016005452B4 (de)
WO (1) WO2017095855A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111321459A (zh) * 2018-12-13 2020-06-23 有研半导体材料有限公司 一种防止单晶硅生长炉高温计取光孔玻璃沾污的装置及方法
CN111787473A (zh) * 2020-06-30 2020-10-16 歌尔微电子有限公司 微型麦克风颗粒阻拦器及mems麦克风
SE545446C2 (en) * 2021-12-22 2023-09-12 Senseair Ab Capped semiconductor based sensor and method for its fabrication
SE545362C2 (en) * 2021-12-22 2023-07-18 Senseair Ab Capped semiconductor based sensor and method for its fabrication

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576517A (en) 1994-05-23 1996-11-19 General Electric Company Low Dielectric constant materials for high speed electronics
DE19754513A1 (de) 1997-12-09 1999-06-10 Bosch Gmbh Robert Verfahren zur Herstellung einer Mikrostruktur und entsprechende Mikrostruktur
US20030056576A1 (en) 2000-06-13 2003-03-27 Symyx Technologies, Inc. Method for evaluating a test fluid
US20050074954A1 (en) 2002-10-11 2005-04-07 Hideo Yamanaka Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device
DE112006001844B4 (de) 2005-08-05 2012-07-05 Murata Manufacturing Co., Ltd. Verfahren zum Herstellen einer Elektronikkomponente und Elektronikkomponente
US20130263996A1 (en) 2012-03-13 2013-10-10 Gore Enterprise Holdings, Inc. Venting array and manufacturing method
US20150118780A1 (en) 2013-10-30 2015-04-30 Solid State System Co., Ltd. Microelectromechanical system (mems) microphone with protection film and mems microphonechips at wafer level
EP2871152A1 (de) 2013-11-06 2015-05-13 Sensirion AG Sensorvorrichtung

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997039484A1 (en) 1996-04-12 1997-10-23 W.L. Gore & Associates, Inc. Method of fabricating an interconnect structure comprising lamination of a porous dielectric membrane
US5828012A (en) * 1996-05-31 1998-10-27 W. L. Gore & Associates, Inc. Protective cover assembly having enhanced acoustical characteristics
WO1998044546A1 (en) 1997-04-03 1998-10-08 W.L. Gore & Associates, Inc. Method to improve adhesion of a thin submicron fluoropolymer film on an electronic device
US6255581B1 (en) 1998-03-31 2001-07-03 Gore Enterprise Holdings, Inc. Surface mount technology compatible EMI gasket and a method of installing an EMI gasket on a ground trace
SG130158A1 (en) * 2005-08-20 2007-03-20 Bse Co Ltd Silicon based condenser microphone and packaging method for the same
JP4708134B2 (ja) * 2005-09-14 2011-06-22 日東電工株式会社 通音膜、通音膜付き電子部品及びその電子部品を実装した回路基板の製造方法
CN101016148B (zh) * 2006-02-07 2011-06-01 万长风 一种芯片级腔体密闭封装方法及封装结构
JP2007235008A (ja) 2006-03-03 2007-09-13 Denso Corp ウェハの分断方法およびチップ
SE533579C2 (sv) * 2007-01-25 2010-10-26 Silex Microsystems Ab Metod för mikrokapsling och mikrokapslar
JP4543089B2 (ja) * 2008-01-11 2010-09-15 株式会社東芝 半導体装置
US8956904B2 (en) * 2008-09-10 2015-02-17 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy
JP2011014624A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 半導体レーザ素子の製造方法および半導体レーザ素子
CN101998213B (zh) * 2009-08-22 2015-04-22 比亚迪股份有限公司 一种mems麦克风的封装结构及晶圆级封装方法
JP5231382B2 (ja) * 2009-11-27 2013-07-10 新光電気工業株式会社 半導体装置
KR101800437B1 (ko) * 2011-05-02 2017-11-22 삼성전자주식회사 반도체 패키지
US9038773B2 (en) * 2012-08-20 2015-05-26 W. L. Gore & Associates, Inc. Acoustic cover assembly
EP2731129A1 (de) 2012-11-07 2014-05-14 ams AG Gegossene Halbleitersensorvorrichtung und Verfahren zu ihrer Herstellung auf Waferebene
JP6113019B2 (ja) * 2013-08-07 2017-04-12 株式会社ディスコ ウエーハの分割方法
JP6551110B2 (ja) 2015-09-25 2019-07-31 サンスター株式会社 口腔ケアサポートシステム
JP6701897B2 (ja) 2016-04-04 2020-05-27 三菱電機株式会社 吸込具及び電気掃除機
US20180134546A1 (en) * 2016-11-14 2018-05-17 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576517A (en) 1994-05-23 1996-11-19 General Electric Company Low Dielectric constant materials for high speed electronics
DE19754513A1 (de) 1997-12-09 1999-06-10 Bosch Gmbh Robert Verfahren zur Herstellung einer Mikrostruktur und entsprechende Mikrostruktur
US20030056576A1 (en) 2000-06-13 2003-03-27 Symyx Technologies, Inc. Method for evaluating a test fluid
US20050074954A1 (en) 2002-10-11 2005-04-07 Hideo Yamanaka Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device
DE112006001844B4 (de) 2005-08-05 2012-07-05 Murata Manufacturing Co., Ltd. Verfahren zum Herstellen einer Elektronikkomponente und Elektronikkomponente
US20130263996A1 (en) 2012-03-13 2013-10-10 Gore Enterprise Holdings, Inc. Venting array and manufacturing method
US20150118780A1 (en) 2013-10-30 2015-04-30 Solid State System Co., Ltd. Microelectromechanical system (mems) microphone with protection film and mems microphonechips at wafer level
EP2871152A1 (de) 2013-11-06 2015-05-13 Sensirion AG Sensorvorrichtung

Also Published As

Publication number Publication date
US10676344B2 (en) 2020-06-09
DE112016005452T5 (de) 2018-11-29
JP6680880B2 (ja) 2020-04-15
US20180354782A1 (en) 2018-12-13
KR20180087405A (ko) 2018-08-01
JP2018535839A (ja) 2018-12-06
KR102204276B1 (ko) 2021-01-15
CN108290730A (zh) 2018-07-17
WO2017095855A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
DE112016005452B4 (de) Umgebungsschutzbarriere für einen Chip
DE102006042026B4 (de) Vorrichtung zum Halten eines Substrats und Verfahren zur Behandlung eines Substrats
DE102016100056B4 (de) Halbleitervorrichtung und Verfahren zum Fertigen von dieser
DE102014109571B4 (de) Verfahren zum packaging integrierter schaltungen und ein geformtes substrat mit in eine formmasse eingebetteten nicht funtionalen platzhaltern
DE102017208405B4 (de) Verfahren zum Bearbeiten eines Wafers und Schutzfolie
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE102008005686B4 (de) MEMS-Bauelement und Verfahren zur Herstellung eines MEMS-Bauelements
DE102017221082B4 (de) Halbleitergehäuse mit einem Durchgangsport für Sensor-Anwendungen und Herstellungsverfahren
EP2523209B1 (de) Vorrichtung und Verfahren zum Ablösen eines Produktsubstrats von einem Trägersubstrat
DE102014112495B4 (de) Sensoranordnung und Verfahren zu dessen Herstellung
EP3590130A1 (de) Verfahren und vorrichtung zum bonden von chips
DE102014216742B4 (de) Stapel aus einem MEMS-Chip und einem Schaltungs-Chip
DE102009042920A1 (de) Elektronikbauelement und Verfahren zu dessen Herstellung
DE102018214337A1 (de) Verfahren zum Bearbeiten eines Substrats
DE102016106263A1 (de) System und Verfahren für ein gehäustes MEMS-Bauelement
DE102014100755B4 (de) Chipanordnung und verfahren zu ihrer herstellung
DE102017103095A1 (de) Handhaben eines dünnen Wafers während der Chipherstellung
WO2012097830A1 (de) Verfahren zum ablösen eines produktsubstrats von einem trägersubstrat
DE102009001932A1 (de) Chipmodul und Verfahren zur Herstellung eines Chipmoduls
DE102011018295B4 (de) Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
DE102010030457B4 (de) Verfahren zur Herstellung von gehäusten mikromechanischen Bauelementen und entsprechendes gehäustes mikromechanisches Bauelement
DE10204458A1 (de) Gassensor
DE102015113421A1 (de) Verfahren zum Herstellen von Halbleiterchips
DE102015223399B4 (de) Verfahren zum Verpacken mindestens eines Halbleiterbauteils und Halbleitervorrichtung
DE112018003765B4 (de) Halbleitervorrichtung und verfahren zum herstellen der halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: B81B0007000000

Ipc: B81B0001000000

R082 Change of representative

Representative=s name: HGF EUROPE LLP, DE

Representative=s name: HGF EUROPE LP, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final