KR101800437B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101800437B1
KR101800437B1 KR1020110041682A KR20110041682A KR101800437B1 KR 101800437 B1 KR101800437 B1 KR 101800437B1 KR 1020110041682 A KR1020110041682 A KR 1020110041682A KR 20110041682 A KR20110041682 A KR 20110041682A KR 101800437 B1 KR101800437 B1 KR 101800437B1
Authority
KR
South Korea
Prior art keywords
temperature
molding material
circuit board
solder balls
regulating member
Prior art date
Application number
KR1020110041682A
Other languages
English (en)
Other versions
KR20120123986A (ko
Inventor
임윤혁
박결
조태제
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110041682A priority Critical patent/KR101800437B1/ko
Priority to US13/461,949 priority patent/US9024434B2/en
Publication of KR20120123986A publication Critical patent/KR20120123986A/ko
Application granted granted Critical
Publication of KR101800437B1 publication Critical patent/KR101800437B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H01L23/4275—Cooling by change of state, e.g. use of heat pipes by melting or evaporation of solids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지를 제공한다. 반도체 패키지는, 회로 기판, 회로 기판 상에 실장되는 반도체 칩, 반도체 칩 및 회로 기판을 덮으며 제1 온도 조절 부재를 포함하는 몰딩재 및 몰딩재를 덮는 열 방출부를 포함한다.

Description

반도체 패키지{Semiconductor Package}
본 발명은 반도체 패키지에 관련된 것으로서, 더욱 상세하게는 관통 전극을 포함하는 반도체 패키지에 관련된 것이다.
전자제품이 소형화 기능화되어감에 따라, 반도체 패키지의 열적 안정성이 더욱 더 요구되고 있다. 예를 들면, 다양한 기능을 갖는 휴대폰의 경우 각각의 기능을 수행할 때마다 발생되는 열 에너지가 상이하다. 또한, 이처럼 발생되는 열 에너지가 방출되지 않고 기기 내에 잔류함으로써 다양한 기기 오류를 발생시키고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 열 방출 효율이 우수한 반도체 패키지를 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 개념에 따른 일 실시예는 반도체 패키지를 제공한다. 상기 반도체 패키지는, 회로 기판, 상기 회로 기판 상에 실장되는 반도체 칩, 상기 반도체 칩 및 상기 회로 기판을 덮으며, 제1 온도 조절 부재를 포함하는 몰딩재 및 상기 몰딩재를 덮는 열 방출부를 포함한다.
본 발명의 일 실시예에 따르면, 상기 제1 온도 조절 부재는 상변화 물질을 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제1 온도 조절 부재는, 제1 온도에서 물질상이 변화되는 제1 물질 및 상기 제1 온도와 상이한 제2 온도에서 물질상이 변화되는 제2 물질을 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 몰딩재는, 상기 제1 온도 조절 부재 내 산재된 다수의 금속 입자들을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제1 온도 조절 부재는 입자로, 상기 몰딩재 내에 산재될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제1 온도 조절 부재는 입자로, 상기 입자는 구멍을 갖는 다공성 물질을 포함하며, 상기 제1 온도 조절 부재는 상기 구멍을 매립할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 몰딩재는 다공성 물질을 더 포함하며, 상기 제1 온도 조절 부재는 입자로, 상기 다공성 물질 내 매립될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제1 온도 조절 부재는 입자로, 전도성 물질로 이루어진 캡슐로 싸일 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 몰딩재는, 서로 이격되어 배치되는 다수의 공간들을 더 포함하며, 상기 공간들에 상기 제1 온도 조절 부재가 채워질 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 몰딩재는, 요철구조의 공간을 더 포함하며, 상기 공간에 상기 제1 온도 조절 부재가 채워질 수 있다.
본 발명의 개념에 따른 실시예들에 따르면, 몰딩재가 온도 조절 부재를 포함함으로써 열 방출 효율을 증가시킬 수 있다. 또한, 온도에 따라 온도 조절 부재의 상변화가 다양하여, 다양한 열 에너지들의 방출할 수 있는 반도체 패키지의 적용이 가능하다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 2a 내지 도 2g는 본 발명의 실시예들에 따른 온도 조절 부재의 구조를 설명하기 위한 단면도들이다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 4a 및 도 4b는 본 발명의 실시예들에 따른 반도체 패키지들을 설명하기 위한 단면도이다.
도 5a 및 도 5b는 본 발명의 실시예들에 따른 반도체 패키지들을 설명하기 위한 단면도이다.
도 6a 내지 도 6c는 본 발명의 실시예들에 따른 반도체 패키지들을 설명하기 위한 단면도이다.
도 7은 전자 제품을 이용하는 동안 온도 변화를 나타내는 그래프이다.
도 8a는 본 발명의 실시예들에 따른 메모리 장치가 적용된 메모리 카드를 나타내는 블록도이다.
도 8b는 본 발명의 실시예에 따른 메모리 장치를 응용한 정보 처리 시스템을 도시한 블록도이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성 요소가 다른 구성 요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
(반도체 패키지_제1 실시예 )
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 패키지는, 회로 기판(100), 반도체 칩(110), 제1 솔더 볼들(120), 제2 솔더 볼들(130), 언더 필(140), 온도 조절 부재(150)를 포함하는 몰딩재(160) 및 열 방출부(170)를 포함할 수 있다.
상기 회로 기판(100)은 인쇄회로기판(Printed Circuit Board; PCB)일 수 있다. 상기 회로 기판(100)의 일 면이 상기 반도체 칩(110)과 이격되어 마주할 수 있다. 상기 일 면의 대응하는 면에는 상기 다수의 제1 솔더 볼들(120)이 부착될 수 있다.
상기 반도체 칩(110)은 상기 회로 기판(100)의 일 면과 마주하는 면을 포함할 수 있다.
상기 반도체 칩(110)은 상기 제2 솔더 볼들(130)의 크기만큼 상기 회로 기판(100)과 이격되어 배치될 수 있다. 상기 제2 솔더 볼들(130) 각각은 상기 회로 기판(100)의 일 면 및 상기 반도체 칩(110)의 일 면과 접하며 배치될 수 있다. 상세하게 도시되어 있지는 않지만, 상기 회로 기판(100) 및 상기 반도체 칩(110)에는 각각 패드들이 배치될 수 있다. 따라서, 상기 패드들에 의해 상기 제2 솔더 볼들(130)은 상기 회로 기판(100) 및 상기 반도체 칩(110)을 전기적으로 연결시킬 수 있다. 상기 제2 솔더 볼들(130) 각각은 상기 제1 솔더 볼들(120) 각각보다 실질적으로 작을 수 있다.
상기 반도체 칩(110)은 관통 전극(112)들을 포함할 수 있다. 상기 관통 전극(112)들은 상기 제2 솔더 볼들(130)과 전기적으로 연결될 수 있다. 또한, 상세하게 도시되어 있지는 않지만, 상기 반도체 칩(110)은 다수 개일 수 있으며, 상기 다수의 반도체 칩(110)들이 수직 방향으로 적층되어 상기 회로 기판(100) 상에 실장될 수 있다.
상기 언더 필(140)은 상기 제2 솔더 볼들(130)을 덮으며 상기 회로 기판(100) 및 상기 반도체 칩(110)들 사이에 충전될 수 있다.
상기 몰딩재(160)는 상기 반도체 칩(110)을 보호하기 위하여 상기 반도체 칩(110) 상을 덮을 수 있다. 본 발명의 일 실시예에서는, 상기 몰딩재(160)가 상기 반도체 칩(110)의 상부 및 측면과 상기 언더 필(140)의 상부를 덮을 수 있으나, 본 발명에서 상기 몰딩재(160)의 덮는 범위를 한정하는 것은 아니다.
상기 몰딩재(160)는 에폭시 수지(epoxy resin), 열경화성 수지, 규산염, 촉매제 또는 물감 색소 등을 포함하는 혼합물일 수 있다.
상기 온도 조절 부재(150)는 상변화 물질을 포함할 수 있다. 상변화 물질은 상전이 예를 들면, 고체에서 액체(또는 액체에서 고체), 액체에서 기체(또는 기체에서 액체)로 상전이가 발생될 때 열을 흡열 또는 방열한다. 즉, 온도 조절 부재(150)는 상기 상변화 물질을 이용하여 열을 흡열 및 발열하는 특성을 가질 수 있다. 상기 상변화 물질은 비도전성 물질을 포함할 수 있다.
상기 온도 조절 부재(150)는 파라핀(C20~C45), 무기염류, 염수화물 및 이들의 혼합물, 카르복실산 또는 당 알코올(sugar alcohol)로 구성된 군으로부터 선택될 수 있다. 예컨대, 상기 온도 조절 부재(150)는 n-파라핀(n-paraffin), 펜타에리트리톨, 폴리에틸렌, 아세트아미드, 프로필 아미드, 나프탈렌, 스테아린산, 폴리글리콜 E6000, 왁스, 3-헵타데카논, 시안아미드, d-유산, 글리세롤, 아세트산, 에틸렌 디아민, 및 폴리글리콘 E400, 폴리에틸렌글리콜(poly ethylene glycol,PEG), Na2SO4·10H2O, Na2HPO4·12H2O, Zn(NO3)2·6H2O, Na2S3O3·5H2O 및 NaCH3OCOO·3H2O, MgCl2ㆍ6H2O, Al2(SO4)3ㆍ10H2O, NH4Al(SO4)2ㆍ12H2O, KAl(SO4)2ㆍ12H2O, Mg(SO3)2ㆍ6H2O, SrBr2ㆍ6H2O, Sr(OH)2 ㆍ8H2O, Ba(OH)2ㆍ8H2O, Al(NO3)2ㆍ9H2O, Fe(NO3)2ㆍ6H2O, NaCH2S2O2ㆍ5H2O, Ni(NO3)2ㆍ6H2O, Na2S2O2ㆍ5H2O, ZnSO4ㆍ7H2O 또는 CaBr2ㆍ6H2O으로 이루어진 군으로부터 선택된 어느 하나를 포함할 수 있다.
상기 온도 조절 부재(150)는 상이한 알킬기를 갖는 디-n-알킬암모늄염 또는 그 혼합물로 구성된 군으로부터 선택될 수 있다. 예컨대, 상기 온도 조절 부재(150)는 디헥실암모늄 브로마이드, 디옥틸암모늄 브로마이드, 디옥틸암모늄 클로라이드, 디옥틸암모늄 아세테이트, 디옥틸암모튬 니트레이트, 디옥틸암모늄 포메이트, 디데실암모늄 클로라이드, 디데실아모늄 클로레이트, 디도데실암모늄 클로레이트, 디도데실암모늄 포메이트, 디데실암모늄 브로마이드, 디데실암모늄 니트레이트, 디데실암모늄 아세테이트, 디도데실암모늄 아세테이트, 디도데실암모늄 설페이트, 디도데실암모늄 클로라이드, 디부틸암모늄 2-니트로벤조에이트, 디도데실암모늄 프로피오네이트, 디데실암모늄 포메이트, 디도데실암모늄 니트레이트 또는 디도데실암모늄 브로마이드 등을 포함할 수 있다.
상기 몰딩재(160)는 다양한 형태의 온도 조절 부재(150)를 포함할 수 있다. 상기 온도 조절 부재(150)의 형태는 후속하여 상세하게 설명하기로 한다.
상기 열 방출부(170)는 상기 몰딩재(160)를 덮으며 배치될 수 있다. 본 발명의 일 실시예에 따르면, 상기 열 방출부(170)는 상기 몰딩재(160)를 덮으며 상기 회로 기판(100)의 상면으로 연장하며 배치될 수 있다. 상기 열 방출부(170)는 접착제(172)에 의해 상기 몰딩재(160) 및 상기 회로 기판(100)과 접착될 수 있다. 또한, 상기 열 방출부(170)는 알루미늄과 같은 금속을 포함할 수 있다.
이하에서는, 상기 몰딩재(160) 내의 온도 조절 부재(150)의 다양한 형태들을 보다 상세하게 설명하기로 한다.
도 2a 내지 도 2g는 본 발명의 실시예들에 따른 몰딩재 내 온도 조절 부재들의 다양한 형태들을 설명하기 위한 도면들이다.
도 2a를 참조하면, 상기 온도 조절 부재(150)는 다수의 입자들의 형태를 가질 수 있다. 상기 다수의 온도 조절 부재(150) 입자들은 상기 몰딩재(160) 내에 산재되어 배치될 수 있다. 도 1에 도시된 몰딩재(160) 및 온도 조절 부재(150)는 도 2a를 적용한 것을 실시예들 하나로 나타낸 것이다. 도 1의 몰딩재(160) 및 온도 조절 부재(150)는 이하에서 설명되는 다양한 형태로 구성이 가능하다.
도 2b를 참조하면, 상기 몰딩재(160)는 다공성 물질(162)을 더 포함할 수 있다. 상기 다공성 물질(162)로는 지올라이트(ziolite)가 있다. 상기 온도 조절 부재(150)는 다공성 물질(162)의 구멍(164)을 매립할 수 있다.
도 2c를 참조하면, 상기 온도 조절 부재(150)는 다수의 입자들의 형태를 가질 수 있다. 상기 다수의 입자들 각각은 구멍(164)을 갖는 다공성 물질(162)을 포함할 수 있다. 상기 다공성 물질(162)로는 지올라이트가 있다.
도 2d를 참조하면, 상기 온도 조절 부재(150)는 상변화 입자(148) 및 상기 상변화 입자(148)를 감싸는 캡슐(149)을 포함할 수 있다. 상기 상변화 입자(148)는 원형 또는 다각면체 구조를 가질 수 있다. 상기 캡슐(149)은 전도성 물질로 이루어질 수 있다.
도 2e를 참조하면, 상기 몰딩재(160)는 온도 조절 부재(150)일 수 있다. 상기 온도 조절 부재(150) 내에 다수의 열전도성 입자들(164)을 산재되어 배치될 수 있다. 상기 열전도성 입자들(164)은 알루미늄, 구리, 은, 금 등의 금속 입자들일 수 있다.
도 2f를 참조하면, 온도 조절 부재(150)는 상기 몰딩재(160) 내 다수의 공간들(166)을 채울 수 있다. 상기 다수의 공간들(166)은 구형 또는 다면체 형상을 가질 수 있다. 상기 다수의 공간들(166)은 서로 이격되어 분리될 수 있다. 상기 온도 조절 부재(150)는 상기 공간들(166)을 채울 수 있다. 따라서, 상기 온도 조절 부재(150)는 상기 몰딩재(160) 내의 공간들(166)의 형상에 대응된 구조를 가질 수 있다.
도 2g를 참조하면, 온도 조절 부재(150)는 상기 몰딩재(160) 내 요철 구조의 공간(168)을 채울 수 있다.
상기 몰딩재(160)가 상기 온도 조절 부재(150)를 포함함으로써, 상기 열 방출부(170)와 함께 반도체 패키지의 열적 안정성을 향상시킬 수 있다. 또한, 이와 같이 온도 조절 부재(150)의 형태가 다양함으로써, 다양한 제품의 반도체 패키지들에 적합한 구조로 적용될 수 있다.
(반도체 패키지_ 제2 실시예 )
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위한 단면도들이다. 도 3b는 도 3a의 A 부분을 확대한 단면도이다.
도 3a를 참조하면, 상기 반도체 패키지는, 회로 기판(100), 반도체 칩(110), 제1 솔더 볼들(120), 제2 솔더 볼들(130), 언더 필(140), 온도 조절 부재(150)를 포함하는 몰딩재(160) 및 열 방출부(170)를 포함할 수 있다.
도 3b를 참조하면, 상기 온도 조절 부재(150)는, 제1 온도에서 상변화가 발생하는 제1 물질(M1) 및 상기 제1 온도와 상이한 제2 온도에서 상변화가 발생하는 제2 물질(M2)을 포함할 수 있다. 본 발명의 일 측면에 따르면, 상기 제1 물질(M1)은 약 89℃에서 상변화가 발생하는 물질을 포함하며, 상기 제2 물질(M2)은 약 98℃에서 상변화가 발생하는 물질을 포함할 수 있다. 예컨대, 제1 물질(M1)은 PCM사(Phase Change Material Products Limited, UK)의 S89일 수 있으며, 제2 물질(M2)은 PCM사의 S95일 수 있다. S89는 염수화물을 포함하며, A95는 유기 파라핀을 포함할 수 있다.
상술한 바와 같이, 서로 상이한 상변화 온도를 갖는 제1 및 제2 물질(M1, M2)을 포함하는 온도 조절 부재(150)를 이용함으로써, 상기 반도체 패키지의 열 방출 효율을 증가시킬 수 있다.
다른 실시예에 따르면, 상기 반도체 패키지는 상기 반도체 칩(110) 및 몰딩재(150) 사이에 배치되는 히트 싱크(180)를 더 포함할 수 있다. 상기 히트 싱크(180)는 마이크로(micro) 또는 나노(nano) 크기의 냉각 핀들을 포함할 수 있다. 또한, 상기 냉각 핀들 사이 공간은 상기 몰딩재(150)에 의해 매립될 수 있다. 도 3a에서는 히트 싱크(180)를 도시하고 있으나, 상기 히트 싱크(180)를 생략될 수 있다.
도 3a 및 도 3b에서 상세하게 설명되지 않은 회로 기판(100), 반도체 칩(110), 제1 솔더 볼들(120), 제2 솔더 볼들(130), 언더 필(140), 온도 조절 부재(150)를 포함하는 몰딩재(160) 및 열 방출부(170)는 도 1, 도 2a 내지 도 2g에서 설명된 회로 기판(100), 반도체 칩(110), 제1 솔더 볼들(120), 제2 솔더 볼들(130), 언더 필(140), 온도 조절 부재(150)를 포함하는 몰딩재(160) 및 열 방출부(170)의 설명과 동일할 수 있다.
또한, 본 실시예에서는 상기 온도 조절 부재(150)를 도 2a에서 도시된 온도 조절 부재(150)의 형태로 도시하였으나, 상기 온도 조절 부재(150)는 도 2b 내지 도 2g에서 설명된 형태들을 가질 수 있다.
(반도체 패키지_ 제3 실시예 )
도 4a 및 도 4b는 본 발명의 실시예들에 따른 반도체 패키지들을 설명하는 단면도들이다.
도 4a 및 도 4b를 참조하면, 상기 반도체 패키지는, 회로 기판(100), 반도체 칩(110), 제1 솔더 볼들(120), 제2 솔더 볼들(130), 언더 필(140), 제1 온도 조절 부재(150)를 포함하는 몰딩재(160) 및 제2 온도 조절 부재(182)를 포함하는 열 방출부(170)를 포함할 수 있다.
도 4a를 참조하면, 상기 제2 온도 조절 부재(182)는 도 2e에서 설명된 구조의 온도 조절 부재(150)의 구조를 적용할 수 있다. 도 4b를 참조하면, 상기 제2 온도 조절 부재(182)는 도 2g에서 설명된 구조의 온도 조절 부재(150)의 구조를 적용할 수 있다. 본 발명의 다른 측면에 따르면, 상기 제2 온도 조절 부재(182)는 도 2a 내지 도 2e에서 설명된 구조가 적용될 수 있다.
도 4a 및 도 4b에서 상세하게 설명되지 않은 회로 기판(100), 반도체 칩(110), 제1 솔더 볼들(120), 제2 솔더 볼들(130), 언더 필(140), 온도 조절 부재(150)를 포함하는 몰딩재(160) 및 열 방출부(170)는 도 1, 도 2a 내지 도 2g에서 설명된 회로 기판(100), 반도체 칩(110), 제1 솔더 볼들(120), 제2 솔더 볼들(130), 언더 필(140), 온도 조절 부재(150)를 포함하는 몰딩재(160) 및 열 방출부(170)의 설명과 동일할 수 있다.
(반도체 패키지_ 제4 실시예 )
도 5a 및 도 5b는 본 발명의 실시예들에 따른 반도체 패키지들을 설명하기 위한 단면도들이다.
도 5a 및 도 5b를 참조하면, 상기 반도체 패키지는, 회로 기판(100), 반도체 칩(110), 제3 온도 조절 부재(184)를 포함하는 제1 솔더 볼들(120), 제4 온도 조절 부재(186)를 포함하는 제2 솔더 볼들(130), 언더 필(140), 제1 온도 조절 부재(150)를 포함하는 몰딩재(160) 및 열 방출부(170)를 포함할 수 있다.
도 5a를 참조하면, 상기 제3 온도 조절 부재(184)는 상기 제1 솔더 볼들(120) 각각에 도 2a에 도시된 구조를 가지며 산재할 수 있다. 상기 제4 온도 조절 부재(186)는 상기 제2 솔더 볼들(130) 각각에 도 2a에 도시된 구조를 가지며 산재할 수 있다. 도 5b를 참조하면, 상기 제3 온도 조절 부재(184)는 상기 제1 솔더 볼들(120) 각각 내부에 구형 구조로 배치될 수 있다. 상기 제4 온도 조절 부재(186)는 상기 제2 솔더 볼들(120) 각각 내부에 구형 구조로 배치될 수 있다.
본 발명의 다른 측면에 따르면, 상기 제3 및 제4 온도 조절 부재(184, 186)들은 도 2b 내지 도 2e에서 설명된 구조가 적용될 수 있다.
도 5a 및 도 5b에서 상세하게 설명되지 않은 회로 기판(100), 반도체 칩(110), 제1 솔더 볼들(120), 제2 솔더 볼들(130), 언더 필(140), 온도 조절 부재(150)를 포함하는 몰딩재(160) 및 열 방출부(170)는 도 1, 도 2a 내지 도 2e에서 설명된 회로 기판(100), 반도체 칩(110), 제1 솔더 볼들(120), 제2 솔더 볼들(130), 언더 필(140), 온도 조절 부재(150)를 포함하는 몰딩재(160) 및 열 방출부(170)의 설명과 동일할 수 있다.
(반도체 패키지_ 제5 실시예 )
도 6a 내지 도 6c는 본 발명의 실시예들에 따른 반도체 패키지들을 설명하기 위한 단면도들이다.
도 6a 내지 도 6c를 참조하면, 상기 반도체 패키지는, 회로 기판(100), 반도체 칩(110), 제1 솔더 볼들(120), 제2 솔더 볼들(130), 언더 필(140), 제1 온도 조절 부재(150)를 포함하는 몰딩재(160) 및 열 방출부(170)를 포함할 수 있다.
도 6a를 참조하면, 상기 회로 기판(100)은 제5 온도 조절 부재(188)를 포함할 수 있다. 본 실시예에서는 상기 제5 온도 조절 부재(188)가 도 2a에서 설명된 구조를 가지며 상기 회로 기판(100) 내에 산재할 수 있다.
도 6b를 참조하면, 상기 반도체 칩(110)은 제6 온도 조절 부재(190)를 포함할 수 있다. 본 실시예에서는 상기 제6 온도 조절 부재(190)가 도 2a에서 설명된 구조를 가지며 상기 반도체 칩(110) 내에 산재할 수 있다.
도 6c를 참조하면, 상기 언더 필(140)은 제7 온도 조절 부재(192)를 포함할 수 있다. 본 실시예에서는 상기 제7 온도 조절 부재(192)가 도 2a에서 설명된 구조를 가지며 상기 언더 필(140) 내에 산재할 수 있다.
본 발명의 다른 측면에 따르면, 상기 제5 내지 제7 온도 조절 부재(188, 190, 192)는 도 2a 내지 도 2e에서 설명된 구조가 적용될 수 있다.
도 6a 내지 도 6c에서 상세하게 설명되지 않은 회로 기판(100), 반도체 칩(110), 제1 솔더 볼들(120), 제2 솔더 볼들(130), 언더 필(140), 온도 조절 부재(150)를 포함하는 몰딩재(160) 및 열 방출부(170)는 도 1, 도 2a 내지 도 2e에서 설명된 회로 기판(100), 반도체 칩(110), 제1 솔더 볼들(120), 제2 솔더 볼들(130), 언더 필(140), 온도 조절 부재(150)를 포함하는 몰딩재(160) 및 열 방출부(170)의 설명과 동일할 수 있다.
( 실험예 )
도 7은 전자 제품을 이용하는 동안 온도 변화를 나타내는 그래프이다.
도 7을 참조하면, 점선은 일반적인 반도체 패키지가 적용된 전자 제품을 사용하는 동안 시간에 따른 온도 변화를 나타낸 그래프이다. 일반적인 반도체 패키지는 몰딩재 내에 온도 조절 부재가 포함되지 않은 반도체 패키지(이하, 기존 반도체 패키지)이다.
실선은 본 발명의 실시예에 따른 반도체 패키지가 적용된 전자 제품을 사용하는 동안 시간에 따른 온도 변화를 나타낸 그래프이다. 본 발명의 실시예에 따른 반도체 패키지는 몰딩재 내에 온도 조절 부재가 포함된 반도체 패키지(이하, 실시예 반도체 패키지)이다.
도 7에서도 볼 수 있듯이, 상기 기존 반도체 패키지가 적용된 전자 제품은 전자 제품에 손상이나 불량을 발생시킬 수 있는 제한 온도를 벗어나는 경우가 발생되고 있다. 반면에, 상기 실시예 반도체 패키지가 적용된 전자 제품은 상기 제한 온도 이하의 온도를 유지하고 있다.
따라서, 몰딩재 내 온도 조절 부재가 포함된 반도체 패키지의 열적 안정성 및 열적 신뢰성이 기존 반도체 패키지에 비하여 우수하다 할 수 있다.
( 응용예 )
도 8a는 본 발명의 실시예에 따른 반도체 패키지를 구비한 메모리 카드를 도시한 블록도이다.
도 8a를 참조하면, 상술한 본 발명의 실시예에 따른 반도체 패키지는 메모리 카드(200)에 응용될 수 있다. 일례로, 메모리 카드(200)는 호스트와 메모리(210) 간의 제반 데이터 교환을 제거하는 메모리 컨트롤러(220)를 포함할 수 있다. 에스램(222)은 중앙처리장치(224)의 동작 메모리로서 사용될 수 있다. 호스트 인터페이스(226)는 메모리 카드(200)와 접속되는 호스트의 데이터 교환 프로토콜을 구비할 수 있다. 오류 수정 코드(228)는 메모리(210)로부터 독출된 데이터에 포함되는 오류를 검출 및 정정할 수 있다. 메모리 인터페이스(230)는 메모리(210)와 인터페이싱한다. 중앙처리장치(224)는 메모리 컨트롤러(220)의 데이터 교환을 위한 제반 제어 동작을 수행한다.
메모리 카드(200)에 응용된 메모리(210)가 본 발명의 실시예에 따른 반도체 패키지를 적용함으로써, 상기 메모리(210)에서 발생되는 열을 효과적으로 방출시킬 수 있다. 따라서, 상기 메모리(210)의 열적 신뢰성을 향상시킬 수 있다.
도 8b는 본 발명의 실시예에 따른 메모리 장치를 응용한 정보 처리 시스템을 도시한 블록도이다.
도 8b를 참조하면, 정보 처리 시스템(300)은 본 발명의 실시예에 따른 반도체 메모리 소자, 가령 저항 가변성 메모리를 구비한 메모리 시스템(310)을 포함할 수 있다. 정보 처리 시스템(300)은 모바일 기기나 컴퓨터 등을 포함할 수 있다. 일례로, 정보 처리 시스템(300)은 메모리 시스템(310)과 각각 시스템 버스(360)에 전기적으로 연결된 모뎀(320), 중앙처리장치(330), 램(340), 유저인터페이스(350)를 포함할 수 있다. 메모리 시스템(310)에는 중앙처리장치(330)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장될 수 있다. 메모리 시스템(310)은 메모리(312)와 메모리 컨트롤러(314)를 포함할 수 있으며, 도 8a를 참조하여 설명한 메모리 카드(200)와 실질적으로 동일하게 구성될 수 있다. 정보 처리 시스템(300)은 메모리 카드, 반도체 디스크 장치(Solid State Disk), 카메라 이미지 프로세서(Camera Image Sensor) 및 그 밖의 응용 칩셋(Application Chipset)으로 제공될 수 있다. 일례로, 메모리 시스템(310)은 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 정보 처리 시스템(300)은 대용량의 데이터를 메모리 시스템(310)에 안정적으로 그리고 신뢰성 있게 저장할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징으로 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 회로 기판 110: 반도체 칩
120: 제1 솔더 볼 130: 제2 솔더 볼
140: 언더 필 150: 온도 조절 부재
160: 몰딩재 170: 열 방출부
172: 접착제

Claims (10)

  1. 회로 기판;
    상기 회로 기판 상에 실장되는 반도체 칩;
    상기 반도체 칩 및 상기 회로 기판을 덮으며, 제1 온도 조절 부재를 포함하는 몰딩재;
    상기 몰딩재를 덮는 열 방출부;
    상기 회로 기판의 하단에 배치되는 제1 솔더 볼들; 및
    상기 회로 기판 및 상기 반도체 칩 사이를 전기적으로 연결하는 제2 솔더 볼들을 포함하되,
    상기 제1 솔더 볼들 및 상기 제2 솔더 볼들 중 적어도 어느 하나는 제2 온도 조절 부재를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 제1 온도 조절 부재는 상변화 물질을 포함하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 제1 온도 조절 부재는,
    제1 온도에서 물질상이 변화되는 제1 물질; 및
    상기 제1 온도와 상이한 제2 온도에서 물질상이 변화되는 제2 물질을 포함하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 몰딩재는,
    상기 제1 온도 조절 부재 내 산재된 다수의 열전도성 입자들(thermal conductive particles)을 더 포함하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 제1 온도 조절 부재는 입자로, 상기 몰딩재 내에 산재되는 반도체 패키지.
  6. 제1항에 있어서,
    상기 제1 온도 조절 부재는 입자로, 상기 입자는 구멍을 갖는 다공성 물질을 포함하며, 상기 제1 온도 조절 부재는 상기 구멍을 매립하는 반도체 패키지.
  7. 제1항에 있어서,
    상기 몰딩재는 다공성 물질을 더 포함하며,
    상기 제1 온도 조절 부재는 입자로, 상기 다공성 물질 내 매립되는 반도체 패키지.
  8. 제1항에 있어서,
    상기 제1 온도 조절 부재는 입자로, 전도성 물질로 이루어진 캡슐(capsule)로 싸인 반도체 패키지.
  9. 제1항에 있어서,
    상기 몰딩재는,
    서로 이격되어 배치되는 다수의 공간들을 더 포함하며,
    상기 공간들에 상기 제1 온도 조절 부재가 채워지는 반도체 패키지.
  10. 제1항에 있어서,
    상기 몰딩재는,
    요철구조의 공간을 더 포함하며,
    상기 공간에 상기 제1 온도 조절 부재가 채워지는 반도체 패키지.
KR1020110041682A 2011-05-02 2011-05-02 반도체 패키지 KR101800437B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110041682A KR101800437B1 (ko) 2011-05-02 2011-05-02 반도체 패키지
US13/461,949 US9024434B2 (en) 2011-05-02 2012-05-02 Semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110041682A KR101800437B1 (ko) 2011-05-02 2011-05-02 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20120123986A KR20120123986A (ko) 2012-11-12
KR101800437B1 true KR101800437B1 (ko) 2017-11-22

Family

ID=47089713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110041682A KR101800437B1 (ko) 2011-05-02 2011-05-02 반도체 패키지

Country Status (2)

Country Link
US (1) US9024434B2 (ko)
KR (1) KR101800437B1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI492341B (zh) * 2012-06-08 2015-07-11 鴻準精密工業股份有限公司 相變化散熱裝置
US9226428B2 (en) * 2012-06-28 2015-12-29 Intel Corporation High heat capacity electronic components and methods for fabricating
US9210832B2 (en) * 2012-08-13 2015-12-08 Asustek Computer Inc. Thermal buffering element
US9576930B2 (en) * 2013-11-08 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive structure for heat dissipation in semiconductor packages
KR20160122172A (ko) 2014-02-13 2016-10-21 허니웰 인터내셔날 인코포레이티드 압축성 열전도 재료
US11049794B2 (en) 2014-03-01 2021-06-29 Advanced Micro Devices, Inc. Circuit board with phase change material
US9780061B2 (en) 2014-05-26 2017-10-03 Infineon Technologies Ag Molded chip package and method of manufacturing the same
CN107004657B (zh) * 2014-11-12 2019-11-12 通用电气航空系统有限责任公司 用于瞬时冷却的热沉组件
CN105633046A (zh) * 2014-11-20 2016-06-01 三星电子株式会社 半导体装置和包括该半导体装置的半导体封装
US10121726B2 (en) * 2015-08-28 2018-11-06 Intel IP Corporation Cooler for semiconductor devices
JP6680880B2 (ja) * 2015-11-30 2020-04-15 ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティドＷ．Ｌ． Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓ， Ｉｎｃｏｒｐｏｒａｔｅｄ ダイのための保護環境バリアー
US9653411B1 (en) * 2015-12-18 2017-05-16 Intel Corporation Electronic package that includes fine powder coating
JP6842469B2 (ja) 2016-03-08 2021-03-17 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． 相変化材料
US9918407B2 (en) 2016-08-02 2018-03-13 Qualcomm Incorporated Multi-layer heat dissipating device comprising heat storage capabilities, for an electronic device
WO2018088318A1 (ja) * 2016-11-11 2018-05-17 三菱電機株式会社 半導体装置およびその製造方法ならびに無線通信機器
US10622282B2 (en) * 2017-07-28 2020-04-14 Qualcomm Incorporated Systems and methods for cooling an electronic device
US11041103B2 (en) 2017-09-08 2021-06-22 Honeywell International Inc. Silicone-free thermal gel
US11072706B2 (en) 2018-02-15 2021-07-27 Honeywell International Inc. Gel-type thermal interface material
US10685900B2 (en) * 2018-10-22 2020-06-16 Deere & Company Packaging of a semiconductor device with phase-change material for thermal performance
US20200236806A1 (en) * 2019-01-18 2020-07-23 United Arab Emirates University Heat sink with internal chamber for phase change material
US20220139979A1 (en) * 2019-03-13 2022-05-05 Sony Semiconductor Solutions Corporation Semiconductor device, imaging device, and method of manufacturing semiconductor device
US11373921B2 (en) 2019-04-23 2022-06-28 Honeywell International Inc. Gel-type thermal interface material with low pre-curing viscosity and elastic properties post-curing
US11670570B2 (en) 2019-05-22 2023-06-06 Samsung Electronics Co., Ltd. Electronic device and method of manufacturing an electronic device
KR102574409B1 (ko) * 2019-07-01 2023-09-04 삼성전기주식회사 반도체 패키지
US20210249330A1 (en) * 2020-02-06 2021-08-12 Intel Corporation Composite thermal matrix
WO2022246665A1 (zh) * 2021-05-25 2022-12-01 华为技术有限公司 一种半导体装置
CN115911138A (zh) * 2021-09-28 2023-04-04 Tcl科技集团股份有限公司 封装结构、封装方法及显示装置
CN115312479B (zh) * 2022-08-08 2023-07-25 芯创(天门)电子科技有限公司 一种半导体芯片系统及堆叠封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023665A1 (en) * 2006-07-25 2008-01-31 Weiser Martin W Thermal interconnect and interface materials, methods of production and uses thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5007478A (en) * 1989-05-26 1991-04-16 University Of Miami Microencapsulated phase change material slurry heat sinks
US5757620A (en) * 1994-12-05 1998-05-26 International Business Machines Corporation Apparatus for cooling of chips using blind holes with customized depth
US6848500B1 (en) * 1999-03-11 2005-02-01 Skyworks Solutions, Inc. Cooling system for pulsed power electronics
US6672370B2 (en) * 2000-03-14 2004-01-06 Intel Corporation Apparatus and method for passive phase change thermal management
DE10157671A1 (de) * 2001-11-24 2003-06-05 Merck Patent Gmbh Optimierter Einsatz von PCM in Kühlvorrichtungen
US20030202306A1 (en) * 2002-02-26 2003-10-30 International Rectifier Corporation Heat sink for semiconductor die employing phase change cooling
KR100630682B1 (ko) 2004-05-31 2006-10-02 삼성전자주식회사 열 버퍼층을 구비한 집적회로 패키지
DE102004031889B4 (de) * 2004-06-30 2012-07-12 Infineon Technologies Ag Halbleiterbauteil mit einem Gehäuse und einem teilweise in eine Kunststoffgehäusemasse eingebetteten Halbleiterchip und Verfahren zur Herstellung desselben
KR20080114063A (ko) 2007-06-26 2008-12-31 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023665A1 (en) * 2006-07-25 2008-01-31 Weiser Martin W Thermal interconnect and interface materials, methods of production and uses thereof

Also Published As

Publication number Publication date
KR20120123986A (ko) 2012-11-12
US20120280382A1 (en) 2012-11-08
US9024434B2 (en) 2015-05-05

Similar Documents

Publication Publication Date Title
KR101800437B1 (ko) 반도체 패키지
TWI538120B (zh) 包含導電底部塡充材料之半導體裝置及封裝以及相關方法
EP2984652B1 (en) Thermal management for solid-state drive
KR102105902B1 (ko) 방열 부재를 갖는 적층 반도체 패키지
CN104282640B (zh) 半导体芯片与具有该半导体芯片的层叠型半导体封装
US7928590B2 (en) Integrated circuit package with a heat dissipation device
JP5838065B2 (ja) 熱伝導部材及び熱伝導部材を用いた接合構造
US20150130078A1 (en) Semiconductor chip and semiconductor package having same
US10461061B2 (en) Apparatuses and methods for semiconductor die heat dissipation
EP2560201B1 (en) Semiconductor packaging structure and method of fabricating the same
US20140175625A1 (en) Semiconductor device including at least one element
US20220246491A1 (en) Thermal conductive film
KR102287761B1 (ko) 방열 부재를 가지는 반도체 패키지
WO2019212680A1 (en) Thermal management solutions for stacked integrated circuit devices using unidirectional heat transfer devices
KR101069288B1 (ko) 반도체 패키지
US8624366B2 (en) Semiconductor package structure and method of fabricating the same
US20200373221A1 (en) Electronic device and method of manufacturing an electronic device
KR20090077203A (ko) 반도체 패키지
TW202105647A (zh) 包含熱傳導網絡結構的半導體封裝件
JP2020043318A (ja) 電気部品用蓄熱組成物、半導体装置、及び、配線基板
CN211125632U (zh) 一种倒装芯片封装结构
CN101308827A (zh) 散热型半导体封装件
WO2014049965A1 (ja) 実装基板を用いた回路モジュール
KR20200042644A (ko) 열방사 특성이 우수한 플렉시블 방열시트 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant