KR950034547A - 반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법 - Google Patents

반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법 Download PDF

Info

Publication number
KR950034547A
KR950034547A KR1019950003426A KR19950003426A KR950034547A KR 950034547 A KR950034547 A KR 950034547A KR 1019950003426 A KR1019950003426 A KR 1019950003426A KR 19950003426 A KR19950003426 A KR 19950003426A KR 950034547 A KR950034547 A KR 950034547A
Authority
KR
South Korea
Prior art keywords
substrate
etching
protective coating
front surface
etching method
Prior art date
Application number
KR1019950003426A
Other languages
English (en)
Other versions
KR100392919B1 (ko
Inventor
요제프 마투니
Original Assignee
발도르프, 옴케
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 발도르프, 옴케, 지멘스 악티엔게젤샤프트 filed Critical 발도르프, 옴케
Publication of KR950034547A publication Critical patent/KR950034547A/ko
Application granted granted Critical
Publication of KR100392919B1 publication Critical patent/KR100392919B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

프로세서스 챔버내에서 플라즈마를 이용한 에칭은, 반응성 입자가 기판 후면에만 이르는 한편 기판 앞면으로의 그것의 침투는 보호 천연가스에 의해 방지되도록 이루어진다.

Description

반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 개별 기판 에칭장치의 부분도, 제2도는 스페이스 노우즈에 의한 기판의 간격유지를 나타낸 측면도 및 평면도, 제3도는 간접적인 스토퍼에 의한 기판의 간격유지를 나타낸 개략도.

Claims (11)

  1. 반도체 재료로 된 기판의 양측면이 적어도 하나의 증착 프로세스에서 코팅된 다음, 기판 후면의 코팅이 기판 앞면이 보호코팅없이 에칭에 의해 다시 제거되는 방식으로 구성된, 반도체 기판에 고집적회로를 만들기위한 방법에 있어서, 플라즈마에서 발생된 반응성 입자가 기판 후면(2)에만 이르는 한편, 기판 앞면으로의 그것의 침투가 보호 천연가스에 의해 방지되도록,프로세서 챔버내에서 에칭이 이루어지는 것을 특징으로 하는 반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법.
  2. 제1항에 있어서, 기판 앞면에 작용하는 천연가스의 압력이 가판 후면(2)에 작용하는 압력과 적어도 동일하게 선택되는 것을 특징으로 하는 반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법.
  3. 제1항 또는 제2항에 있어서, 기판 앞면이 그 위로 흐르는 천연가스에 의해 보호되는 것을 특징으로 하는 반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 기판 앞면을 포함하는 제2프로세스 챔버부분(5)에 대해 기판후면을 포함하는 제1프로세스 챔버부분(6)을 적어도 부분적으로 밀봉하기 위한 수단이 제공되는 것을 특징으로 하는 반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법.
  5. 제4항에 있어서, 밀봉이 기판의 편평한 영역에 대한 프로세스 챔버에 속한 지지면의 프로필 매칭에 의해 이루어지는 것을 특징으로 하는 반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법.
  6. 제4항에 있어서, 부분적 밀봉이 기판 앞면의 외부 가장자리 영역내에 배치된 링형 몸체(8)에 의해 이루어지는 것을 특징으로 하는 반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법.
  7. 제6항에 있어서, 링형 몸체(8)가 기판에 대해 최대로 수 밀리미터의 간격을 두고 가급적 접촉없이 배치되도록 하기 위해, 수단(9,10,11)이 제공되는 것을 특징으로 하는 반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법.
  8. 제7항에 있어서, 링형 몸체(8) 및 기판이 간접적인 스토퍼(10)에 의해 기판 앞면에 대해 완전히 무접촉으로 서로 유지되는 것을 특징으로 하는 반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 에칭에 사용되는, 그러나 여기되지 않은 에칭가스가 천연가스로 사용되는 것을 특징으로 하는 반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법.
  10. 제1항 내지 제8항 중 어느 한 항에 있어서, 질소가 천연가스로 사용되는 것을 특징으로 하는 반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 에칭이 개별 기판 에칭장치에서 상부로 향한 수평 기판 옆면으로 수행되는 것을 특징으로 하는 반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950003426A 1994-02-22 1995-02-22 반도체 기판 앞면의 보호 코팅없이 플라즈마를 이용한 기판 후면의 에칭방법 KR100392919B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE4405667 1994-02-22
DEP4405667.2 1994-02-22
DE19502777.9 1995-01-25
DE19502777A DE19502777A1 (de) 1994-02-22 1995-01-25 Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite

Publications (2)

Publication Number Publication Date
KR950034547A true KR950034547A (ko) 1995-12-28
KR100392919B1 KR100392919B1 (ko) 2003-11-13

Family

ID=6510893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003426A KR100392919B1 (ko) 1994-02-22 1995-02-22 반도체 기판 앞면의 보호 코팅없이 플라즈마를 이용한 기판 후면의 에칭방법

Country Status (4)

Country Link
US (2) US6013136A (ko)
KR (1) KR100392919B1 (ko)
DE (2) DE19502777A1 (ko)
TW (1) TW295688B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19505906A1 (de) * 1995-02-21 1996-08-22 Siemens Ag Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite
DE19621399A1 (de) * 1996-05-28 1997-12-04 Siemens Ag Verfahren zum Ätzen eines Halbleitersubstrats sowie Ätzanlage
DE19703059A1 (de) * 1997-01-28 1998-09-17 Siemens Ag Vorrichtung und Verfahren zur Halterung und zum Schutz von Halbleiter-Wafern
EP1052682B1 (de) * 1999-04-28 2002-01-09 SEZ Semiconductor-Equipment Zubehör für die Halbleiterfertigung AG Vorrichtung und Verfahren zur Flüssigkeitsbehandlung von scheibenförmigen Gegenständen
US7288465B2 (en) * 2003-04-15 2007-10-30 International Business Machines Corpoartion Semiconductor wafer front side protection
US9452229B2 (en) * 2005-06-10 2016-09-27 Albemarle Corporation Highly concentrated, biocidally active compositions and aqueous mixtures and methods of making the same
US8373086B2 (en) * 2008-04-07 2013-02-12 Charm Engineering Co., Ltd. Plasma processing apparatus and method for plasma processing
WO2019023636A1 (en) * 2017-07-28 2019-01-31 Tokyo Electron Limited SYSTEM AND METHOD FOR DEPOSITING THE BACK OF A SUBSTRATE

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3027934A1 (de) * 1980-07-23 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur einseitigen aetzung von halbleiterscheiben
US4849068A (en) * 1985-10-24 1989-07-18 Texas Instruments Incorporated Apparatus and method for plasma-assisted etching
JPH07105370B2 (ja) * 1986-10-08 1995-11-13 ロ−ム株式会社 半導体ウエハの裏面加工方法
JPS63202922A (ja) * 1987-02-18 1988-08-22 Nec Kyushu Ltd 半導体基板洗浄装置
JPH0254751A (ja) * 1988-08-17 1990-02-23 Tadahiro Omi 金属酸化処理装置及び金属酸化処理方法並びに金属装入方法
US4857142A (en) * 1988-09-22 1989-08-15 Fsi International, Inc. Method and apparatus for controlling simultaneous etching of front and back sides of wafers
US5075256A (en) * 1989-08-25 1991-12-24 Applied Materials, Inc. Process for removing deposits from backside and end edge of semiconductor wafer while preventing removal of materials from front surface of wafer
JPH03228321A (ja) * 1990-02-02 1991-10-09 Nec Corp プラズマｃｖｄ装置
US5230741A (en) * 1990-07-16 1993-07-27 Novellus Systems, Inc. Gas-based backside protection during substrate processing
US5238499A (en) * 1990-07-16 1993-08-24 Novellus Systems, Inc. Gas-based substrate protection during processing
US5269847A (en) * 1990-08-23 1993-12-14 Applied Materials, Inc. Variable rate distribution gas flow reaction chamber
JP2666609B2 (ja) * 1991-06-26 1997-10-22 日本電気株式会社 プラズマ処理装置
JPH05315300A (ja) * 1992-05-13 1993-11-26 Toshiba Corp ドライエッチング装置
US5280894A (en) * 1992-09-30 1994-01-25 Honeywell Inc. Fixture for backside wafer etching
US5292554A (en) * 1992-11-12 1994-03-08 Applied Materials, Inc. Deposition apparatus using a perforated pumping plate
JP3259380B2 (ja) * 1992-12-04 2002-02-25 ソニー株式会社 半導体装置の製造方法
US5352294A (en) * 1993-01-28 1994-10-04 White John M Alignment of a shadow frame and large flat substrates on a support
US5540821A (en) * 1993-07-16 1996-07-30 Applied Materials, Inc. Method and apparatus for adjustment of spacing between wafer and PVD target during semiconductor processing
KR100274754B1 (ko) * 1993-08-18 2000-12-15 히가시 데쓰로 성막장치 및 성막방법
WO1996008838A1 (en) * 1994-09-15 1996-03-21 Materials Research Corporation Apparatus and method for clampling a substrate

Also Published As

Publication number Publication date
US6013136A (en) 2000-01-11
US6152073A (en) 2000-11-28
TW295688B (ko) 1997-01-11
DE19502777A1 (de) 1995-08-24
KR100392919B1 (ko) 2003-11-13
DE59511107D1 (de) 2010-07-22

Similar Documents

Publication Publication Date Title
JPS6457637A (en) Method and apparatus for handling wafer
KR900017100A (ko) 반도체 웨이퍼 후면 처리방법
TW357404B (en) Apparatus and method for processing of plasma
CA2182247A1 (en) Apparatus and method for treatment of substrate surface using plasma focused below orifice leading from chamber into substrate containing area
KR940016554A (ko) 정전척을 가지는 재치대 및 이것을 이용한 플라즈마 처리장치
EP0235770A3 (en) Device for the plasma processing of substrates in a high frequency excited plasma discharge
KR960015715A (ko) 반도체 기판상에서 에지 증착을 제어하는 장치 및 그 방법
MY112147A (en) Process and apparatus for etching semiconductor wafers
KR960032595A (ko) 플라즈마 처리 장치 및 그 방법
EP0809283A3 (en) Method of treating wafers
TW200710989A (en) Plasma etching apparatus
MY122222A (en) A dicing tape and a method of dicing a semiconductor wafer
WO2004010473A3 (en) Bubbler for substrate processing
KR950034547A (ko) 반도체 기판 앞면의 보호코팅없이 플라즈마를 이용한 기판 후면의 에칭방법
ID17230A (id) Metode memproses lapisan bawah
TW348227B (en) Method of orientation treatment of orientation film
MXPA03002138A (es) Cubiertas protectoras temporales que contienen superficies hidrofilicas.
ATE454601T1 (de) Umfangsdichtung zur rückseitenkühlung von substraten
KR850006777A (ko) 건식 에칭장치
TW200531837A (en) Slotted substrates and methods of forming
TW429271B (en) Introducing process fluid over rotating substrates
DE69901455T2 (de) Verfahren zum vakuumbeschichten eines gewölbten substrates
KR910003767A (ko) 열처리 장치
KR920005282A (ko) 미세가공 장치 및 방법
ATE236788T1 (de) Strukturierte trennfolie zwischen zwei laminierten oberflächen

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 12

EXPY Expiration of term