JP3257180B2 - 成膜方法 - Google Patents

成膜方法

Info

Publication number
JP3257180B2
JP3257180B2 JP23472493A JP23472493A JP3257180B2 JP 3257180 B2 JP3257180 B2 JP 3257180B2 JP 23472493 A JP23472493 A JP 23472493A JP 23472493 A JP23472493 A JP 23472493A JP 3257180 B2 JP3257180 B2 JP 3257180B2
Authority
JP
Japan
Prior art keywords
wafer
gas
film
plasma
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23472493A
Other languages
English (en)
Other versions
JPH0794500A (ja
Inventor
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23472493A priority Critical patent/JP3257180B2/ja
Priority to US08/309,873 priority patent/US5573981A/en
Publication of JPH0794500A publication Critical patent/JPH0794500A/ja
Application granted granted Critical
Publication of JP3257180B2 publication Critical patent/JP3257180B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば半導体装置の製
造に適用される成膜方法に関し、特に単極式静電チャッ
クを用いてウェハを保持しながらプラズマＣＶＤを行っ
た場合、残留電荷除去時のウェハ上へのパーティクル付
着を防止する方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化を図るため、その
最小加工寸法も縮小されている。例えば、１６ＭＤＲＡ
Ｍの最小加工寸法は約０．５μｍであるが、６４ＭＤＲ
ＡＭでは０．３５μｍ以下（サブハーフミクロン）、２
５６ＭＤＲＡＭでは０．２５μｍ以下（クォーターミク
ロン）にまで縮小することが要求される。
【０００３】このような状況下では、パーティクル管理
が素子の信頼性や歩留まりを左右する。特に、ＣＶＤの
場合、気相中に生成した堆積性の反応生成物がウェハ上
のみならず、その周辺部材や成膜室の内壁面にも堆積す
るため、堆積物層が経時的に肥厚する。この堆積物層が
温度変化等の要因により剥落すると、成膜室内やウェハ
面上のパーティクル・レベルを悪化させ易いという問題
がある。また、ウェハをウェハ・ステージ上に押さえ爪
の付いたクランプを用いて固定している場合には、この
押さえ爪とウェハとの接触により既に形成されている薄
膜の一部が剥離し、これがパーティクル源となることも
ある。
【０００４】これらの要因によるウェハ面上のパーティ
クル汚染を低減するため、静電チャックを用いて成膜室
内でウェハを垂直に保持した状態で成膜を行う枚葉式の
ＣＶＤ装置が実用化されている。
【０００５】静電チャックとは、絶縁部材中に埋設され
た内部電極に直流電圧を印加し、この絶縁部材とその上
に載置されたウェハとの間に発現するクーロン力を利用
してウェハを吸着固定させる機構であり、低温エッチン
グ装置のウェハ・ステージにも広く用いられている。
【０００６】静電チャックには、ウェハが導体、半導
体、誘電体のいずれであるか、またウェハをアースする
か否かにより幾つかの異なる方式が知られているが、単
極式と呼ばれる方式が広く用いられている。これは、ウ
ェハが導体又は半導体である場合に、絶縁部材中の単一
の内部電極に所定の極性の直流電圧を印加し、対向アー
スはプラズマを経由して処理チャンバの壁を通じてとる
方式である。この方式ではプラズマが生成しないとウェ
ハをウェハ・ステージに吸着することができないが、Ｍ
ＯＳデバイスのゲート酸化膜の耐圧劣化を生じにくい利
点がある。
【０００７】図１に、単極式静電チャックを用いてウェ
ハをウェハ・ステージ上に保持しながらＥＣＲ−ＣＶＤ
を行っている状態の一例を示す。
【０００８】ここで、ウェハ３はウェハ・ステージ１の
ウェハ載置面近傍を構成する単極式静電チャック９の上
に吸着保持され、ヒータ４による加熱及び図示されない
プラズマ生成室から発散磁界に沿って引き出されるプラ
ズマＰの照射を受けることにより、その表面に所定の材
料膜が成膜される。単極式静電チャック９は、ウェハ・
ステージ１の一部を構成する絶縁部材中に単一の内部電
極２が埋設されたものである。この内部電極２は、高周
波遮断フィルタ８と切り替えスイッチ５とを介して直流
電源回路に接続される。この直流電源回路は、正の直流
電圧を印加可能な直流電源６ａと負の直流電圧を印加可
能な直流電源６ｂとを並列接続し、かつ共通に接地した
ものである。
【０００９】図１では、直流電源６ｂが接続されること
により内部電極２は負電荷を帯び、これに伴って単極式
静電チャック９の表面には正電荷、ウェハ３には負電荷
がそれぞれ誘導されている。すなわち、ウェハ３は、自
身の負電荷とウェハ載置面の正電荷との間のクーロン力
により、単極式静電チャック９に吸着保持される。対向
アースは、プラズマＰを経由し、図示されないチャンバ
壁を通じてとられている。ところで、単極式静電チャッ
ク９を用いた場合、ＣＶＤ終了後に直流電圧の印加を停
止しても、電荷は残留したままである。このため、ウェ
ハ３を単極式静電チャック９から脱着するためには、Ｃ
ＶＤの結果に実質的に影響を与えないガスを供給して再
び残留電荷除去用のプラズマを生成させ、このプラズマ
を通じて残留電荷をリークさせることが必要である。こ
のときの電荷除去時間を短縮するために、ウェハの吸着
に用いた直流電圧と逆極性の直流電圧を内部電極に短時
間印加して電荷を強制的に除去することが通常行われて
いる。例えば、前述の図１に示されるように内部電極２
に正の直流電源６ａを接続してウェハ３の吸着を行った
場合には、図５に示されるように負の直流電源６ｂに短
時間接続し、脱着を行う。
【００１０】
【発明が解決しようとする課題】このように成膜直後に
単極式静電チャックの印加電圧の極性を切り換えて残留
電荷除去プラズマを照射すると、照射時間とともにウェ
ハ上のパーティクル・レベルが悪化することがわかっ
た。
【００１１】一例として図６に、ＳｉＨ４／Ｎ２Ｏ混合
ガスによる酸化シリコン薄膜のＥＣＲ−ＣＶＤを行った
後、Ｎ２Ｏガスのプラズマを生成させて残留電荷除去を
行った場合のパーティクル汚染の様子を示す。図中、縦
軸は５インチ径ウェハ上における粒径０．３μｍ以下の
パーティクル数、横軸はＮ２ Ｏプラズマ照射時間
（分）を表す。これより、プラズマ照射時間が延びるに
したがってウェハ上のパーティクル数が増加している様
子が明らかである。
【００１２】この理由は、次のように考えられる。すな
わち、プラズマＣＶＤの過程では図１に示されるよう
に、気相中で発生した反応生成物あるいは図示されない
成膜室の内壁面から剥落した反応生成物のパーティクル
７が、前記クーロン力の効果によりウェハ３の近傍に多
量に浮遊している。このパーティクル７が、印加電圧の
極性反転に伴って図５に示されるようにウェハ３の表面
に引きつけられるか、あるいはブラウン運動の過程で経
時的にウェハ３上に堆積するものと考えられる。
【００１３】そこで、本発明は、単極式静電チャックを
用いてウェハを保持しながらプラズマＣＶＤを行った場
合に、残留電荷除去時のウェハ上へのパーティクル付着
を防止する方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】上述の目的を達するた
め、本発明に係る成膜方法は、プラズマＣＶＤ装置の成
膜室内で単極式静電チャックを用いてウェハ・ステージ
上に保持されたウェハの表面に、成膜ガスとして酸素含
有ガスを用いたプラズマＣＶＤにより所定の薄膜を堆積
させる第１の工程と、前記成膜ガスを前記成膜室内から
排気する第２の工程と、前記成膜室内に前記酸素含有ガ
スを導入する第３の工程と、前記酸素含有ガスを放電さ
せて残留電荷除去プラズマを生成させ、前記単極式静電
チャックの残留電荷を除去する第４の工程とを有する。
【００１５】本発明においては、前記第１の工程と前記
第４の工程との間で、前記第２の工程と前記第３の工程
とをこの順に２回以上繰り返すことが望ましい。すなわ
ち、成膜ガスの排気と残留電荷除去用のガスの導入とを
多段階的に繰り返す、いわゆるサイクル・パージを行っ
てもよい。
【００１６】さらに、本発明にあっては、前記第２の工
程と前記第３の工程を同時に行うようにしてもよい。
【００１７】
【作用】本発明は、プラズマＣＶＤを行った後に成膜室
内の成膜ガスを一旦排気するので、ウェハ近傍に浮遊し
ているパーティクルは、このときの排気流に乗って成膜
室外へ除去される。したがって、残留電荷の除去をクリ
ーンな雰囲気下で行うことができ、途中で印加電圧の極
性を反転させたとしても、パーティクルがウェハ面に引
きつけられることが少なくなる。
【００１８】成膜ガスの排気と残留電荷除去用のガスの
導入を多段階的に繰り返す、いわゆるサイクル・パージ
を行えば、成膜室内の雰囲気の置換効率を高めることが
できる。
【００１９】あるいは、この成膜ガスの排気を、残留電
荷除去用のガスを導入しながら行えば、残留電荷除去用
のガスの置換効果により排気時間を短縮することがで
き、排気ステップの挿入によるスループットの大幅な低
下を抑えることができる。
【００２０】残留電荷除去用のガスとして、成膜ガスと
して用いた酸素含有ガスを用いることにより、プラズマ
ＣＶＤ終了後にプラズマの生成を中断してもガスのみを
供給し続けることが容易となり、スループットの低下を
最小限に抑えることができる。
【００２１】
【実施例】以下、本発明の具体的な実施例について説明
する。
【００２２】実施例１ 本実施例は、ＥＣＲ−ＣＶＤ装置のウェハ・ステージ上
に単極式静電チャックを用いて５インチ径のウェハを保
持しながらＳｉＨ４／Ｎ２Ｏ混合ガスを用いて酸化シリ
コン薄膜を成膜し、一旦、成膜室内の排気を行った後、
Ｎ２Ｏガスを用いて残留電荷除去を行った例である。
【００２３】まず、本実施例のプロセスの流れについ
て、図１乃至図３を参照しながら説明する。
【００２４】図１は前述したように、ＥＣＲ−ＣＶＤを
行っている状態の一例を示している。酸化シリコン膜の
成膜条件の一例を以下に示す。
【００２５】 ＳｉＨ４流量 ２０ ＳＣＣＭ Ｎ２Ｏ流量 ３５ ＳＣＣＭ ガス圧 ０．１ Ｐａ マイクロ波パワー ８００ Ｗ（２．４５ ＧＨｚ） ウェハ温度 ２００ ℃ この成膜時には、ウェハ３の近傍にクーロン力に引きつ
けられた多数のパーティクル７が浮遊している。なお、
図中のパーティクル７は、模式的に大きく表現してあ
る。
【００２６】次に、ウェハ３上に図示されない酸化シリ
コン膜が約８００ｎｍの厚さに成膜されたところでマイ
クロ波放電を停止し、成膜室内のガス圧が０．０５Ｐａ
となるまで所定時間排気した。この排気により、成膜中
及び成膜終了時にウェハ近傍に浮遊していたパーティク
ル７は、図２に示されるように排気流に乗って成膜室外
へ除去された。
【００２７】続いて成膜室内にＮ２Ｏガスを導入し、一
例として下記の条件でＥＣＲ放電を行ってＮ２Ｏプラズ
マよる残留電荷除去を行った。
【００２８】 Ｎ２Ｏ流量 ３５ ＳＣＣＭ ガス圧 ０．１ Ｐａ マイクロ波パワー ８００ Ｗ（２．４５ ＧＨｚ） 放電時間 １５ 秒 内部電極への直流電圧 ＋１００ Ｖ（最初の０．２秒間） ０ Ｖ（残る１４．８秒間） ここで、＋１００Ｖの直流電圧を印加する場合には、図
３に示されるように切り替えスイッチ５を操作して内部
電極２へ正の直流電源６ａを接続し、印加しない場合
（０Ｖ）は、切り替えスイッチ５を中立状態に維持し
た。このように内部電極への逆極性の直流電圧印加を最
初の短時間のみ行っているのは、静電チャックへの逆電
荷の誘起を防止するためである。
【００２９】この操作はパーティクル７の低減された雰
囲気下で行われるため、印加電圧の反転やプラズマ照射
時間に依存するパーティクル付着は大幅に減少した。
【００３０】以上の残留電荷除去工程を経てウェハ・ス
テージ９から脱着されたウェハ３についてパーティクル
数（個／５インチ径ウェハ）を測定し、これを前記排気
時間（分）との関連でプロットしたグラフを図４に示
す。粒径０．２〜０．３μｍのパーティクルと粒径０．
３μｍ以上のパーティクルの挙動には若干の差がある
が、特にクーロン力に引きつけられ易い小さなパーティ
クルの除去効果が大きい。
【００３１】本実施例では、各ウェハについてプラズマ
ＣＶＤが終了するたびに４分間の排気を行いながら連続
１００枚の枚葉処理を行ったが、ウェハ３上の付着パー
ティクル数を排気を行わない場合に比べて４０％以上低
減させることができた。
【００３２】実施例２ 本実施例では、ＳｉＨ４／Ｎ２Ｏ混合ガスによるプラズ
マＣＶＤを終了した後、成膜室内の排気とＮ２Ｏガスの
導入とを交互に行うサイクル・パージを行った。
【００３３】プラズマＣＶＤによる酸化シリコン薄膜の
成膜は、実施例１と同様に行った。成膜終了後は、成膜
室内の真空度が０．０５Ｐａ以下となるまで排気する工
程と、Ｎ２Ｏガスを流量３５ＳＣＣＭにて１分間供給す
る工程とを１サイクルとし、このサイクルを３回繰り返
した。その後、実施例１と同じ条件にてＥＣＲ放電を行
い、残留電荷除去を行った。
【００３４】本実施例では、プロセス時間は排気を行わ
ない従来プロセスに対して８割程度延長したが、付着パ
ーティクルを約６５％も低減させることができた。
【００３５】実施例３ 本実施例では、ＳｉＨ４／Ｎ２Ｏ混合ガスによるプラズ
マＣＶＤを終了した後、Ｎ２Ｏガスのみを成膜室内に流
し続け、しかる後にＮ２Ｏプラズマによる残留電荷除去
を行った。
【００３６】プラズマＣＶＤによる酸化シリコン薄膜の
成膜は、実施例１と同様に行った。成膜終了後は、Ｎ２
Ｏガスを１ＳＣＣＭの流量で流し続けながら、成膜室内
の真空度が０．０５Ｐａ以下となるまで排気を行った。
【００３７】本実施例では、排気流を途中で停止させる
ことがないので浮遊パーティクルの滞留時間が短縮さ
れ、排気を行わない場合に比べて付着パーティクル数を
５０％以上低減させることができた。また、排気ステッ
プの挿入によるプロセス時間の延長も２割程度に抑える
ことができた。
【００３８】以上、本発明を３例の実施例に基づいて説
明したが、本発明はこれらの実施例に何ら限定されるも
のではない。
【００３９】例えば、上述の例では上記内部電極２に印
加される直流電圧の極性を負→正→ゼロの順に変化させ
ているが、これを正→負→ゼロの順に変化させてもよ
い。
【００４０】また、上述の実施例においてウェハ・ステ
ージ１の導電部分にＲＦ電源を接続すれば、バイアスＥ
ＣＲ−ＣＶＤを行うことも可能である。
【００４１】その他、ウェハの構成、プラズマＣＶＤに
より成膜される薄膜の種類、ＣＶＤ条件、成膜ガスや残
留電荷除去用のガスの組成、排気条件、残留電荷除去時
の放電条件、使用するＣＶＤ装置の種類等が適宜変更可
能であることは、言うまでもない。
【００４２】
【発明の効果】以上の説明からも明らかなように、本発
明を用いることにより、プラズマＣＶＤの終了後に単極
式静電チャックの残留電荷除去を行う際にも、ウェハ上
へのパーティクル付着を防止することができる。また、
本発明は、既存のＣＶＤ装置の構成の大幅な変更や改造
を必要とせず、成膜ガスの供給タイミングや内部電極へ
の直流電圧印加タイミングといったシーケンスの変更に
より実現できるため、経済性に極めて優れている。この
シーケンス上の工夫によっては、プロセス時間の延長も
最低限に抑制することができるため、生産性を大きく損
なうおそれもなく、残留電荷除去時のウェハ上へのパー
ティクル付着を防止することができる。
【００４３】特に、本発明は、残留電荷除去用のガスと
して成膜ガスの組成の一部を用いることにより、プラズ
マＣＶＤ終了後にプラズマの生成を中断してもガスのみ
を供給し続けることが容易となり、スループットの低下
を最小限に抑えることが可能となる。
【図面の簡単な説明】
【図１】ウェハ・ステージ上に単極式静電チャックを用
いて固定されたウェハに対してプラズマＣＶＤを行って
いる状態を示す模式的断面図である。
【図２】図１のプラズマを一旦消滅させ、成膜室内の排
気を行ってパーティクルを除去している状態を示す模式
的断面図である。
【図３】残留電荷除去用のガスを用いて再びプラズマを
生成させ、残留電荷除去を行っている状態を示す模式的
断面図である。
【図４】本発明における排気時間とパーティクル数との
関係を示すグラフである。
【図５】途中排気を行わない従来の残留電荷除去工程に
おいて、ウェハ上にパーティクルが付着した状態を示す
模式的断面図である。
【図６】途中排気を行わない従来の残留電荷除去工程に
おいて、Ｎ２Ｏプラズマ照射時間とウェハ上に付着する
パーティクル数との関係を示すグラフである。
【符号の説明】
１ ウェハ・ステージ、 ２ 内部電極、 ３ ウェ
ハ、 ５ 切り替えスイッチ、 ６ａ，６ｂ 直流電
源、 ９ 単極式静電チャック
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/31 C23C 16/50 H01L 21/205 H01L 21/68

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 プラズマＣＶＤ装置の成膜室内で単極式
    静電チャックを用いてウェハ・ステージ上に保持された
    ウェハの表面に、成膜ガスとして酸素含有ガスを用いた
    プラズマＣＶＤにより所定の薄膜を堆積させる第１の工
    程と、前記 成膜ガスを前記成膜室内から排気する第２の工程
    と、 前記成膜室内に前記酸素含有ガスを導入する第３の工程
    と、前記酸素含有ガス を放電させて残留電荷除去プラズマを
    生成させ、前記単極式静電チャックの残留電荷を除去す
    る第４の工程とを有することを特徴とする成膜方法。
  2. 【請求項２】 前記第１の工程と前記第４の工程との間
    で、前記第２の工程と前記第３の工程とをこの順に２回
    以上繰り返すことを特徴とする請求項１記載の成膜方
    法。
  3. 【請求項３】 前記第２の工程と前記第３の工程が同時
    に行われることを特徴とする請求項１記載の成膜方法。
JP23472493A 1993-09-21 1993-09-21 成膜方法 Expired - Lifetime JP3257180B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP23472493A JP3257180B2 (ja) 1993-09-21 1993-09-21 成膜方法
US08/309,873 US5573981A (en) 1993-09-21 1994-09-20 Method of removing residual charges of an electrostatic chuck used in a layer deposition process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23472493A JP3257180B2 (ja) 1993-09-21 1993-09-21 成膜方法

Publications (2)

Publication Number Publication Date
JPH0794500A JPH0794500A (ja) 1995-04-07
JP3257180B2 true JP3257180B2 (ja) 2002-02-18

Family

ID=16975382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23472493A Expired - Lifetime JP3257180B2 (ja) 1993-09-21 1993-09-21 成膜方法

Country Status (2)

Country Link
US (1) US5573981A (ja)
JP (1) JP3257180B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5997962A (en) * 1995-06-30 1999-12-07 Tokyo Electron Limited Plasma process utilizing an electrostatic chuck
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US5793192A (en) * 1996-06-28 1998-08-11 Lam Research Corporation Methods and apparatuses for clamping and declamping a semiconductor wafer in a wafer processing system
KR100267784B1 (ko) * 1996-12-26 2001-04-02 김영환 정전척의 정전력 회복방법
US6790375B1 (en) * 1998-09-30 2004-09-14 Lam Research Corporation Dechucking method and apparatus for workpieces in vacuum processors
US6965506B2 (en) * 1998-09-30 2005-11-15 Lam Research Corporation System and method for dechucking a workpiece from an electrostatic chuck
US6125025A (en) * 1998-09-30 2000-09-26 Lam Research Corporation Electrostatic dechucking method and apparatus for dielectric workpieces in vacuum processors
US6099697A (en) * 1999-04-13 2000-08-08 Applied Materials, Inc. Method of and apparatus for restoring a support surface in a semiconductor wafer processing system
US6236555B1 (en) * 1999-04-19 2001-05-22 Applied Materials, Inc. Method for rapidly dechucking a semiconductor wafer from an electrostatic chuck utilizing a hysteretic discharge cycle
GB2354107B (en) * 1999-09-01 2004-04-28 Mitel Corp Surface stabilization of silicon rich silica glass using increased post deposition delay
JP4323232B2 (ja) * 2002-12-04 2009-09-02 芝浦メカトロニクス株式会社 静電吸着方法、静電吸着装置及び貼り合せ装置
KR20050115634A (ko) * 2004-06-04 2005-12-08 삼성전자주식회사 플라즈마 강화 화학기상증착설비를 이용한 화학기상증착방법
US20070211402A1 (en) * 2006-03-08 2007-09-13 Tokyo Electron Limited Substrate processing apparatus, substrate attracting method, and storage medium
US8021723B2 (en) * 2007-11-27 2011-09-20 Asm Japan K.K. Method of plasma treatment using amplitude-modulated RF power
US20090236214A1 (en) * 2008-03-20 2009-09-24 Karthik Janakiraman Tunable ground planes in plasma chambers
JP2010040822A (ja) * 2008-08-06 2010-02-18 Tokyo Electron Ltd 静電吸着装置の除電処理方法、基板処理装置、及び記憶媒体
US8633269B2 (en) 2010-12-01 2014-01-21 Mattel, Inc. Play modeling dough
JP2014075398A (ja) 2012-10-03 2014-04-24 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
US9261336B2 (en) 2013-03-15 2016-02-16 Mattel, Inc. Toy projectile and method of making
CN105590890B (zh) * 2014-10-21 2019-03-12 中微半导体设备(上海)有限公司 一种静电夹盘表层电荷的中和方法
CN110249416B (zh) 2017-04-07 2023-09-12 应用材料公司 在基板边缘上的等离子体密度控制
CN113529057B (zh) * 2020-04-13 2023-02-28 长鑫存储技术有限公司 半导体制造方法及多片式沉积设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728389A (en) * 1985-05-20 1988-03-01 Applied Materials, Inc. Particulate-free epitaxial process
EP0398806B1 (en) * 1989-05-17 1995-03-22 Fujitsu Limited Method of fabricating a semiconductor device
US5198298A (en) * 1989-10-24 1993-03-30 Advanced Micro Devices, Inc. Etch stop layer using polymers
JP2635195B2 (ja) * 1990-02-19 1997-07-30 株式会社日立製作所 静電チャックの帯電除去方法
US5255153A (en) * 1990-07-20 1993-10-19 Tokyo Electron Limited Electrostatic chuck and plasma apparatus equipped therewith
JPH0513556A (ja) * 1991-07-01 1993-01-22 Toshiba Corp 静電チヤツク
KR0164618B1 (ko) * 1992-02-13 1999-02-01 이노우에 쥰이치 플라즈마 처리방법
JP3259380B2 (ja) * 1992-12-04 2002-02-25 ソニー株式会社 半導体装置の製造方法
US5382311A (en) * 1992-12-17 1995-01-17 Tokyo Electron Limited Stage having electrostatic chuck and plasma processing apparatus using same
US5474614A (en) * 1994-06-10 1995-12-12 Texas Instruments Incorporated Method and apparatus for releasing a semiconductor wafer from an electrostatic clamp

Also Published As

Publication number Publication date
JPH0794500A (ja) 1995-04-07
US5573981A (en) 1996-11-12

Similar Documents

Publication Publication Date Title
JP3257180B2 (ja) 成膜方法
US8287750B2 (en) Plasma processing method and plasma processing apparatus
US6186153B1 (en) Plasma treatment method and manufacturing method of semiconductor device
US6767698B2 (en) High speed stripping for damaged photoresist
TW569344B (en) Insulation-film etching system
JPH0547712A (ja) プラズマ処理方法およびプラズマ処理装置
WO2022089288A1 (zh) 氧化物薄膜的制备方法
JP4642809B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP4322484B2 (ja) プラズマ処理方法及びプラズマ処理装置
US9269562B2 (en) In situ chamber clean with inert hydrogen helium mixture during wafer process
TWI756424B (zh) 電漿處理裝置之洗淨方法
US20190393048A1 (en) Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces
JPH10144668A (ja) プラズマ処理方法
JPH08124902A (ja) プラズマ処理装置
JPH1027780A (ja) プラズマ処理方法
JPH07115085A (ja) プラズマ処理方法
JPH06124998A (ja) プラズマ処理装置
JP3297963B2 (ja) プラズマエッチング方法
WO2001070517A1 (en) High speed stripping for damaged photoresist
JPH0239523A (ja) 半導体基板への成膜方法
KR100672696B1 (ko) 플라즈마를 이용한 반도체 소자의 세정장치 및 방법
JPH0855902A (ja) 半導体ウエハの処理方法
KR20230103914A (ko) Pvd 장치를 동작시키는 방법
JPH03107480A (ja) プラズマ処理装置
JPH11330063A (ja) プラズマ処理装置のクリ−ニング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071207

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091207

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091207

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 12