JPH11162949A - 基板にボトル型トレンチを形成する方法 - Google Patents
基板にボトル型トレンチを形成する方法Info
- Publication number
- JPH11162949A JPH11162949A JP10268072A JP26807298A JPH11162949A JP H11162949 A JPH11162949 A JP H11162949A JP 10268072 A JP10268072 A JP 10268072A JP 26807298 A JP26807298 A JP 26807298A JP H11162949 A JPH11162949 A JP H11162949A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- approximately
- etching
- etch
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 title description 5
- 238000000034 method Methods 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims description 39
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 37
- 238000001020 plasma etching Methods 0.000 abstract description 15
- 238000006243 chemical reaction Methods 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 13
- 239000007789 gas Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 239000000203 mixture Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 238000002161 passivation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000543 intermediate Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 蓄積容量を増加するために、半導体装置にボ
トル型トレンチを形成するさらに有利なかつ簡単化され
た方法を提供する。 【解決手段】 半導体基板（１０）にボトル型トレンチ
（２０）を形成する方法は、半導体装置にテーパを有す
る頂部部分（１０）を有するトレンチを反応イオンエッ
チングし、かつ反応イオンエッチングを継続し、その間
にトレンチに凹角型（２２）を与えるために半導体装置
の温度を上昇することを含んでいる。
トル型トレンチを形成するさらに有利なかつ簡単化され
た方法を提供する。 【解決手段】 半導体基板（１０）にボトル型トレンチ
（２０）を形成する方法は、半導体装置にテーパを有す
る頂部部分（１０）を有するトレンチを反応イオンエッ
チングし、かつ反応イオンエッチングを継続し、その間
にトレンチに凹角型（２２）を与えるために半導体装置
の温度を上昇することを含んでいる。
Description
【０００１】
【発明の属する技術分野】半導体基板にボトル型トレン
チを形成する方法が、ここに記載されている。さらに特
定すれば、ボトル型トレンチは、種々のエッチング条件
により単一エッチングプロセスを利用して、半導体基板
に形成される。
チを形成する方法が、ここに記載されている。さらに特
定すれば、ボトル型トレンチは、種々のエッチング条件
により単一エッチングプロセスを利用して、半導体基板
に形成される。
【０００２】
【従来の技術】半導体装置において蓄積容量を提供する
ために深いトレンチをエッチングする方法は、周知であ
る。このような方法の例は、反応イオンエッチングであ
る。一般に反応イオンエッチングは、高周波（ＲＦ）エ
ネルギー界によって反応室内にプラズマガス組成を第一
に構成する方法である。プラズマガス組成は、通常ニュ
ートラル(Neutrals)、ラジカル及びイオンを含む。後者
は、電界によって半導体基板の表面の方へ加速すること
ができる。ラジカルは、拡散によって半導体の表面に到
達する。半導体装置の表面に衝突する際に、ラジカルと
ともに加速されたイオンは、半導体装置の露出した表面
から材料を取り除く。ラジカルとともにイオンは、エッ
チングすべき材料内の原子又は分子と反応して、反応室
から取り除くことができる中間生成物又は揮発性副産物
を製造する。側壁不活性化フィルムは、通常マスク材料
又はプロセスガスの化学種とともに中間生成物又は揮発
性副産物の間の反応から形成される。このフィルムは、
エッチングを抑制し、マスク開口の物理的寸法を収縮し
かつそれによりトレンチの形を害する傾向を有する。
ために深いトレンチをエッチングする方法は、周知であ
る。このような方法の例は、反応イオンエッチングであ
る。一般に反応イオンエッチングは、高周波（ＲＦ）エ
ネルギー界によって反応室内にプラズマガス組成を第一
に構成する方法である。プラズマガス組成は、通常ニュ
ートラル(Neutrals)、ラジカル及びイオンを含む。後者
は、電界によって半導体基板の表面の方へ加速すること
ができる。ラジカルは、拡散によって半導体の表面に到
達する。半導体装置の表面に衝突する際に、ラジカルと
ともに加速されたイオンは、半導体装置の露出した表面
から材料を取り除く。ラジカルとともにイオンは、エッ
チングすべき材料内の原子又は分子と反応して、反応室
から取り除くことができる中間生成物又は揮発性副産物
を製造する。側壁不活性化フィルムは、通常マスク材料
又はプロセスガスの化学種とともに中間生成物又は揮発
性副産物の間の反応から形成される。このフィルムは、
エッチングを抑制し、マスク開口の物理的寸法を収縮し
かつそれによりトレンチの形を害する傾向を有する。
【０００３】半導体装置における蓄積容量をそれ以上増
加するために、ボトル型のトレンチが開発されている。
オザキ他、０．２２８μｍ2・トレンチ・セル・テクノ
ロジ−ズ・ウイズ・ボトル−シェイプド・キャパシター
・フォー・１Ｇビット・ＤＲＡＭ、テクニカル・ダイジ
ェスト；第２７．３．１巻、第６６１頁、（１９９５）
は、ボトル型トレンチを形成する多ステップ法を開示し
ている。オザキ他の方法は、（１）通常のＤＴシリコン
反応イオンエッチングによってトレンチを形成し；
（２）選択酸化によってトレンチの上側部分にカラー酸
化物を形成し；（３）それ自体りんドーピングしたポリ
シリコンをトレンチ内に堆積し；（４）トレンチの底部
部分においてトレンチ側壁内へのりんドーピングを熱処
理し；かつ（５）トレンチの底部部分の直径を拡大する
ために化学的ドライエッチングによりポリシリコンを取
り除くことによって、ボトル型トレンチを形成する。
加するために、ボトル型のトレンチが開発されている。
オザキ他、０．２２８μｍ2・トレンチ・セル・テクノ
ロジ−ズ・ウイズ・ボトル−シェイプド・キャパシター
・フォー・１Ｇビット・ＤＲＡＭ、テクニカル・ダイジ
ェスト；第２７．３．１巻、第６６１頁、（１９９５）
は、ボトル型トレンチを形成する多ステップ法を開示し
ている。オザキ他の方法は、（１）通常のＤＴシリコン
反応イオンエッチングによってトレンチを形成し；
（２）選択酸化によってトレンチの上側部分にカラー酸
化物を形成し；（３）それ自体りんドーピングしたポリ
シリコンをトレンチ内に堆積し；（４）トレンチの底部
部分においてトレンチ側壁内へのりんドーピングを熱処
理し；かつ（５）トレンチの底部部分の直径を拡大する
ために化学的ドライエッチングによりポリシリコンを取
り除くことによって、ボトル型トレンチを形成する。
【０００４】
【発明が解決しようとする課題】その蓄積容量を増加す
るために、半導体装置にボトル型トレンチを形成するさ
らに有利なかつ簡単化された方法を提供することが望ま
れる。本発明の方法は、どのような追加的な処理ステッ
プも用いずに、深いトレンチエッチングプロセスの間
に、ボトル型トレンチを形成することを可能にする。
るために、半導体装置にボトル型トレンチを形成するさ
らに有利なかつ簡単化された方法を提供することが望ま
れる。本発明の方法は、どのような追加的な処理ステッ
プも用いずに、深いトレンチエッチングプロセスの間
に、ボトル型トレンチを形成することを可能にする。
【０００５】
【課題を解決するための手段】基板にボトル型トレンチ
を形成する新しい方法が見出され、この方法は、次のス
テップを含んでいる：すなわち ａ）テーパを有する頂部部分を有するトレンチを形成す
るために第１の温度でエッチングを行ない、 ｂ）第２の温度でエッチングを継続し、第２の温度が、
第１の温度よりも高い。
を形成する新しい方法が見出され、この方法は、次のス
テップを含んでいる：すなわち ａ）テーパを有する頂部部分を有するトレンチを形成す
るために第１の温度でエッチングを行ない、 ｂ）第２の温度でエッチングを継続し、第２の温度が、
第１の温度よりも高い。
【０００６】代案実施例において、温度の変化の代わり
に又はそれに加えて、第１のエッチングステップは、第
１の圧力で行なわれ、かつエッチングは、第１の圧力よ
り低い第２の圧力で継続される。
に又はそれに加えて、第１のエッチングステップは、第
１の圧力で行なわれ、かつエッチングは、第１の圧力よ
り低い第２の圧力で継続される。
【０００７】
【発明の実施の形態】本発明は、ボトル型トレンチの形
成に関する。トレンチは、集積回路（ＩＣ）において利
用されるトレンチキャパシタを形成するために使われ
る。このようなＩＣは、例えばランダムアクセスメモリ
（ＲＡＭ）、ダイナミックランダムアクセスメモリ（Ｄ
ＲＡＭ）、同期ＤＲＡＭ（ＳＤＲＡＭ）及び読み出し専
用メモリ（ＲＯＭ）である。アプリケーション固有のＩ
Ｃ（ＡＳＩＣ）、組合せＤＲＡＭ論理回路（埋め込まれ
たＤＲＡＭ）、又はその他のあらゆる論理回路のような
その他のＩＣも、有用である。
成に関する。トレンチは、集積回路（ＩＣ）において利
用されるトレンチキャパシタを形成するために使われ
る。このようなＩＣは、例えばランダムアクセスメモリ
（ＲＡＭ）、ダイナミックランダムアクセスメモリ（Ｄ
ＲＡＭ）、同期ＤＲＡＭ（ＳＤＲＡＭ）及び読み出し専
用メモリ（ＲＯＭ）である。アプリケーション固有のＩ
Ｃ（ＡＳＩＣ）、組合せＤＲＡＭ論理回路（埋め込まれ
たＤＲＡＭ）、又はその他のあらゆる論理回路のような
その他のＩＣも、有用である。
【０００８】典型的には多数のＩＣが、ウエハ上に並列
に形成される。処理が終了した後に、ウエハは、個々の
チップにＩＣを分離するために裁断される。それからチ
ップは、パッケージングされ、その結果、最終的な製品
が生じ、この製品は、例えばコンピュータシステム、セ
ルラーフォン、個人用デジタル援助装置（ＰＤＡ）及び
その他の電子製品のような消費者製品において利用され
る。
に形成される。処理が終了した後に、ウエハは、個々の
チップにＩＣを分離するために裁断される。それからチ
ップは、パッケージングされ、その結果、最終的な製品
が生じ、この製品は、例えばコンピュータシステム、セ
ルラーフォン、個人用デジタル援助装置（ＰＤＡ）及び
その他の電子製品のような消費者製品において利用され
る。
【０００９】本発明によれば、ボトル型トレンチは、単
一プロセスを利用して形成される。一実施例において、
トレンチの形成は、２段のエッチングプロセスを含んで
いる。第１の段階は、トレンチの上側部分を形成し、か
つ第２の段階は、底部部分を形成し、その際、底部部分
は、エッチングパラメータを変更して形成され、その結
果、凹角型の又はボトル型のプロファイルが生じる。
一プロセスを利用して形成される。一実施例において、
トレンチの形成は、２段のエッチングプロセスを含んで
いる。第１の段階は、トレンチの上側部分を形成し、か
つ第２の段階は、底部部分を形成し、その際、底部部分
は、エッチングパラメータを変更して形成され、その結
果、凹角型の又はボトル型のプロファイルが生じる。
【００１０】半導体装置の製造は、典型的には連続した
段階において行なわれ、これらの段階の１つ又は複数
は、当該技術分野の専門家には周知の技術を利用して、
シリコンウエハのような基板上に選ばれた材料からなる
所望の層を堆積することを含んでいる。ガリウムひ素、
ゲルマニウム、シリコンオンインシュレータ（ＳＯＩ）
又はその他の半導体材料のようなその他の基板も有用で
ある。基板は、例えば所望の電気的特性を達成するため
に、所定の導電度のドーパントによって軽く又は重くド
ーピングすることができる。例えば図１によれば、パッ
ドスタックが、基板上に形成されている。パッドスタッ
クは、典型的に深いトレンチを形成するために使われる
ものである。このようなパッドスタックは、例えば窒化
シリコン層１２を含み、シリコンウエハ１０上に堆積さ
れており、かつ誘電体層（例えばＴＥＯＳ）１４は、層
１２上に堆積されている。層１２及び１４は、一緒にな
って深いトレンチエッチングステップのためのハードマ
スクを形成する。窒化物層は、後続の研磨ステップのた
めに研磨停止層として使われる。応力を減少し、かつ基
板への窒化物層の固着を促進するために、その間に酸化
物層（図示せず）が設けられている。それからマイクロ
リソグラフ技術によって半導体装置の表面に所定のパタ
ーンで、レジスト層（図示せず）を形成することができ
る。パターンの形成は、典型的には半導体装置の少なく
とも一部をレジスト材料によってコーティングするこ
と、及びそれから適当なパターンにおいて露光すること
を含んでいる。それからレジストは、ポジティブレジス
トが使われたか、又はネガティブレジストが使われたか
に依存して、露光された又は露光されないいずれかの部
分を取り除くために、当該技術分野においてよく知られ
た方法にしたがって現像することができる。一度レジス
トが現像されると、それから後続の処理ステップは、所
望の装置構造を与えるために半導体材料内において、適
当な物理的変化を、例えばその形成方法をここで説明す
るボトル型トレンチを局所的に与えるように行なうこと
ができる。レジスト層を形成しかつパターン化するため
に適当な材料及び方法、及び現像剤の組成は、当該技術
分野の専門家には周知である。このような通常の材料
は、ここにおいて使用することができる。
段階において行なわれ、これらの段階の１つ又は複数
は、当該技術分野の専門家には周知の技術を利用して、
シリコンウエハのような基板上に選ばれた材料からなる
所望の層を堆積することを含んでいる。ガリウムひ素、
ゲルマニウム、シリコンオンインシュレータ（ＳＯＩ）
又はその他の半導体材料のようなその他の基板も有用で
ある。基板は、例えば所望の電気的特性を達成するため
に、所定の導電度のドーパントによって軽く又は重くド
ーピングすることができる。例えば図１によれば、パッ
ドスタックが、基板上に形成されている。パッドスタッ
クは、典型的に深いトレンチを形成するために使われる
ものである。このようなパッドスタックは、例えば窒化
シリコン層１２を含み、シリコンウエハ１０上に堆積さ
れており、かつ誘電体層（例えばＴＥＯＳ）１４は、層
１２上に堆積されている。層１２及び１４は、一緒にな
って深いトレンチエッチングステップのためのハードマ
スクを形成する。窒化物層は、後続の研磨ステップのた
めに研磨停止層として使われる。応力を減少し、かつ基
板への窒化物層の固着を促進するために、その間に酸化
物層（図示せず）が設けられている。それからマイクロ
リソグラフ技術によって半導体装置の表面に所定のパタ
ーンで、レジスト層（図示せず）を形成することができ
る。パターンの形成は、典型的には半導体装置の少なく
とも一部をレジスト材料によってコーティングするこ
と、及びそれから適当なパターンにおいて露光すること
を含んでいる。それからレジストは、ポジティブレジス
トが使われたか、又はネガティブレジストが使われたか
に依存して、露光された又は露光されないいずれかの部
分を取り除くために、当該技術分野においてよく知られ
た方法にしたがって現像することができる。一度レジス
トが現像されると、それから後続の処理ステップは、所
望の装置構造を与えるために半導体材料内において、適
当な物理的変化を、例えばその形成方法をここで説明す
るボトル型トレンチを局所的に与えるように行なうこと
ができる。レジスト層を形成しかつパターン化するため
に適当な材料及び方法、及び現像剤の組成は、当該技術
分野の専門家には周知である。このような通常の材料
は、ここにおいて使用することができる。
【００１１】一度レジストが現像されると、半導体装置
は、マスクオープンエッチングを行なうために、すなわ
ちＴＥＯＳ１４及び窒化物層１２へレジストパターン転
写するために（ハードマスク）、エッチング方法を、例
えば反応イオンエッチング、プラズマエッチング等を受
けることができる。一度ハードマスクが開かれると、半
導体装置は、本発明のボトル型トレンチを形成するため
にエッチングを受けることができる。反応イオンエッチ
ングは、例えば半導体装置にボトル型トレンチを形成す
るために利用される。その他の異方性エッチング技術も
有用である。一実施例において、反応イオンエッチング
は、２つの段階において行なわれ、それぞれの段階は、
異なったパラメータによって行なわれる。変化すること
ができるパラメータは、後に説明するように、例えば高
周波電力、反応室圧力、バックフィル圧力等である。
は、マスクオープンエッチングを行なうために、すなわ
ちＴＥＯＳ１４及び窒化物層１２へレジストパターン転
写するために（ハードマスク）、エッチング方法を、例
えば反応イオンエッチング、プラズマエッチング等を受
けることができる。一度ハードマスクが開かれると、半
導体装置は、本発明のボトル型トレンチを形成するため
にエッチングを受けることができる。反応イオンエッチ
ングは、例えば半導体装置にボトル型トレンチを形成す
るために利用される。その他の異方性エッチング技術も
有用である。一実施例において、反応イオンエッチング
は、２つの段階において行なわれ、それぞれの段階は、
異なったパラメータによって行なわれる。変化すること
ができるパラメータは、後に説明するように、例えば高
周波電力、反応室圧力、バックフィル圧力等である。
【００１２】図１において明らかなように、反応イオン
エッチングパラメータは、第１の段階がテーパを有する
頂部部分２５を有するトレンチを有利に形成し、かつ第
２の段階がボトル型トレンチを形成するためにトレンチ
のそれより下の部分を有利に広げるように、調節されて
いる。テーパを有する側壁プロファイルは、トレンチの
テーパを有する部分に空所及び継目を形成することな
く、ポリシリコンのような材料をトレンチに充填するこ
とを容易にする。
エッチングパラメータは、第１の段階がテーパを有する
頂部部分２５を有するトレンチを有利に形成し、かつ第
２の段階がボトル型トレンチを形成するためにトレンチ
のそれより下の部分を有利に広げるように、調節されて
いる。テーパを有する側壁プロファイルは、トレンチの
テーパを有する部分に空所及び継目を形成することな
く、ポリシリコンのような材料をトレンチに充填するこ
とを容易にする。
【００１３】トレンチを形成するために反応イオンエッ
チングの第１の段階を開始するため、基板は、反応室
（図示せず）内におけるチャック（図示せず）上に配置
される。反応室は、当該技術分野の専門家にとって周知
のどのような通常の反応室でもよい。一度基板がチャッ
クにおける所定の位置にあると、通常チャックの前側と
基板の後側との間にギャップがある。典型的には不活性
ガス、例えばヘリウム、アルゴン等が、所定のバックフ
ィル圧力でギャップ内に導入される。ガスは、半導体装
置のための冷却機構を促進する。第１の段階のエッチン
グの間のバックフィル圧力は、通常ほぼ５トルからほぼ
１５トルまでの範囲にあり、有利にほぼ７トルからほぼ
１０トルまでの範囲にある。バックフィル圧力を制御す
る技術は、当該技術分野の専門家の知識の範囲内にあ
る。
チングの第１の段階を開始するため、基板は、反応室
（図示せず）内におけるチャック（図示せず）上に配置
される。反応室は、当該技術分野の専門家にとって周知
のどのような通常の反応室でもよい。一度基板がチャッ
クにおける所定の位置にあると、通常チャックの前側と
基板の後側との間にギャップがある。典型的には不活性
ガス、例えばヘリウム、アルゴン等が、所定のバックフ
ィル圧力でギャップ内に導入される。ガスは、半導体装
置のための冷却機構を促進する。第１の段階のエッチン
グの間のバックフィル圧力は、通常ほぼ５トルからほぼ
１５トルまでの範囲にあり、有利にほぼ７トルからほぼ
１０トルまでの範囲にある。バックフィル圧力を制御す
る技術は、当該技術分野の専門家の知識の範囲内にあ
る。
【００１４】反応室内における基板の配置に続いて、プ
ラズマガス組成が、反応室内に導入される。当該技術分
野の専門家には容易に明らかなように、反応室は、例え
ば真空を利用することによって、反応室内にプラズマガ
ス組成を導入する前に、大体においてあらゆる不純物を
含まないようにされる。本発明にとって適当なプラズマ
ガス組成は、当該技術分野の専門家にとって周知のあら
ゆる通常のプラズマガス組成を含んでいる。有利なプラ
ズマガス組成は、ＨＢｒ、ＮＦ3、及びあらかじめ混合
されたＨｅ／Ｏ2又は純粋なＯ2のいずれかを含んでい
る。とくに有用なプラズマガス組成は、ＨＢｒについて
ほぼ６９容量％からほぼ９０容量％までの、ＮＦ3につ
いてほぼ７．２容量％からほぼ２０．０容量％の、かつ
Ｏ2についてほぼ０容量％から６容量％の相対濃度を有
する。
ラズマガス組成が、反応室内に導入される。当該技術分
野の専門家には容易に明らかなように、反応室は、例え
ば真空を利用することによって、反応室内にプラズマガ
ス組成を導入する前に、大体においてあらゆる不純物を
含まないようにされる。本発明にとって適当なプラズマ
ガス組成は、当該技術分野の専門家にとって周知のあら
ゆる通常のプラズマガス組成を含んでいる。有利なプラ
ズマガス組成は、ＨＢｒ、ＮＦ3、及びあらかじめ混合
されたＨｅ／Ｏ2又は純粋なＯ2のいずれかを含んでい
る。とくに有用なプラズマガス組成は、ＨＢｒについて
ほぼ６９容量％からほぼ９０容量％までの、ＮＦ3につ
いてほぼ７．２容量％からほぼ２０．０容量％の、かつ
Ｏ2についてほぼ０容量％から６容量％の相対濃度を有
する。
【００１５】当該技術分野の専門家にとって明らかなよ
うに、天然の酸化物は、マスクエッチングの後にウエハ
を大気にさらした際に生じることがある。したがって存
在することがあるあらゆる天然の酸化物をブレイクスル
ーする初期エッチング条件を利用することが必要なこと
がある。
うに、天然の酸化物は、マスクエッチングの後にウエハ
を大気にさらした際に生じることがある。したがって存
在することがあるあらゆる天然の酸化物をブレイクスル
ーする初期エッチング条件を利用することが必要なこと
がある。
【００１６】典型的にはプラズマガス組成は、高周波
（ＲＦ）エネルギーを受けて、イオン及び／又はラジカ
ルを発生する。深いエッチングの第１の段階の間にイオ
ンを発生するために利用されるＲＦエネルギーの電力
は、通常ほぼ４００ワットからほぼ１０００ワットまで
の範囲にあり、かつなるべくほぼ６００ワットから９０
０ワットまでの範囲にある。磁界は、プラズマの密度を
高めるために反応室内に発生される。第１の段階のエッ
チングの間に利用される磁界強度は、ほぼ１５ガウスか
らほぼ１７０ガウスまでの範囲にあり、かつなるべくほ
ぼ１００ガウスからほぼ１７０ガウスまでの範囲にあ
る。図１によれば、イオンは、トレンチを形成するため
に、半導体装置の前側におけるレジスト層１６のパター
ン化された範囲に衝撃を与える。トレンチを形成するた
めにレジスト層１６のパターン化された範囲に衝撃を与
えると、テーパを有する頂部部分２５が、トレンチに形
成される。側壁不活性化フィルムは、半導体装置におけ
るイオンの衝撃の間に、トレンチ２０に生じ始める。不
活性化フィルムが形成される速度は、トレンチのテーパ
を有するプロファイルを決定する。第１の段階のエッチ
ングの間に利用される反応室圧力は、通常ほぼ２０ｍト
ルからほぼ１７５ｍトルの範囲にあり、かつなるべくほ
ぼ１１０ｍトルからほぼ１５０ｍトルの範囲にある。第
１の段階のエッチングの間の半導体装置の温度は、ほぼ
２０℃からほぼ１００℃までの範囲に、かつなるべくほ
ぼ５０℃からほぼ９０℃までの範囲に維持するようにす
る。上側部分に所望のトレンチプロファイルを形成する
ために半導体装置の温度を測定しかつ監視しかつ別の種
々のパラメータを管理する技術は、当該技術分野の専門
家の知識の範囲内にある。
（ＲＦ）エネルギーを受けて、イオン及び／又はラジカ
ルを発生する。深いエッチングの第１の段階の間にイオ
ンを発生するために利用されるＲＦエネルギーの電力
は、通常ほぼ４００ワットからほぼ１０００ワットまで
の範囲にあり、かつなるべくほぼ６００ワットから９０
０ワットまでの範囲にある。磁界は、プラズマの密度を
高めるために反応室内に発生される。第１の段階のエッ
チングの間に利用される磁界強度は、ほぼ１５ガウスか
らほぼ１７０ガウスまでの範囲にあり、かつなるべくほ
ぼ１００ガウスからほぼ１７０ガウスまでの範囲にあ
る。図１によれば、イオンは、トレンチを形成するため
に、半導体装置の前側におけるレジスト層１６のパター
ン化された範囲に衝撃を与える。トレンチを形成するた
めにレジスト層１６のパターン化された範囲に衝撃を与
えると、テーパを有する頂部部分２５が、トレンチに形
成される。側壁不活性化フィルムは、半導体装置におけ
るイオンの衝撃の間に、トレンチ２０に生じ始める。不
活性化フィルムが形成される速度は、トレンチのテーパ
を有するプロファイルを決定する。第１の段階のエッチ
ングの間に利用される反応室圧力は、通常ほぼ２０ｍト
ルからほぼ１７５ｍトルの範囲にあり、かつなるべくほ
ぼ１１０ｍトルからほぼ１５０ｍトルの範囲にある。第
１の段階のエッチングの間の半導体装置の温度は、ほぼ
２０℃からほぼ１００℃までの範囲に、かつなるべくほ
ぼ５０℃からほぼ９０℃までの範囲に維持するようにす
る。上側部分に所望のトレンチプロファイルを形成する
ために半導体装置の温度を測定しかつ監視しかつ別の種
々のパラメータを管理する技術は、当該技術分野の専門
家の知識の範囲内にある。
【００１７】一般に反応イオンエッチング法の第１の段
階は、テーパを有する頂部部分２５を有するトレンチを
形成する。第１の段階のエッチングは、通常ほぼ６０秒
からほぼ１８０秒までの、かつなるべくほぼ１１０秒か
らほぼ１２５秒までの範囲を有する期間にわたって行な
われる。第１の段階のエッチングの間に形成されるトレ
ンチの深さは、通常ほぼ１μｍからほぼ２μｍまでの、
かつなるべくほぼ１．２５μｍからほぼ１．７５μｍま
で範囲を有することができる。深いトレンチエッチング
の第１段階の完了において、ほぼ１．５μｍの有利な深
さを有するテーパを有する頂部部分２５だけが形成され
ている。もちろん第１の段階の間に形成されるトレンチ
の実際の深さは、設計パラメータに依存している。
階は、テーパを有する頂部部分２５を有するトレンチを
形成する。第１の段階のエッチングは、通常ほぼ６０秒
からほぼ１８０秒までの、かつなるべくほぼ１１０秒か
らほぼ１２５秒までの範囲を有する期間にわたって行な
われる。第１の段階のエッチングの間に形成されるトレ
ンチの深さは、通常ほぼ１μｍからほぼ２μｍまでの、
かつなるべくほぼ１．２５μｍからほぼ１．７５μｍま
で範囲を有することができる。深いトレンチエッチング
の第１段階の完了において、ほぼ１．５μｍの有利な深
さを有するテーパを有する頂部部分２５だけが形成され
ている。もちろん第１の段階の間に形成されるトレンチ
の実際の深さは、設計パラメータに依存している。
【００１８】トレンチのテーパを有する頂部部分２５の
形成の完了に続いて、反応イオンエッチングプロセスの
条件が変更される。短い過渡的なステップの後に、第２
段階のエッチング条件が選定され、これらの条件は、ト
レンチ２０に凹角型のプロファイル又はボトルの型２２
を与える（図２参照）。第２段階のエッチングは、半導
体装置の表面の温度の上昇によって、又は反応室内の圧
力の低下によって、又はその両方によって開始される。
形成の完了に続いて、反応イオンエッチングプロセスの
条件が変更される。短い過渡的なステップの後に、第２
段階のエッチング条件が選定され、これらの条件は、ト
レンチ２０に凹角型のプロファイル又はボトルの型２２
を与える（図２参照）。第２段階のエッチングは、半導
体装置の表面の温度の上昇によって、又は反応室内の圧
力の低下によって、又はその両方によって開始される。
【００１９】半導体装置の温度を上昇することによっ
て、トレンチ２０に側壁不活性化フィルムが形成される
速度は、所定の垂直反応イオンエッチングに加えてある
程度の側方反応イオンエッチングを考慮するために十分
なレベルに減少される。温度は、典型的には第１段階の
温度と比較してほぼ８０℃だけ上昇されるので、第２の
段階のエッチングは、ほぼ１００℃からほぼ１８０℃ま
での、かつなるべくほぼ１３０℃からほぼ１５０℃まで
のかつさらに有利にはほぼ１３８℃からほぼ１４２℃ま
での範囲の温度で行なわれる。
て、トレンチ２０に側壁不活性化フィルムが形成される
速度は、所定の垂直反応イオンエッチングに加えてある
程度の側方反応イオンエッチングを考慮するために十分
なレベルに減少される。温度は、典型的には第１段階の
温度と比較してほぼ８０℃だけ上昇されるので、第２の
段階のエッチングは、ほぼ１００℃からほぼ１８０℃ま
での、かつなるべくほぼ１３０℃からほぼ１５０℃まで
のかつさらに有利にはほぼ１３８℃からほぼ１４２℃ま
での範囲の温度で行なわれる。
【００２０】半導体装置の温度は、どのような方法で上
昇してもよい。とくに有用な実施例において、温度は、
バックフィル圧力を減少することによって、又はＲＦ電
力を増加することによって、又はその両方によって上昇
される。前記のように、チャックの前側と半導体装置の
後側との間のギャップ内に導入されるガスは、半導体装
置の冷却を制御し：ウエハの後側とチャックの前側との
間の熱の伝達は、Ｈｅバックフィル圧力を変えることに
よって調節することができ、したがってウエハ表面温度
は、急速に調節することができる。バックフィル圧力が
増加すると、半導体装置の温度は低下し、かつバックフ
ィル圧力が低下すると、半導体装置の温度は上昇する。
一般に第２段階のエッチングのために、バックフィル圧
力は、第１段階のエッチングの間に使用されるバックフ
ィル圧力と比較して、ほぼ５０ないし１００％だけ、な
るべく磁気的に増強したイオンエッチング（ＭＥＲＩ
Ｔ）についてほぼ７５％だけ、かつダイポールリング磁
気エッチング（ＤＲＭ）について１００％だけ増加する
ことができる。したがって第２段階のエッチングのため
に、バックフィル圧力は、ほぼ１．５トルからほぼ２．
５トルまでの範囲を有し、有利にはＭＥＲＩＴの場合に
ほぼ２トルに、かつＤＲＭの場合にほぼ０トルに設定さ
れる。
昇してもよい。とくに有用な実施例において、温度は、
バックフィル圧力を減少することによって、又はＲＦ電
力を増加することによって、又はその両方によって上昇
される。前記のように、チャックの前側と半導体装置の
後側との間のギャップ内に導入されるガスは、半導体装
置の冷却を制御し：ウエハの後側とチャックの前側との
間の熱の伝達は、Ｈｅバックフィル圧力を変えることに
よって調節することができ、したがってウエハ表面温度
は、急速に調節することができる。バックフィル圧力が
増加すると、半導体装置の温度は低下し、かつバックフ
ィル圧力が低下すると、半導体装置の温度は上昇する。
一般に第２段階のエッチングのために、バックフィル圧
力は、第１段階のエッチングの間に使用されるバックフ
ィル圧力と比較して、ほぼ５０ないし１００％だけ、な
るべく磁気的に増強したイオンエッチング（ＭＥＲＩ
Ｔ）についてほぼ７５％だけ、かつダイポールリング磁
気エッチング（ＤＲＭ）について１００％だけ増加する
ことができる。したがって第２段階のエッチングのため
に、バックフィル圧力は、ほぼ１．５トルからほぼ２．
５トルまでの範囲を有し、有利にはＭＥＲＩＴの場合に
ほぼ２トルに、かつＤＲＭの場合にほぼ０トルに設定さ
れる。
【００２１】ＲＦ電力を増加することによって、イオン
エネルギーが増加すると同時に、イオンは、さらに早い
速度で半導体装置の前側におけるレジスト層のパターン
化された範囲に衝撃を与える。両方の要因は、半導体装
置の温度を上昇する。第２段階のエッチングの間に、Ｒ
Ｆ電力は、第１段階のエッチングの間に使われるＲＦ電
力設定と比較して、ほぼ１０ないしほぼ４０％だけ、な
るべくＭＥＲＩＴの場合についてほぼ３７％だけ、かつ
ＤＲＭの場合についてほぼ１１％だけ増加することがで
きる。したがって第２段階のエッチングの間に、ＲＦ電
力は、ほぼ９００ワットからほぼ１５００ワットまで
の、かつなるべくほぼ１０００ワットからほぼ１１００
ワットまでの範囲にすることができる。
エネルギーが増加すると同時に、イオンは、さらに早い
速度で半導体装置の前側におけるレジスト層のパターン
化された範囲に衝撃を与える。両方の要因は、半導体装
置の温度を上昇する。第２段階のエッチングの間に、Ｒ
Ｆ電力は、第１段階のエッチングの間に使われるＲＦ電
力設定と比較して、ほぼ１０ないしほぼ４０％だけ、な
るべくＭＥＲＩＴの場合についてほぼ３７％だけ、かつ
ＤＲＭの場合についてほぼ１１％だけ増加することがで
きる。したがって第２段階のエッチングの間に、ＲＦ電
力は、ほぼ９００ワットからほぼ１５００ワットまで
の、かつなるべくほぼ１０００ワットからほぼ１１００
ワットまでの範囲にすることができる。
【００２２】ＭＥＲＩＴの場合にとっくに有用である代
替実施例において、第１段階のエッチングから第２段階
のエッチングに至る室圧力の減少は、イオン角度及びイ
オンエネルギーの分布を変更するために利用される。圧
力の減少とともにイオンは、トレンチ２０のテーパを有
する頂部部分２５からそらされ、テーパを有する頂部部
分２５の下におけるトレンチ２０の側壁に衝撃を与え
る。トレンチ２０において側壁不活性化フィルムを形成
する速度は、低下するので、この時、イオンは、トレン
チ２０の側壁の材料をエッチングして、有利に半導体装
置にボトル型のトレンチを形成することができる。反応
室圧力は、通常ほぼ１５ｍトルからほぼ６５ｍトルまで
の、かつなるべくほぼ３０ｍトルからほぼ５０ｍトルま
での範囲の量だけ低下することができる。
替実施例において、第１段階のエッチングから第２段階
のエッチングに至る室圧力の減少は、イオン角度及びイ
オンエネルギーの分布を変更するために利用される。圧
力の減少とともにイオンは、トレンチ２０のテーパを有
する頂部部分２５からそらされ、テーパを有する頂部部
分２５の下におけるトレンチ２０の側壁に衝撃を与え
る。トレンチ２０において側壁不活性化フィルムを形成
する速度は、低下するので、この時、イオンは、トレン
チ２０の側壁の材料をエッチングして、有利に半導体装
置にボトル型のトレンチを形成することができる。反応
室圧力は、通常ほぼ１５ｍトルからほぼ６５ｍトルまで
の、かつなるべくほぼ３０ｍトルからほぼ５０ｍトルま
での範囲の量だけ低下することができる。
【００２３】第１段階のエッチングの完了後に半導体装
置にトレンチ２０のボトル型２２をエッチングするため
に十分な時間は、ほぼ２００秒からほぼ３２０秒まで
の、かつなるべくほぼ２７５秒からほぼ２９０秒までの
範囲であることができる。したがってここに説明した方
法において利用される２つの段階のエッチングのための
全体の時間は、ほぼ２６０秒からほぼ５００秒までの範
囲にある。
置にトレンチ２０のボトル型２２をエッチングするため
に十分な時間は、ほぼ２００秒からほぼ３２０秒まで
の、かつなるべくほぼ２７５秒からほぼ２９０秒までの
範囲であることができる。したがってここに説明した方
法において利用される２つの段階のエッチングのための
全体の時間は、ほぼ２６０秒からほぼ５００秒までの範
囲にある。
【００２４】本発明をある程度の特殊性を含めてその有
利な形について説明したが、ここにおいて多くの変更及
び変化が可能であることは明らかである。それ故に本発
明が、その精神及び権利範囲から外れることなく、ここ
にとくに記載したようなものとは別の方法で実施するこ
とができることは明らかである。
利な形について説明したが、ここにおいて多くの変更及
び変化が可能であることは明らかである。それ故に本発
明が、その精神及び権利範囲から外れることなく、ここ
にとくに記載したようなものとは別の方法で実施するこ
とができることは明らかである。
【００２５】次の例は、本発明の方法の実例である。
【００２６】
【実施例】例１ 次のものは、１Ｇのボトル型トレンチを形成するための
プロセスにおいて利用することができる磁気的に増強さ
れた反応イオンエッチング（ＭＥＲＩＴ）のためのエッ
チング条件の実例である。
プロセスにおいて利用することができる磁気的に増強さ
れた反応イオンエッチング（ＭＥＲＩＴ）のためのエッ
チング条件の実例である。
【００２７】
【表１】
【００２８】次のものは、１ｇのボトル型トレンチを形
成するためのプロセスにおいて利用することができるダ
イポールリング磁気（ＤＲＭ）エッチングのためのエッ
チング条件の実例である。ＤＲＭエッチングは、１７０
ガウスの一定の磁界強度において実施される。
成するためのプロセスにおいて利用することができるダ
イポールリング磁気（ＤＲＭ）エッチングのためのエッ
チング条件の実例である。ＤＲＭエッチングは、１７０
ガウスの一定の磁界強度において実施される。
【００２９】
【表２】
【図１】本発明による有利な方法において第１の段階の
エッチングの後に形成されたテーパを有する頂部部分を
有するトレンチを示す概略横断面図である。
エッチングの後に形成されたテーパを有する頂部部分を
有するトレンチを示す概略横断面図である。
【図２】第２の段階のエッチングによって形成されたボ
トル型トレンチを示す概略横断面図である。
トル型トレンチを示す概略横断面図である。
１０ シリコンウエハ、 １２ 窒化シリコン層、 １
４ 誘電体層、 ２０トレンチ、 ２０ トレンチ、
２２ ボトル型、 ２５ 頂部部分
４ 誘電体層、 ２０トレンチ、 ２０ トレンチ、
２２ ボトル型、 ２５ 頂部部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カール ピー ムラー アメリカ合衆国 ニューヨーク ワッピン ガーズ フォールズ ブラザーズ ロード 89 (72)発明者 ラジヴ エム ラナード アメリカ合衆国 ニューヨーク フィッシ ュキル ナンバー ６ ロウドン ドライ ヴ ５ (72)発明者 ステファン シュミッツ アメリカ合衆国 ニューヨーク プレザン ト バレー スミス ロード ルーラル ルート ２ ボックス 196エーエー
Claims (12)
- 【請求項１】 テーパを有する頂部部分を有する基板に
おけるトレンチを形成するために第１の温度で第１のエ
ッチングを行ない、 底部部分を形成するために第２の温度で第２のエッチン
グを行ない、第２の温度が、第１の温度よりも高いこと
を特徴とする、基板にボトル型トレンチを形成する方
法。 - 【請求項２】 第１及び第２のエッチング両方が、プラ
ズマエッチングを含むことを特徴とする、請求項１記載
の方法。 - 【請求項３】 第１及び第２のエッチング両方が、反応
イオンエッチングを含むことを特徴とする、請求項１記
載の方法。 - 【請求項４】 第２の温度が、減少したバックフィル圧
力によって与えられることを特徴とする、請求項３記載
の方法。 - 【請求項５】 バックフィル圧力が、第１のエッチング
から第２のエッチングへ、ほぼ１桁の大きさだけ減少さ
れることを特徴とする、請求項４記載の方法。 - 【請求項６】 バックフィル圧力が、第１のエッチング
の間のほぼ１０トルから第２のエッチングの間のほぼ１
トルへ減少されることを特徴とする、請求項４記載の方
法。 - 【請求項７】 第２のエッチングの間に、第２の温度
が、増大したＲＦ電力によって与えられることを特徴と
する、請求項３記載の方法。 - 【請求項８】 ＲＦ電力が、第１のエッチングから第２
のエッチングへ、ほぼ３５％からほぼ４５％の量へ増加
されることを特徴とする、請求項７記載の方法。 - 【請求項９】 第２のエッチングの間に、第２の温度
が、減少するバックフィル圧力と増大するＲＦ電力とに
よって与えられることを特徴とする、請求項３記載の方
法。 - 【請求項１０】 第１のエッチングが、第１の圧力で行
なわれ、かつ第２のエッチングが、第２の圧力で行なわ
れ、第２の圧力が、第１の圧力よりも低いことを特徴と
する、請求項１記載の方法。 - 【請求項１１】 第２の圧力が、ほぼ３０からほぼ５０
ｍトルまで、第１の圧力よりも低いことを特徴とする、
請求項１０記載の方法。 - 【請求項１２】 第２の温度が、５２ないし８８℃ま
で、第１の温度よりも高いことを特徴とする、請求項１
記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/937,526 US5891807A (en) | 1997-09-25 | 1997-09-25 | Formation of a bottle shaped trench |
| US08/937526 | 1997-09-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11162949A true JPH11162949A (ja) | 1999-06-18 |
Family
ID=25470033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10268072A Pending JPH11162949A (ja) | 1997-09-25 | 1998-09-22 | 基板にボトル型トレンチを形成する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5891807A (ja) |
| EP (1) | EP0908936B1 (ja) |
| JP (1) | JPH11162949A (ja) |
| KR (1) | KR100500559B1 (ja) |
| CN (1) | CN1171286C (ja) |
| DE (1) | DE69837981T2 (ja) |
| TW (1) | TW430923B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521538B2 (en) | 2000-02-28 | 2003-02-18 | Denso Corporation | Method of forming a trench with a rounded bottom in a semiconductor device |
| JP2008108923A (ja) * | 2006-10-26 | 2008-05-08 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2012124218A (ja) * | 2010-12-06 | 2012-06-28 | Ulvac Japan Ltd | プラズマエッチング方法 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174339A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6060388A (en) * | 1997-10-29 | 2000-05-09 | International Business Machines Corporation | Conductors for microelectronic circuits and method of manufacture |
| US6369432B1 (en) * | 1998-02-23 | 2002-04-09 | Micron Technology, Inc. | Enhanced capacitor shape |
| JP3252789B2 (ja) * | 1998-04-03 | 2002-02-04 | 日本電気株式会社 | エッチング方法 |
| US6103585A (en) * | 1998-06-09 | 2000-08-15 | Siemens Aktiengesellschaft | Method of forming deep trench capacitors |
| US6235638B1 (en) * | 1999-02-16 | 2001-05-22 | Micron Technology, Inc. | Simplified etching technique for producing multiple undercut profiles |
| US6191447B1 (en) | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
| DE19930188A1 (de) | 1999-06-30 | 2001-01-04 | Infineon Technologies Ag | Verfahren zur Herstellung von Gräben für Speicherkondensatoren von DRAM-Halbleiterspeichern |
| JP4244456B2 (ja) | 1999-08-04 | 2009-03-25 | 株式会社デンソー | 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ |
| US6194284B1 (en) * | 1999-08-30 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method for forming residue free etched silicon layer |
| US6214686B1 (en) * | 1999-09-01 | 2001-04-10 | International Business Machines Corporation | Spatially offset deep trenches for high density DRAMS |
| US6071823A (en) * | 1999-09-21 | 2000-06-06 | Promos Technology, Inc | Deep trench bottle-shaped etch in centura mark II NG |
| DE19956078B4 (de) * | 1999-11-22 | 2006-12-28 | Infineon Technologies Ag | Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators |
| ITMI20010039A1 (it) | 2000-01-14 | 2002-07-11 | Denso Corp | Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso |
| US6864532B2 (en) | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| US6833079B1 (en) * | 2000-02-17 | 2004-12-21 | Applied Materials Inc. | Method of etching a shaped cavity |
| DE10016340C1 (de) * | 2000-03-31 | 2001-12-06 | Promos Technologies Inc | Verfahren zur Herstellung von flaschenförmigen Tiefgräben zur Verwendung in Halbleitervorrichtungen |
| US6284666B1 (en) * | 2000-05-31 | 2001-09-04 | International Business Machines Corporation | Method of reducing RIE lag for deep trench silicon etching |
| DE10029036C1 (de) * | 2000-06-13 | 2001-08-09 | Infineon Technologies Ag | Verfahren zur Erhöhung der Trenchkapazität |
| US6358856B1 (en) * | 2000-11-21 | 2002-03-19 | Advanced Micro Devices, Inc. | Bright field image reversal for contact hole patterning |
| US6544838B2 (en) * | 2001-03-13 | 2003-04-08 | Infineon Technologies Ag | Method of deep trench formation with improved profile control and surface area |
| FR2826179A1 (fr) * | 2001-06-14 | 2002-12-20 | St Microelectronics Sa | Tranchee d'isolement profonde et procede de realisation |
| KR100475271B1 (ko) * | 2002-12-06 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
| DE10333995B4 (de) * | 2003-07-25 | 2018-10-25 | Robert Bosch Gmbh | Verfahren zum Ätzen eines Halbleitermaterials |
| KR100487657B1 (ko) * | 2003-08-13 | 2005-05-03 | 삼성전자주식회사 | 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법 |
| GB0401622D0 (en) * | 2004-01-26 | 2004-02-25 | Oxford Instr Plasma Technology | Plasma etching process |
| KR100707803B1 (ko) * | 2005-10-28 | 2007-04-17 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체 소자의 제조방법 |
| CN100435287C (zh) * | 2006-04-03 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 去除晶片针状缺陷的方法以及电容器的制造方法 |
| US7410862B2 (en) * | 2006-04-28 | 2008-08-12 | International Business Machines Corporation | Trench capacitor and method for fabricating the same |
| US7375413B2 (en) | 2006-05-26 | 2008-05-20 | International Business Machines Corporation | Trench widening without merging |
| US7709320B2 (en) * | 2006-06-28 | 2010-05-04 | International Business Machines Corporation | Method of fabricating trench capacitors and memory cells using trench capacitors |
| US7560360B2 (en) * | 2006-08-30 | 2009-07-14 | International Business Machines Corporation | Methods for enhancing trench capacitance and trench capacitor |
| KR20080038503A (ko) * | 2006-10-30 | 2008-05-07 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체 소자의 제조 방법 |
| KR100818654B1 (ko) * | 2006-12-01 | 2008-04-01 | 주식회사 하이닉스반도체 | 벌브형 리세스 게이트를 갖는 반도체 소자 및 그 제조 방법 |
| US7846791B2 (en) * | 2007-11-08 | 2010-12-07 | International Business Machines Corporation | Structure for a trench capacitor |
| US7863180B2 (en) * | 2008-05-06 | 2011-01-04 | International Business Machines Corporation | Through substrate via including variable sidewall profile |
| JP2011204808A (ja) * | 2010-03-25 | 2011-10-13 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
| JP2012204395A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| CN102386122B (zh) * | 2011-11-02 | 2017-06-09 | 上海华虹宏力半导体制造有限公司 | 采用硬掩膜形成隔离沟槽的方法 |
| JP6106519B2 (ja) * | 2013-05-09 | 2017-04-05 | 東京エレクトロン株式会社 | 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム |
| US9666665B2 (en) | 2014-04-09 | 2017-05-30 | Infineon Technologies Ag | Semiconductor device with semiconductor mesa including a constriction |
| CN105489482A (zh) * | 2014-09-17 | 2016-04-13 | 北大方正集团有限公司 | Vdmos沟槽刻蚀方法及vdmos |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855017A (en) * | 1985-05-03 | 1989-08-08 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
| US4726879A (en) * | 1986-09-08 | 1988-02-23 | International Business Machines Corporation | RIE process for etching silicon isolation trenches and polycides with vertical surfaces |
| US5013400A (en) * | 1990-01-30 | 1991-05-07 | General Signal Corporation | Dry etch process for forming champagne profiles, and dry etch apparatus |
| US5403435A (en) * | 1992-01-23 | 1995-04-04 | Micron Technology, Inc. | Process for selectively etching integrated circuit devices having deep trenches or troughs or elevated features with re-entrant profiles |
| JPH0637275A (ja) * | 1992-07-13 | 1994-02-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US5605600A (en) * | 1995-03-13 | 1997-02-25 | International Business Machines Corporation | Etch profile shaping through wafer temperature control |
-
1997
- 1997-09-25 US US08/937,526 patent/US5891807A/en not_active Expired - Lifetime
-
1998
- 1998-09-15 CN CNB981191835A patent/CN1171286C/zh not_active Expired - Lifetime
- 1998-09-17 TW TW087115487A patent/TW430923B/zh not_active IP Right Cessation
- 1998-09-22 JP JP10268072A patent/JPH11162949A/ja active Pending
- 1998-09-23 KR KR10-1998-0039360A patent/KR100500559B1/ko not_active IP Right Cessation
- 1998-09-25 EP EP98307809A patent/EP0908936B1/en not_active Expired - Lifetime
- 1998-09-25 DE DE69837981T patent/DE69837981T2/de not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521538B2 (en) | 2000-02-28 | 2003-02-18 | Denso Corporation | Method of forming a trench with a rounded bottom in a semiconductor device |
| JP2008108923A (ja) * | 2006-10-26 | 2008-05-08 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2012124218A (ja) * | 2010-12-06 | 2012-06-28 | Ulvac Japan Ltd | プラズマエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990030049A (ko) | 1999-04-26 |
| CN1212455A (zh) | 1999-03-31 |
| DE69837981T2 (de) | 2008-01-24 |
| KR100500559B1 (ko) | 2005-09-26 |
| EP0908936B1 (en) | 2007-06-27 |
| TW430923B (en) | 2001-04-21 |
| US5891807A (en) | 1999-04-06 |
| CN1171286C (zh) | 2004-10-13 |
| DE69837981D1 (de) | 2007-08-09 |
| EP0908936A3 (en) | 2000-10-18 |
| EP0908936A2 (en) | 1999-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11162949A (ja) | 基板にボトル型トレンチを形成する方法 | |
| KR100491199B1 (ko) | 반도체 웨이퍼 에칭에 의한 집적 회로 | |
| US6284666B1 (en) | Method of reducing RIE lag for deep trench silicon etching | |
| US6867141B2 (en) | Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma | |
| US5698072A (en) | Dry etching method | |
| US6821865B2 (en) | Deep isolation trenches | |
| KR100255405B1 (ko) | 드라이에칭방법 | |
| US5759921A (en) | Integrated circuit device fabrication by plasma etching | |
| JPH10116823A (ja) | メタルポリサイド構造体のエッチング方法 | |
| JP2002500442A (ja) | 半導体デバイスのためのセルフアライメントコンタクト | |
| US5837615A (en) | Integrated circuit device fabrication by plasma etching | |
| US6017825A (en) | Etch rate loading improvement | |
| US20230354576A1 (en) | Semiconductor structure having buried word lines | |
| JPH07235590A (ja) | 半導体装置の製造方法 | |
| JPH10189537A (ja) | ドライエッチング方法 | |
| JPH08288256A (ja) | トレンチエッチング方法 | |
| US11410852B2 (en) | Protective layers and methods of formation during plasma etching processes | |
| JPH07161689A (ja) | ドライエッチング方法 | |
| JP2001250817A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JP3816494B2 (ja) | ドライエッチング方法および半導体装置の製造方法 | |
| JPH04142737A (ja) | ドライエッチング方法 | |
| JPH04148534A (ja) | ドライエッチング方法 | |
| EP1348233A1 (en) | Method of dry etching an antireflection coating in semiconductor devices | |
| JP2003298049A (ja) | 半導体装置の製造方法 | |
| CN107863347A (zh) | 微波退火制备 3d nand 的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080806 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090109 |