KR19990030049A - 병 모양 트렌치 형성 방법 - Google Patents
병 모양 트렌치 형성 방법 Download PDFInfo
- Publication number
- KR19990030049A KR19990030049A KR1019980039360A KR19980039360A KR19990030049A KR 19990030049 A KR19990030049 A KR 19990030049A KR 1019980039360 A KR1019980039360 A KR 1019980039360A KR 19980039360 A KR19980039360 A KR 19980039360A KR 19990030049 A KR19990030049 A KR 19990030049A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- etching
- temperature
- etching step
- pressure
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000001020 plasma etching Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 45
- 239000004065 semiconductor Substances 0.000 abstract description 36
- 150000002500 ions Chemical class 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 14
- 239000007789 gas Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 239000000203 mixture Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 239000010409 thin film Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000009849 deactivation Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000543 intermediate Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- ISIJQEHRDSCQIU-UHFFFAOYSA-N tert-butyl 2,7-diazaspiro[4.5]decane-7-carboxylate Chemical compound C1N(C(=O)OC(C)(C)C)CCCC11CNCC1 ISIJQEHRDSCQIU-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 기판(10)내에 병 모양 트렌치(20)를 형성하는 방법에 관한 것이고, 이러한 방법은 반도체 소자내에 끝이 가늘고 긴 최상부(25)를 가진 트렌치를 반응성 이온 에칭하고 트렌치가 오목한 형상부(22)를 가지도록 반도체 소자의 온도를 증가시키면서 반응성 이온 에칭을 계속하는 것을 포함한다.
Description
본 발명은 반도체 기판상에 병 모양 트렌치를 형성하는 방법에 관한 것이다. 특히, 병 모양 트렌치는 에칭 조건을 변화시킴으로써 단일 에칭 공정을 사용하여 반도체 기판내에 형성된다.
반도체 소자내에 저장 커패시턴스를 제공하기 위해 깊은 트렌치를 에칭하는 방법이 공지되어 있다. 이러한 방법의 예가 반응성 이온 에칭이다. 일반적으로, 반응성 이온 에칭은 가장 먼저 통신 주파수(RF) 에너지로 반응 챔버내에 플라즈마 기체 조성물을 형성하기 위한 방법이다. 플라즈마 기체 조성물은 일반적으로 중성입자, 라디칼 및 이온을 포함한다. 이온은 전기장에 의해 반도체 기판쪽으로 가속된다. 라디칼은 확산에 의해 반도체 표면에 도달한다. 반도체 소자의 표면을 냉각시키자마자, 라디칼과 가속된 이온은 반도체 소자의 노출 표면으로부터 물질을 제거한다. 라디칼과 이온은 에칭될 물질의 원자 또는 분자와 반응하여 반응 챔버로부터 제거될 수 있는 중간물 또는 휘발성 부산물을 형성한다. 측벽 불활성화 박막은 일반적으로 마스크 재료 또는 처리 기체로부터의 종(species)을 가진 중간물 또는 휘발성 부산물 사이의 반응으로부터 형성된다. 이러한 박막은 에칭을 억제하고, 마스크 개구부의 물리적인 크기를 수축시키며, 이에 의해 트렌치 모양에 영향을 미친다.
반도체 소자내 저장 커패시턴스를 더욱 증가시키기 위하여, 병 모양의 트렌치가 개발되었다. 1995년 출간된 테크니컬 다이제스트 Vol. 27. 3. 1의 p661에 개제된 오자키(Ozaki)등의1Gbit DRAM을 위한 병 모양 커패시턴스를 가진 0.228㎛ 2 트렌치 셀 기술에 병 모양 트렌치를 형성하기 위한 다단계 방법이 개시된다. 오자키등의 병 모양 트렌치를 형성하기 위한 방법은 (1)통상적인 DT 실리콘 반응성 이온 에칭으로 트렌치를 형성하는 단계; (2)선택적인 산화에 의해 트렌치 상부에 칼라 산화물을 형성하는 단계; (3)트렌치 내부에 인-시튜 방식으로 아인산 도핑된 폴리실리콘을 증착시키는 단계; (4)트렌치 기저부에서 트렌치 측벽 내부로 아인산 도핑을 어닐링하는 단계; 및 (5)화학 건식 에칭으로 폴리실리콘을 제거하여 트렌치 기저부의 직경을 넓히는 단계를 포함한다.
상부의 저장 커패시턴스를 증가시키기 위하여 반도체 소자내에 병 모양 트렌치를 형성하기 위해 더욱 편리하고 간단한 방법을 제공하는 것이 필요하다.
본 발명의 목적은 깊은 트렌치 에칭 공정시 추가의 가공 단계없이 병 모양 트렌치를 형성할 수 있는 방법을 제공하는 것이다.
도 1a는 본 발명에 따른 바람직한 실시예에서 제 1 단계 에칭이후에 형성된 끝이 가늘고 긴 최상부를 가진 트렌치의 개략 단면도를 도시한다.
도 1b는 본 발명에 따른 바람직한 실시예에서 제 2 단계 에칭에 의해 형성된 병 모양 트렌치의 개략 단면도를 도시한다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 실리콘 웨이퍼 12 : 실리콘 질화물층
14 : 유전체층 20 : 트렌치
22 : 병 모양 25 : 끝이 가늘고 긴 최상부
기판내에 병 모양 트렌치를 형성하기 위한 방법은 이하의 단계를 포함한다:
a)끝이 가늘고 긴 최상부를 갖는 트렌치를 형성하기 위해 제 1 온도에서 에칭하는 단계; 및
b)제 2 온도에서 에칭을 계속하는 단계에서, 제 2 온도는 제 1 온도보다 높다.
바람직한 실시예에서, 온도 변화를 대신하여 또는 추가하여 제 1 에칭 단계가 제 1 압력에서 수행되고 에칭은 제 1 압력보다 낮은 압력 다른 제 2 압력에서 계속된다.
본 발명은 병 모양 트렌치 형성에 관한 것이다. 트렌치는 집적 회로(IC)에서 사용되는 트렌치 커패시터를 형성하는데 사용된다. 이러한 IC는 예를 들면, 동적 RAM(DRAM), 동기 DRAM(SDRAM) 및 ROM이다. 응용 주문형 IC(Application Specific IC : ASIC), 병합형 DRAM-논리 회로(삽입형 DRAM) 또는 다른 논리 회로와 같은 다른 IC가 사용 가능하다.
전형적으로, 다양한 IC가 웨이퍼상에 병렬로 형성된다. 가공이 완결된 이후에, 웨이퍼는 다이싱되어 개별적인 칩으로 분리된다. 칩은 다음으로 패키지화되어 예를 들면, 컴퓨터 시스템. 휴대폰, 개인 휴대 정보 단말(Personal Digital Assistant : PDA) 및 다른 전자 상품과 같은 소비자 상품에서 사용되는 최종 상품화한다.
본 발명에 따르면, 병 모양 트렌치는 단일 공정을 통해 형성된다. 일실시예에서, 트렌치 형성은 두 단계의 에칭 공정을 가진다. 제 1 단계에서 트렌치 상부가 형성되고 제 2 단계에서 기저부가 형성되는데, 기저부는 에칭 패러미터를 변화시킴으로써 오목한 또는 병 모양 형상을 가지도록 형성된다.
반도체 소자의 제조는 전형적으로 여러 단계 즉, 당업자에게 공지된 기술을 사용하여 실리콘 웨이퍼와 같은 기판상에 선택된 재료로 구성된 원하는 층을 증착하는 하나 이상의 단계로 수행된다. 갈륨 비소, 게르마늄, 절연체상의 실리콘(Silicon On Insulator : SOI) 또는 다른 반도체 재료로 구성된 다른 기판이 사용 가능하다. 기판은 예를 들면, 원하는 전기 특성을 얻기 위하여 미리 설정된 도전체로 구성된 도펀트로 저도핑 또는 고도핑된다. 도 1a를 참조하면, 예를 들면, 패드 스택이 기판상에 형성된다. 패드 스택은 전형적으로 깊은 트렌치를 형성하는데 사용되는 사용된다. 이러한 패드 스택은 예를 들면, 실리콘 웨이퍼(10)상에 증착된 실리콘 질화물층(12)과 실리콘 질화물층(12)상에 증착된 유전체층(예를 들면, TEOS)(14)을 포함한다. 층들(12, 14)이 모여서 깊은 트렌치 에칭에 대한 하드 마스크를 형성한다. 질화물층은 다음의 연마 단계를 위한 연마 정지층과 같은 역할을 한다. 응력을 감소시키고 질화물층의 기판에 대한 접착력을 강화하기 위하여, 산화물층(도시 안됨)이 이들 사이에 제공된다. 다음으로, 레지스트층(도시 안됨)이 마이크로리소그래피 기술을 사용하여 반도체 소자 표면상에 패턴을 가지고 형성될 수 있다. 패턴을 형성하는 것은 전형적으로 반도체 소자의 적어도 일부를 레지스트 재료로 코팅하고 다음으로 적절한 패턴에 노출시키는 것이다. 레지스트는 다음으로 포지티브 레지스트가 사용되느냐 또는 네가티브 레지스트가 사용되느냐에 따라 노출된 부분 또는 노출되지 않은 부분을 제거하기 위하여 공지된 방법에 따라 현상될 수 있다. 일단 레지스트가 현상되면, 원하는 소자 구조를 얻기 위하여 반도체 재료내에 적절한 물리적 변화를 국부적으로 가하기 위한 가공 단계가 수행되고, 여기서는 예를 들면, 병 모양 트렌치를 형성하는 방법이 이하에서 설명될 것이다. 레지스트층뿐만 아니라 현상액 조성물을 형성하고 패터닝하기에 적합한 재료와 방법이 당업자들에게 공지되어 있다. 이러한 통상적인 재료가 여기서 사용된다.
일단 레지스트층이 현상되면, 반도체 소자는 예를 들면, 반응성 이온 에칭, 플라즈마 에칭 등에 의해 에칭되어 마스크 개방 에칭 즉, 레지스트 패턴을 TEOS(14)와 질화물층(하드 마스크)(12)으로 전사하도록 할 수 있다. 일단 하드 마스크가 개방되면, 반도체 소자는 본 발명에 따른 병 모양 트렌치를 형성하기 위해 에칭된다. 예를 들면, 반응성 이온 에칭이 반도체 소자내에 병 모양 트렌치를 형성하기 위해 사용된다. 다른 이등방성 에칭 기술 또한 사용 가능하다. 일실시예에서, 반응성 이온 에칭은 두 단계로 수행되는데, 각각의 단계는 다른 패러미터를 가지고 수행된다. 변화될 수 있는 패러미터는 예를 들면, 통신 주파수 전력, 반응 챔버 압력, 백필링(backfilling) 압력 등을 포함하고, 이는 이하에서 설명될 것이다.
도 1a에 도시된 바와 같이, 반응성 이온 에칭 패러미터는 제 1 단계에서 바람직하게는 끝이 가늘고 긴 최상부(25)를 가진 트렌치가 형성되고 제 2 단계에서 바람직하게는 트렌치 하부를 연장하는 병 모양 트렌치가 형성되도록 조정된다. 끝이 가늘고 긴 측벽 형상은 트렌치의 끝이 가늘고 긴 부분을 보이드(void)와 균열없이 폴리실리콘과 같은 재료로 트렌치를 충진하는 것을 용이하게 한다.
트렌치를 형성하기 위한 반응성 이온 에칭의 제 1 단계에서, 기판은 반응 챔버(도시 안됨)내의 척(도시 안됨)상에 위치한다. 반응 챔버는 당업자에게 공지된 어떠한 통상적인 반응 챔버를 사용할 수 있다. 일단 기판이 척상에 위치하면, 일반적으로 척의 전면부와 기판의 후면부 사이에 갭이 형성된다. 전형적으로, 예를 들면, 헬륨, 아르곤 등과 같은 불활성 기체가 미리 설정된 백필링 압력에서 갭 내부로 유입된다. 기체는 반도체 소자를 위한 냉각 메커니즘을 촉진시킨다. 제 1 단계 에칭시 백필링 압력은 보통 대략 5torr 내지 15torr의 범위, 바람직하게는 대략 7torr 내지 10torr 범위이다. 백필링 압력을 제어하기 위한 기술은 당업자의 범위에 있다.
반응 챔버내에 기판을 위치시킨 이후에, 플라즈마 기체 조성물이 반응 챔버내로 유입된다. 당업자라면 쉽게 알 수 있듯이, 반응 챔버는 예를 들면, 진공을 사용함으로써 반응 챔버 내부로 플라즈마 기체 조성물을 유입하기 전에 실질적으로 모든 불순물이 없는 상태이다. 본 발명에 적합한 플라즈마 기체 조성물은 당업자에게 공지된 어떠한 통상적인 플라즈마 기체 조성물도 포함한다. 바람직한 플라즈마 기체 조성물은 HBr, NF3및 사전 혼합 He/O2또는 순수 O2중 하나를 포함한다. 특히 바람직한 플라즈마 기체 조성물은 HBr에 대해 대략 69 내지 90볼륨 퍼센트의 상대 농도, NF3에 대해 대략 7.2 내지 20.0볼륨 퍼센트 및 O2에 대해 대략 0 내지 6볼륨 퍼센트의 상대 농도를 가진다.
당업자에게 예측되는 바와 같이, 마스크 개방 에칭 이후에 웨이퍼를 공기중에 노출시키자마자 자연 산화물이 형성된다. 따라서, 형성될 수도 있는 자연 산화물을 브레이크 스루할 수 있는 초기 에칭 조건을 사용하는 것이 필요하다.
전형적으로, 플라즈마 기체 조성물은 통신 주파수(RF) 에너지를 받아서 이온 및/또는 라디칼을 발생시킨다. 깊은 에칭의 제 1 단계 동안 이온을 발생시키는데 사용되는 RF 에너지의 전력은 보통 대략 400W 내지 1000W, 바람직하게는 대략 600W 내지 900W이다. 플라즈마 밀도를 높이기 위하여 반응 챔버 내부에 자기장이 발생된다. 제 1 단계 에칭 동안 사용된 자기장 세기는 대략 15가우스 내지 170가우스, 바람직하게는 대략 100가우스 내지 170가우스이다. 도 1b를 참조하면, 반도체 소자의 전면부상의 레지스트층(16)의 패터닝된 영역을 가격(bombard)하여 트렌치를 형성하도록 한다. 트렌치를 형성하도록 레지스트층(16)의 패터닝된 영역을 가격할 때, 끝이 가늘고 긴 최상부(25)가 트렌치상에 형성된다. 측벽 불활성화 박막은 이온이 반도체 소자를 가격하는 동안 트렌치(20)내에 형성되기 시작한다. 불활성화 박막이 형성되는 속도는 트렌치의 끝이 가늘고 긴 형상을 결정한다. 제 1 단계 에칭에서 사용되는 챔버 압력은 보통 대략 20mtorr 내지 175mtorr, 바람직하게는 110mtorr 내지 150mtorr이다. 제 1 단계 에칭 동안 반도체 소자의 온도는 대략 20℃ 내지 100℃, 바람직하게는 대략 50℃ 내지 90℃이다. 최상부내에 원하는 트렌치 형상 형성하기 위한 반도체 소자의 온도와 여러 다른 패러미터를 측정하고 모니터링하기 위한 기술은 당업자의 범위에 있다.
일반적으로, 반응성 이온 에칭 방법의 제 1 단계는 끝이 가늘고 긴 최상부(25)를 가진 트렌치를 형성할 것이다. 제 1 단계 에칭은 일반적으로 대략 60초 내지 180초, 바람직하게는 110초 내지 125초 동안 수행된다. 제 1 단계 에칭 동안 형성된 트렌치의 깊이는 보통 대략 1㎛ 내지 2㎛, 바람직하게는 대략 1.25㎛ 내지 1.75㎛ 범위이다. 깊은 트렌치 에칭의 제 1 단계가 완결될 때 오로지 끝이 가늘고 긴 최상부만이 대략 1.5㎛의 바람직한 깊이를 가지고 형성된다. 물론 제 1 단계 동안 형성된 트렌치의 실제 깊이는 설계 패러미터에 의존한다.
트렌치의 끝이 가늘고 긴 최상부(25)를 형성한 이후에, 반응성 이온 에칭 공정의 조건이 변화된다. 짧은 전이 단계 이후에, 제 2 단계 에칭 조건은 트렌치(20)가 오목한 형상 또는 병 모양부(22)를 갖도록 선택된다(도 1b 참조). 제 2 단계 에칭은 반도체 소자 표면의 온도를 증가시키거나 또는 반응 챔버 내부의 압력을 감소시킴으로써 시작될 수도 있고, 이 둘 모두를 통해 시작될 수도 있다.
반도체 소자의 온도를 증가시킴으로써, 측벽 불활성화 박막이 트렌치(20)내에 형성되는 속도는 미리 설정된 수직형 반응성 이온 에칭뿐만 아니라 소정의 수평형 반응성 이온 에칭을 고려하기에 충분한 속도로 감소될 것이다. 온도는 전형적으로 제 1 단계 온도에 비해 대략 80℃ 정도 감소되고, 그 결과 제 2 단계 에칭은 대략 100℃ 내지 180℃, 바람직하게는 대략 130℃ 내지 150℃, 더욱 바람직하게는 138℃ 내지 142℃ 범위의 온도에서 수행된다.
반도체 소자의 온도는 어떠한 방법으로도 증가시킬 수 있다. 특히 바람직한 실시예에서, 온도는 백필링 압력을 감소시킴으로써 또는 RF 전력을 증가시킴으로써 증가될 수도 있고, 이들 둘 다에 의해 증가될 수도 있다. 앞에서 언급된 바와 같이, 척의 전면부와 반도체 소자의 후면부 사이의 갭으로 유입되는 기체는 반도체 소자 냉각을 제어한다: 웨이퍼 후면과 척 전면부 사이의 열 전달은 He 백필링 압력을 변화시킴으로써 조절되고, 따라서 웨이퍼 표면 온도가 빠르게 조정될 수 있다. 백필링 압력이 증가함에 따라 반도체 소자의 온도는 감소하고, 백필링 압력이 감소함에 따라 반도체 소자의 온도는 증가한다. 일반적으로, 백필링 압력은 제 1 단계 에칭동안 사용된 백필링 압력에 비해, 제 2 단계 에칭에 대해서는 대략 50% 내지 100%, 자기적으로 강화된 반응성 이온 에칭(MERIE)에 대해서는 바람직하게는 75% 그리고 쌍극자 고리 자기 에칭(Dipole Ring Magnetic Etching : DRM)에 대해서는 100% 감소한다. 따라서, 제 2 단계 에칭을 위한 백필링 압력은 대략 1.5torr 내지 2.5torr 범위로, MERIE의 경우에는 대략 2torr 그리고 DRM의 경우에는 대략 0torr로 바람직하게 설정된다.
RF 전력을 증가시킴으로써, 이온은 더 빠른 속도로 반도체 소자의 전면부상의 레지스트층의 패터닝된 영역을 가격할 것이고 동시에 이온 에너지는 증가된다. 이 두 요인 모두 반도체 소자의 온도를 증가시킬 것이다. RF 전력은 제 1 단계 에칭 동안 사용된 RF 전력에 비해, 제 2 단계 에칭 동안 바람직하게는 대략 10% 내지 40%, MERIE의 경우에는 바람직하게는 대략 37% 그리고 DRM의 경우에는 바람직하게는 대략 11% 증가할 것이다. 따라서, 제 2 단계 에칭 동안 RF 전력은 대략 900W 내지 1500W, 바람직하게는 1000W 내지 1100W 범위이다.
특히 MERIE를 사용하는 선택적인 실시예에서, 제 1 단계 에칭에서 제 2 단계 에칭으로 진행되어 가는 동안 챔버 압력의 감소는 이온 각과 이온 분포를 변화시키는데 사용된다. 감소된 압력하에서 이온은 트렌치(20)의 끝이 가늘고 긴 최상부(25)상에 편향 반사되어 끝이 가늘고 긴 최상부(25) 하부의 트렌치(20) 측벽을 가격한다. 트렌치(25)내에 측벽 불활성화 박막을 형성하는 속도가 감소되었기 때문에, 이온은 트렌치(20) 측벽의 재료를 에칭하여 반도체 소자내에 병 모양 트렌치를 바람직하게 형성할 수 있도록 한다. 반응 챔버 압력은 보통 대략 15mtorr 내지 65mtorr, 바람직하게는 대략 30mtorr 내지 50mtorr 범위의 양만큼 감소된다.
제 1 단계 에칭이 완결된 이후에 반도체 소자내 트렌치(20)의 병 모양부(22)를 에칭하기에 충분한 시간은 대략 200초 내지 320초, 바람직하게는 275초 내지 290초이다. 따라서, 여기서 설명되는 두 단계의 에칭을 하는데 걸리는 전체 시간은 대략 260초 내지 500초 범위이다.
비록 본 발명이 여기서는 특정하게 설명되었지만, 분명히 많은 변화와 변경을 내포하고 있다. 그러므로, 본 발명이 실행가능하며, 그렇지 않을 경우에는 본 발명의 정신과 범위에서 벗어남없이 특정하게 설명된 바와 같다.
이하의 실시예는 본 발명의 실시예들이다.
예 1
이하의 표는 1G의 병 모양 트렌치를 형성하기 위한 공정에서 사용될 수 있는 자기적으로 강화된 반응성 이온 에칭(MERIE)의 에칭 조건을 예시한다.
예 2
이하의 표는 1G 병 모양 트렌치를 형성하기 위한 공정에서 사용될 수 있는 쌍극자 고리 자기(DRM) 에칭을 위한 에칭 조건을 예시한다.
본 발명에 따르면, 깊은 트렌치 에칭 공정시 추가의 가공 단계없이 병 모양 트렌치를 형성할 수 있는 방법을 제공된다.
Claims (12)
- 기판내에 병 모양 트렌치를 형성하는 방법에 있어서,제 1 온도에서 상기 기판내에 끝이 가늘고 긴 최상부를 가진 트렌치를 형성하기 위하여 제 1 에칭하는 단계; 및상기 제 1 온도보다 높은 제 2 온도에서 기저부를 형성하기 위하여 제 2 에칭하는 단계를 포함하는 것을 특징으로 하는 병 모양 트렌치 형성 방법.
- 제 1 항에 있어서, 상기 제 1 에칭 단계와 상기 제 2 에칭 단계는 모두 플라즈마 에칭을 포함하는 것을 특징으로 하는 병 모양 트렌치 형성 방법.
- 제 1 항에 있어서, 상기 제 1 에칭 단계와 상기 제 2 에칭 단계는 모두 반응성 이온 에칭을 포함하는 것을 특징으로 하는 병 모양 트렌치 형성 방법.
- 제 3 항에 있어서, 상기 제 2 온도는 백필링 압력을 감소시킴으로써 제공되는 것을 특징으로 하는 병 모양 트렌치 형성 방법.
- 제 4 항에 있어서, 상기 백필링 압력은 상기 제 1 에칭 단계에 비해 제 2 에칭 단계에서 감소되는 것을 특징으로 하는 병 모양 트렌치 형성 방법.
- 제 4 항에 있어서, 상기 백필링 압력은 상기 제 1 에칭 단계시 10torr에서 상기 제 2 에칭 단계시 1torr로 감소되는 것을 특징으로 하는 병 모양 트렌치 형성 방법.
- 제 3 항에 있어서, 상기 제 2 에칭 단계 동안 상기 제 2 온도는 RF 전력을 증가시킴으로써 제공되는 것을 특징으로 하는 병 모양 트렌치 형성 방법.
- 제 7 항에 있어서, 상기 RF 전력은 상기 제 1 에칭 단계에 비해 상기 제 2 에칭 단계에서 35% 내지 45% 증가하는 것을 특징으로 하는 병 모양 트렌치 형성 방법.
- 제 3 항에 있어서, 상기 제 2 에칭 단계 동안 상기 제 2 온도는 상기 백필링 압력을 감소시키고 RF 전력을 증가시킴으로써 제공되는 것을 특징으로 하는 병 모양 트렌치 형성 방법.
- 제 1 항에 있어서, 상기 제 1 에칭 단계는 제 1 압력에서, 상기 제 2 에칭 단계는 제 1 압력보다 낮은 제 2 압력에서 수행되는 것을 특징으로 하는 병 모양 트렌치 형성 방법.
- 제 10 항에 있어서, 상기 제 2 압력은 상기 제 1 압력에 비해 30 내지 50mtorr 낮은 것을 특징으로 하는 병 모양 트렌치 형성 방법.
- 제 1 항에 있어서, 상기 제 2 온도는 상기 제 1 온도에 비해 52 내지 88도 높은 것을 특징으로 하는 병 모양 트렌치 형성 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/937,526 US5891807A (en) | 1997-09-25 | 1997-09-25 | Formation of a bottle shaped trench |
| US08/937,526 | 1997-09-25 | ||
| US8/937,526 | 1997-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990030049A true KR19990030049A (ko) | 1999-04-26 |
| KR100500559B1 KR100500559B1 (ko) | 2005-09-26 |
Family
ID=25470033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0039360A KR100500559B1 (ko) | 1997-09-25 | 1998-09-23 | 병모양트렌치형성방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5891807A (ko) |
| EP (1) | EP0908936B1 (ko) |
| JP (1) | JPH11162949A (ko) |
| KR (1) | KR100500559B1 (ko) |
| CN (1) | CN1171286C (ko) |
| DE (1) | DE69837981T2 (ko) |
| TW (1) | TW430923B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475271B1 (ko) * | 2002-12-06 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174339A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6060388A (en) * | 1997-10-29 | 2000-05-09 | International Business Machines Corporation | Conductors for microelectronic circuits and method of manufacture |
| US6369432B1 (en) * | 1998-02-23 | 2002-04-09 | Micron Technology, Inc. | Enhanced capacitor shape |
| JP3252789B2 (ja) * | 1998-04-03 | 2002-02-04 | 日本電気株式会社 | エッチング方法 |
| US6103585A (en) * | 1998-06-09 | 2000-08-15 | Siemens Aktiengesellschaft | Method of forming deep trench capacitors |
| US6235638B1 (en) * | 1999-02-16 | 2001-05-22 | Micron Technology, Inc. | Simplified etching technique for producing multiple undercut profiles |
| US6191447B1 (en) | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
| DE19930188A1 (de) | 1999-06-30 | 2001-01-04 | Infineon Technologies Ag | Verfahren zur Herstellung von Gräben für Speicherkondensatoren von DRAM-Halbleiterspeichern |
| JP4244456B2 (ja) | 1999-08-04 | 2009-03-25 | 株式会社デンソー | 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ |
| US6194284B1 (en) * | 1999-08-30 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method for forming residue free etched silicon layer |
| US6214686B1 (en) * | 1999-09-01 | 2001-04-10 | International Business Machines Corporation | Spatially offset deep trenches for high density DRAMS |
| US6071823A (en) * | 1999-09-21 | 2000-06-06 | Promos Technology, Inc | Deep trench bottle-shaped etch in centura mark II NG |
| DE19956078B4 (de) * | 1999-11-22 | 2006-12-28 | Infineon Technologies Ag | Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators |
| ITMI20010039A1 (it) | 2000-01-14 | 2002-07-11 | Denso Corp | Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso |
| US6864532B2 (en) | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| US6833079B1 (en) * | 2000-02-17 | 2004-12-21 | Applied Materials Inc. | Method of etching a shaped cavity |
| JP4200626B2 (ja) | 2000-02-28 | 2008-12-24 | 株式会社デンソー | 絶縁ゲート型パワー素子の製造方法 |
| DE10016340C1 (de) * | 2000-03-31 | 2001-12-06 | Promos Technologies Inc | Verfahren zur Herstellung von flaschenförmigen Tiefgräben zur Verwendung in Halbleitervorrichtungen |
| US6284666B1 (en) * | 2000-05-31 | 2001-09-04 | International Business Machines Corporation | Method of reducing RIE lag for deep trench silicon etching |
| DE10029036C1 (de) * | 2000-06-13 | 2001-08-09 | Infineon Technologies Ag | Verfahren zur Erhöhung der Trenchkapazität |
| US6358856B1 (en) * | 2000-11-21 | 2002-03-19 | Advanced Micro Devices, Inc. | Bright field image reversal for contact hole patterning |
| US6544838B2 (en) * | 2001-03-13 | 2003-04-08 | Infineon Technologies Ag | Method of deep trench formation with improved profile control and surface area |
| FR2826179A1 (fr) * | 2001-06-14 | 2002-12-20 | St Microelectronics Sa | Tranchee d'isolement profonde et procede de realisation |
| DE10333995B4 (de) * | 2003-07-25 | 2018-10-25 | Robert Bosch Gmbh | Verfahren zum Ätzen eines Halbleitermaterials |
| KR100487657B1 (ko) * | 2003-08-13 | 2005-05-03 | 삼성전자주식회사 | 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법 |
| GB0401622D0 (en) * | 2004-01-26 | 2004-02-25 | Oxford Instr Plasma Technology | Plasma etching process |
| KR100707803B1 (ko) * | 2005-10-28 | 2007-04-17 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체 소자의 제조방법 |
| CN100435287C (zh) * | 2006-04-03 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 去除晶片针状缺陷的方法以及电容器的制造方法 |
| US7410862B2 (en) * | 2006-04-28 | 2008-08-12 | International Business Machines Corporation | Trench capacitor and method for fabricating the same |
| US7375413B2 (en) | 2006-05-26 | 2008-05-20 | International Business Machines Corporation | Trench widening without merging |
| US7709320B2 (en) * | 2006-06-28 | 2010-05-04 | International Business Machines Corporation | Method of fabricating trench capacitors and memory cells using trench capacitors |
| US7560360B2 (en) * | 2006-08-30 | 2009-07-14 | International Business Machines Corporation | Methods for enhancing trench capacitance and trench capacitor |
| JP2008108923A (ja) * | 2006-10-26 | 2008-05-08 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR20080038503A (ko) * | 2006-10-30 | 2008-05-07 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체 소자의 제조 방법 |
| KR100818654B1 (ko) * | 2006-12-01 | 2008-04-01 | 주식회사 하이닉스반도체 | 벌브형 리세스 게이트를 갖는 반도체 소자 및 그 제조 방법 |
| US7846791B2 (en) * | 2007-11-08 | 2010-12-07 | International Business Machines Corporation | Structure for a trench capacitor |
| US7863180B2 (en) * | 2008-05-06 | 2011-01-04 | International Business Machines Corporation | Through substrate via including variable sidewall profile |
| JP2011204808A (ja) * | 2010-03-25 | 2011-10-13 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
| JP5719579B2 (ja) * | 2010-12-06 | 2015-05-20 | 株式会社アルバック | プラズマエッチング方法 |
| JP2012204395A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| CN102386122B (zh) * | 2011-11-02 | 2017-06-09 | 上海华虹宏力半导体制造有限公司 | 采用硬掩膜形成隔离沟槽的方法 |
| JP6106519B2 (ja) * | 2013-05-09 | 2017-04-05 | 東京エレクトロン株式会社 | 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム |
| US9666665B2 (en) | 2014-04-09 | 2017-05-30 | Infineon Technologies Ag | Semiconductor device with semiconductor mesa including a constriction |
| CN105489482A (zh) * | 2014-09-17 | 2016-04-13 | 北大方正集团有限公司 | Vdmos沟槽刻蚀方法及vdmos |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855017A (en) * | 1985-05-03 | 1989-08-08 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
| US4726879A (en) * | 1986-09-08 | 1988-02-23 | International Business Machines Corporation | RIE process for etching silicon isolation trenches and polycides with vertical surfaces |
| US5013400A (en) * | 1990-01-30 | 1991-05-07 | General Signal Corporation | Dry etch process for forming champagne profiles, and dry etch apparatus |
| US5403435A (en) * | 1992-01-23 | 1995-04-04 | Micron Technology, Inc. | Process for selectively etching integrated circuit devices having deep trenches or troughs or elevated features with re-entrant profiles |
| JPH0637275A (ja) * | 1992-07-13 | 1994-02-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US5605600A (en) * | 1995-03-13 | 1997-02-25 | International Business Machines Corporation | Etch profile shaping through wafer temperature control |
-
1997
- 1997-09-25 US US08/937,526 patent/US5891807A/en not_active Expired - Lifetime
-
1998
- 1998-09-15 CN CNB981191835A patent/CN1171286C/zh not_active Expired - Lifetime
- 1998-09-17 TW TW087115487A patent/TW430923B/zh not_active IP Right Cessation
- 1998-09-22 JP JP10268072A patent/JPH11162949A/ja active Pending
- 1998-09-23 KR KR10-1998-0039360A patent/KR100500559B1/ko not_active IP Right Cessation
- 1998-09-25 EP EP98307809A patent/EP0908936B1/en not_active Expired - Lifetime
- 1998-09-25 DE DE69837981T patent/DE69837981T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475271B1 (ko) * | 2002-12-06 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1212455A (zh) | 1999-03-31 |
| DE69837981T2 (de) | 2008-01-24 |
| KR100500559B1 (ko) | 2005-09-26 |
| EP0908936B1 (en) | 2007-06-27 |
| TW430923B (en) | 2001-04-21 |
| US5891807A (en) | 1999-04-06 |
| CN1171286C (zh) | 2004-10-13 |
| DE69837981D1 (de) | 2007-08-09 |
| EP0908936A3 (en) | 2000-10-18 |
| JPH11162949A (ja) | 1999-06-18 |
| EP0908936A2 (en) | 1999-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100500559B1 (ko) | 병모양트렌치형성방법 | |
| JP3957319B2 (ja) | 半導体ウェーハをエッチングするための方法 | |
| US6074959A (en) | Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide | |
| US6361705B1 (en) | Plasma process for selectively etching oxide using fluoropropane or fluoropropylene | |
| JP4601113B2 (ja) | 基板の異方性エッチング方法 | |
| US20060043066A1 (en) | Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches | |
| US6008139A (en) | Method of etching polycide structures | |
| JP2010283362A (ja) | 実質的にアンダカットのないシリコンを絶縁体構造上に作製するエッチング工程 | |
| US20130344702A1 (en) | Method of etching silicon nitride films | |
| EP2057669A2 (en) | Selective etch chemistries for forming high aspect ratio features and associated structures | |
| EP1042796A1 (en) | Improved techniques for etching an oxide layer | |
| WO1997036322A1 (en) | Methods and apparatus for minimizing etch rate loading | |
| US6432832B1 (en) | Method of improving the profile angle between narrow and wide features | |
| KR20010042983A (ko) | 고 종횡비 개구를 형성하는 방법 | |
| EP0814501A2 (en) | Method for etching metal silicide with high selectivity to polysilicon | |
| KR100595090B1 (ko) | 포토레지스트 마스크를 사용한 개선된 엣칭방법 | |
| US5837615A (en) | Integrated circuit device fabrication by plasma etching | |
| US6017825A (en) | Etch rate loading improvement | |
| US5950092A (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| US7709343B2 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| JP2006080355A (ja) | 半導体装置の製造方法 | |
| KR100578678B1 (ko) | 집적회로 도전체 패터닝 방법 | |
| US5904862A (en) | Methods for etching borophosphosilicate glass | |
| JP3358179B2 (ja) | ポリシリコン層のプラズマ・エッチング方法 | |
| JP2639402B2 (ja) | 酸化物層のテーパーエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140619 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150619 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160616 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |