JP5082338B2 - エッチング方法及びエッチング装置 - Google Patents

エッチング方法及びエッチング装置 Download PDF

Info

Publication number
JP5082338B2
JP5082338B2 JP2006228989A JP2006228989A JP5082338B2 JP 5082338 B2 JP5082338 B2 JP 5082338B2 JP 2006228989 A JP2006228989 A JP 2006228989A JP 2006228989 A JP2006228989 A JP 2006228989A JP 5082338 B2 JP5082338 B2 JP 5082338B2
Authority
JP
Japan
Prior art keywords
etching
frequency
film
hole
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006228989A
Other languages
English (en)
Other versions
JP2008053516A (ja
Inventor
哲也 西塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006228989A priority Critical patent/JP5082338B2/ja
Priority to PCT/JP2007/066189 priority patent/WO2008023700A1/ja
Priority to KR1020097003732A priority patent/KR101098983B1/ko
Priority to US12/438,588 priority patent/US20100243605A1/en
Priority to CN2007800317151A priority patent/CN101506951B/zh
Priority to TW096131485A priority patent/TW200823992A/zh
Publication of JP2008053516A publication Critical patent/JP2008053516A/ja
Application granted granted Critical
Publication of JP5082338B2 publication Critical patent/JP5082338B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、エッチング方法及びエッチング装置に係り、特に半導体ウエハ等の被処理体の表面にスルーホールやビアホール等の穴部（ホール）や溝部（トレンチ）を形成するエッチング方法及びエッチング装置に関する。
一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理やパターンエッチング等の各種の処理を繰り返し行って所望のデバイスを製造するが、半導体デバイスの更なる高集積化及び高微細化の要請より、線幅やホール（穴部）径が益々微細化されている。
また、これと同時に、各種の積層膜も、より薄膜化されており、例えば層間絶縁膜もその例外ではなく、従来の半導体デバイスで用いた厚さよりも薄くても、同等の絶縁特性を有する、いわゆるＬｏｗ−ｋ（低誘電率）の特性を有する材料膜、例えばポーラス系のＳｉＯＣ膜やＳｉＯＣＨ膜、あるいはＣＦ膜（フッ素添加カーボン膜、アモルファスカーボン膜等とも呼ばれる）等が新たに提案されている。従来、層間絶縁膜として一般的に用いられていたＳｉＯ２ 膜は誘電率（比誘電率）が３．８程度であるのに対して、上記ＳｉＯＣ膜、ＳｉＯＣＨ膜、ＣＦ膜の誘電率は上記ＳｉＯ２ 膜よりも小さくて、例えば２．０〜２．８程度である。以下、このような誘電率が小さい材料をＬｏｗ−ｋ材料とも称す。
そして、上述のような微細化に伴って、エッチング時のマスク材料となるフォトレジストも、より光学的解像度を上げる必要から新たなＡｒＦレーザ対応のフォトレジスト材料が提案されている。
上記半導体ウエハに対してエッチング処理を施すには、一般的には、エッチングガスをプラズマによって励起して活性化し、この活性化されたエッチングガスをパターンマスクの形成されたウエハ表面に作用させることによってエッチング対象膜を所定のパターンでエッチングしている。この際に、必要に応じてウエハを載置する載置台に所定のＲＦ周波数の高周波電力をバイアス電力として印加し、プラズマによって発生したイオンをウエハ表面側に引き込んでエッチングを効率的に行うようにしている（特許文献１、２、３）。
特開平６−１２２９８３号公報 特開平７−２２６３９３号公報 特開２０００−１６４５７３号公報
ところで、エッチングによって形成すべき凹部の形状には、スルーホールやビアホールのような穴（ホール）状の凹部や細い配線を形成するための細長い溝（トレンチ）状の凹部があり、これらの穴部や溝部がウエハ表面上に混在した状態で形成されている。そして、エッチングに際しては、エッチング対象膜の下地にエッチングストッパ膜が形成してあるとはいえ、エッチングストッパ膜のエッチングガスに対する耐性を考慮すると、穴部と溝部の各底部が略同時にエッチングストッパ膜に到達するのが好ましい。
この場合、層間絶縁膜として一般的に用いられていたＳｉＯ２ 膜は非常に硬くて緻密であり、そのため、バイアス電力として高い電力、例えば１０００ワット程度に設定し、しかも、バイアス用の高周波電力のＶｐｐ（ｐｅａｋ−ｔｏ−ｐｅａｋ）電圧も２０００ボルト程度に高く設定してエッチング処理を行っており、これにより、穴部と溝部の各底部が略同時にエッチングストッパ膜に到達するようにエッチングが行われていた。そして、この場合、ウエハに対するプラズマダメージを抑制するために、エッチングの途中でバイアス電力の周波数を切り替えることも行われていた（特許文献１参照）。
しかしながら、エッチング対象膜が、硬くて且つ緻密な上記ＳｉＯ２ 膜から前述したような比較的軟らかいＬｏｗ−ｋ材料に代わって、且つ溝幅やホール径が６５ｎｍ以下となるように、より微細化した場合には、上述したようなエッチング方法をそのまま用いることはできない。
この点に関して、図８を参照して説明する。図８は半導体ウエハ上に形成された層間絶縁膜をエッチングする際の状態を示す拡大断面斜視図である。図８（Ａ）は層間絶縁膜上にパターン化されたマスクが形成されている状態を示す図、図８（Ｂ）はエッチング途中の状態を示す図、図８（Ｃ）はエッチング完了時の状態を示す図である。
図８（Ａ）に示すように、半導体ウエハＳ上には、下地膜となるエッチングストッパ膜２が形成されており、この上にエッチング対象膜として例えば層間絶縁膜４が形成されている。そして、この層間絶縁膜４上にパターン化されたマスク６が全面に亘って形成されている。このマスク６には、溝部を形成すべき部分に対応させて溝パターン６Ａが設けられ、穴部を形成すべき部分に対応させて穴パターン６Ｂが形成されている。上記形成すべき溝部の幅（溝幅）や穴部の直径（穴径）は、微細化傾向によって非常に小さくなされており、例えば最近にあっては６５ｎｍ以下の大きさが要求されている。上記エッチングストッパ膜２は、例えばＳｉＣ膜よりなり、また上記層間絶縁膜４は、前述したようにＬｏｗ−ｋ材料である例えばＳｉＯＣ膜、ＳｉＯＣＨ膜、ＣＦ膜等より選択される材料の薄膜により形成されている。
このような半導体ウエハＳに対してエッチングを施すと、図８（Ｂ）に示すように上記層間絶縁膜４が次第に削り取られて、マスク６のパターンに対応した溝部８Ａと穴部８Ｂとが次第に形成されて行く。そして、最終的に図８（Ｃ）に示すように、上記溝部８Ａと穴部８Ｂの各底部が、下地のエッチングストッパ膜２に到達してエッチングが完了することになる。ここで溝部８Ａとしてはトレンチが対応し、穴部８Ｂとしてはビアホールやコンタクトホール等が対応する。
上記エッチングに際しては、真空状態の処理容器内へエッチングガスを供給し、これをプラズマにより活性化させると共に、高周波電力よりなるバイアス電力をウエハ側に印加してイオンをウエハ側に引き込み、効率的にエッチングを行うようにしている。
ところで、エッチングに際しては、前述したようにエッチングストッパ膜２のエッチングガスに対する耐性がそれ程高くないことを考慮すると、溝部８Ａと穴部８Ｂの各底部は、略同時に、すなわち実質的に同時にエッチングストッパ膜２に到達するのが好ましいが、エッチング対象膜がＳｉＯ２ 膜と比較して軟らかいＬｏｗ−ｋ材料においては、エッチング速度は使用するバイアス電力の周波数、溝部８Ａと穴部８Ｂの大きさ等に大きく依存することになり、溝部８Ａと穴部８Ｂの各底部が略同時にエッチングストッパ膜２に到達するようにエッチングを制御するのがかなり困難である、という問題があった。
例えば図８（Ｂ）に示すように、エッチング時の溝部８Ａの深さＬと穴部８Ｂの深さＨの比Ｈ／Ｌが”１”にならず、いずれか一方に偏ってしまっていた。
ここで、ブランケットＣＶＤにより成膜されたタングステン膜をエッチバックするに際して、特許文献２の段落番号００４０〜００４２に開示されているように、バイアス電力の周波数をエッチング途中で１３．５６ＭＨｚから８００ｋＨｚへ、或いはその逆へ切り替えることも提案されているが、エッチング対象膜がタングステン膜とは異なるＬｏｗ−ｋ材料の薄膜へは、上記技術を直接適応することはできない。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、エッチングに際して、形成される溝部（トレンチ）と穴部（ホール）の各底部を実質的に同時にエッチングストッパ膜に到達させることができるようにしたエッチング方法及びエッチング装置を提供することにある。
請求項１に係る発明は、真空排気可能になされた処理容器内の載置台上に被処理体を載置し、前記処理容器内に所定のエッチングガスを供給しつつプラズマの存在下にて前記載置台に所定の周波数の高周波電力をバイアス電力として印加し、表面にエッチングストッパ膜とＳｉＯ ２ 膜よりも誘電率が小さいエッチング対象膜である層間絶縁膜と前記層間絶縁膜に細長い溝状の凹部と穴状の凹部とを形成するためのパターン化されたマスクとが順次設けられた被処理体に対してエッチング処理を施すようにしたエッチング方法において、前記バイアス電力として前記溝状の凹部より前記穴状の凹部のエッチング量が大きくなるような第１の周波数の高周波電力を印加してエッチングを施す第１の工程と、前記バイアス電力として前記穴状の凹部より前記溝状の凹部のエッチング量が大きくなるようにするために前記第１の周波数よりも小さい周波数である第２の周波数の高周波電力を印加してエッチングを施す第２の工程とを備え、前記溝状の凹部と穴状の凹部の各底部が同時に前記エッチングストッパ膜に到達するように条件が設定されていることを特徴とするエッチング方法である。
このように、エッチングに際して、形成される細長い溝状の凹部である溝部（トレンチ）と穴状の凹部である穴部（ホール）の各底部を実質的に同時にエッチングストッパ膜に到達させることができる。
請求項２に係る発明は、真空排気可能になされた処理容器内の載置台上に被処理体を載置し、前記処理容器内に所定のエッチングガスを供給しつつプラズマの存在下にて前記載置台に所定の周波数の高周波電力をバイアス電力として印加し、表面にエッチングストッパ膜とＳｉＯ ２ 膜よりも誘電率が小さいエッチング対象膜である層間絶縁膜と前記層間絶縁膜に細長い溝状の凹部と穴状の凹部とを形成するためのパターン化されたマスクとが順次設けられた被処理体に対してエッチング処理を施すようにしたエッチング方法において、前記バイアス電力として第１の周波数の高周波電力を印加してエッチングを施す第１の工程と、前記バイアス電力として前記第１の周波数とは異なる第２の周波数の高周波電力を印加してエッチングを施す第２の工程とを備え、前記溝状の凹部と前記穴状の凹部の各底部が同時に前記エッチングストッパ膜に到達するように条件が設定されていることを特徴とするエッチング方法である。
この場合、例えば請求項３に記載のように、前記第１及び第２の周波数は、２ＭＨｚ以下、２ＭＨｚより大きい周波数より選択される２種類の組み合わせである。
また例えば請求項４に記載のように前記第１及び第２の周波数は、４００ｋＨｚ、２ＭＨｚ、１３．５６ＭＨｚよりなる群より選択される２種類の組み合わせであって、該組み合わせの中には前記４００ｋＨｚが必ず含まれている。
また例えば請求項５に記載のように、前記第１の工程と前記第２の工程の内のいずれか一方の工程が先に行われ、他方の工程が後で行われる。
また例えば請求項６に記載のように、前記高周波電力は３００ワット以下の範囲内であり、且つ前記第１及び第２の周波数の高周波電力のＶｐｐ（ｐｅａｋ−ｔｏ−ｐｅａｋ）電圧は５６０ボルト以下である。
また例えば請求項７に記載のように、前記エッチングガスはＣＦ系ガスであり、ガス種としてはＣＦ４ 、Ｃ２ Ｆ６ 、Ｃ３ Ｆ８ 、ＣＨＦ３ よりなる群より選択される１以上のガスが用いられる。
また例えば請求項８に記載のように、前記溝状の凹部の幅及び前記穴状の凹部の直径は、それぞれ６５ｎｍ以下である。
また例えば請求項９に記載のように、前記層間絶縁膜は、ＳｉＯＣ膜、ＳｉＯＣＨ膜、ＣＦ膜よりなる群より選択される膜よりなる。
また例えば請求項１０に記載のように、前記エッチングストッパ膜はＳｉＣ膜よりなる。
請求項１１に係る発明によれば、表面にエッチングストッパ膜とＳｉＯ ２ 膜よりも誘電率が小さいエッチング対象膜である層間絶縁膜と前記層間絶縁膜に細長い溝状の凹部と穴状の凹部とを形成するためのパターン化されたマスクとが順次設けられた被処理体を載置する載置台が内部に設けられた処理容器と、前記処理容器内を真空排気する排気系と、前記処理容器内へエッチングガスを供給するガス供給手段と、前記処理容器内にプラズマを発生させるためのプラズマ形成手段と、前記載置台にバイアス電力として第１の周波数の高周波電力と該第１の周波数とは異なる第２の周波数の高周波電力とを印加するバイアス用高周波供給手段と、装置全体の動作を制御する制御手段とを備え、前記制御手段は、請求項１乃至１０のいずれか一項に記載のエッチング方法を実行するように制御することを特徴とするエッチング装置である。
請求項１２に係る発明によれば、表面にエッチングストッパ膜とＳｉＯ ２ 膜よりも誘電率が小さいエッチング対象膜である層間絶縁膜と前記層間絶縁膜に細長い溝状の凹部と穴状の凹部とを形成するためのパターン化されたマスクとが順次設けられた被処理体を載置する載置台が内部に設けられた処理容器と、前記処理容器内を真空排気する排気系と、前記処理容器内へエッチングガスを供給するガス供給手段と、前記処理容器内にプラズマを発生させるためのプラズマ形成手段と、前記載置台にバイアス電力として第１の周波数の高周波電力と該第１の周波数とは異なる第２の周波数の高周波電力とを印加するバイアス用高周波供給手段と、装置全体の動作を制御する制御手段とを備えたエッチング装置を用いて前記被処理体にエッチング処理を施すに際して、請求項１乃至１０のいずれか一項に記載のエッチング方法を実行するように前記エッチング装置を制御するプログラムを記憶する記憶媒体である。
本発明に係るエッチング方法及びエッチング装置によれば、次のように優れた作用効果を発揮することができる。
エッチングに際して、形成される細長い溝状の凹部である溝部（トレンチ）と穴状の凹部である穴部（ホール）の各底部を実質的に同時にエッチングストッパ膜に到達させることができる。
以下に、本発明に係るエッチング方法及びエッチング装置の一実施例の形態について添付図面を参照して説明する。
図１は本発明に係るエッチング装置の一例を示す構成図である。図示するように、このエッチング装置１０は、例えば側壁や底部がアルミニウム等の導体により構成されて、全体が筒体状に成形された処理容器１２を有しており、内部は密閉された処理空間１４として構成され、この処理空間１４にプラズマが形成される。この処理容器１２自体は接地されている。
この処理容器１２内には、上面に被処理体としての例えば半導体ウエハＳを載置する円板状の載置台１６が収容される。この載置台１６は、耐熱材料である例えばアルミナ等のセラミックにより平坦になされた略円板状に形成されており、例えばアルミニウム等よりなる支柱１８を介して容器底部より支持されている。
この載置台１６の上面側には、内部に例えば網目状に配設された導体線を有する薄い静電チャック２０が設けられており、この載置台１６上、詳しくはこの静電チャック２０上に載置されるウエハＳを静電吸着力により吸着できるようになっている。そして、この静電チャック２０の上記導体線は、上記静電吸着力を発揮するために配線２２を介して直流電源２４に接続されている。またこの配線２２には、上記載置台１６へバイアス電力として所定のＲＦ周波数の高周波電力を印加するためのバイアス用高周波供給手段２６が接続されている。
具体的には、このバイアス用高周波供給手段２６は、第１の周波数の高周波電力を供給する第１の高周波電源２６Ａと、上記第１の周波数とは異なる第２の周波数の高周波電力を供給する第２の高周波電源２６Ｂとを有しており、切替スイッチ２８により、上記２種類の高周波電力を選択的に載置台１６側へ供給できるようになっている。ここでは、第１の周波数として例えば４００ｋＨｚが用いられ、第２の周波数として例えば１３．５６ＭＨｚが用いられる。尚、必要に応じて４００ｋＨｚの高周波電源に替えて、２ＭＨｚの高周波電源も用いることができる。また載置台１６内には、抵抗加熱ヒータよりなる加熱手段３０が設けられており、ウエハＳを必要に応じて加熱するようになっている。
また、上記載置台１６には、ウエハＳの搬出入時にこれを昇降させる複数、例えば３本の図示しない昇降ピンが設けられている。また、この処理容器１２の側壁には、この内部に対してウエハＳを搬入・搬出する時に開閉するゲートバルブ３２が設けられ、更に、容器底部３４には、容器内の雰囲気を排出する排気口３６が設けられる。
そして、上記排気口３６には、処理容器１２内の雰囲気を真空排気するために排気系３８が接続されている。具体的には、上記排気系３８は上記排気口３６に接続された排気通路４０を有している。この排気通路４０の最上流側には、例えばゲートバルブよりなる圧力制御弁４２が介設され、更に下流側に真空ポンプ４４等が順次介設されている。
そして、処理容器１２の天井部は開口されて、ここに例えばＡｌ２ Ｏ３ 等のセラミック材や石英よりなるマイクロ波に対しては透過性を有する天板４６がＯリング等のシール部材４８を介して気密に設けられる。この天板４６の厚さは耐圧性を考慮して例えば２０ｍｍ程度に設定される。
そして、この天板４６の上面に上記処理容器１２内でプラズマを立てるためのプラズマ形成手段５０が設けられている。具体的には、このプラズマ形成手段５０は、上記天板４６の上面に設けられた円板状の平面アンテナ部材５２を有しており、この平面アンテナ部材５２上に遅波材５４が設けられる。この遅波材５４は、マイクロ波の波長を短縮するために高誘電率特性を有している。上記平面アンテナ部材５２は、上記遅波材５４の上方全面を覆う導電性の中空円筒状容器よりなる導波箱５６の底板として構成され、前記処理容器１２内の上記載置台１６に対向させて設けられる。
この導波箱５６及び平面アンテナ部材５２の周辺部は共に処理容器１２に導通されると共に、この導波箱５６の上部の中心には、同軸導波管５８の外管５８Ａが接続され、内部導体５８Ｂは、上記遅波材５４の中心の貫通孔を通って上記平面アンテナ部材５２の中心部に接続される。そして、この同軸導波管５８は、モード変換器６０及び導波管６２を介してマッチング（図示せず）を有する例えば２．４５ＧＨｚのマイクロ波発生器６４に接続されており、上記平面アンテナ部材５２へマイクロ波を伝搬するようになっている。
上記平面アンテナ部材５２は、例えば表面が銀メッキされた銅板或いはアルミ板よりなり、この円板には、例えば長溝状の貫通孔よりなる多数のマイクロ波放射孔６６が形成されている。このマイクロ波放射孔６６の配置形態は、特に限定されず、例えば同心円状、渦巻状、或いは放射状に配置させてもよい。
そして、上記処理容器１２には、この中へ必要なガスとしてエッチングガス等を供給するガス供給手段６８を有している。具体的には、このガス供給手段６８は、上記処理容器１２内であって載置台１６の上方に配置したガス噴射部７０を有している。このガス噴射部７０は、例えば石英製のガス流路を格子状に形成してこのガス流路の途中に多数のガス噴射孔７２を形成してなるシャワーヘッドよりなっている。そして、このガス噴射部７０には、ガス流路７４が接続されている。このガス流路７４の端部は、複数、ここでは３つに分岐されており、各分岐路にはそれぞれガス源７６Ａ、７６Ｂ、７６Ｃが接続されている。
具体的には、ガス源７６Ａにはエッチングガスが貯留されており、第２のガス源７６Ｂにはプラズマガス、例えばＡｒガスが貯留されており、第３のガス源７６Ｃには、例えば容器内のパージの時等に使用するＮ２ ガスが貯留されている。尚、必要に応じて上記ガス源に代えて、或いは上記ガス源と共に他のガス源も接続される。
そして、エッチングガスとしてはＣＦ系ガスが用いられ、具体的にはガス種としてはＣＦ４ 、Ｃ３ Ｆ８ 、ＣＨＦ３ 、Ｃ２ Ｆ６ よりなる群より選択される１以上のガスを用ることができる。ここでは、ガス種として例えばＣＦ４ ガスが用いられている。
そして、上記各分岐路の途中には、それぞれに流れるガス流量を制御する例えばマスフローコントローラのような流量制御器７８Ａ〜７８Ｃが、それぞれ介設されると共に、各流量制御器７８Ａ〜７８Ｃの上流側と下流側とには、それぞれ開閉弁８０Ａ〜８０Ｃが介設されており、上記各ガスの供給の開始及び停止も含めて上記各ガスを必要に応じてそれぞれ流量制御しつつ流すようになっている。
そして、このエッチング装置１０の全体の動作は、例えばマイクロコンピュータ等よりなる制御手段９２により制御されるようになっており、この動作を行うコンピュータのプログラムはフレキシブルディスクやＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）やＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）やフラッシュメモリ等の記憶媒体９４に記憶されている。具体的には、この制御手段９２からの指令により、各処理ガスの供給や流量制御、マイクロ波やバイアス用の高周波の供給や電力制御、バイアス用の高周波電力の切り替え制御、プロセス温度やプロセス圧力の制御等が行われる。
次に、以上のように構成されたエッチング装置１０を用いて行なわれるエッチング方法について説明する。
まず、一般的な動作について説明すると、ゲートバルブ３２を介して半導体ウエハＳを搬送アーム（図示せず）により処理容器１２内に収容し、図示しない昇降ピンを上下動させることによりウエハＳを載置台１６の上面の載置面に載置し、そして、このウエハＳを静電チャック２０により静電吸着する。このウエハＳの上面には、図８（Ａ）に示すようにパターン化されたマスク６がすでに形成されている。すなわち、層間絶縁膜４はＬｏｗ−ｋ材料よりなり、エッチングストッパ膜２はＳｉＣ膜よりなり、溝パターン６Ａの幅や穴パターン６Ｂの直径は、例えば６５ｎｍ以下にそれぞれ設定されている。
上記ウエハＳは載置台１６に加熱手段を設けている場合には、これにより所定のプロセス温度に維持され、必要な処理ガス、例えばここではエッチングを行うのでガス供給手段６８のガス流路７４を介して所定のエッチングガスやＡｒガス等をそれぞれ所定の流量で流してシャワーヘッドよりなるガス噴射部７０のガス噴射孔７２より処理容器１２内へ噴射して供給し、これと同時に排気系３８の真空ポンプ４４が駆動されており、圧力制御弁４２を制御して処理容器１２内を所定のプロセス圧力に維持する。これと同時に、プラズマ形成手段５０のマイクロ波発生器６４を駆動することにより、このマイクロ波発生器６４にて発生したマイクロ波を、導波管６２及び同軸導波管５８を介して平面アンテナ部材５２に供給して処理空間１４に、遅波材５４によって波長が短くされたマイクロ波を導入し、これにより処理空間１４にプラズマを発生させて所定のプラズマを用いたエッチングを行う。
このように、平面アンテナ部材５２から処理容器１２内へマイクロ波が導入されると、各ガスがこのマイクロ波によりプラズマ化されて活性化され、この時発生する活性種によってウエハＳの表面にプラズマによるエッチングが施される。この際、バイアス用高周波供給手段２６からは、所定の選択された周波数の高周波電力が配線２２を介してバイアス電力として載置台１６（静電チャック２０）に印加されており、これによりイオン化されている活性種等をウエハ表面に対して直進性良く引き込むようにしている。
ここで本発明方法である上記エッチング方法では、バイアス電力として第１の周波数の高周波電力を印加してエッチングを施す第１の工程と、上記バイアス電力として上記第１の周波数とは異なる第２の周波数の高周波電力を印加してエッチングを施す第２の工程とが行われる。尚、ここでは、第１及び第２の工程を通して、エッチングガスとしては例えばＣＦ４ ガスを用いる。
図２は本発明のエッチング方法の各工程を示す説明図、図３はホール（穴部）とトレンチ（溝部）の各深さの関係を示す模式図、図４はエッチング時の穴径（溝幅）に対するエッチング深さ比Ｈ／Ｌのバイアス電力の周波数依存性を示す図である。
図２（Ａ）に示すように本発明方法では、第１ステップではエッチングガスとして例えばＣＦ４ ガスを用い、バイアス電力の周波数は１３．５６ＭＨｚとして第１の工程のエッチングを行う。この時、ホールとトレンチの深さ比Ｈ／Ｌは”Ｈ／Ｌ＞１”（以下、この状態を「逆Ｌａｇ」とも称す）となる。
次に第２ステップではエッチングガスとして同じくＣＦ４ ガスを用い、バイアス電力の周波数は１３．５６ＭＨｚから４００ｋＨｚに切り替えて第２の工程のエッチングを行う。この時、ホールとトレンチの深さ比Ｈ／Ｌは”Ｈ／Ｌ＜１”となり、結果的に、第１ステップでのトレンチ８Ａのエッチングの遅れを取り戻し、トレンチ８Ａとホール８Ｂの各底部は略同時にエッチングストッパ膜２に到達することになる。すなわち、バイアス電力の周波数に依存して深さ比Ｈ／Ｌが”Ｈ／Ｌ＞１”になる場合と”Ｈ／Ｌ＜１”になる場合が存在するので、両者を組み合わせて行うことにより、上述したようにホール８Ｂとトレンチ８Ａの各底部が略同時にエッチングストッパ膜２に到達するようにエッチングを行うことができる。
このように、上記第１の工程と第２の工程とを組み合わせて行えばよいことから、上記第１の工程と第２の工程との順序を入れ替えて行うようにしてもよい。すなわち、図２（Ｂ）に示すように、第１ステップとして上記第２の工程を行う。この時、ホールとトレンチの深さ比Ｈ／Ｌが”Ｈ／Ｌ＜１”（以下、この状態を「正Ｌａｇ」とも称す）となる。次に、第２ステップとしてバイアス電力の周波数を１３．５６ＭＨｚに切り替えて上記第１の工程を行うようにする。
この場合にも、図２（Ａ）に示す場合と同様に、ホール８Ｂとトレンチ８Ａの各底部が略同時にエッチングストッパ膜２に到達するようにエッチングを行うことができる。ただし、後述するように、エッチングストッパ膜２に対する層間絶縁膜４の選択比を高くするためには、バイアス電力一定の場合にはバイアス電力のＶｐｐ（ｐｅａｋ−ｔｏ−ｐｅａｋ）電圧を低くしてイオンエネルギーを小さくする方がよいので、後工程である第２ステップでバイアス電力の周波数を高くした方がよく、従って、第２ステップで１３．５６ＭＨｚを用いる図２（Ｂ）に示す方法がより好ましい。
また、後述するように特にバイアス電力の周波数が４００ｋＨｚに対してマスク６の耐性は大きく、エッチングガスに削られ難いので、第１及び第２ステップの内のいずれか一方のステップでは、バイアス電力として４００ｋＨｚの高周波電力を用いるのが好ましい。この場合、第１及び第２の周波数としては、４００ｋＨｚ、２ＭＨｚ、１３．５６ＭＨｚよりなる群より選択される２種類の組み合わせであって、上述したようにこの組み合わせの中には上記４００ｋＨｚが必ず含まれているようにする。
また、ここではエッチング対象膜が硬くて且つ緻密なＳｉＯ２ 膜ではなくて、比較的軟らかなＬｏｗ−ｋ材料、例えばポーラスＳｉＯＣ膜等を用いているので、バイアス電力はＳｉＯ２ 膜の場合の１０００ワットよりも遥かに少ない電力、例えば３００ワット以下となるように設定する。尚、このＶｐｐはバイアス電力の周波数が４００ｋＨｚの時に一番大きい値、例えば５６０ボルトになるので、これ以下の数値となるように設定する。このバイアス電力が３００ワットよりも大きくなると、Ｌｏｗ−ｋ材料に対するエッチングレートが大き過ぎてしまい、”正Ｌａｇ”及び”逆Ｌａｇ”の制御が困難になって、穴部（ホール）と溝部（トレンチ）の各底部が略同時にエッチングストッパ膜に到達することが不可能になってしまう。また、マスク６を形成するフォトレジスト材料の耐性、すなわち選択性が劣化してしまう。この場合、ある程度以上のエッチングレートを得るには、バイアス電力は２００ワット以上であることが望ましい。
また硬くて且つ緻密なＳｉＯ２ 膜と比較的軟らかなＬｏｗ−ｋ材料の具体的数値としては、モジュラスで表わすと、ＳｉＯ２膜のモジュラスは７０ＧＰａ以上であるのに対し、Ｌｏｗ−ｋ材料のモジュラスは１０ＧＰａ以下である。ここでモジュラスとは、膜に応力を加えたときの弾性限界値を指し、この値を越えると膜が塑性変形あるいは破壊することを意味する。
次に、上記方法発明の根拠となる特性について検討したので、その検討結果について図４を参照して説明する。図４はエッチング時の穴径（溝幅）に対するエッチング深さ比Ｈ／Ｌのバイアス電力の周波数依存性を示す図である。図４（Ａ）はバイアス電力を２５０ワットに一定にした時の特性を示し、図４（Ｂ）はバイアス電力を４５０ワットに一定にした時の特性を示している。グラフの横軸には、穴径（溝幅）のサイズをとっており、縦軸にはホールやトレンチの深さ比Ｈ／Ｌをとっている。従って、図４中においてＨ／Ｌ＝１より上方が逆Ｌａｇ領域（図３（Ａ）参照）となり、下方が正Ｌａｇ領域（図３（Ｂ）参照）となる。尚、横軸の左側の領域が本発明の対象とする穴径（溝幅）のサイズ、すなわち６５ｎｍ以下に対応する。またバイアス電力としては、４００ｋＨｚ、２ＭＨｚ、１３．５６ＭＨｚの３種類の周波数の高周波電力について検討している。
図４（Ａ）及び図４（Ｂ）共に穴径等のサイズが或る程度以上に大きい場合、例えば１５０ｎｍ以上の場合には、バイアス電力の周波数に依存することなく、深さ比Ｈ／Ｌは略”１”となっている。しかし、穴径（溝幅）が小さくなるに従って、エッチングの深さはバイアス電力の周波数が低い程、深くなる。
すなわち、図４（Ｂ）に示すように、バイアス電力が大きい場合（４００ワット）には、穴径（溝幅）が６５ｎｍ以下の領域では、深さ比Ｈ／Ｌは周波数が高い程、正Ｌａｇ傾向が強くなっているが、バイアス電力の周波数に関係なく、深さ比Ｈ／Ｌは１以下になっており、常に正Ｌａｇ状態になっている。換言すれば、バイアス電力が大きい場合には、バイアス電力の周波数をエッチング途中で切り替えても、穴部（ホール）と溝部（トレンチ）の各底部が略同時にエッチングストッパ膜に到達することが不可能なことを意味する。
これに対して、図４（Ａ）に示すように、バイアス電力が小さい場合（２５０ワット）には、穴径（溝幅）が６５ｎｍ以下の領域では、バイアス電力の周波数が４００ｋＨｚ、２ＭＨｚの場合には、深さ比Ｈ／Ｌは１より大きくなり、１３．５６ＭＨｚの場合には深さ比Ｈ／Ｌは１より小さくなる。
従って、穴部（ホール）と溝部（トレンチ）の各底部が略同時にエッチングストッパ膜に到達するようにするためには、前述したように、エッチング途中でバイアス電力の周波数を切り替えて、正Ｌａｇの場合と逆Ｌａｇの場合とを組み合わせればよいことが判る。この場合、切り替えの周波数の組み合わせは、正Ｌａｇと逆Ｌａｇとを相殺させるために、４００ｋＨと１３．５６ＭＨｚの組み合わせ、２ＭＨｚと１３．５６ＭＨｚの組み合わせであり、前述したように、各組み合わせにおいて処理の順番は問わない。
また図５はバイアス電力が一定の時のバイアス電力の周波数とＶｐｐ電圧との関係を示すグラフである。図５から明らかなように、高周波のバイアス電力の周波数が低い程、Ｖｐｐ（ｐｅａｋ−ｔｏ−ｐｅａｋ）電圧が高くなっていることが判る。従って、一般的にはＶｐｐが低い程、イオンエネルギーが小さくなってエッチングストッパ膜に対する選択比が大きくなることから、前述したように前工程である第１ステップよりも後工程である第２ステップの時にバイアス電力の周波数が高くなるような周波数切り替え操作を行う方（図２（Ｂ）に示す場合）が好ましいことが確認できる。尚、図５に示すグラフの傾向は、バイアス電力の大小に関係なく、同一の傾向を示す。
また２ＭＨｚや１３．５６ＭＨｚのバイアス電力でエッチングを長時間行うと、ホール内やトレンチ内の側壁に多くの凹凸状のスジが発生して滑らかでなくなるので好ましくない。
従って、前述したように、バイアス電力の周波数の切り替えはエッチング途中で必ず行って２ステップとし、且つ４００ｋＨｚのバイアス電力は必ず第１或いは第２のステップで使用するようにエッチングを行う。
ここで４００ｋＨｚのバイアス電力を低電力で印加した場合にフォトレジスト（マスク）に対する選択性が良好になる点について説明する。図６はバイアス電力とフォトレジストに対する選択性とバイアス電力の周波数との関係を示すグラフであり、図７は４００ｋＨｚと１３．５６ＭＨｚのバイアス電力のイオンエネルギー分布を示すグラフである。
図６に示すように、ここでは４００ｋＨｚと１３．５６ＭＨｚのバイアス電力について検討しており、フォトレジストに対する選択性は電力が３５０Ｗ（ワット）の時は略同じであるが、それよりも電力を小さくするに従って、４００ｋＨｚ及び１３．５６ＭＨｚ共に選択比が次第に大きくなっており、特に４００ｋＨｚの場合にはより大きくなっている。特に、４００ｋＨｚの場合には、電力が３００Ｗの時に選択比が３．５程度になっており、従って、選択比３．５以上を得るためには、バイアス電力を４００ｋＨｚに設定し、且つ電力を３００Ｗ以下に設定するのが好ましいことが判る。
また、上述のようにフォトレジストに対する選択性に関して４００ｋＨｚのバイアス電力が良好な理由は、次のように考えられる。すなわち、図７は４００ｋＨｚと１３．５６ＭＨｚの各バイアス電力の時のイオンエネルギーの分布を示すグラフであり、縦軸に引き込みイオン数をとっている。図７から明らかなように、イオンエネルギー分布は１３．５６ＭＨｚの場合は狭く、４００ｋＨｚの場合は広くなっており、共に中央部が下に凸の円弧状に小さくなって両側が大きくなっている。ところで、周知のように、バイアス電力を印加したプラズマエッチングでは、バイアス電力によるイオンの引き込みと活性種の付着とにより、ウエハ上では堆積とエッチングが交互に高速で行われており、その総和としてエッチングの進行具合が定まる。そして、図７中における４００ｋＨｚの左側の領域Ａではエネルギーが低過ぎることから、エッチングが行われず、付着（堆積）のみが行われることになる。この結果、フォトレジストの表面は、エッチングが進まずに堆積が生じて、外見上、フォトレジストは削られないような状態となり、選択性を高く維持することができる。
尚、図１に示したエッチング装置は単に一例を示したに過ぎず、この構造に限定されず、例えば平行平板型のプラズマエッチング装置、ＩＣＰ型のプラズマエッチング装置等にも本発明を適用することができるのは勿論である。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、これに限定されず、ガラス基板、ＬＣＤ基板、セラミック基板等にも本発明を適用することができる。
本発明に係るエッチング装置の一例を示す構成図である。 本発明のエッチング方法の各工程を示す説明図である。 ホール（穴部）とトレンチ（溝部）の各深さの関係を示す模式図である。 エッチング時の穴径（溝幅）に対するエッチング深さ比Ｈ／Ｌのバイアス電力の周波数依存性を示す図である。 バイアス電力が一定の時のバイアス電力の周波数とＶｐｐ電圧との関係を示すグラフである。 バイアス電力とフォトレジストに対する選択性とバイアス電力の周波数との関係を示すグラフである。 ４００ｋＨｚと２ＭＨｚのバイアス電力のイオンエネルギー分布を示すグラフである。 半導体ウエハ上に形成された層間絶縁膜をエッチングする際の状態を示す拡大断面斜視図である。
符号の説明
２ エッチングストッパ膜
４ 層間絶縁膜
６ マスク
８Ａ 溝部（トレンチ）
８Ｂ 穴部（ホール）
１０ エッチング装置
１２ 処理容器
１６ 載置台
２６ バイアス用高周波供給手段
２６Ａ 第１の高周波電源
２６Ｂ 第２の高周波電源
２８ 切替スイッチ
３０ 加熱手段
５０ プラズマ形成手段
５２ 平板アンテナ部材
６４ マイクロ波発生器
６８ ガス供給手段
７０ ガス噴射部
７６Ａ，７６Ｂ，７６Ｃ ガス源
９２ 制御手段
９４ 記憶媒体
Ｓ 半導体ウエハ（被処理体）


Claims (12)

  1. 真空排気可能になされた処理容器内の載置台上に被処理体を載置し、前記処理容器内に所定のエッチングガスを供給しつつプラズマの存在下にて前記載置台に所定の周波数の高周波電力をバイアス電力として印加し、表面にエッチングストッパ膜とＳｉＯ ２ 膜よりも誘電率が小さいエッチング対象膜である層間絶縁膜と前記層間絶縁膜に細長い溝状の凹部と穴状の凹部とを形成するためのパターン化されたマスクとが順次設けられた被処理体に対してエッチング処理を施すようにしたエッチング方法において、
    前記バイアス電力として前記溝状の凹部より前記穴状の凹部のエッチング量が大きくなるような第１の周波数の高周波電力を印加してエッチングを施す第１の工程と、
    前記バイアス電力として前記穴状の凹部より前記溝状の凹部のエッチング量が大きくなるようにするために前記第１の周波数よりも小さい周波数である第２の周波数の高周波電力を印加してエッチングを施す第２の工程とを備え、
    前記溝状の凹部と穴状の凹部の各底部が同時に前記エッチングストッパ膜に到達するように条件が設定されていることを特徴とするエッチング方法。
  2. 真空排気可能になされた処理容器内の載置台上に被処理体を載置し、前記処理容器内に所定のエッチングガスを供給しつつプラズマの存在下にて前記載置台に所定の周波数の高周波電力をバイアス電力として印加し、表面にエッチングストッパ膜とＳｉＯ ２ 膜よりも誘電率が小さいエッチング対象膜である層間絶縁膜と前記層間絶縁膜に細長い溝状の凹部と穴状の凹部とを形成するためのパターン化されたマスクとが順次設けられた被処理体に対してエッチング処理を施すようにしたエッチング方法において、
    前記バイアス電力として第１の周波数の高周波電力を印加してエッチングを施す第１の工程と、
    前記バイアス電力として前記第１の周波数とは異なる第２の周波数の高周波電力を印加してエッチングを施す第２の工程とを備え、
    前記溝状の凹部と前記穴状の凹部の各底部が同時に前記エッチングストッパ膜に到達するように条件が設定されていることを特徴とするエッチング方法。
  3. 前記第１及び第２の周波数は、２ＭＨｚ以下、２ＭＨｚより大きい周波数より選択される２種類の組み合わせであることを特徴とする請求項１又は２記載のエッチング方法。
  4. 前記第１及び第２の周波数は、４００ｋＨｚ、２ＭＨｚ、１３．５６ＭＨｚよりなる群より選択される２種類の組み合わせであって、該組み合わせの中には前記４００ｋＨｚが必ず含まれていることを特徴とする請求項１乃至３のいずれか一項に記載のエッチング方法。
  5. 前記第１の工程と前記第２の工程の内のいずれか一方の工程が先に行われ、他方の工程が後で行われることを特徴とする請求項１乃至４のいずれか一項に記載のエッチング方法。
  6. 前記高周波電力は３００ワット以下の範囲内であり、且つ前記第１及び第２の周波数の高周波電力のＶｐｐ（ｐｅａｋ−ｔｏ−ｐｅａｋ）電圧は５６０ボルト以下であることを特徴とする請求項１乃至５のいずれか一項に記載のエッチング方法。
  7. 前記エッチングガスはＣＦ系ガスであり、ガス種としてはＣＦ４ 、Ｃ２ Ｆ６ 、Ｃ３ Ｆ８ 、ＣＨＦ３ よりなる群より選択される１以上のガスが用いられることを特徴とする請求項１乃至６のいずれか一項に記載のエッチング方法。
  8. 前記溝状の凹部の幅及び前記穴状の凹部の直径は、それぞれ６５ｎｍ以下であることを特徴とする請求項１乃至７のいずれか一項に記載のエッチング方法。
  9. 前記層間絶縁膜は、ＳｉＯＣ膜、ＳｉＯＣＨ膜、ＣＦ膜よりなる群より選択される膜よりなることを特徴とする請求項１乃至８のいずれか一項に記載のエッチング方法。
  10. 前記エッチングストッパ膜はＳｉＣ膜よりなることを特徴とする請求項１乃至９のいずれか一項に載のエッチング方法。
  11. 表面にエッチングストッパ膜とＳｉＯ ２ 膜よりも誘電率が小さいエッチング対象膜である層間絶縁膜と前記層間絶縁膜に細長い溝状の凹部と穴状の凹部とを形成するためのパターン化されたマスクとが順次設けられた被処理体を載置する載置台が内部に設けられた処理容器と、
    前記処理容器内を真空排気する排気系と、
    前記処理容器内へエッチングガスを供給するガス供給手段と、
    前記処理容器内にプラズマを発生させるためのプラズマ形成手段と、
    前記載置台にバイアス電力として第１の周波数の高周波電力と該第１の周波数とは異なる第２の周波数の高周波電力とを印加するバイアス用高周波供給手段と、
    装置全体の動作を制御する制御手段とを備え、
    前記制御手段は、
    請求項１乃至１０のいずれか一項に記載のエッチング方法を実行するように制御することを特徴とするエッチング装置。
  12. 表面にエッチングストッパ膜とＳｉＯ ２ 膜よりも誘電率が小さいエッチング対象膜である層間絶縁膜と前記層間絶縁膜に細長い溝状の凹部と穴状の凹部とを形成するためのパターン化されたマスクとが順次設けられた被処理体を載置する載置台が内部に設けられた処理容器と、
    前記処理容器内を真空排気する排気系と、
    前記処理容器内へエッチングガスを供給するガス供給手段と、
    前記処理容器内にプラズマを発生させるためのプラズマ形成手段と、
    前記載置台にバイアス電力として第１の周波数の高周波電力と該第１の周波数とは異なる第２の周波数の高周波電力とを印加するバイアス用高周波供給手段と、
    装置全体の動作を制御する制御手段とを備えたエッチング装置を用いて前記被処理体にエッチング処理を施すに際して、
    請求項１乃至１０のいずれか一項に記載のエッチング方法を実行するように前記エッチング装置を制御するプログラムを記憶する記憶媒体。
JP2006228989A 2006-08-25 2006-08-25 エッチング方法及びエッチング装置 Expired - Fee Related JP5082338B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006228989A JP5082338B2 (ja) 2006-08-25 2006-08-25 エッチング方法及びエッチング装置
PCT/JP2007/066189 WO2008023700A1 (fr) 2006-08-25 2007-08-21 Procédé de gravure, dispositif de gravure, programme informatique, et support d'enregistrement
KR1020097003732A KR101098983B1 (ko) 2006-08-25 2007-08-21 에칭 방법, 에칭 장치, 컴퓨터 프로그램 및 기록 매체
US12/438,588 US20100243605A1 (en) 2006-08-25 2007-08-21 Etching method, etching apparatus, computer program and storage medium
CN2007800317151A CN101506951B (zh) 2006-08-25 2007-08-21 蚀刻方法
TW096131485A TW200823992A (en) 2006-08-25 2007-08-24 Etching method, etching device, computer program, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006228989A JP5082338B2 (ja) 2006-08-25 2006-08-25 エッチング方法及びエッチング装置

Publications (2)

Publication Number Publication Date
JP2008053516A JP2008053516A (ja) 2008-03-06
JP5082338B2 true JP5082338B2 (ja) 2012-11-28

Family

ID=39106785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006228989A Expired - Fee Related JP5082338B2 (ja) 2006-08-25 2006-08-25 エッチング方法及びエッチング装置

Country Status (6)

Country Link
US (1) US20100243605A1 (ja)
JP (1) JP5082338B2 (ja)
KR (1) KR101098983B1 (ja)
CN (1) CN101506951B (ja)
TW (1) TW200823992A (ja)
WO (1) WO2008023700A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058176B2 (en) * 2007-09-26 2011-11-15 Samsung Electronics Co., Ltd. Methods of patterning insulating layers using etching techniques that compensate for etch rate variations
US20110312152A1 (en) * 2010-06-16 2011-12-22 Kim Yoon-Hae Methods of Fabricating Integrated Circuit Devices Using Selective Etching Techniques that Account for Etching Distance Variations
TWI473163B (zh) 2010-09-15 2015-02-11 Tokyo Electron Ltd A plasma etching processing apparatus, a plasma etching processing method, and a semiconductor device manufacturing method
US8822342B2 (en) * 2010-12-30 2014-09-02 Globalfoundries Singapore Pte. Ltd. Method to reduce depth delta between dense and wide features in dual damascene structures
JP2012142495A (ja) * 2011-01-05 2012-07-26 Ulvac Japan Ltd プラズマエッチング方法及びプラズマエッチング装置
FR3003962B1 (fr) 2013-03-29 2016-07-22 St Microelectronics Rousset Procede d'elaboration d'un masque de photolitographie destine a la formation de contacts, masque et circuit integre correspondants
US9368370B2 (en) * 2014-03-14 2016-06-14 Applied Materials, Inc. Temperature ramping using gas distribution plate heat
JP6486137B2 (ja) 2015-02-16 2019-03-20 キヤノン株式会社 半導体装置の製造方法
KR102476924B1 (ko) * 2017-06-12 2022-12-12 도쿄엘렉트론가부시키가이샤 로우 k 유전체 에칭에서 반응성 이온 에칭 지연을 감소시키기 위한 방법
JP6913569B2 (ja) * 2017-08-25 2021-08-04 東京エレクトロン株式会社 被処理体を処理する方法
JP2019161157A (ja) * 2018-03-16 2019-09-19 株式会社日立ハイテクノロジーズ プラズマ処理方法及びプラズマ処理装置
JP6965205B2 (ja) * 2018-04-27 2021-11-10 東京エレクトロン株式会社 エッチング装置、及びエッチング方法
JP7061922B2 (ja) 2018-04-27 2022-05-02 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam
WO2024043082A1 (ja) * 2022-08-22 2024-02-29 東京エレクトロン株式会社 エッチング方法及びプラズマ処理システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0250424A (ja) * 1988-08-12 1990-02-20 Hitachi Ltd プラズマ処理装置
JP3350973B2 (ja) * 1992-10-12 2002-11-25 松下電器産業株式会社 プラズマ処理方法およびプラズマ処理装置
KR100324792B1 (ko) * 1993-03-31 2002-06-20 히가시 데쓰로 플라즈마처리장치
US20050112891A1 (en) * 2003-10-21 2005-05-26 David Johnson Notch-free etching of high aspect SOI structures using a time division multiplex process and RF bias modulation
US7838430B2 (en) * 2003-10-28 2010-11-23 Applied Materials, Inc. Plasma control using dual cathode frequency mixing
JP4447433B2 (ja) * 2004-01-15 2010-04-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP2006013190A (ja) * 2004-06-28 2006-01-12 Rohm Co Ltd 半導体装置の製造方法
JP4615290B2 (ja) * 2004-11-16 2011-01-19 東京エレクトロン株式会社 プラズマエッチング方法
US7307025B1 (en) * 2005-04-12 2007-12-11 Lam Research Corporation Lag control
US7307052B2 (en) * 2005-10-26 2007-12-11 The Clorox Company Cleaning composition with improved dispensing and cling
JP2008053507A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd ドライエッチング方法

Also Published As

Publication number Publication date
JP2008053516A (ja) 2008-03-06
KR20090037477A (ko) 2009-04-15
TW200823992A (en) 2008-06-01
CN101506951A (zh) 2009-08-12
CN101506951B (zh) 2011-08-03
WO2008023700A1 (fr) 2008-02-28
US20100243605A1 (en) 2010-09-30
TWI369733B (ja) 2012-08-01
KR101098983B1 (ko) 2011-12-28

Similar Documents

Publication Publication Date Title
JP5082338B2 (ja) エッチング方法及びエッチング装置
JP4943047B2 (ja) 処理装置及び処理方法
KR102460164B1 (ko) 에칭 방법
KR101230632B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR20170074784A (ko) 에칭 방법
JP4633425B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP6339963B2 (ja) エッチング方法
US20080138996A1 (en) Etching Method and Etching Apparatus
JP2010238881A (ja) プラズマ処理装置及びプラズマ処理方法
KR102460168B1 (ko) 플라즈마 처리 장치
KR100967458B1 (ko) 에칭 방법 및 에칭 장치
KR101898079B1 (ko) 플라즈마 처리 장치
KR102362446B1 (ko) 에칭 방법
KR102661835B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
TW202002014A (zh) 基板處理方法及基板處理裝置
JP2012094911A (ja) プラズマ処理装置及び処理方法
JP4684924B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JPWO2007125836A1 (ja) Ｔｉ膜の成膜方法
KR101098975B1 (ko) 기판 처리 장치
JP4615290B2 (ja) プラズマエッチング方法
WO2022215556A1 (ja) エッチング方法及びエッチング処理装置
US20240194500A1 (en) Substrate processing apparatus and method
JP4800077B2 (ja) プラズマエッチング方法
US20070218698A1 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
KR20220035853A (ko) 에칭 처리 방법 및 기판 처리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees