CN101562122B - 干法蚀刻方法以及硅片蚀刻方法 - Google Patents

干法蚀刻方法以及硅片蚀刻方法 Download PDF

Info

Publication number
CN101562122B
CN101562122B CN2008101041785A CN200810104178A CN101562122B CN 101562122 B CN101562122 B CN 101562122B CN 2008101041785 A CN2008101041785 A CN 2008101041785A CN 200810104178 A CN200810104178 A CN 200810104178A CN 101562122 B CN101562122 B CN 101562122B
Authority
CN
China
Prior art keywords
etching
chamber
etching method
gas
process gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101041785A
Other languages
English (en)
Other versions
CN101562122A (zh
Inventor
杨柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN2008101041785A priority Critical patent/CN101562122B/zh
Publication of CN101562122A publication Critical patent/CN101562122A/zh
Application granted granted Critical
Publication of CN101562122B publication Critical patent/CN101562122B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明是关于一种干法蚀刻方法以及硅片蚀刻方法。该干法蚀刻方法包括：通入流量比例为75％～100％的含氟气体的工艺气，并在腔室压力为60～95mT、上射频功率为600～1200W、腔室内壁温度为50～75℃的条件下形成等离子体；通入流量比例为50％～100％的氧气的工艺气，在腔室压力为10～95mT、上射频功率为200～800W、腔室内壁温度为50～75℃的条件下形成等离子体；以及通入流量比例大于25％含硅气体和流量比例大于25％的含卤素气体的工艺气，在等离子体启辉条件下发生化学反应。该硅片蚀刻方法是，在完成述干法蚀刻方法后，将硅片送入蚀刻反应腔室，对硅片进行蚀刻。本发明提出的方法，可以保证首片硅片蚀刻的稳定性，避免“首片效应”，从而提高集成电路制造的良率和产能。

Description

干法蚀刻方法以及硅片蚀刻方法
技术领域
本发明涉及一种集成电路制造领域的蚀刻方法，特别是涉及一种可以有效避免“首片效应”的干法蚀刻方法以及硅片蚀刻方法。
背景技术
硅栅蚀刻是指在集成电路制造过程中形成晶体管栅极的蚀刻过程，是大规模、超大规模集成电路制造的重要组成部分。在硅栅蚀刻过程中，每片硅片被传入蚀刻反应腔室进行蚀刻。由于蚀刻过程是采用化学反应和物理轰击相结合的方式来去除不希望保留的硅、钨硅等材料以形成栅极，因此在蚀刻过程中将反应生成各种不同类型的硅及硅基反应产物和碳及碳基反应产物(反应产物类型由硅片膜层结构与蚀刻工艺所决定)，部分反应产物为蚀刻反应腔室真空系统所抽除，而部分反应产物则吸附在蚀刻反应腔室的内表面上。如上述蚀刻反应产物持续累积，将会使蚀刻反应腔室的状态持续发生变化，从而导致每片硅片在蚀刻过程中面临的蚀刻反应腔室状态不同，蚀刻结果发生持续的变化(包括蚀刻速率漂移、蚀刻关键尺寸漂移、蚀刻剖面漂移等)。在低于0.25微米技术节点，这种偏差将造成同批生产的集成电路器件性能的差异，因而造成集成电路制造良率的降低。
为避免上述现象发生，在集成电路制造过程中，在每片硅片进行蚀刻前(传入蚀刻反应腔室前)，蚀刻反应腔室首先进行干法蚀刻(腔室内无硅片的情况下)，一定程度上去除由上一片硅片蚀刻过程所产生的吸附在蚀刻反应腔室侧壁上的蚀刻反应产物，保证每一片硅片在进行蚀刻时所面临的蚀刻反应腔室状态相同，从而保证蚀刻工艺的稳定性。
在集成电路生产线上，各种机台并非始终处于工作状态，而是经常处在空闲状态中，空闲时间从几小时至几天不等，而处于空闲状态时蚀刻反应腔室本身的气氛、温度等状态与连续进行蚀刻过程时有明显的差别。因此，当机台由空闲状态进入开始蚀刻状态时，其首片硅片蚀刻前蚀刻反应腔室同样需要进行干法蚀刻过程，以避免“首片效应”。所述的“首片效应”是指首片硅片蚀刻结果与随后其他硅片的蚀刻结果有明显差异的现象，主要包括首片蚀刻蚀刻速率漂移、首片蚀刻颗粒/缺陷数量增加，蚀刻速率的变化将造成蚀刻关键尺寸和蚀刻剖面的漂移，而蚀刻颗粒/缺陷数量的增加将导致该片硅片制造的良率下降。
现有的干法蚀刻方法通常采用高压、高上射频功率条件，其能够较快、较均匀地去除反应产物。该方法通常包括两个主要步骤：第一步中的工艺气体包含体积比例大于75％的含氟气体(XyFz)，在高压高上射频功率的条件下形成等离子体，以去除硅和硅基反应产物；第二步中的工艺气体包含比例大于50％的氧气(O2)，形成等离子体并主要去除碳和碳基反应产物。
本发明人在实现本发明的技术方案过程中发现：现有技术方案中针对首片硅片蚀刻工艺前的干法蚀刻工艺通常通过延长传统干法蚀刻工艺各步工艺时间的方式来实现，但由于处于空闲状态时，蚀刻反应腔室本身的腔室表面化学成分、气氛、温度等状态与连续进行蚀刻工艺时有明显的差别，因此采用延长各步时间的传统干法蚀刻方法后无法使机台恢复至连续蚀刻时的腔室环境，使得随后进行蚀刻的首片甚至几片硅片处于非正常的蚀刻腔室环境下进行蚀刻，造成首片蚀刻蚀刻速率漂移和首片蚀刻颗粒/缺陷数量增加的问题，蚀刻速率的变化将导致蚀刻关键尺寸和蚀刻剖面的漂移，而蚀刻颗粒/缺陷数量的增加将导致该片硅片制造的良率下降。
由此可见，上述现有的干法蚀刻方法仍存在有不便，而亟待加以进一步改进。
发明内容
本发明的主要目的在于，克服现有的干法蚀刻方法存在的缺陷，而提供一种新的干法蚀刻方法以及硅片蚀刻方法，所要解决的技术问题是使其应用于每批硅片进行硅栅蚀刻工艺前，保证机台蚀刻工艺的稳定性，避免“首片效应”的出现，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种干法蚀刻方法，其特征在于其包括以下步骤：
第一步，向蚀刻反应腔室内通入包含气体流量比例为75％～100％的含氟气体的工艺气，并在腔室压力为60～95mT、上射频功率为600～1200W、腔室内壁温度为50～75℃的条件下形成等离子体；第二步，向蚀刻反应腔室内通入包含气体流量比例为50％～100％的氧气的工艺气，在腔室压力为10～95mT、上射频功率为200～800W、腔室内壁温度为50～75℃的条件下形成等离子体；以及第三步，向蚀刻反应腔室内通入气体流量比例大于25％含硅气体和流量比例大于25％的含卤素气体的工艺气，在等离子体启辉条件下发生化学反应。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
优选的，前述的干法蚀刻方法的一个实施例，其中所述的第三步中含硅气体的流量比例为25％～75％，含卤素气体的流量比为25％～75％。
优选的，前述的干法蚀刻方法的一个实施例，在第三步在蚀刻反应腔室内表面形成厚度0.2～10微米的表面反应产物覆盖层。
优选的，前述的干法蚀刻方法的一个实施例，所述的第一步与第二步之间还包括第一过渡步骤：向蚀刻反应腔室内通入包含气体流量比例50％～100％的氧气的工艺气，在腔室压力为60～95mT、上射频功率为600～1200W、腔室内壁温度为50～75℃条件下形成等离子体。
优选的，前述的干法蚀刻方法的一个实施例，所述的第二步与第三步之间还包括第二过渡步骤：向蚀刻反应腔室内通入包含气体流量比例为25％～75％的含硅气体和流量比例为25％～75％的含卤素气体的工艺气，在腔室压力为10～95mT、上射频功率为200～800W、腔室内壁温度为50～75℃条件下形成等离子体。
优选的，前述的干法蚀刻方法的一个实施例，所述的第一步中的含氟气体为AyFz，A为C、N或S，y、z为大于等于1的正整数。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种硅片蚀刻方法，包括以下步骤：在蚀刻反应腔室处在无硅片状态下，第一步，向蚀刻反应腔室内通入包含气体流量比例为75％～100％的含氟气体的工艺气，并在腔室压力为60～95mT、上射频功率为600～1200W、腔室内壁温度为50～75℃的条件下形成等离子体；第二步，向蚀刻反应腔室内通入包含气体流量比例为50％～100％的氧气的工艺气，在腔室压力为10～95mT、上射频功率为200～800W、腔室内壁温度为50～75℃的条件下形成等离子体；第三步，向蚀刻反应腔室内通入气体流量比例大于25％含硅气体和流量比例大于25％的含卤素气体的工艺气，在等离子体启辉条件下发生化学反应；以及将硅片送入蚀刻反应腔室，对硅片进行蚀刻。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
优选的，前述的硅片蚀刻方法的一个实施例，其中所述的第一步与第二步之间还包括第一过渡步骤：向蚀刻反应腔室内通入包含气体流量比例50％～100％的氧气的工艺气，在腔室压力为60～95mT、上射频功率为600～1200W、腔室内壁温度为50～75℃条件下形成等离子体。
优选的，前述的硅片蚀刻方法的一个实施例，其中所述的所述的第二步与第三步之间还包括第二过渡步骤：向蚀刻反应腔室内通入包含气体流量比例为25％～75％的含硅气体和流量比例为25％～75％的含卤素气体的工艺气，在腔室压力为10～95mT、上射频功率为200～800W、腔室内壁温度为50～75℃条件下形成等离子体。
借由上述技术方案，本发明干法蚀刻方法以及硅片蚀刻方法至少具有下列优点：
在传统两步干法蚀刻工艺基础上，增加第三步骤，第三步的工艺气体包含比例大于25％的含硅气体以及比例大于25％的含卤素(氟、氯、溴等)气体，在等离子体启辉条件下发生化学反应，在蚀刻反应腔室内表面形成一定厚度的以硅卤化合物为主的表面反应产物覆盖层，以获得接近连续蚀刻时蚀刻反应腔室的内表面状况。在进行硅栅蚀刻前首先进行该种针对首片硅片硅栅蚀刻工艺前的本发明的干法蚀刻方法，蚀刻反应腔室处在无硅片状态，保证首片硅片蚀刻的稳定性，从而避免“首片效应”，从而提高集成电路制造的良率和产能。在上述干法蚀刻方法的三个主要步骤之间可分别加入与上一步反应气体压力、射频功率等工艺参数接近、与下一步工艺气体相同的工艺过渡步骤，从而达到更佳的工艺效果。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是实施本发明实施例1的方法后的蚀刻速率重复性数据图。
图2是实施本发明实施例2的方法后的蚀刻速率重复性数据图。
图3是实施本发明实施例3的方法后的硅片的颗粒数量数据图。
图4是实施本发明实施例4的方法后的硅片的颗粒数量数据图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的干法蚀刻方法以及硅片蚀刻方法其具体实施方式、特征及其功效，详细说明如后。
本发明提供一种专门针对首片硅片蚀刻前的干法蚀刻方法以及硅片蚀刻方法，在每批硅片进行硅栅蚀刻前进行该种干法蚀刻方法，保证机台蚀刻工艺的稳定性，避免“首片效应”的出现。
该干法蚀刻方法在蚀刻反应腔室内无硅片的条件下进行，包括三个主要的工艺步骤：
第一步，向蚀刻反应腔室内通入包含气体流量比例为75％～100％的含氟气体AyFz(A为C、N或S，y、z为大于等于1的正整数)的工艺气，并在腔室压力为60～95mT、上射频功率为600～1200W、腔室内壁温度为50～75℃的条件下形成等离子体，以去除硅和硅基反应产物；
第二步，向蚀刻反应腔室内通入包含气体流量比例为50％～100％的氧气(O2)的工艺气，在腔室压力为10～95mT、上射频功率为200～800W、腔室内壁温度为50～75℃的条件下形成等离子体并主要去除碳和碳基反应产物；
第三步，向蚀刻反应腔室内通入气体流量比例为25％～75％的含硅气体和25％～75％的含卤素(氟、氯、溴等)气体的工艺气，在等离子体启辉条件下发生化学反应，在蚀刻反应腔室内表面形成厚度0.2～10微米的以硅卤化合物为主的表面反应产物覆盖层，以获得接近连续蚀刻工艺时蚀刻反应腔室的内表面状况，保证首片硅片蚀刻工艺的稳定性，避免“首片效应”。
较佳的，在上述的干法蚀刻方法的第一步与第二步之间还可加入如下过渡步骤：向蚀刻反应腔室内通入包含气体流量比例50％～100％的氧气(O2)的工艺气，在腔室压力为60～95mT、上射频功率为600～1200W、腔室内壁温度为50～75℃条件下形成等离子体；
较佳的，在上述的干法蚀刻方法的第二步与第三步之间还可加入如下工艺过渡步骤：向蚀刻反应腔室内通入包含气体流量比例为25％～75％的含硅气体和流量比例为25％～75％的含卤素(氟、氯、溴等)气体的工艺气，在腔室压力为10～95mT、上射频功率为200～800W、腔室内壁温度为50～75℃条件下形成等离子体；以达到更佳的工艺效果。
实施例1
在蚀刻机台空闲8小时后，在进行硅栅蚀刻前，蚀刻反应腔室处在无硅片状态，进行上述的干法蚀刻方法。该方法包括三个步骤：
第一步，向蚀刻反应腔室内通入艺气体，其包含150sccm(标准毫升/分)SF6，15sccm O2，在70mT腔室压力、850W上射频功率、70℃腔室内壁温度条件下下形成等离子体；
第二步，向蚀刻反应腔室内通入工艺气体，其包含200sccm O2，在90mT腔室压力、900W上射频功率、70℃腔室内壁温度条件下形成等离子体；
第三步，向蚀刻反应腔室内通入工艺气体，其包含100sccm SiCl4、80sccm SF6，在50mT腔室压力、850W上射频功率、70℃腔室内壁温度条件下形成等离子体并在腔室内表面形成反应产物层。
之后连续蚀刻一盒(25片)硅光板片，各硅片的蚀刻速率重复性请参阅图1所示(蚀刻速率测试机台为Nano8000XNT)，蚀刻速率为1630-1660埃/分钟，其蚀刻速率的波动范围是30埃/分钟，与现有技术中150埃/分钟的蚀刻速率波动范围相比，经过上述干法蚀刻方法后进行的硅栅蚀刻具有非常好的重复性。可以认为在该硅栅蚀刻过程中没有出现“首片效应”。
实施例2
在蚀刻机台空闲18小时后，在进行硅栅蚀刻前，蚀刻反应腔室处在无硅片状态，进行上述的干法蚀刻方法。该方法包括三个步骤：
第一步，向蚀刻反应腔室内通入200sccm SF6，10sccm O2的工艺气体，在60mT腔室压力、600W上射频功率、70℃腔室内壁温度条件下条件下形成等离子体；
第二步，向蚀刻反应腔室内通入150sccm O2的工艺气体，在75mT腔室压力、800W上射频功率、70℃腔室内壁温度条件下形成等离子体并主要去除碳和碳基反应产物；
第三步，向蚀刻反应腔室内通入100sccm SiHCl3、80sccm HBr的工艺气体，在60mT腔室压力、850W上射频功率、70℃腔室内壁温度条件下，在腔室内形成等离子体并在腔室内表面形成反应产物层。
之后，连续蚀刻一盒(25片)硅光板片，各硅片的蚀刻速率重复性如图2所示(蚀刻速率测试机台为Nano8000XNT)。蚀刻速率为1630-1655埃/分钟，其蚀刻速率的波动范围是25埃/分钟，与现有技术中150埃/分钟的蚀刻速率波动范围相比，经过上述干法蚀刻方法后进行的硅栅蚀刻具有非常好的重复性。可以认为在该硅栅蚀刻过程中没有出现“首片效应”。
实施例3
在每批硅片进行硅栅蚀刻之前，在蚀刻反应腔室处在无硅片状态下，进行上述的干法蚀刻方法。该方法包括四个步骤：
第一步，向蚀刻反应腔室内通入200sccm SF6，30sccm O2的工艺气体，在70mT腔室压力、700W上射频功率、60℃腔室内壁温度条件下形成等离子体，以去除硅和硅基反应产物；
第二步，向蚀刻反应腔室内通入200sccm O2的工艺气体，在70mT腔室压力、700W上射频功率、60℃腔室内壁温度条件下形成等离子体；
第三步，向蚀刻反应腔室内通入200sccm O2的工艺气体，在90mT腔室压力、850W上射频功率、60℃腔室内壁温度条件下形成等离子体并主要去除碳和碳基反应产物；
第四步，向蚀刻反应腔室内通入100sccm SiCl4、80sccm SF6的工艺气体，在50mT腔室压力、850W上射频功率、60℃腔室内壁温度条件下在腔室内形成等离子体并在腔室内表面形成反应产物层。
之后连续蚀刻一盒(25片)硅光板片，其中第一、三、五、十、十五、二十五为颗粒测试片，各硅片的颗粒重复性请参阅图3所示，颗粒增加的数量范围是10-20颗，可见经过上述干法蚀刻方法后进行的硅光板蚀刻具有非常好的颗粒重复性。与现有技术中的颗粒重复性为35～50颗相比，采用本发明的干法蚀刻方法可以认为在该硅光板蚀刻过程中没有出现“首片效应”。颗粒是集成电路制造过程中需要考量的重要指标，颗粒存在将导致颗粒存在的范围之内的器件性能下降甚至失效，颗粒越多意味着器件制造的良率或者说产品率最低。但是集成电路制造工艺本身不可能实现零颗粒，因此指标通常是限制颗粒产生在一定的范围之内。现有技术中的颗粒数量通常是在35～50颗以内。在首片效应存在的情况下，首片、甚至前3～5片的颗粒可能会远高于正常情况，比如首片颗粒增加高达200颗左右的情况。本实施例的优越性即在于首片乃至前几片硅片的颗粒增加在正常范围之内。
实施例4
在每批硅片进行硅栅蚀刻之前，在蚀刻反应腔室处在无硅片状态下，进行上述的干法蚀刻方法。该方法包括五个步骤：
第一步，向蚀刻反应腔室内通入200sccm SF6，30sccm O2的工艺气体，在70mT腔室压力、700W上射频功率、60℃腔室内壁温度条件下形成等离子体，以去除硅和硅基反应产物；
第二步，向蚀刻反应腔室内通入200sccm O2，的工艺气体，在70mT腔室压力、700W上射频功率、60℃腔室内壁温度条件下形成等离子体；
第三步，向蚀刻反应腔室内通入200sccm O2的工艺气体，在90mT腔室压力、850W上射频功率、60℃腔室内壁温度条件下形成等离子体并主要去除碳和碳基反应产物；
第四步，向蚀刻反应腔室内通入100sccm SiCl4、80sccm CF4，的工艺气体，在90mT腔室压力、850W上射频功率、60℃腔室内壁温度条件下形成等离子体；
第五步，向蚀刻反应腔室内通入100sccm SiCl4、80sccm CF4的工艺气体，在50mT腔室压力、850W上射频功率、60℃腔室内壁温度条件下在腔室内形成等离子体并在腔室内表面形成反应产物层。
之后，连续蚀刻一盒(25片)硅光板片，其中第一、三、五、十、十五、二十五为颗粒测试片，各硅片的颗粒重复性如图4所示颗粒增加的数量范围是8-15颗，可见经过上述干法蚀刻方法后进行的硅光板蚀刻具有非常好的颗粒重复性。本实施例的优越性即在于首片乃至前几片硅片的颗粒增加在正常范围之内，从而避免了“首片效应”。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (8)

1.一种干法蚀刻方法，其特征在于其包括以下步骤：
第一步，向蚀刻反应腔室内通入包含气体流量比例为75％～100％的含氟气体的工艺气，并在腔室压力为60～95mT、上射频功率为600～1200W、腔室内壁温度为50～75℃的条件下形成等离子体；
第二步，向蚀刻反应腔室内通入包含气体流量比例为50％～100％的氧气的工艺气，在腔室压力为10～95mT、上射频功率为200～800W、腔室内壁温度为50～75℃的条件下形成等离子体；以及
第三步，向蚀刻反应腔室内通入气体流量比例大于25％含硅气体和流量比例大于25％的含卤素气体的工艺气，在等离子体启辉条件下发生化学反应。
2.根据权利要求1所述的干法蚀刻方法，其特征在于在第三步在蚀刻反应腔室内表面形成厚度0.2～10微米的表面反应产物覆盖层。
3.根据权利要求1所述的干法蚀刻方法，其特征在于所述的第一步与第二步之间还包括第一过渡步骤：向蚀刻反应腔室内通入包含气体流量比例50％～100％的氧气的工艺气，在腔室压力为60～95mT、上射频功率为600～1200W、腔室内壁温度为50～75℃条件下形成等离子体。
4.根据权利要求1或3所述的干法蚀刻方法，其特征在于所述的第二步与第三步之间还包括第二过渡步骤：向蚀刻反应腔室内通入包含气体流量比例为25％～75％的含硅气体和流量比例为25％～75％的含卤素气体的工艺气，在腔室压力为10～95mT、上射频功率为200～800W、腔室内壁温度为50～75℃条件下形成等离子体。
5.根据权利要求1所述的干法蚀刻方法，其特征在于所述的第一步中的含氟气体为AyFz，A为C、N或S，y、z为大于等于1的正整数。
6.一种硅片蚀刻方法，其特征在于包括以下步骤：
在蚀刻反应腔室处在无硅片状态下，
第一步，向蚀刻反应腔室内通入包含气体流量比例为75％～100％的含氟气体的工艺气，并在腔室压力为60～95mT、上射频功率为600～1200W、腔室内壁温度为50～75℃的条件下形成等离子体；
第二步，向蚀刻反应腔室内通入包含气体流量比例为50％～100％的氧气的工艺气，在腔室压力为10～95mT、上射频功率为200～800W、腔室内壁温度为50～75℃的条件下形成等离子体；
第三步，向蚀刻反应腔室内通入气体流量比例大于25％含硅气体和流量比例大于25％的含卤素气体的工艺气，在等离子体启辉条件下发生化学反应；以及
将硅片送入蚀刻反应腔室，对硅片进行蚀刻。
7.根据权利要求6所述的硅片蚀刻方法，其特征在于所述的第一步与第二步之间还包括第一过渡步骤：向蚀刻反应腔室内通入包含气体流量比例50％～100％的氧气的工艺气，在腔室压力为60～95mT、上射频功率为600～1200W、腔室内壁温度为50～75℃条件下形成等离子体。
8.根据权利要求6或7所述的硅片蚀刻方法，其特征在于所述的第二步与第三步之间还包括第二过渡步骤：向蚀刻反应腔室内通入包含气体流量比例为25％～75％的含硅气体和流量比例为25％～75％的含卤素气体的工艺气，在腔室压力为10～95mT、上射频功率为200～800W、腔室内壁温度为50～75℃条件下形成等离子体。
CN2008101041785A 2008-04-16 2008-04-16 干法蚀刻方法以及硅片蚀刻方法 Active CN101562122B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101041785A CN101562122B (zh) 2008-04-16 2008-04-16 干法蚀刻方法以及硅片蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101041785A CN101562122B (zh) 2008-04-16 2008-04-16 干法蚀刻方法以及硅片蚀刻方法

Publications (2)

Publication Number Publication Date
CN101562122A CN101562122A (zh) 2009-10-21
CN101562122B true CN101562122B (zh) 2010-09-01

Family

ID=41220859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101041785A Active CN101562122B (zh) 2008-04-16 2008-04-16 干法蚀刻方法以及硅片蚀刻方法

Country Status (1)

Country Link
CN (1) CN101562122B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124148A (zh) * 2013-04-26 2014-10-29 中微半导体设备(上海)有限公司 硅片刻蚀方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651424A (zh) * 2011-02-25 2012-08-29 苏州大学 硅太阳能电池片制绒装置及方法
CN105161403A (zh) * 2015-08-06 2015-12-16 沈阳拓荆科技有限公司 采用气体吹扫法消除腔体空闲产生的第一片效应问题
CN108847389B (zh) * 2018-06-13 2020-08-25 上海华力微电子有限公司 一种改善等离子体刻蚀工艺中首片效应的方法
CN109628911A (zh) * 2018-12-25 2019-04-16 江苏鲁汶仪器有限公司 一种消除等离子体化学气相淀积首片效应的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846373A (en) * 1996-06-28 1998-12-08 Lam Research Corporation Method for monitoring process endpoints in a plasma chamber and a process monitoring arrangement in a plasma chamber
CN1507502A (zh) * 2001-05-04 2004-06-23 拉姆研究公司 处理室残留物的两步式等离子清洗

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846373A (en) * 1996-06-28 1998-12-08 Lam Research Corporation Method for monitoring process endpoints in a plasma chamber and a process monitoring arrangement in a plasma chamber
CN1507502A (zh) * 2001-05-04 2004-06-23 拉姆研究公司 处理室残留物的两步式等离子清洗

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124148A (zh) * 2013-04-26 2014-10-29 中微半导体设备(上海)有限公司 硅片刻蚀方法
CN104124148B (zh) * 2013-04-26 2017-08-22 中微半导体设备(上海)有限公司 硅片刻蚀方法

Also Published As

Publication number Publication date
CN101562122A (zh) 2009-10-21

Similar Documents

Publication Publication Date Title
CN101562122B (zh) 干法蚀刻方法以及硅片蚀刻方法
CN101894737B (zh) 腔室环境的控制方法
CN107316797A (zh) 一种干法清洗工艺腔的方法
CN110211870B (zh) 晶圆减薄方法
CN107424923A (zh) 一种自限制精确刻蚀硅的方法
US7432204B2 (en) Wafer and the manufacturing and reclaiming methods thereof
US20240112923A1 (en) Etching method with metal hard mask
CN109727857B (zh) 干法刻蚀方法
Lin et al. Deep dry etching of fused silica using C 4 F 8/Ar inductively coupled plasmas
CN110854019A (zh) 半导体制造方法
CN100541733C (zh) 硅片浅沟槽隔离刻蚀的方法
CN101533772A (zh) 一种刻蚀钨栅的工艺方法
US10991595B1 (en) Dry etching process for manufacturing trench structure of semiconductor apparatus
CN100423187C (zh) 一种硅片脱附工艺
CN103839870B (zh) 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法
CN104798192B (zh) 用于制造绝缘体上半导体基板的方法
CN109300781A (zh) Ono膜层的制造方法
CN104465364B (zh) 一种消除有源区损伤的多晶硅刻蚀方法
CN202473870U (zh) 工艺参数检测晶圆
CN102315115A (zh) 一种HfSiAlON高K介质的干法刻蚀方法
CN102376562B (zh) 用于半导体工艺的灰化处理方法
CN106560916A (zh) 元件芯片的制造方法以及元件芯片
CN104550132B (zh) 超深孔等离子刻蚀工艺后关键尺寸一致性的控制方法
CN115565862A (zh) 一种基于半导体制造的Poly/OX选择比获取方法
CN100527368C (zh) 硅化钨硅片刻蚀的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No. 8, Wenchang Avenue, Beijing economic and Technological Development Zone, 100176

Patentee after: Beijing North China microelectronics equipment Co Ltd

Address before: 100016 M5 building, No. 1 Jiuxianqiao East Road, Chaoyang District, Beijing

Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing