CN108550526A - 一种改善半导体鳍部表面粗糙度的方法 - Google Patents

一种改善半导体鳍部表面粗糙度的方法 Download PDF

Info

Publication number
CN108550526A
CN108550526A CN201810268443.7A CN201810268443A CN108550526A CN 108550526 A CN108550526 A CN 108550526A CN 201810268443 A CN201810268443 A CN 201810268443A CN 108550526 A CN108550526 A CN 108550526A
Authority
CN
China
Prior art keywords
fin
gas
surface roughness
xenon difluoride
roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810268443.7A
Other languages
English (en)
Inventor
曾绍海
李铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201810268443.7A priority Critical patent/CN108550526A/zh
Publication of CN108550526A publication Critical patent/CN108550526A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种改善半导体鳍部表面粗糙度的方法,包括以下步骤:步骤S01:提供一半导体衬底,在所述半导体衬底上形成鳍部;所述鳍部的材料为硅;步骤S02:使用二氟化氙气体对鳍部的表面进行处理,以对鳍部表面的粗糙度进行改善,使整个鳍部表面光滑,增加鳍式场效应晶体管的稳定性。本发明的方法工艺简单,避免了高温及等离子体等对半导体器件的损伤,而且还可与现有工艺兼容,降低生产成本。

Description

一种改善半导体鳍部表面粗糙度的方法
技术领域
本发明涉及集成电路制造技术领域,更具体地,涉及一种改善半导体鳍部表面粗糙度的方法。
背景技术
随着半导体工艺的不断发展,半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小,不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度,增加MOSFET场效应管的开关速度等好处。但随着器件沟道长度的缩短,器件的特征尺寸(CD:critical Dimension)也相应地下降,这很容易使得亚阈值漏电,即容易发生所谓的短沟道效应(SCE:short-channel effects)。
因此,为了更好地适应器件尺寸按比例缩小的要求,半导体工艺逐渐开始从平面MOSFET晶体管向具有更高效的三维立体式晶体管过渡,如鳍式场效应晶体管(FinFET)。然而,当前业界在形成FinFET的鳍部(Fin)时,为了得到垂直的鳍部,都是采用反应离子刻蚀(RIE:Reactive Ion Etching)的刻蚀工艺。这种蚀刻的原理是,当在平板电极之间施加10~100MHz的高频电压(RF,radio frequency)时会产生数百微米厚的离子层(ion sheath),离子高速撞击试样而完成化学反应蚀刻。这就导致了在形成FinFET的鳍部时,鳍部的表面粗糙度不一样(有0.1nm到1nm之间的粗糙度差异)。半导体鳍部表面的粗糙度过高,会使得过渡层栅介质层产生缺陷,形成电荷捕获陷阱,进而影响器件性能。
赵海在申请号为201510894258.5的中国发明专利申请里揭示了一种改善鳍部表面粗糙度的方法,其采用的方法是,首先对Fin(鳍部)进行掺杂(离子注入),然后采用含氧气体团簇离子对Fin(鳍部)进行修复处理形成修复层,最后去除修复层。然而,这种方法工艺复杂,需要增加几层光刻版,使成本大大增加;同时,在使用含氧的气体团簇离子对Fin(鳍部)进行修复处理的过程中,采用等离子体和氧会对Fin(鳍部)造成很大的损伤,导致Fin(鳍部)线宽变小。
赵猛在申请号为201210209736.0的中国发明专利申请中揭示了一种形成FinFET栅介质层的方法,其首先在Fin(鳍部)表面外延生成一层单晶硅层,然后在氘与惰性气体的混合气体氛围下退火,以在Fin(鳍部)表面形成过渡层。这在一定程度上可以改善Fin(鳍部)表面的粗糙度,但是在外延和退火工艺中都需要较高的温度(700~800C),增加了器件的热预算,对器件的性能有很大的影响。而且,外延工艺复杂,增加了工艺成本。
邓浩等在申请号为201110430948.7的中国发明专利申请里揭示了一种鳍式场效应管的形成方法,其首先采用氧化刻蚀工艺对Fin(鳍部)的表面进行处理,然后对处理后的鳍部表面进行湿法刻蚀。然而,这种氧和CF4的刻蚀气体会对Fin(鳍部)造成很大的损伤,导致Fin(鳍部)线宽变小;同时,由于湿法刻蚀是各向同性刻蚀,实际工艺中很难加以控制。
针对上述这些问题,急需提出一种可以改善Fin(鳍部)表面粗糙度的方法。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷,提供一种改善半导体鳍部表面粗糙度的方法。
为实现上述目的,本发明的技术方案如下:
一种改善半导体鳍部表面粗糙度的方法,其特征在于,包括以下步骤:
步骤S01:提供一半导体衬底,在所述半导体衬底上形成鳍部;所述鳍部的材料为硅;
步骤S02:使用二氟化氙气体对鳍部的表面进行处理,以对鳍部表面的粗糙度进行改善。
优选地,步骤S01中,先在所述半导体衬底的表面上形成介质层,然后在所述介质层上形成鳍部。
优选地,步骤S02中,使用二氟化氙气体对鳍部的表面进行处理时,包括以下步骤:
步骤S021:使二氟化氙气体吸附在鳍部表面,并分解产生F2气体;
步骤S022:通过吸附在鳍部表面的F2气体和鳍部材料硅反应生成气相产物;
步骤S023:使反应后产物从鳍部表面挥发。
优选地,所述二氟化氙气体为非游离态的二氟化氙气体。
优选地,步骤S02中,通过蒸发二氟化氙固体,以形成二氟化氙气体。
优选地,在室温下对二氟化氙固体进行蒸发。
优选地,所述二氟化氙气体的流量为:50sccm~150sccm。
优选地,所述对鳍部的表面进行处理的时间为5~10s。
从上述技术方案可以看出,本发明通过使用二氟化氙气体对鳍部的表面进行处理,利用二氟化氙可在常温下分解产生气体F2,F2气体可再与硅发生反应生成气相产物的特性,并利用鳍部表面上凹凸部分吸附F2气体多少的不同所相应产生的反应速率的不同,达到改善鳍部表面上粗糙度的作用。
附图说明
图1是本发明的一种改善半导体鳍部表面粗糙度的方法流程示意图;
图2-图3是根据图1的方法对鳍部表面粗糙度进行修复性改善的步骤示意图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次,本发明利用示意图进行详细的表述,在详述本发明实例时,为了便于说明,示意图不依照一般比例局部放大,不应以此作为对本发明的限定。
在以下本发明的具体实施方式中,请参阅图1,图1是本发明的一种改善半导体鳍部表面粗糙度的方法流程示意图;同时,请参阅图2-图3,图2-图3是根据图1的方法对鳍部表面粗糙度进行修复性改善的步骤示意图。如图1所示,本发明的一种改善半导体鳍部表面粗糙度的方法,包括以下步骤:
步骤S01:提供一半导体衬底,在所述半导体衬底上形成鳍部;所述鳍部的材料为硅。
请参阅图2。提供一半导体衬底100,并在半导体衬底100上形成半导体鳍部(Fin)101。图中以波浪线表示了Fin(鳍部)101的侧壁具有的粗糙度形态。半导体衬底100的材料可为单晶硅、多晶硅或非晶硅形成的硅材料,或是绝缘硅材料(SOI),还可以是其他半导体材料或其他结构。Fin(鳍部)101的形成方法可采用业界通用的自对准双重曝光(SADP:self-aligned double patterning)工艺。Fin(鳍部)101的材料可采用单晶硅。
也可在半导体衬底的表面上先形成一层介质层,作为后续对鳍部的表面进行处理时的保护层;然后再在介质层上形成鳍部。
步骤S02:使用二氟化氙气体对鳍部的表面进行处理,以对鳍部表面的粗糙度进行改善。
请参阅图3。使用二氟化氙(XeF2)气体对鳍部的表面进行处理时,具体可包括以下步骤:
步骤S021:使二氟化氙气体吸附在鳍部表面,并分解产生F2气体。
可通过蒸发二氟化氙固体,使之成为二氟化氙气体。其中,二氟化氙气体为非游离态的二氟化氙气体,使非游离的二氟化氙气体吸附在鳍部表面;被吸附的二氟化氙气体可进一步分解产生F2气体。在室温下即可对二氟化氙固体进行蒸发。
二氟化氙气体的流量可为:50sccm~150sccm。
步骤S022:通过吸附在鳍部表面的F2气体和鳍部材料硅反应生成气相产物。
本发明采用XeF2气体处理Fin(鳍部)表面是基于材料本身特质以及对工艺制造,成本控制的考虑出发。
当前业界在形成FinFET的Fin(鳍部)时,为了得到垂直的Fin(鳍部),都是采用反应离子刻蚀(RIE:Reactive Ion Etching)的刻蚀工艺,这种蚀刻的原理是,当在平板电极之间施加10~100MHz的高频电压(RF,radio frequency)时,会产生数百微米厚的离子层(ion sheath),离子高速撞击试样而完成化学反应蚀刻,这就导致了在形成Fin(鳍部)时,Fin(鳍部)的表面粗糙度不一样(有0.1nm到1nm之间的粗糙度差异)。半导体鳍部表面的粗糙度过高,会使得过渡层栅介质层产生缺陷,形成电荷捕获陷阱,进而影响器件性能。现有技术在处理Fin(鳍部)表面粗糙度时,要么就是工艺太复杂,成本太高,要么就是工艺对Fin(鳍部)有很大的损伤,无法真正意义上改善鳍部表面粗糙度。
本发明就是利用了XeF2是一种可以在常温下与硅发生反应的气体,这样,在室温下就可对鳍部的表面进行处理。
首先,使非游离的XeF2气体吸附在Fin(鳍部)表面,然后,被吸附的XeF2分解产生气体F2,吸附的F2和硅反应生成气相产物。在Fin(鳍部)表面的凸出部分,F2吸附得多,和硅反应的速率也较快;在Fin(鳍部)表面的凹入部分,F2吸附得少(这是由于Fin表面粗糙度很小,F2难以进入Fin表面的凹入部分),和硅反应的速率也较慢。利用Fin上凹凸部分吸附气体多少的不同,反应速率也不同的特性,从而可达到对Fin表面上粗糙度进行修复性改善的作用。
同时,在硅上被吸附且能够自己分解产生气体F2的只有XeF2才能发生,其他刻蚀气体如CF4等发生自我分解的几率则很小。
对鳍部的表面进行处理的时间可为5~10s。
步骤S023:使反应后产物从鳍部表面挥发。
使用二氟化氙气体对鳍部的表面进行处理时,反应后产物可包括吸附的F2和硅反应生成的气相产物,以及其他不发生反应的气体。这些气体可从Fin(鳍部)的表面挥发。
在完成上述步骤后,本发明提出的一种改善半导体鳍部表面粗糙度的方法完成,可继续执行其他制造工艺,例如完成整个鳍式场效应晶体管器件的制造流程。这些工艺步骤可以采用本领域技术人员所熟悉的方法形成,在此不赘述。可见,本发明的制造工艺与标准工艺是完全兼容的。
综上,本发明利用二氟化氙可在常温下与硅发生反应的特性,通过使用二氟化氙气体对鳍部的表面进行处理,先将非游离的二氟化氙气体吸附在鳍部表面,然后通过被吸附的二氟化氙分解产生气体F2,吸附的F2和鳍部的硅反应生成气相产物;在鳍部表面的凸出部分,F2吸附得多,和硅反应的速率也快,相反,在鳍部的凹入部分,F2吸附得少(由于鳍部表面粗糙度相对很小,使得F2难以进入凹入部分),和硅反应的速率也慢。利用鳍部表面上凹凸部分吸附F2气体多少的不同所相应产生的反应速率的不同,达到对鳍部表面上粗糙度进行修复性改善的作用。本发明仅通过通入Xe F2气体,就可以改善半导体Fin(鳍部)表面的粗糙度,使整个Fin(鳍部)表面光滑,增加了鳍式场效应晶体管的稳定性。同时,这种方法工艺简单,避免了高温、等离子体等对Fin(鳍部)的损伤,而且还可以和现有工艺兼容,降低了生产成本。
以上的仅为本发明的优选实施例,实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。

Claims (8)

1.一种改善半导体鳍部表面粗糙度的方法,其特征在于,包括以下步骤:
步骤S01:提供一半导体衬底,在所述半导体衬底上形成鳍部;所述鳍部的材料为硅;
步骤S02:使用二氟化氙气体对鳍部的表面进行处理,以对鳍部表面的粗糙度进行改善。
2.根据权利要求1所述的改善半导体鳍部表面粗糙度的方法,其特征在于,步骤S01中,先在所述半导体衬底的表面上形成介质层,然后在所述介质层上形成鳍部。
3.根据权利要求1或2所述的改善半导体鳍部表面粗糙度的方法,其特征在于,步骤S02中,使用二氟化氙气体对鳍部的表面进行处理时,包括以下步骤:
步骤S021:使二氟化氙气体吸附在鳍部表面,并分解产生F2气体;
步骤S022:通过吸附在鳍部表面的F2气体和鳍部材料硅反应生成气相产物;
步骤S023:使反应后产物从鳍部表面挥发。
4.根据权利要求3所述的改善半导体鳍部表面粗糙度的方法,其特征在于,所述二氟化氙气体为非游离态的二氟化氙气体。
5.根据权利要求1或2所述的改善半导体鳍部表面粗糙度的方法,其特征在于,步骤S02中,通过蒸发二氟化氙固体,以形成二氟化氙气体。
6.根据权利要求5所述的改善半导体鳍部表面粗糙度的方法,其特征在于,在室温下对二氟化氙固体进行蒸发。
7.根据权利要求1所述的改善半导体鳍部表面粗糙度的方法,其特征在于,所述二氟化氙气体的流量为:50sccm~150sccm。
8.根据权利要求1或7所述的改善半导体鳍部表面粗糙度的方法,其特征在于,所述对鳍部的表面进行处理的时间为5~10s。
CN201810268443.7A 2018-03-29 2018-03-29 一种改善半导体鳍部表面粗糙度的方法 Pending CN108550526A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810268443.7A CN108550526A (zh) 2018-03-29 2018-03-29 一种改善半导体鳍部表面粗糙度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810268443.7A CN108550526A (zh) 2018-03-29 2018-03-29 一种改善半导体鳍部表面粗糙度的方法

Publications (1)

Publication Number Publication Date
CN108550526A true CN108550526A (zh) 2018-09-18

Family

ID=63517249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810268443.7A Pending CN108550526A (zh) 2018-03-29 2018-03-29 一种改善半导体鳍部表面粗糙度的方法

Country Status (1)

Country Link
CN (1) CN108550526A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101349780A (zh) * 2008-08-30 2009-01-21 中北大学 平面环形微腔
CN101583559A (zh) * 2006-11-10 2009-11-18 新加坡科技研究局 微机械结构和制造微机械结构的方法
CN102115024A (zh) * 2009-12-30 2011-07-06 中国科学院微电子研究所 一种通过刻蚀硅牺牲层释放mems结构的系统及方法
CN103177961A (zh) * 2011-12-20 2013-06-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN104681408A (zh) * 2013-11-26 2015-06-03 三星电子株式会社 进行表面处理工艺的方法和半导体器件及其制造方法
CN105632912A (zh) * 2014-10-31 2016-06-01 北京北方微电子基地设备工艺研究中心有限责任公司 一种硅片刻蚀方法
CN107611027A (zh) * 2017-08-16 2018-01-19 江苏鲁汶仪器有限公司 一种改善深硅刻蚀侧壁粗糙度的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101583559A (zh) * 2006-11-10 2009-11-18 新加坡科技研究局 微机械结构和制造微机械结构的方法
CN101349780A (zh) * 2008-08-30 2009-01-21 中北大学 平面环形微腔
CN102115024A (zh) * 2009-12-30 2011-07-06 中国科学院微电子研究所 一种通过刻蚀硅牺牲层释放mems结构的系统及方法
CN103177961A (zh) * 2011-12-20 2013-06-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN104681408A (zh) * 2013-11-26 2015-06-03 三星电子株式会社 进行表面处理工艺的方法和半导体器件及其制造方法
CN105632912A (zh) * 2014-10-31 2016-06-01 北京北方微电子基地设备工艺研究中心有限责任公司 一种硅片刻蚀方法
CN107611027A (zh) * 2017-08-16 2018-01-19 江苏鲁汶仪器有限公司 一种改善深硅刻蚀侧壁粗糙度的方法

Similar Documents

Publication Publication Date Title
KR100957820B1 (ko) 핀형 전계 효과 트랜지스터의 제조 방법
CN104347421A (zh) 鳍式场效应管的形成方法
CN107591362A (zh) 半导体结构及其形成方法
CN106298919B (zh) 半导体器件、鳍式场效应晶体管及其形成方法
CN106935635B (zh) 半导体结构的形成方法
CN104733314B (zh) 半导体结构及其形成方法
CN105097533A (zh) 半导体结构的形成方法
CN106558614A (zh) 半导体结构及其形成方法
CN106653844A (zh) 鳍式场效应晶体管及其形成方法
CN106876274A (zh) 晶体管的形成方法
CN106952818B (zh) 半导体结构的形成方法
CN105261566B (zh) 半导体结构的形成方法
CN104425264B (zh) 半导体结构的形成方法
CN106449404B (zh) 半导体结构及其形成方法
CN105097536A (zh) 半导体结构的形成方法
CN105097525B (zh) 半导体器件的形成方法
JP2004214631A (ja) アモルファスおよび多結晶シリコンのナノ積層体
CN106486362A (zh) 测试结构及其形成方法、测试方法
CN105097537B (zh) 鳍式场效应管的形成方法
US20070190795A1 (en) Method for fabricating a semiconductor device with a high-K dielectric
CN108630611A (zh) 半导体结构及其形成方法
CN107293489A (zh) 改善鳍式场效应管性能的方法
CN108550526A (zh) 一种改善半导体鳍部表面粗糙度的方法
CN106935504B (zh) 半导体结构及其形成方法
US9698250B2 (en) Method for the surface etching of a three-dimensional structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180918