JPH0417331A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH0417331A
JPH0417331A JP12009190A JP12009190A JPH0417331A JP H0417331 A JPH0417331 A JP H0417331A JP 12009190 A JP12009190 A JP 12009190A JP 12009190 A JP12009190 A JP 12009190A JP H0417331 A JPH0417331 A JP H0417331A
Authority
JP
Japan
Prior art keywords
etching
gas
layer
processed
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12009190A
Other languages
English (en)
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP12009190A priority Critical patent/JPH0417331A/ja
Publication of JPH0417331A publication Critical patent/JPH0417331A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置等の製造工程において被処理材料層
の平滑化を行うために行われるドライエツチング方法に
関し、特にパーティクル汚染を防止しながらエツチング
を可能とする方法に関する。
〔発明の概要] 本発明は、ダウンフロー型ケミカルドライエッチング装
置を使用して被処理材料層の表面の平滑化を行うドライ
エツチング方法において、反応生成物の堆積と被処理材
料層のエツチングとが競合する条件にて該被処理材料層
のエッチバンクを行いこれを平滑化した後、少なくとも
ウェハ・ステージを除くチャンバー内壁部を加熱しなが
らガス・エツチングを行って該チャンバー内壁部に堆積
した前記反応生成物を除去することにより、チャンバー
内の環境を常に清浄に維持し、パーティクル汚染の防止
を図るものである。
さらに本発明は、同様に被処理材料層のエッチバックを
行いこれを平滑化した後、非堆積性のガスを用いて更な
るエッチバックとチャンバー内壁部に堆積した反応生成
物の除去を行うことにより、同様にパーティクル汚染の
防止を図るものである。
〔従来の技術〕
近年のVLSI、ULSI等にみられるように半導体装
置の高集積化および高性能化が進むに伴い、微細な表面
凹凸を有する被処理材料層の平滑化が要望されている。
たとえば、DRAM用のトレンチ・キャパシタでは、少
なくともトレンチの内壁部を被覆してシリコン酸化膜が
形成される。この場合、シリコン酸化膜の膜厚が不均一
となると耐圧性が劣化する慮れがあるので、シリコン・
トレンチ・エツチングの際に生ずるトレンチのいわゆる
側壁荒れ等は予め平滑化しておく必要がある。
また、次世代以降のSRAMメモリセルでは待機時の消
費電流の低減と動作の高速化が一段と要求されるため、
情報を保持するための電流を供給する負荷抵抗素子とし
て、従来の多結晶シリコン層に代わり、薄膜PMO5)
ランジスタが採用されつつある。この場合の上記PMO
3)ランジスタはハックゲート型構造をとるため、まず
CVD等の手法により多結晶シリコンからなるゲート電
極層が形成され、次にその表面酸化によりゲート酸化膜
が形成される。この場合にも、耐圧性向上のためにはゲ
ート酸化膜が均一な厚さに形成されることが必要であり
、したがってゲート電極層を高度に平滑化することが必
要となる。
さらに、配線形成の傾城では、ブランケット・タングス
テン法におけるタングステン層の平滑化も重要となって
いる。このタングステン層は1.予めコンタクト・ホー
ルやビア・ホールの形成された層間絶縁膜上にCVD等
により全面的に被着形成されるものであり、パターニン
グによりこれ自身が電極層とされる。このパターニング
を行うためには、上記タングステン層を覆ってフォトレ
ジスト層を形成し、選択露光および現像によりフォトレ
ジスト・パターンを形成する。しかし、CVD等により
形成されるタングステン層は比較的大きな表面凹凸を有
するので、フォトレジスト層の膜厚が不均一化して解像
度を劣化させる原因となったり、またマスク・アライメ
ントが不可能となったりする。特に、近年のようにデザ
イン・ルールの微細化に伴ってフォトリソグラフィにお
ける露光光の波長が短波長化されていると、このことは
重大な問題となる。
このように、半導体装置の製造分野においては、あらゆ
る被処理材料層について平滑化が要望されており、これ
に応える技術も幾つか提案されている。
たとえば、第35回応用物理学関係連合講演会(198
8年春季年会)講演予稿集第498ページ、講演番号2
Elp−G−2には、予めトレンチの形成されたシリコ
ン基板に対してダウンフロー型ケミカルドライエツチン
グ装置内でCF、ガスと02ガスの混合ガスによるエツ
チングを施すことにより、トレンチのコーナ一部を丸め
ると共に側壁荒れを平滑化し、酸化膜の耐圧を向上させ
る技術が報告されている。
また、第36回応用物理学関係連合講演会(1989年
春季)講演予稿集第572頁1講演番号1p−L−8に
は、同様のガス系により多結晶シリコン層の平滑化を行
った技術が報告されている。この場合にも、上記多結晶
シリコン層の酸化により形成される多結晶シリコン酸化
膜の耐圧を著しく向上させることができる。
いずれの技術も、CF、ガスに対して02ガスを過剰に
使用することによりシリコン・オキシフッ化物S i、
F、O,を生成させ、該si、F”Vofの堆積とシリ
コン基板もしくは多結晶シリコン層のエツチングとを競
合させることにより平滑化を図るものである。この平滑
化は、トレンチのコーナ一部、あるいは被処理材料層表
面の凹部のような負の曲率面では上記S i、F、O,
の蒸気圧が低いために該S ixF、O,の堆積が優先
するのでエツチングが抑制され、逆に被処理材料層表面
の凸部のような正の曲率面ではS ixFyogの蒸気
圧が高いために堆積よりもエツチングが優先するといっ
た機構にもとづくものと考えられている。
〔発明が解決しようとする課題〕
しかしながら、上述のような技術では平滑化に利用され
るS i、F、O,がエツチング装置のチャンバー内に
も同時に堆積するので、複数のウェハに対する枚葉処理
を行う場合には回数を重ねるごとにパーティクル・レヘ
ルが悪化するという問題が起こる。
そこで本発明は、常にクリーンな環境下で被処理材料層
の平滑化を行うことが可能なドライエツチング方法を提
供することを目的とする。
〔課題を解決するための手段〕
本発明者は鋭意検討を行った結果、被処理材料層のドラ
イエツチングを2段階に分け、その第1の工程によりオ
キシフッ化物の堆積を伴う該被処理材料層のエッチバッ
クによりこれを平滑化した後、続く第2の工程によりク
リーニング、もしくはクリーニングを兼ねたエッチバッ
クを行うことが上述の目的を達成する上で極めて有効で
あることを見出し、本発明を完成するに至ったものであ
る。
すなわち、本発明の第1の発明にかかるドライエツチン
グ方法は、ダウンフロー型ケミカルドライエツチング装
置を使用して被処理材料層の表面の平滑化を行う方法で
あって、少なくともF系ガスと0□ガスとを含む混合ガ
スにより反応生成物の堆積と被処理材料層のエツチング
とが競合する条件にて該被処理材料層のエッチバックを
行う第1の工程と、前記ダウンフロー型ケミカルドライ
エツチング装置の少なくともウェハ・ステージを除くチ
ャンバー内壁部を加熱し、前記第1の工程において該チ
ャンバー内壁部に堆積した前記反応生成物をCfF、ガ
スによるエツチングにより加熱部位において選択的に除
去する第2の工程とを有することを特徴とするものであ
る。
本発明の第2の発明にかかるドライエツチング方法は、
ダウンフロー型ケミカルドライエツチング装置を使用し
て被処理材料層の表面の平滑化を行う方法であって、少
なくともF系ガスと0□ガスとを含む混合ガスにより反
応生成物の堆積と被処理材料層のエツチングとが競合す
る条件にて該被処理材料層のエッチバックを行う第1の
工程と、非堆積性のF系ガスにより前記第1の工程にお
いて前記ダウンフロー型ケミカルドライエツチング装置
のチャンバー内壁部に堆積した前記反応生成物を除去し
ながら前記被処理材料層のエッチバックを行う第2の工
程とを有することを特徴とするものである。
〔作用〕
本発明において、ダウンフロー型ケミカルドライエツチ
ング装置を使用し、少なくともF系ガスと02ガスとを
含む混合ガスにより反応生成物の堆積と被処理材料層の
エンチングとが競合する条件にて該被処理材料層のエッ
チバックを行う第1の工程は、第1の本発明および第2
の発明に共通である。すなわち、この工程でオキシフッ
化物の堆積と被処理材料層のエツチングとが前述のよう
な機構により競合して進行し、該被処理材料層が平滑化
される。
上記オキシフッ化物は、たとえば被処理材料層がSi系
材料であれば、まずF′″ (フッ素ラジカル)と31
の反応によりフッ化珪素が生成し、続いてガス系に過剰
に含有されている02ガスと該フッ化珪素が反応するこ
とによりSi、Fア03として形成される。また、被処
理材料層がWであれば、まずFlとWの反応によりフッ
化タングステンが生成し、続いて0□ガスと該フッ化タ
ングステンが反応することによりW、F、O,として形
成される。
続く第2の工程は、両発明で若干具なる。
第1の発明は、CIF、によるガス・エツチング、すな
わち分子状態のエツチング種によるエツチングを巧妙に
利用するものである。Cj!F3ガスは不安定な化合物
であり加熱により容易にCIFとF8に分解する。これ
らはイオン化せずに分子状態のまま単結晶シリコン、多
結晶シリコン。
タングステン、あるいはこれらのオキシフッ化物等のエ
ツチング種となり得る。かかる機構によれば、加熱部位
において選択的にエツチングを生ぜしめることができる
わけである。実際には、ヒーター等によりチャンバー内
壁部を加熱し、その表面においてCIF、を熱分解して
エツチング種を生成させ、内壁部に堆積している不要な
Si、Fア0、を分解除去する。このとき、ウェハ・ス
テージは何ら加熱されないので、第1の工程において一
旦平滑化された表面がさらにエッチバックされることが
なく、パターン精度に極めて優れている。
一方、第2の発明では、第2の工程で非堆積性のF系ガ
スを使用する。この場合は、第1の発明のように特定部
位の堆積物を除去するという選択性はないため、チャン
バー内壁部に堆積したオキシフン化物が除去されると同
時に、第1の工程において一旦平滑化された表面のエッ
チバックも若干起こる。しかし、加熱が不要であり、従
来の装置がそのまま使用できるという利点がある。
いずれの発明によっても、第1の工程でチャンバー内に
堆積した反応生成物は第2の工程で除去されるので、同
一チャンバー内で複数のウェハに対する枚葉処理を繰り
返した場合にもパーティクル汚染が発生しない。したが
って、常にクリーンな環境下において信軌性、再現性に
優れる処理が行われる。
〔実施例〕
以下、本発明の好適な実施例について説明する。
実施例1 本実施例は、本発明の第1の発明を多結晶ンリコン層の
平滑化に適用した例である。これを第1[D (A)な
いし第1図(C)を参照しながら説明する。
まず、第1図(A)に示されるように、基板(1)上に
たとえばCVDにより多結晶シリコン層(2)を膜厚約
0.3μmに被着形成した。この多結晶シリコン層(2
)の表面には、400〜500人程麿の表面凹凸が存在
していた。
次に、このウェハをダウンフロー型ケミ男ルドライエッ
チング装置のチャンバー内に設置した。
このエツチング装置は、チャンバーの壁面をヒーター等
の加熱手段により昇温可能となされたものである。ただ
し、ウェハが加熱されないよう、ウェハに熱を伝導し得
るウェハ・ステージ等の部材には加熱の影響が及ばない
ようになされている。
ここで、まず加熱は行わずに、0エガス流量を6゜SC
CM、  CF aガス流量を203CCMとし、ガス
圧500mTorr、  マイクロ波パワー1kWの条
件により上記多結晶シリコン層(2)を表面から400
〜500人程度エッチバックした。このとき、凹部(2
a)では反応生成物であるSi工FyO□の堆積が優先
し、凸部(2b)ではエツチングが優先する機構で反応
が進行することにより、第1図(B)に示されるように
、多結晶シリコン層(2)の表面がSi、FyO。
層(3)により平滑化されながらエツチングが進行し、
最終的には第1図(C)に示されるように、多結晶シリ
コン層(2)の表面が平滑化された。
しかし、この時点では、図示されないチャンバーの内壁
部等にも同様にS i、F、03が堆積している。そこ
で、次に加熱手段によりチャンバー内壁部を約300°
Cに加熱し、CI!、F、流量を11005CC,ガス
圧100 mTorrの条件によりエツチングを行った
。これにより、加熱されたチャンバー内壁部に堆積して
いたS j、F、0アは分解除去された。しかし、ウェ
ハは何ら加熱されていないためにその近傍においてはC
j!F、の分解が起こらず、既に平坦化された多結晶ソ
リコン層(2)が更にエッチバンクされることはなかっ
た。
同一チャンバー内で同様の処理を複数のウエノ\につい
て行ってもパーティクル汚染は発生せず、常に再現性に
優れる平滑化が行われた。
なお、多結晶シリコン層(2)のエッチバックに使用さ
れるF系ガスはオキシフッ化物を堆積させ得るガスであ
れば上述のCF4に限られるものではなく、たとえばN
F、、SF、等であっても良い。
また、必要に応して不活性ガス等を希釈ガスとして添加
しても良い。
実施例2 本実施例は、本発明の第2の発明を多結晶シリコン層の
エンチングに適用した例である。図面による説明は省略
する。
まず、実施例1と同様に、ダウンフロー型ケミカルドラ
イエツチング装置を利用して多結晶シリコン層のエッチ
バックを表面から400〜500人程度行った。ただし
、この場合のエツチング装置は前述のような加熱手段を
備えている必要はなし・。
この段階で、多結晶シリコン層の表面が平滑化されると
共に、エンチング装置のチャンバー内壁部にSi、F、
0□が堆積した。
次に、NF、流量503CCM、ガス圧50 mTor
rマイクロ波パワー1kWの条件によりエツチングを行
った。これにより、多結晶シリコン層の表面においては
平滑性を維持したまま更に若干のエッチバックが進行し
、またチャンバー内壁部に堆積していたSi、FyO,
が分解除去された。上記NF、は非堆積性ガスであって
、新たな反応生成物が堆積することはなかった。
以上の処理を同一チャンバー内で複数のウェハについて
繰り返してもパーティクル汚染は発生せず、常に再現性
に優れる平滑化が行われた。
なお、上述の各実施例では、いずれも被処理材料層が多
結晶シリコン層である場合について説明したが、エツチ
ング生成物が揮発性のフッ化物として除去可能なもので
あればこれに限られるものではなく、たとえばタングス
テン層等であっても良い。
〔発明の効果] 以上の説明からも明らかなように、本発明を適用すれば
、常にクリーンな環境下で被処理材料層の平滑化を行う
ことが可能となる。すなわち、1回の処理が行われるた
びにチャンバー内の不要な堆積物が除去されるので、た
とえば半導体装置の製造分野において多数のウェハに対
する枚葉処理を行っても、常に信幀性の高い処理が再現
性良く行われる。
本発明をたとえば多結晶シリコン層の平滑化に適用すれ
ば、トレンチ・キャパシタやPMOSトランジスタの酸
化膜耐圧を向上させることができ、またタングステン層
の平滑化に適用すればマスク・アライメントやバターニ
ングの精度を向上させることができる。
【図面の簡単な説明】
結晶シリコン屡のドライエツチングに適用した一例をそ
の工程順にしたがって示す概略断面図であり、第1図(
A)は微細な表面凹凸を有する多結晶シリコン層が形成
された状態、第1図(B)は5iXFyO□層が形成さ
れながらエツチングが進行する状態、第1図(C)は多
結晶シリコン層の表面が平滑化された状態をそれぞれ表
す。 基板 多結晶シリコン層 凹部 凸部 S iXF、O,層

Claims (2)

    【特許請求の範囲】
  1. (1)ダウンフロー型ケミカルドライエッチング装置を
    使用して被処理材料層の表面の平滑化を行うドライエッ
    チング方法において、 少なくともF系ガスとO_2ガスとを含む混合ガスによ
    り反応生成物の堆積と被処理材料層のエッチングとが競
    合する条件にて該被処理材料層のエッチバックを行う第
    1の工程と、 前記ダウンフロー型ケミカルドライエッチング装置の少
    なくともウェハ・ステージを除くチャンバー内壁部を加
    熱し、前記第1の工程において該チャンバー内壁部に堆
    積した前記反応生成物をClF_3ガスによるエッチン
    グにより加熱部位において選択的に除去する第2の工程
    とを有することを特徴とするドライエッチング方法。
  2. (2)ダウンフロー型ケミカルドライエッチング装置を
    使用して被処理材料層の表面の平滑化を行うドライエッ
    チング方法において、 少なくともF系ガスとO_2ガスとを含む混合ガスによ
    り反応生成物の堆積と被処理材料層のエッチングとが競
    合する条件にて該被処理材料層のエッチバックを行う第
    1の工程と、 非堆積性のF系ガスにより前記第1の工程において前記
    ダウンフロー型ケミカルドライエッチング装置のチャン
    バー内壁部に堆積した前記反応生成物を除去しながら前
    記被処理材料層のエッチバックを行う第2の工程とを有
    することを特徴とするドライエッチング方法。
JP12009190A 1990-05-11 1990-05-11 ドライエッチング方法 Pending JPH0417331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12009190A JPH0417331A (ja) 1990-05-11 1990-05-11 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12009190A JPH0417331A (ja) 1990-05-11 1990-05-11 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH0417331A true JPH0417331A (ja) 1992-01-22

Family

ID=14777686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12009190A Pending JPH0417331A (ja) 1990-05-11 1990-05-11 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH0417331A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999059194A1 (en) * 1998-05-11 1999-11-18 Applied Materials, Inc. A method of planarizing a semiconductor device using a high density plasma system
CN107611027A (zh) * 2017-08-16 2018-01-19 江苏鲁汶仪器有限公司 一种改善深硅刻蚀侧壁粗糙度的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999059194A1 (en) * 1998-05-11 1999-11-18 Applied Materials, Inc. A method of planarizing a semiconductor device using a high density plasma system
CN107611027A (zh) * 2017-08-16 2018-01-19 江苏鲁汶仪器有限公司 一种改善深硅刻蚀侧壁粗糙度的方法

Similar Documents

Publication Publication Date Title
JP7343543B2 (ja) 高アスペクト比の構造体のための除去方法
CN1973358B (zh) 用于化学处理tera层的处理系统和方法
US6767824B2 (en) Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
TWI705529B (zh) 空氣間隙形成處理
TW200908144A (en) Methods for high temperature etching a high-k material gate structure
JP2004336029A (ja) 電界効果トランジスタのゲート構造の製造方法
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
US20060060565A9 (en) Method of etching metals with high selectivity to hafnium-based dielectric materials
KR100845453B1 (ko) 반도체 장치의 제조 방법
WO1996027899A1 (en) Method for plasma etching an oxide/polycide structure
JPH0417331A (ja) ドライエッチング方法
US6124218A (en) Method for cleaning wafer surface and a method for forming thin oxide layers
JP2000216241A (ja) 半導体装置の製造方法
TWI758464B (zh) 含矽間隔物的選擇性形成
JPWO2005013374A1 (ja) 半導体装置および半導体装置の製造方法
TWI804054B (zh) 用於移除含鎢膜的系統及方法
WO2021049306A1 (ja) 成膜方法、成膜装置および成膜システム
TWI798215B (zh) 選擇性側壁間隔物
TWI778048B (zh) 形成半導體結構的方法
JP3022740B2 (ja) 半導体装置の製造方法
JPH0661198A (ja) 薄膜素子の製造方法
JPH065585A (ja) 半導体装置の製造方法
JPH047829A (ja) 多層レジスト層のエッチング方法
JPH0513377A (ja) ドライエツチング方法
JPH04115536A (ja) 平坦化処理法