JP2012043993A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012043993A JP2012043993A JP2010184087A JP2010184087A JP2012043993A JP 2012043993 A JP2012043993 A JP 2012043993A JP 2010184087 A JP2010184087 A JP 2010184087A JP 2010184087 A JP2010184087 A JP 2010184087A JP 2012043993 A JP2012043993 A JP 2012043993A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- etching
- protective film
- cycle
- aspect ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】アスペクト比が所定値となるまでは保護膜形成工程と保護膜剥離工程およびエッチング工程の3工程によってトレンチ12の底部を掘り進め、アスペクト比が所定値以上となると保護膜形成工程とエッチング工程の2工程によってトレンチ12の底部を掘り進める。これにより、アスペクト比が所定値以上となったときに、ダメージ層14の厚みに応じてトレンチ12のうちエッチング工程によってエッチングされる幅が狭くなるようにでき、半導体基板10のうちダメージ層14とダメージ層14ではない部分の境界の角度がほぼ所望の角度となるようにできる。また、高アスペクト比の領域では2工程によってトレンチ12の底部を掘り進められるため、エッチングレートも増大する。
【選択図】図4
Description
本発明の第1実施形態について説明する。本実施形態では、半導体基板に対して高アスペクト比のトレンチを形成するトレンチ形成工程を含む半導体装置の製造方法について説明するが、半導体装置の製造方法のうち、高アスペクト比のトレンチを形成するトレンチ形成工程以外の工程については、従来と同様であるため、ここではそのトレンチ形成工程についてのみ説明する。なお、アスペクト比とは、トレンチの幅に対する深さの比のことを意味している。
本発明の第2実施形態について説明する。上記第1実施形態では、低アスペクト比の領域についてトレンチ形成工程の条件を一定としたが、本実施形態では、徐々にトレンチ形成工程の条件を変更する。
上記各実施形態で第1サイクルでの保護膜形成工程と保護膜剥離工程およびエッチング工程の各種パラメータの一例および第2サイクルでの保護膜形成工程およびエッチング工程の各種パラメータの一例を挙げたが、これらについては適宜変更可能である。例えば、第2実施形態で説明した第1サイクルと第2サイクルのエッチング工程では、第1サイクルに対して第2サイクルでよりエッチングがされ易い条件となるようにしている。つまり、仮に第1サイクルと第2サイクルのエッチング工程の条件によってトレンチ12が形成されていない状態の半導体基板10の表面からエッチングを行ったとしたら、第2サイクルのエッチング工程の方が第1サイクルのエッチング工程よりもエッチングレートが早くなる条件としている。このような条件として、上記第2実施形態では、第1サイクルにおけるエッチング工程に対して第2サイクルのエッチング工程を長時間にすることと、エッチングガス導入量を多くすることの両方を行っているが、これらのうちの少なくとも一方を行えば、第2サイクルのエッチング工程の方が第1サイクルのエッチング工程よりもエッチングされ易い条件となるようにすることができる。
11 マスク
12 トレンチ
13 保護膜
14 ダメージ層
Claims (3)
- 半導体基板(10)の表面にトレンチ(12)の形成予定領域に開口部(11a)が形成されたエッチングマスク(11)を配置し、該エッチングマスク(11)によって前記半導体基板(10)を覆った状態で前記開口部(11a)から前記半導体基板(10)をエッチングし、トレンチ(12)を形成するトレンチ形成工程と、
前記トレンチ形成工程の際に前記トレンチ(12)の側壁面において前記半導体基板(10)に形成されたダメージ層(14)を除去する工程と、を含む半導体装置の製造方法において、
前記トレンチ形成工程では、
前記トレンチ(12)のアスペクト比が所定値となるまでは、前記トレンチ(12)の内壁面を覆うように保護膜(13)を形成する保護膜形成工程と、前記トレンチ(12)の底部において前記保護膜(13)を剥離させる工程を行う保護膜剥離工程と、前記トレンチ(12)の底部において前記保護膜(13)が剥離させられた部分をエッチングして掘り進めるエッチング工程との3工程からなる第1サイクルを複数繰り返すと共に、
前記トレンチ(12)のアスペクト比が所定値以上において、前記保護膜形成工程と、前記トレンチ(12)の底部において前記保護膜(13)を除去すると共に、前記トレンチ(12)の底部のうち前記保護膜(13)が除去された部分をエッチングして掘り進めるエッチング工程との2工程からなる第2サイクルを複数繰り返すことで、前記トレンチ(12)を形成することを特徴とする半導体装置の製造方法。 - 前記トレンチ形成工程では、前記第1サイクルから前記第2サイクルに切替えるときに、前記第2サイクルに切替えたときの前記保護膜形成工程後の前記エッチング工程の際に前記トレンチ(12)の底部上において除去される前記保護膜(13)の幅を、前記トレンチ(12)の底部において該トレンチ(12)の側壁上に形成された前記保護膜(13)間の幅よりも狭くすることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記トレンチ形成工程では、
前記第1サイクルにおける前記保護膜剥離工程の時間を前記第1サイクルから前記第2サイクルに切替えるまでに徐々に短時間化させると共に、
前記第1サイクルにおけるエッチング工程に対して前記第2サイクルのエッチング工程を長時間にすることおよびエッチングガス導入量を多くすることの少なくとも一方を行うことで前記第1サイクルよりも前記第2サイクルにおいてエッチングがされ易くなるようにしており、前記第1サイクルにおける前記エッチング工程を前記第1サイクルから前記第2サイクルに切り替わるまでの間に、徐々に前記第1サイクルのエッチング時間とエッチングガス導入量を前記第2サイクルに近づけることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010184087A JP5413331B2 (ja) | 2010-08-19 | 2010-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010184087A JP5413331B2 (ja) | 2010-08-19 | 2010-08-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012043993A true JP2012043993A (ja) | 2012-03-01 |
JP5413331B2 JP5413331B2 (ja) | 2014-02-12 |
Family
ID=45899960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010184087A Expired - Fee Related JP5413331B2 (ja) | 2010-08-19 | 2010-08-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5413331B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016117155A (ja) * | 2014-12-18 | 2016-06-30 | キヤノン株式会社 | 基板の加工方法及び液体吐出ヘッドの製造方法 |
JP2021077843A (ja) * | 2019-02-28 | 2021-05-20 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
JP2021103727A (ja) * | 2019-12-25 | 2021-07-15 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
US11276751B2 (en) | 2019-08-07 | 2022-03-15 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, driving device, vehicle, and elevator |
KR20220041698A (ko) * | 2020-09-25 | 2022-04-01 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 고 종횡비 보쉬 딥 에칭 |
JP7481997B2 (ja) | 2019-12-10 | 2024-05-13 | 東京エレクトロン株式会社 | 基板上のパターン形状を制御する方法及び装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005515631A (ja) * | 2002-01-03 | 2005-05-26 | アルカテル | シリコンに高アスペクト比の異方性エッチングを行う方法および機器 |
JP2006190845A (ja) * | 2005-01-06 | 2006-07-20 | Sumitomo Precision Prod Co Ltd | シリコンエッチング方法及びエッチングシリコン体 |
JP2009278033A (ja) * | 2008-05-19 | 2009-11-26 | Oki Semiconductor Co Ltd | ドライエッチング方法 |
-
2010
- 2010-08-19 JP JP2010184087A patent/JP5413331B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005515631A (ja) * | 2002-01-03 | 2005-05-26 | アルカテル | シリコンに高アスペクト比の異方性エッチングを行う方法および機器 |
JP2006190845A (ja) * | 2005-01-06 | 2006-07-20 | Sumitomo Precision Prod Co Ltd | シリコンエッチング方法及びエッチングシリコン体 |
JP2009278033A (ja) * | 2008-05-19 | 2009-11-26 | Oki Semiconductor Co Ltd | ドライエッチング方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016117155A (ja) * | 2014-12-18 | 2016-06-30 | キヤノン株式会社 | 基板の加工方法及び液体吐出ヘッドの製造方法 |
JP2021077843A (ja) * | 2019-02-28 | 2021-05-20 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
JP7422557B2 (ja) | 2019-02-28 | 2024-01-26 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
US11276751B2 (en) | 2019-08-07 | 2022-03-15 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, driving device, vehicle, and elevator |
JP7481997B2 (ja) | 2019-12-10 | 2024-05-13 | 東京エレクトロン株式会社 | 基板上のパターン形状を制御する方法及び装置 |
JP2021103727A (ja) * | 2019-12-25 | 2021-07-15 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
JP7365895B2 (ja) | 2019-12-25 | 2023-10-20 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
KR20220041698A (ko) * | 2020-09-25 | 2022-04-01 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 고 종횡비 보쉬 딥 에칭 |
KR102631107B1 (ko) | 2020-09-25 | 2024-01-29 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 고 종횡비 보쉬 딥 에칭 |
Also Published As
Publication number | Publication date |
---|---|
JP5413331B2 (ja) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5296672B2 (ja) | ストレッサを備える構造及びその製造方法 | |
CN105190853B (zh) | 通过选择性循环蚀刻形成的finFET隔离 | |
JP5413331B2 (ja) | 半導体装置の製造方法 | |
TWI283042B (en) | Method for fabricating transistor of semiconductor device | |
US9048192B2 (en) | Method of forming a pattern | |
KR100607326B1 (ko) | 반도체 소자의 제조방법 | |
US8883584B2 (en) | Method of manufacturing semiconductor device with well etched spacer | |
KR100632630B1 (ko) | 반도체 소자의 트렌치 소자분리막 형성방법 | |
US6670275B2 (en) | Method of rounding a topcorner of trench | |
JP2011171638A (ja) | 半導体装置の製造方法 | |
JP4182125B2 (ja) | 半導体装置の製造方法 | |
KR20090063131A (ko) | 반도체 장치의 제조 방법 | |
US9530685B2 (en) | Isolation trench through backside of substrate | |
US20200144111A1 (en) | Metal interconnection structure and method for fabricating same | |
US8030157B1 (en) | Liner protection in deep trench etching | |
KR0165453B1 (ko) | Y자형 트랜치를 이용한 반도체 소자의 분리 방법 | |
CN112117192A (zh) | 半导体结构的形成方法 | |
CN110931356A (zh) | 半导体结构及其制造方法 | |
JP2005033165A (ja) | 半導体素子のトレンチ形成方法 | |
JP2002184856A (ja) | 半導体素子の分離方法 | |
US20220271149A1 (en) | Method of engraving a three-dimensional dielectric layer | |
CN107665856B (zh) | 用于形成接触孔的方法与等离子体刻蚀方法 | |
KR100290901B1 (ko) | 반도체소자의격리막형성방법 | |
KR20060075402A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
CN116072600A (zh) | 沟槽形成方法、沟槽结构和半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131028 |
|
LAPS | Cancellation because of no payment of annual fees |