JP2012043993A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012043993A
JP2012043993A JP2010184087A JP2010184087A JP2012043993A JP 2012043993 A JP2012043993 A JP 2012043993A JP 2010184087 A JP2010184087 A JP 2010184087A JP 2010184087 A JP2010184087 A JP 2010184087A JP 2012043993 A JP2012043993 A JP 2012043993A
Authority
JP
Japan
Prior art keywords
trench
etching
protective film
cycle
aspect ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010184087A
Other languages
English (en)
Other versions
JP5413331B2 (ja
Inventor
Shigeki Nakao
茂樹 中尾
Michitaka Noda
理崇 野田
Masaki Matsui
正樹 松井
Hiroshi Otsuki
浩 大槻
Tomoya Uchida
内田  智也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010184087A priority Critical patent/JP5413331B2/ja
Publication of JP2012043993A publication Critical patent/JP2012043993A/ja
Application granted granted Critical
Publication of JP5413331B2 publication Critical patent/JP5413331B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】エッチングレートを高くしつつ、均一な角度の側壁面を有するトレンチを形成できるトレンチ形成工程を含む半導体装置の製造方法を提供する。
【解決手段】アスペクト比が所定値となるまでは保護膜形成工程と保護膜剥離工程およびエッチング工程の3工程によってトレンチ12の底部を掘り進め、アスペクト比が所定値以上となると保護膜形成工程とエッチング工程の2工程によってトレンチ12の底部を掘り進める。これにより、アスペクト比が所定値以上となったときに、ダメージ層14の厚みに応じてトレンチ12のうちエッチング工程によってエッチングされる幅が狭くなるようにでき、半導体基板10のうちダメージ層14とダメージ層14ではない部分の境界の角度がほぼ所望の角度となるようにできる。また、高アスペクト比の領域では2工程によってトレンチ12の底部を掘り進められるため、エッチングレートも増大する。
【選択図】図4

Description

本発明は、半導体基板に対して高アスペクト比のトレンチを形成するトレンチ形成工程を含む半導体装置の製造方法に関するものである。
従来より、素子間を絶縁分離するためのトレンチ分離構造、トレンチゲート構造のMOSFETやIGBT素子、n型層とp型層とが交互に繰り返し配置されるスーパージャンクション構造などを含む半導体装置を製造するに当り、高アスペクト比のトレンチを形成している。トレンチの形成工程では、トレンチの内壁面への保護膜の形成工程と、保護膜のうちのトレンチ底面部分を取り除く除去工程と、トレンチ底面を異方性ドライエッチングによって掘り進めるエッチング工程とを行うことで、高アスペクト比のトレンチを形成できるようにしている。
異方性ドライエッチングにおいては、反応種である中性の活性ラジカルは拡散によって供給されるため、高アスペクト形状を形成する際には加工が進むに連れてエッチングレートが低下する。また、保護膜の形成においても、高アスペクト形状となるに連れて形成される保護膜の膜厚が変化すると考えられる。
このため、トレンチが高アスペクトになるほど、トレンチの側壁面の角度が変化したり、湾曲した形状になる傾向が見られており、エッチングレートが高くなるほどその傾向が顕著に現れている。
このような形状になることを抑制すべく、特許文献1、2では、トレンチ形成工程のトレンチ形成条件(プロセスパラメータ)をトレンチの形成時間と共に変化させることが提案されている。具体的には、トレンチを形成する過程で時間と共にプラズマパワーやエッチングガス流量を減少させることにより、均一な角度の側壁面を有する高アスペクト比のトレンチが形成されるようにしている。
特許第3540129号公報 特開平8−316200号公報
しかしながら、特許文献1、2のような手法では、時間と共にエッチングレートを低下させるようにプロセスパラメータを変化させていることから、当然エッチングレートが低くなる。通常トレンチが高アスペクトになるほどエッチングレートが低下することから、尚更トータルのエッチングレートが低くなる。したがって、従来よりもエッチングレートを高くしつつ、均一な角度の側壁面を有するトレンチを形成できるようにすることが望まれる。なお、特許文献2では、エッチングレートの低下を抑制するために、プロセスと共に圧力を減らすことが提案されているが、それでもエッチングレートの低下抑制が十分ではない。
また、異方性ドライエッチングにおいては、加速させたイオンを半導体基板に衝突させてエッチングするため、半導体基板のトレンチ壁面内部にダメージ層が生じる。このダメージ層が残った状態では、結晶欠陥の発生やトレンチ壁面上に形成される絶縁膜の信頼性が低下するといった問題が生じるため、ダメージ層を除去する必要がある。このとき、ダメージ層の厚さによって除去量が異なるため、ダメージ層除去後には所望のトレンチ形状が得られないことがある。
本発明は上記点に鑑みて、エッチングレートを高くしつつ、均一な角度の側壁面を有するトレンチを形成できるトレンチ形成工程を含む半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、トレンチ形成工程では、トレンチ(12)のアスペクト比が所定値となるまでは、トレンチ(12)の内壁面を覆うように保護膜(13)を形成する保護膜形成工程と、トレンチ(12)の底部において保護膜(13)を剥離させる工程を行う保護膜剥離工程と、トレンチ(12)の底部において保護膜(13)が剥離させられた部分をエッチングして掘り進めるエッチング工程との3工程からなる第1サイクルを複数繰り返すと共に、トレンチ(12)のアスペクト比が所定値以上において、保護膜形成工程と、トレンチ(12)の底部において保護膜(13)を除去すると共に、トレンチ(12)の底部のうち保護膜(13)が除去された部分をエッチングして掘り進めるエッチング工程との2工程からなる第2サイクルを複数繰り返すことで、トレンチ(12)を形成することを特徴としている。
このように、アスペクト比が所定値となるまでは保護膜形成工程と保護膜剥離工程およびエッチング工程の3工程によってトレンチ(12)の底部を掘り進め、アスペクト比が所定値以上となると保護膜形成工程とエッチング工程の2工程によってトレンチ(12)の底部を掘り進めるようにしている。このため、アスペクト比が所定値以上となったときに、ダメージ層(14)の厚みに応じてトレンチ(12)のうちエッチング工程によってエッチングされる幅が狭くなるようにでき、半導体基板(10)のうちダメージ層(14)とダメージ層(14)ではない部分の境界の角度がほぼ所望の角度となるようにできる。また、高アスペクト比の領域では、保護膜形成工程とエッチング工程の2工程によってトレンチ(12)の底部を掘り進めており、保護膜剥離工程を行わなくて済むため、エッチングレートも増大する。このため、トレンチ(12)を形成する際のトータルのエッチングレートを高くすることができる。したがって、エッチングレートを高くしつつ、均一な角度の側壁面を有するトレンチを形成できるトレンチ形成工程とすることができる。
例えば、請求項2に記載したように、トレンチ形成工程では、第1サイクルから第2サイクルに切替えるときに、第2サイクルに切替えたときの保護膜形成工程後のエッチング工程の際にトレンチ(12)の底部上において除去される保護膜(13)の幅を、トレンチ(12)の底部において該トレンチ(12)の側壁上に形成された保護膜(13)間の幅よりも狭くすることができる。
これにより、ダメージ層(14)が大きく形成される分、低アスペクト比の領域と比較して高アスペクト比の領域において、トレンチ(12)の側面にダメージ層(14)が形成された半導体基板(10)が厚めに残るようにできる。
また、請求項3に記載したように、トレンチ形成工程では、第1サイクルにおける保護膜剥離工程の時間を第1サイクルから第2サイクルに切替えるまでに徐々に短時間化させると共に、第1サイクルにおけるエッチング工程に対して第2サイクルのエッチング工程を長時間にすることおよびエッチングガス導入量を多くすることの少なくとも一方を行うことで第1サイクルよりも第2サイクルにおいてエッチングがされ易くなるようにし、第1サイクルにおけるエッチング工程を第1サイクルから第2サイクルに切り替わるまでの間に、徐々に第1サイクルのエッチング時間とエッチングガス導入量を第2サイクルに近づけるようにしても良い。
このように、低アスペクト比の領域でも第1サイクルの各種パラメータを変化させるようにすれば、トレンチ(12)の側壁面がより所望角度となるようにできると共に、よりエッチングレートを高くすることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態にかかる半導体装置の製造方法中のトレンチ形成工程を示した断面図である。 トレンチ12のアスペクト比が所定値未満の低アスペクト比のときのトレンチ形成工程を示した断面図である。 トレンチ12のアスペクト比が所定値に至ったときのトレンチ形成工程を示した断面図である。 トレンチ12のアスペクト比が所定値以上の高アスペクト比のときのトレンチ形成工程を示した断面図である。 トレンチ12のアスペクト比が所定値未満のときのトレンチ形成工程におけるトレンチ12の底部の保護膜13のデポジション量とエッチング量との関係を示したタイミングチャートである。 トレンチ12のアスペクト比が所定値以上のときのトレンチ形成工程におけるトレンチ12の底部の保護膜13のデポジション量とエッチング量との関係を示したタイミングチャートである。 第1実施形態と従来のトレンチ形成工程におけるアスペクト比とエッチングレートとの関係を示した図である。 本発明の第2実施形態にかかるトレンチ形成工程を経た後の様子を示した断面図である。 トレンチ形成工程におけるアスペクト比とエッチングレートとの関係を示した図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態について説明する。本実施形態では、半導体基板に対して高アスペクト比のトレンチを形成するトレンチ形成工程を含む半導体装置の製造方法について説明するが、半導体装置の製造方法のうち、高アスペクト比のトレンチを形成するトレンチ形成工程以外の工程については、従来と同様であるため、ここではそのトレンチ形成工程についてのみ説明する。なお、アスペクト比とは、トレンチの幅に対する深さの比のことを意味している。
図1は、本実施形態の半導体装置の製造方法中のトレンチ形成工程を示した断面図である。この図を参照してトレンチ形成工程の詳細について説明する。
まず、トレンチ形成工程の最初に、図1(a)に示すように、半導体基板10を用意し、この半導体基板10の表面にトレンチ形成用のマスク11を配置する。半導体基板10としては、例えばシリコン基板を採用している。ここでいうシリコン基板とは、単層のシリコンによって構成される基板に限るものではなく、エピタキシャル層が形成されたエピ基板やSOI(Silicon on insulator)基板なども含まれる。また、トレンチ形成工程の前に拡散層の形成工程等を行っておく必要が有る場合には、それらを行った状態としてある。また、マスク11としては、例えばシリコン酸化膜を採用しており、フォトリソグラフィ工程によってパターニングすることでマスク11のうちのトレンチ形成予定領域に開口部11aを形成している。このマスク11もシリコン酸化膜以外のものであってもよく、後工程で行われるエッチング工程の際のエッチングマスクとして機能する材質であればどのような材質であっても構わない。
次に、マスク11を配置した半導体基板10をエッチング装置内に設置し、マスク11によって半導体基板10の表面を覆った状態で異方性ドライエッチングを行うことでトレンチ12を形成する。このとき、トレンチ12を徐々に深くしていくように、いわゆるBOSCHプロセスと呼ばれるトレンチ12の側壁を保護膜で覆いながらトレンチ12の底面を掘り進めて行くというプロセスを用いている。この手法により、アスペクト比が20程度のトレンチ12を形成する。図2〜図4は、この工程の詳細を示した断面図である。
図2は、トレンチ12のアスペクト比が所定値(例えばアスペクト比が10)未満の低アスペクト比のときのトレンチ形成工程を示した断面図である。図3は、トレンチ12のアスペクト比が所定値に至ったときのトレンチ形成工程を示した断面図である。図4は、トレンチ12のアスペクト比が所定値以上の高アスペクト比のときのトレンチ形成工程を示した断面図である。
まず、トレンチ12のアスペクト比が所定値未満のときには、マスク11を用いてトレンチ12をある程度の深さまで形成したのち、図2(a)に示すようにトレンチ12の内壁面を覆うように保護膜13を形成する(保護膜形成工程)。例えば、CF系ガス(C48)等を導入することでポリマー膜をデポジションすることにより、保護膜13を形成することができる。これにより、トレンチ12の側壁面および底面を覆うように保護膜13が形成される。
続いて、保護膜13の形成に用いたガスの導入を停止し、図2(b)に示すようにトレンチ12の底部において保護膜13を剥離させる工程を行う(保護膜剥離工程)。例えばO2アッシングによりトレンチ12の底部の保護膜13を除去できる。
その後、O2アッシングを停止し、図2(c)に示すようにエッチング装置内にエッチングガスを導入する。これにより、トレンチ12の底部において保護膜13が剥離させられた部分、つまりシリコンが露出した箇所がエッチングされて掘り進められる(エッチング工程)。例えば、エッチングガスとしてフッ素系ガス(SF6)等を用いることでシリコンをエッチングすることができる。
図5は、トレンチ12のアスペクト比が所定値(例えばアスペクト比が10)未満のときのトレンチ形成工程におけるトレンチ12の底部の保護膜13のデポジション量とエッチング量との関係を示したタイミングチャートである。この図に示されるように、保護膜形成工程において保護膜13を所定量デポジションしたのち、剥離工程において保護膜13を剥離させる。そして、エッチング工程においてトレンチ12の底部をエッチングし、トレンチ12を掘り進めて行く。このときのエッチング工程は、異方性ドライエッチングにより行っているが、化学的エッチングよりも物理的エッチングの影響が大きいエッチング手法であれば採用でき、例えばRIE(Reactive Ion Etching)を採用することができる。物理的エッチングは、加速させたイオンをトレンチ12の底部に衝突させて物理的に露出表面を除去するスパッタエッチングであり、物理的エッチングが化学反応によってトレンチ12の底部を除去する化学的エッチングよりもエッチング量が多い手法であれば、エッチング工程として採用できる。
なお、このような物理的エッチングを行っているため、剥離工程で保護膜13のデポジション量が完全に0になっていなくても良く、その後のエッチング工程においてエッチング時の物理的な衝撃によってトレンチ12の底部の保護膜13が除去されても良い。
例えば、保護膜形成工程では、CF系ガス(C48)等を250sccm、2.0sec導入して保護膜13を形成し、保護膜剥離工程では、O2ガスを100sccm、1.0sec導入してトレンチ12の底部の保護膜13を剥離し、エッチング工程では、フッ素系ガス(SF6)等を300sccm、3.0sec導入してトレンチ12の底部を掘り進めている。保護膜形成工程と保護膜剥離工程およびエッチング工程の時間比について、保護膜形成工程:保護膜剥離工程:エッチング工程=2:1:3としているが、加工するトレンチ形状に応じて適宜変更可能である。また、各種ガスの導入量についても適宜変更可能である。そして、トレンチ12のアスペクト比が所定値未満のときには、保護膜形成工程と剥離工程およびエッチング工程の3工程を第1サイクルとして、アスペクト比が所定値となるまで第1サイクルを複数サイクル繰り返し行う。
ただし、上記したようにエッチング工程の際に物理的エッチングによってトレンチ12の底部を掘り進めて行くと、トレンチ12のアスペクト比が高くなるに連れて、物理的エッチングによるダメージ層14の厚みが大きくなる。このため、図2に示すような保護膜形成工程と保護膜剥離工程およびエッチング工程を実施する第1サイクルを繰り返したのでは、ダメージ層14の厚みの変化により、トレンチ12にダメージ層14を加えた分の横幅が広くなり、トレンチ12の側壁面の角度が変化したり、湾曲した形状になる。すなわち、最終的にはダメージ層14が除去されることになるが、ダメージ層14を除去する前のトレンチ12の側壁面の角度が所定角度となるようにすると、ダメージ層14の厚みがアスペクト比に応じて変わるためにダメージ層14を除去した後のトレンチ12の側壁面の角度が所定角度にならなくなる。
このため、トレンチ12のアスペクト比が所定値に達し、それ以上にトレンチ12を掘り進める際には、トレンチ形成工程として図3に示す各工程を行う。
具体的には、まず、図3(a)に示す保護膜形成工程を行う。このときの保護膜形成工程は、図2(a)に示した保護膜形成工程と同様の工程として実施されるが、トレンチ12のアスペクト比が高くなっているため、トレンチ12の底部での保護膜13のデポジション量が図2(a)の工程と比較して少なくなる。続いて、図3(b)に示すエッチング工程を行う。このとき、先に行った保護膜形成工程でのトレンチ12の底部における保護膜13のデポジション量が少ないため、保護膜剥離工程を行わなくても、エッチング工程で行う異方性ドライエッチングによりトレンチ12の底部における保護膜13が物理的な衝撃によって除去される。このため、保護膜形成工程の後に保護膜剥離工程を行うことなくエッチング工程を行ったとしても、トレンチ12の底部においてシリコンを掘り進めることができ、さらに高アスペクト比にすることができる。
また、このとき、保護膜13を剥離することなくエッチング工程を行っており、トレンチ12の底部の保護膜13をエッチングによって除去しているが、保護膜13の除去のされ方はエッチング条件によって変わる。すなわち、保護膜13はまずトレンチ12の中心部から除去されていき、徐々に幅が広がるようにして除去されていく。
このため、図3(a)に示すように、エッチング条件次第でトレンチ12の底部の全域において保護膜13を除去してしまうのではなく、トレンチ12の中心部から所定幅の位置まで保護膜13が除去されるようにすることができる。そして、このときにトレンチ12の底部上において除去される保護膜13の幅を、トレンチ12の底部においてトレンチ12の側壁上に形成された保護膜13間の幅よりも狭くする。これにより、ダメージ層14が大きく形成される分、低アスペクト比の領域と比較して高アスペクト比の領域において、トレンチ12の側面にダメージ層14が形成された半導体基板10が厚めに残るようにできる。
こうすれば、図3(b)に示すように、半導体基板10のうちダメージ層14とダメージ層14ではない部分の境界の角度がほぼ所望の角度となるようにできる。したがって、最終的にダメージ層14を除去した時に、トレンチ12の側壁面が所望の角度となるようにできるし、保護膜剥離工程を行わなくて済むため、エッチングレートも増大する。
この後は、図4(a)、(b)に示すように、図3(a)、(b)と同様に保護膜形成工程とエッチング工程を繰り返すことでトレンチ12の底部を掘り進めて行くことができる。
図6は、トレンチ12のアスペクト比が所定値(例えばアスペクト比が10)以上のときのトレンチ形成工程におけるトレンチ12の底部の保護膜13のデポジション量とエッチング量との関係を示したタイミングチャートである。この図に示されるように、保護膜形成工程において保護膜13が所定量デポジションされるが、これがエッチング工程において除去され、さらにエッチング工程においてトレンチ12の底部が掘り進められる。
例えば、保護膜形成工程では、CF系ガス(C48)等を250sccm、2.0sec導入して保護膜13を形成し、エッチング工程では、フッ素系ガス(SF6)等を500sccm、5.0sec導入してトレンチ12の底部を掘り進めている。保護膜形成工程とエッチング工程の時間比について、保護膜形成工程:エッチング工程=2:5としているが、加工するトレンチ形状に応じて適宜変更可能である。また、各種ガスの導入量についても適宜変更可能である。そして、トレンチ12のアスペクト比が所定値以上のときには、保護膜形成工程とエッチング工程の2工程を第2サイクルとして、アスペクト比が20になるまで第2サイクルを複数サイクル繰り返し行う。
このようなトレンチ形成工程を行ったのち、図1(b)に示すように、保護膜剥離工程を行って保護膜13を除去し、トレンチ12の内壁を露出させる。このとき、トレンチ12の深さに応じて厚みが変わったダメージ層14が形成されるものの、半導体基板10のうちダメージ層14とダメージ層14ではない部分の境界の角度がほぼ所望の角度となるようにできる。
この後、図1(c)に示すようにダメージ層14の除去工程を行うことにより、ダメージ層14を除去し、トレンチ12の内壁面をダメージ層14の無い良好な状態にする。例えば、ダメージ層14の除去工程は、ケミカルドライエッチング、等方性ウェットエッチング、犠牲酸化エッチングなどによって行われ、これらのうちのいずれか1つもしくは複数を組み合わせて除去工程を行うこともできる。このようにしてダメージ層14を除去すると、上述したように半導体基板10のうちダメージ層14とダメージ層14ではない部分の境界の角度がほぼ所望の角度とされていることから、ダメージ層14が除去された後のトレンチ12の側壁面の角度がほぼ所望の角度となるようにすることができる。
そして、このように形成したトレンチ12を用いて、素子間を絶縁分離するためのトレンチ分離構造、トレンチゲート構造のMOSFETやIGBT素子、n型層とp型層とが交互に繰り返し配置されるスーパージャンクション構造などを含む半導体装置を製造することができる。
以上説明したように、本実施形態では、アスペクト比が所定値となるまでは保護膜形成工程と保護膜剥離工程およびエッチング工程の3工程によってトレンチ12の底部を掘り進め、アスペクト比が所定値以上となると保護膜形成工程とエッチング工程の2工程によってトレンチ12の底部を掘り進めるようにしている。このため、アスペクト比が所定値以上となったときに、ダメージ層14の厚みに応じてトレンチ12のうちエッチング工程によってエッチングされる幅が狭くなるようにでき、半導体基板10のうちダメージ層14とダメージ層14ではない部分の境界の角度がほぼ所望の角度となるようにできる。
また、高アスペクト比の領域では、保護膜形成工程とエッチング工程の2工程によってトレンチ12の底部を掘り進めており、保護膜剥離工程を行わなくて済むため、エッチングレートも増大する。さらに、高アスペクト比の領域では、低アスペクト比の領域に比べてエッチング工程を長時間にし、エッチングガス導入量を多くすることでエッチングされ易くなるようにしているため、エッチングレートはさらに増大する。図7は、本実施形態と従来のトレンチ形成工程におけるアスペクト比とエッチングレートとの関係を示した図である。この図に示されるように、従来では、アスペクト比が高くなるほどエッチングレートが低下し続けるが、本実施形態では、アスペクト比が所定値になったときに、トレンチ形成工程を3工程から2工程に切替えているため、エッチングレートを増加させることが可能となる。このため、トレンチ12を形成する際のトータルのエッチングレートを高くすることができる。具体的には、上記手法によってトレンチ形成工程を行ったところ、異方性ドライエッチングの処理時間を従来のおよそ2/3の時間に短縮することができた。
したがって、エッチングレートを高くしつつ、均一な角度の側壁面を有するトレンチを形成できるトレンチ形成工程とすることができる。
(第2実施形態)
本発明の第2実施形態について説明する。上記第1実施形態では、低アスペクト比の領域についてトレンチ形成工程の条件を一定としたが、本実施形態では、徐々にトレンチ形成工程の条件を変更する。
図8は、本実施形態にかかるトレンチ形成工程を経た後の様子を示した断面図である。本実施形態では、低アスペクト比の領域について実行する第1サイクルの条件を徐々に変更することで、アスペクト比が所定値(例えばアスペクト比10)に達した時にトレンチ12の幅が第2サイクルに切替えられるときのトレンチ12の幅となるようにしている。例えば、剥離工程の時間を制御することによってトレンチ12の底部での保護膜13の除去量を制御すれば、トレンチ12の幅が徐々に狭まるようにすることができる。
例えば、第1サイクルでは、初期設定として、保護膜形成工程では、CF系ガス(C48)等を250sccm、2.0sec導入し、保護膜剥離工程では、O2ガスを100sccm、1.0sec導入し、エッチング工程では、フッ素系ガス(SF6)等を300sccm、3.0sec導入している。また、第2サイクルとして、保護膜形成工程では、CF系ガス(C48)等を250sccm、2.0sec導入し、エッチング工程では、フッ素系ガス(SF6)等を500sccm、5.0sec導入している。
このため、第1サイクルでは、初期設定から徐々に剥離工程の時間を1.0secから0secに短時間化させ、エッチング工程のガス流量を300sccmから500sccmに増加させると共にエッチング工程の時間を3.0secから5.0secに長時間化させる。各パラメータについては、第1サイクルから第2サイクルへの切り替えに必要とされる時間に対して線形的に変化させるように変化量を設定すればよい。
このようにすれば、図8に示すように、低アスペクト比の領域において、よりダメージ層14の厚みの変化に応じてトレンチ12の幅を変化させられるため、より半導体基板10のうちダメージ層14とダメージ層14ではない部分の境界の角度がほぼ所望の角度となるようにできる。したがって、この後、ダメージ層14を除去した時に、トレンチ12の側壁面がより所望角度となるようにすることが可能となる。
また、低アスペクト比の領域でも、徐々に第1サイクルにおける各種パラメータを第2サイクルでの各種パラメータに近づけることにより、より保護膜剥離時間を短くしてエッチング時間を長く取ることが可能となる。したがって、エッチングレートを増加させることが可能となる。図9は、本実施形態のトレンチ形成工程におけるアスペクト比とエッチングレートとの関係を示した図である。この図に示されるように、第1サイクルの中でも、各種パラメータを変化させることにより、初期設定時に対して徐々にエッチングレートが増大し、それが徐々に低下していくようにできる。このようにしても、トレンチ12を形成する際のトータルのエッチングレートを高くすることができる。具体的には、上記手法によってトレンチ形成工程を行ったところ、異方性ドライエッチングの処理時間を従来のおよそ1/2の時間に短縮することができた。
以上説明したように、低アスペクト比の領域でも第1サイクルの各種パラメータを変化させることにより、トレンチ12の側壁面がより所望角度となるようにできると共に、よりエッチングレートを高くすることができる。
(他の実施形態)
上記各実施形態で第1サイクルでの保護膜形成工程と保護膜剥離工程およびエッチング工程の各種パラメータの一例および第2サイクルでの保護膜形成工程およびエッチング工程の各種パラメータの一例を挙げたが、これらについては適宜変更可能である。例えば、第2実施形態で説明した第1サイクルと第2サイクルのエッチング工程では、第1サイクルに対して第2サイクルでよりエッチングがされ易い条件となるようにしている。つまり、仮に第1サイクルと第2サイクルのエッチング工程の条件によってトレンチ12が形成されていない状態の半導体基板10の表面からエッチングを行ったとしたら、第2サイクルのエッチング工程の方が第1サイクルのエッチング工程よりもエッチングレートが早くなる条件としている。このような条件として、上記第2実施形態では、第1サイクルにおけるエッチング工程に対して第2サイクルのエッチング工程を長時間にすることと、エッチングガス導入量を多くすることの両方を行っているが、これらのうちの少なくとも一方を行えば、第2サイクルのエッチング工程の方が第1サイクルのエッチング工程よりもエッチングされ易い条件となるようにすることができる。
また、上記実施形態では、第1サイクルと第2サイクルとの切り替えをアスペクト比が所定値となる場合に行い、その所定値の一例としてアスペクト比が10の時を例に挙げた。しかしながら、これについても一例を示したにすぎず、アスペクト比が10以外の場合に第1サイクルと第2サイクルとの切り替えが行われるようにしても良い。さらに、アスペクト比が20のトレンチ12を一例として説明したが、勿論これについても変更可能であり、アスペクト比が20未満もしくは20を超える場合についても、本発明を適用することができる。
10 半導体基板
11 マスク
12 トレンチ
13 保護膜
14 ダメージ層

Claims (3)

  1. 半導体基板(10)の表面にトレンチ(12)の形成予定領域に開口部(11a)が形成されたエッチングマスク(11)を配置し、該エッチングマスク(11)によって前記半導体基板(10)を覆った状態で前記開口部(11a)から前記半導体基板(10)をエッチングし、トレンチ(12)を形成するトレンチ形成工程と、
    前記トレンチ形成工程の際に前記トレンチ(12)の側壁面において前記半導体基板(10)に形成されたダメージ層(14)を除去する工程と、を含む半導体装置の製造方法において、
    前記トレンチ形成工程では、
    前記トレンチ(12)のアスペクト比が所定値となるまでは、前記トレンチ(12)の内壁面を覆うように保護膜(13)を形成する保護膜形成工程と、前記トレンチ(12)の底部において前記保護膜(13)を剥離させる工程を行う保護膜剥離工程と、前記トレンチ(12)の底部において前記保護膜(13)が剥離させられた部分をエッチングして掘り進めるエッチング工程との3工程からなる第1サイクルを複数繰り返すと共に、
    前記トレンチ(12)のアスペクト比が所定値以上において、前記保護膜形成工程と、前記トレンチ(12)の底部において前記保護膜(13)を除去すると共に、前記トレンチ(12)の底部のうち前記保護膜(13)が除去された部分をエッチングして掘り進めるエッチング工程との2工程からなる第2サイクルを複数繰り返すことで、前記トレンチ(12)を形成することを特徴とする半導体装置の製造方法。
  2. 前記トレンチ形成工程では、前記第1サイクルから前記第2サイクルに切替えるときに、前記第2サイクルに切替えたときの前記保護膜形成工程後の前記エッチング工程の際に前記トレンチ(12)の底部上において除去される前記保護膜(13)の幅を、前記トレンチ(12)の底部において該トレンチ(12)の側壁上に形成された前記保護膜(13)間の幅よりも狭くすることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記トレンチ形成工程では、
    前記第1サイクルにおける前記保護膜剥離工程の時間を前記第1サイクルから前記第2サイクルに切替えるまでに徐々に短時間化させると共に、
    前記第1サイクルにおけるエッチング工程に対して前記第2サイクルのエッチング工程を長時間にすることおよびエッチングガス導入量を多くすることの少なくとも一方を行うことで前記第1サイクルよりも前記第2サイクルにおいてエッチングがされ易くなるようにしており、前記第1サイクルにおける前記エッチング工程を前記第1サイクルから前記第2サイクルに切り替わるまでの間に、徐々に前記第1サイクルのエッチング時間とエッチングガス導入量を前記第2サイクルに近づけることを特徴とする請求項1に記載の半導体装置の製造方法。
JP2010184087A 2010-08-19 2010-08-19 半導体装置の製造方法 Expired - Fee Related JP5413331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010184087A JP5413331B2 (ja) 2010-08-19 2010-08-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010184087A JP5413331B2 (ja) 2010-08-19 2010-08-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012043993A true JP2012043993A (ja) 2012-03-01
JP5413331B2 JP5413331B2 (ja) 2014-02-12

Family

ID=45899960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010184087A Expired - Fee Related JP5413331B2 (ja) 2010-08-19 2010-08-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5413331B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016117155A (ja) * 2014-12-18 2016-06-30 キヤノン株式会社 基板の加工方法及び液体吐出ヘッドの製造方法
JP2021077843A (ja) * 2019-02-28 2021-05-20 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP2021103727A (ja) * 2019-12-25 2021-07-15 東京エレクトロン株式会社 基板処理方法および基板処理装置
US11276751B2 (en) 2019-08-07 2022-03-15 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
KR20220041698A (ko) * 2020-09-25 2022-04-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고 종횡비 보쉬 딥 에칭
JP7481997B2 (ja) 2019-12-10 2024-05-13 東京エレクトロン株式会社 基板上のパターン形状を制御する方法及び装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515631A (ja) * 2002-01-03 2005-05-26 アルカテル シリコンに高アスペクト比の異方性エッチングを行う方法および機器
JP2006190845A (ja) * 2005-01-06 2006-07-20 Sumitomo Precision Prod Co Ltd シリコンエッチング方法及びエッチングシリコン体
JP2009278033A (ja) * 2008-05-19 2009-11-26 Oki Semiconductor Co Ltd ドライエッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515631A (ja) * 2002-01-03 2005-05-26 アルカテル シリコンに高アスペクト比の異方性エッチングを行う方法および機器
JP2006190845A (ja) * 2005-01-06 2006-07-20 Sumitomo Precision Prod Co Ltd シリコンエッチング方法及びエッチングシリコン体
JP2009278033A (ja) * 2008-05-19 2009-11-26 Oki Semiconductor Co Ltd ドライエッチング方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016117155A (ja) * 2014-12-18 2016-06-30 キヤノン株式会社 基板の加工方法及び液体吐出ヘッドの製造方法
JP2021077843A (ja) * 2019-02-28 2021-05-20 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7422557B2 (ja) 2019-02-28 2024-01-26 東京エレクトロン株式会社 基板処理方法および基板処理装置
US11276751B2 (en) 2019-08-07 2022-03-15 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7481997B2 (ja) 2019-12-10 2024-05-13 東京エレクトロン株式会社 基板上のパターン形状を制御する方法及び装置
JP2021103727A (ja) * 2019-12-25 2021-07-15 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7365895B2 (ja) 2019-12-25 2023-10-20 東京エレクトロン株式会社 基板処理方法および基板処理装置
KR20220041698A (ko) * 2020-09-25 2022-04-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고 종횡비 보쉬 딥 에칭
KR102631107B1 (ko) 2020-09-25 2024-01-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고 종횡비 보쉬 딥 에칭

Also Published As

Publication number Publication date
JP5413331B2 (ja) 2014-02-12

Similar Documents

Publication Publication Date Title
JP5296672B2 (ja) ストレッサを備える構造及びその製造方法
CN105190853B (zh) 通过选择性循环蚀刻形成的finFET隔离
JP5413331B2 (ja) 半導体装置の製造方法
TWI283042B (en) Method for fabricating transistor of semiconductor device
US9048192B2 (en) Method of forming a pattern
KR100607326B1 (ko) 반도체 소자의 제조방법
US8883584B2 (en) Method of manufacturing semiconductor device with well etched spacer
KR100632630B1 (ko) 반도체 소자의 트렌치 소자분리막 형성방법
US6670275B2 (en) Method of rounding a topcorner of trench
JP2011171638A (ja) 半導体装置の製造方法
JP4182125B2 (ja) 半導体装置の製造方法
KR20090063131A (ko) 반도체 장치의 제조 방법
US9530685B2 (en) Isolation trench through backside of substrate
US20200144111A1 (en) Metal interconnection structure and method for fabricating same
US8030157B1 (en) Liner protection in deep trench etching
KR0165453B1 (ko) Y자형 트랜치를 이용한 반도체 소자의 분리 방법
CN112117192A (zh) 半导体结构的形成方法
CN110931356A (zh) 半导体结构及其制造方法
JP2005033165A (ja) 半導体素子のトレンチ形成方法
JP2002184856A (ja) 半導体素子の分離方法
US20220271149A1 (en) Method of engraving a three-dimensional dielectric layer
CN107665856B (zh) 用于形成接触孔的方法与等离子体刻蚀方法
KR100290901B1 (ko) 반도체소자의격리막형성방법
KR20060075402A (ko) 반도체 소자의 소자 분리막 형성 방법
CN116072600A (zh) 沟槽形成方法、沟槽结构和半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131028

LAPS Cancellation because of no payment of annual fees