CN114023648B - 沟槽栅半导体器件的制造方法 - Google Patents
沟槽栅半导体器件的制造方法 Download PDFInfo
- Publication number
- CN114023648B CN114023648B CN202111209241.3A CN202111209241A CN114023648B CN 114023648 B CN114023648 B CN 114023648B CN 202111209241 A CN202111209241 A CN 202111209241A CN 114023648 B CN114023648 B CN 114023648B
- Authority
- CN
- China
- Prior art keywords
- gate
- trench
- field oxide
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 45
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 3
- 239000001301 oxygen Substances 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 69
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 210000000746 body region Anatomy 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000005137 deposition process Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽栅半导体器件的制造方法，采用如下步骤同时定义栅极沟槽和场氧的图形结构：步骤一、形成所述场氧；步骤二、形成硬质掩膜层；步骤三、定义出栅极沟槽的形成区域并对硬质掩膜层进行刻蚀；步骤四、依次对所述场氧和所述半导体衬底进行刻蚀形成多个栅极沟槽以及顶部沟槽；步骤五、利用顶部沟槽的侧面处场氧暴露的特点对场氧进行各向同性刻蚀，各向同性刻蚀将有源区中的场氧都去除并刻蚀到有源区的边界；步骤六、去除硬质掩膜层。本发明能实现对场氧的自对准刻蚀，从而能节约一层定义场氧的光罩并从而节约成本。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽栅半导体器件的制造方法。
背景技术
在沟槽栅半导体器件如沟槽栅MOSFET中，为了提高器件的耐压实现高压器件，需要在有源区(AA)的周侧设置终端区(Terminal)，有源区中会形成多个器件单元，故有源区也称为器件单元区。终端区的半导体衬底的表面需要形成场氧，场氧通常需要采用热氧化工艺进行生长或者在热氧化工艺进行生长的基础上再沉积一层氧化层。场氧能对终端区的半导体衬底表面的钝化，场氧的顶部则能用于实现总线(bus)布线。
现有方法中，场氧需要在生长后，采用专门定义有源区的光罩(Mask)进行定义并进行刻蚀实现图形化，由图形化后的场氧定义出有源区。
有源区中的各器件单元中的沟槽栅会形成于栅极沟槽中，栅极沟槽需要采用光刻工艺单独进行定义。
如图1所示，是现有一种沟槽栅半导体器件的设计版图的照片；图2A是图1中的圆圈104处的放大图；图2B是图1中的圆圈105处的放大图；设计版图101中的有源区的边界如虚线102所示，也即虚线102内部所围区域为有源区。在有源区中形成有多个栅极沟槽103，沟槽栅形成于栅极沟槽103中。
如图3所示，是现有沟槽栅半导体器件的俯视图；沟槽栅半导体器件201包括有源区和终端区，有源区位于边界202的内部，终端区则位于边界202的外部；在有源区中形成有多个栅极沟槽203。
如图4A至图4C所示，是现有沟槽栅半导体器件的制造方法的各步骤中的器件结构示意图；现有沟槽栅半导体器件的制造方法包括如下步骤：
如图4A所示，在半导体衬底204上形成场氧205。
如图4B所示，采用有源区的光罩进行光刻工艺定义出有源区的形成区域，之后根据光刻定义对场氧205进行刻蚀形成场氧205的图形结构。图4B中，有源区用AA表示，位于虚线之间；终端区用Terminal表示，位于虚线外侧。
如图4C所示，采用定义栅极沟槽的光罩进行光刻工艺定义出栅极沟槽的形成区域，之后对半导体衬底204进行刻蚀形成栅极沟槽203。
由上可知，现有方法中，场氧205和栅极沟槽203分别需要采用一块光罩进行定义。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅半导体器件的制造方法，能实现对场氧的自对准刻蚀，从而能节约工艺成本。
为解决上述技术问题，本发明提供的沟槽栅半导体器件的制造方法中，沟槽栅半导体器件具有器件单元区和终端区，所述终端区环绕在所述器件单元区的周侧，所述器件单元区作为有源区并用于形成多个器件单元，各所述器件单元都包括沟槽栅，所述有源区通过图形化后的场氧定义，所述沟槽栅形成于栅极沟槽中，采用如下步骤同时定义所述栅极沟槽的图形结构和所述场氧的图形结构：
步骤一、在半导体衬底表面上形成所述场氧。
步骤二、在所述场氧上形成硬质掩膜层。
步骤三、采用光刻工艺定义出栅极沟槽的形成区域并对所述硬质掩膜层进行刻蚀使所述硬质掩膜层图形化，图形化后的所述硬质掩膜层将所述栅极沟槽的形成区域打开以及将所述栅极沟槽的形成区域外覆盖。
步骤四、以所述硬质掩膜层为掩膜依次对所述场氧和所述半导体衬底进行刻蚀从而在所述半导体衬底中形成多个所述栅极沟槽以及在所述栅极沟槽的顶部形成由所述场氧围绕形成的顶部沟槽。
步骤五、利用所述顶部沟槽的侧面处所述场氧暴露的特点对所述场氧进行各向同性刻蚀，所述各向同性刻蚀会从所述顶部沟槽的侧面处开始对所述硬质掩膜层底部的所述场氧进行横向刻蚀，所述各向同性刻蚀对所述场氧的横向刻蚀的尺寸要求保证所述栅极沟槽之间的所述场氧都被去除以及将最外侧的所述顶部沟槽的最外侧侧面处的所述场氧的横向刻蚀的尺寸满足所述有源区包围所述栅极沟槽时的间距要求，由所述各向同性刻蚀后的所述场氧定义出所述有源区。
步骤六、去除所述硬质掩膜层。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述沟槽栅半导体器件包括沟槽栅MOSFET，沟槽栅IGBT。
进一步的改进是，所述沟槽栅半导体器件为超级结器件。
进一步的改进是，步骤一中，在所述半导体衬底上形成有超级结。
进一步的改进是，步骤一中，所述场氧采用热氧化工艺生长；
或者，所述场氧通过先进行热氧化工艺生长再进行沉积工艺形成。
进一步的改进是，在先进行热氧化工艺生长再进行沉积工艺形成所述场氧的工艺中，沉积工艺采用TEOS作为硅源。
进一步的改进是，步骤二中，所述硬质掩膜层采用氮化硅层或者采用氮化硅层和氧化硅层的叠加层。
进一步的改进是，步骤四中，在俯视面上，各所述栅极沟槽呈条形结构。
进一步的改进是，步骤五中，所述有源区包围所述栅极沟槽时的间距大于各所述栅极沟槽之间的间距。
进一步的改进是，步骤六之后还包括：
在所述栅极沟槽的内侧表面形成栅介质层；
在所述栅极沟槽中填充多晶硅栅，由形成于所述栅极沟槽中的所述栅介质层和所述多晶硅栅叠加形成所述沟槽栅。
进一步的改进是，所述栅介质层为采用热氧化工艺形成的栅氧化层。
进一步的改进是，还包括步骤：
在所述有源区中形成体区，所述栅极沟槽会穿过所述体区；
在所述多晶硅栅两侧的所述体区表面自对准形成源区。
进一步的改进是，还包括步骤：
完成正面工艺结构，包括形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极。
进一步的改进是，还包括如下背面工艺步骤：
对所述半导体衬底进行减薄；
对所述半导体衬底进行背面掺杂形成背面掺杂区；
在所述半导体衬底背面形成背面金属层形成背面电极。
本发明利用场氧定义的有源区边缘和栅极沟槽的最外侧边缘之间即有源区包围栅极沟槽的间距具有固定关系的特点，通过栅极沟槽刻蚀之后，增加一步对场氧的各向同性刻蚀就能得到最终的场氧图形，所以本发明能实现对场氧的自对准刻蚀，从而能节约一层定义场氧的光罩并从而节约成本。
另外，本发明在对场氧进行各向同性刻蚀时，有源区中的场氧也一并被去除，后续仅需去除硬质掩膜层即可，不需要进行氧化层的过刻蚀，所以本发明还能避免对场氧产生厚度损失以及避免使场氧的厚度形成面内差异。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有一种沟槽栅半导体器件的设计版图的照片；
图2A是图1中的圆圈104处的放大图；
图2B是图1中的圆圈105处的放大图；
图3是现有沟槽栅半导体器件的俯视图；
图4A-图4C是现有沟槽栅半导体器件的制造方法的各步骤中的器件结构示意图；
图5是本发明实施例沟槽栅半导体器件的制造方法的流程图；
图6A-图6D是本发明实施例沟槽栅半导体器件的制造方法的各步骤中的器件结构示意图；
图7是本发明实施例沟槽栅半导体器件的俯视图。
具体实施方式
如图5所示，是本发明实施例沟槽栅半导体器件301的制造方法的流程图；如图6A至图6D所示，是本发明实施例沟槽栅半导体器件301的制造方法的各步骤中的器件结构示意图；如图7所示，是本发明实施例沟槽栅半导体器件301的俯视图；本发明实施例沟槽栅半导体器件301的制造方法中，沟槽栅半导体器件301具有器件单元区和终端区，所述终端区环绕在所述器件单元区的周侧，所述器件单元区作为有源区并用于形成多个器件单元，各所述器件单元都包括沟槽栅，所述有源区通过图形化后的场氧305定义，所述沟槽栅形成于栅极沟槽303中。图7中，边界302为有源区的最外侧边缘，也即终端区的最内侧边缘。
采用如下步骤同时定义所述栅极沟槽303的图形结构和所述场氧305的图形结构：
步骤一、如图6A所示，在半导体衬底304表面上形成所述场氧305。
本发明实施例中，所述半导体衬底304包括硅衬底。
所述沟槽栅半导体器件301包括沟槽栅MOSFET，沟槽栅IGBT。
所述沟槽栅半导体器件301为超级结器件，如能为超级结沟槽栅MOSFET或超级结沟槽栅IGBT。
在所述半导体衬底304上形成有超级结。
所述场氧305采用热氧化工艺生长。或者，所述场氧305通过先进行热氧化工艺生长再进行沉积工艺形成，此时沉积工艺采用TEOS作为硅源。
步骤二、如图6A所示，在所述场氧305上形成硬质掩膜层306。
本发明实施例中，所述硬质掩膜层306采用氮化硅层306a和氧化硅层306b的叠加层，所述硬质掩膜层306和所述场氧305一起叠加成ONO层。在其他实施例中也能为：所述硬质掩膜层306采用氮化硅层。
步骤三、如图6B所示，采用光刻工艺定义出栅极沟槽303的形成区域并对所述硬质掩膜层306进行刻蚀使所述硬质掩膜层306图形化，图形化后的所述硬质掩膜层306将所述栅极沟槽303的形成区域打开以及将所述栅极沟槽303的形成区域外覆盖。
步骤四、如图6B所示，以所述硬质掩膜层306为掩膜依次对所述场氧305和所述半导体衬底304进行刻蚀从而在所述半导体衬底304中形成多个所述栅极沟槽303以及在所述栅极沟槽303的顶部形成由所述场氧305围绕形成的顶部沟槽303a。
如图7所示，在俯视面上，各所述栅极沟槽303呈条形结构。
步骤五、如图6C所示，利用所述顶部沟槽303a的侧面处所述场氧305暴露的特点对所述场氧305进行各向同性刻蚀，所述各向同性刻蚀会从所述顶部沟槽303a的侧面处开始对所述硬质掩膜层306底部的所述场氧305进行横向刻蚀，所述各向同性刻蚀对所述场氧305的横向刻蚀的尺寸要求保证所述栅极沟槽303之间的所述场氧305都被去除以及将最外侧的所述顶部沟槽303a的最外侧侧面处的所述场氧305的横向刻蚀的尺寸满足所述有源区包围所述栅极沟槽303时的间距要求，由所述各向同性刻蚀后的所述场氧305定义出所述有源区。
结合图7的俯视图可知，图形化后的所述硬质掩膜层306在所述有源区外部是连接在一起的，所以图6C中悬空的所述硬质掩膜层306能在所述有源区外部得到支撑。
本发明实施例中，所述有源区包围所述栅极沟槽303时的间距大于各所述栅极沟槽303之间的间距。如图7所示，所述有源区包围所述栅极沟槽303时的间距也为所述有源区的最外侧边缘302和各所述栅极沟槽303的最外侧边缘之间的间距。
步骤六、如图6D所示，去除所述硬质掩膜层306。
步骤六之后还包括：
在所述栅极沟槽303的内侧表面形成栅介质层；
在所述栅极沟槽303中填充多晶硅栅，由形成于所述栅极沟槽303中的所述栅介质层和所述多晶硅栅叠加形成所述沟槽栅。
所述栅介质层为采用热氧化工艺形成的栅氧化层。
还包括步骤：
在所述有源区中形成体区，所述栅极沟槽303会穿过所述体区；
在所述多晶硅栅两侧的所述体区表面自对准形成源区。
还包括步骤：
完成正面工艺结构，包括形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极。
还包括如下背面工艺步骤：
对所述半导体衬底304进行减薄；
对所述半导体衬底304进行背面掺杂形成背面掺杂区；对于沟槽栅MOSFET，背面掺杂区为漏区，漏区和源区的掺杂类型相同且都和体区的掺杂类型相反。对于沟槽栅IGBT，背面掺杂区包括集电区，集电区和源区的掺杂类型相反。
在所述半导体衬底304背面形成背面金属层形成背面电极。
本发明实施例利用场氧305定义的有源区边缘和栅极沟槽303的最外侧边缘之间即有源区包围栅极沟槽303的间距具有固定关系的特点，通过栅极沟槽303刻蚀之后，增加一步对场氧305的各向同性刻蚀就能得到最终的场氧305图形，所以本发明能实现对场氧305的自对准刻蚀，从而能节约一层定义场氧305的光罩并从而节约成本。
另外，本发明实施例在对场氧305进行各向同性刻蚀时，有源区中的场氧305也一并被去除，后续仅需去除硬质掩膜层306即可，不需要进行氧化层的过刻蚀，所以本发明实施例还能避免对场氧305产生厚度损失以及避免使场氧305的厚度形成面内差异。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种沟槽栅半导体器件的制造方法，其特征在于，沟槽栅半导体器件具有器件单元区和终端区，所述终端区环绕在所述器件单元区的周侧，所述器件单元区作为有源区并用于形成多个器件单元，各所述器件单元都包括沟槽栅，所述有源区通过图形化后的场氧定义，所述沟槽栅形成于栅极沟槽中，采用如下步骤同时定义所述栅极沟槽的图形结构和所述场氧的图形结构：
步骤一、在半导体衬底表面上形成所述场氧；
步骤二、在所述场氧上形成硬质掩膜层；
步骤三、采用光刻工艺定义出栅极沟槽的形成区域并对所述硬质掩膜层进行刻蚀使所述硬质掩膜层图形化，图形化后的所述硬质掩膜层将所述栅极沟槽的形成区域打开以及将所述栅极沟槽的形成区域外覆盖；
步骤四、以所述硬质掩膜层为掩膜依次对所述场氧和所述半导体衬底进行刻蚀从而在所述半导体衬底中形成多个所述栅极沟槽以及在所述栅极沟槽的顶部形成由所述场氧围绕形成的顶部沟槽；
步骤五、利用所述顶部沟槽的侧面处所述场氧暴露的特点对所述场氧进行各向同性刻蚀，所述各向同性刻蚀会从所述顶部沟槽的侧面处开始对所述硬质掩膜层底部的所述场氧进行横向刻蚀，所述各向同性刻蚀对所述场氧的横向刻蚀的尺寸要求保证所述栅极沟槽之间的所述场氧都被去除以及将最外侧的所述顶部沟槽的最外侧侧面处的所述场氧的横向刻蚀的尺寸满足所述有源区包围所述栅极沟槽时的间距要求，由所述各向同性刻蚀后的所述场氧定义出所述有源区；
步骤六、去除所述硬质掩膜层。
2.如权利要求1所述的沟槽栅半导体器件的制造方法，其特征在于：所述半导体衬底包括硅衬底。
3.如权利要求1所述的沟槽栅半导体器件的制造方法，其特征在于：所述沟槽栅半导体器件包括沟槽栅MOSFET，沟槽栅IGBT。
4.如权利要求3所述的沟槽栅半导体器件的制造方法，其特征在于：所述沟槽栅半导体器件为超级结器件。
5.如权利要求4所述的沟槽栅半导体器件的制造方法，其特征在于：步骤一中，在所述半导体衬底上形成有超级结。
6.如权利要求1所述的沟槽栅半导体器件的制造方法，其特征在于：步骤一中，所述场氧采用热氧化工艺生长；
或者，所述场氧通过先进行热氧化工艺生长再进行沉积工艺形成。
7.如权利要求6所述的沟槽栅半导体器件的制造方法，其特征在于：在先进行热氧化工艺生长再进行沉积工艺形成所述场氧的工艺中，沉积工艺采用TEOS作为硅源。
8.如权利要求1所述的沟槽栅半导体器件的制造方法，其特征在于：步骤二中，所述硬质掩膜层采用氮化硅层或者采用氮化硅层和氧化硅层的叠加层。
9.如权利要求1所述的沟槽栅半导体器件的制造方法，其特征在于：步骤四中，在俯视面上，各所述栅极沟槽呈条形结构。
10.如权利要求1所述的沟槽栅半导体器件的制造方法，其特征在于：步骤五中，所述有源区包围所述栅极沟槽时的间距大于各所述栅极沟槽之间的间距。
11.如权利要求1所述的沟槽栅半导体器件的制造方法，其特征在于：步骤六之后还包括：
在所述栅极沟槽的内侧表面形成栅介质层；
在所述栅极沟槽中填充多晶硅栅，由形成于所述栅极沟槽中的所述栅介质层和所述多晶硅栅叠加形成所述沟槽栅。
12.如权利要求11所述的沟槽栅半导体器件的制造方法，其特征在于：所述栅介质层为采用热氧化工艺形成的栅氧化层。
13.如权利要求11所述的沟槽栅半导体器件的制造方法，其特征在于：还包括步骤：
在所述有源区中形成体区，所述栅极沟槽会穿过所述体区；
在所述多晶硅栅两侧的所述体区表面自对准形成源区。
14.如权利要求13所述的沟槽栅半导体器件的制造方法，其特征在于：还包括步骤：
完成正面工艺结构，包括形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极。
15.如权利要求14所述的沟槽栅半导体器件的制造方法，其特征在于：还包括如下背面工艺步骤：
对所述半导体衬底进行减薄；
对所述半导体衬底进行背面掺杂形成背面掺杂区；
在所述半导体衬底背面形成背面金属层形成背面电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111209241.3A CN114023648B (zh) | 2021-10-18 | 2021-10-18 | 沟槽栅半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111209241.3A CN114023648B (zh) | 2021-10-18 | 2021-10-18 | 沟槽栅半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114023648A CN114023648A (zh) | 2022-02-08 |
| CN114023648B true CN114023648B (zh) | 2023-08-22 |
Family
ID=80056482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111209241.3A Active CN114023648B (zh) | 2021-10-18 | 2021-10-18 | 沟槽栅半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114023648B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008263095A (ja) * | 2007-04-13 | 2008-10-30 | Toshiba Corp | 半導体装置の製造方法 |
| CN102437191A (zh) * | 2011-12-06 | 2012-05-02 | 苏州硅能半导体科技股份有限公司 | 低栅漏电容的沟槽mos器件及其制造方法 |
| CN103258741A (zh) * | 2012-02-20 | 2013-08-21 | 中芯国际集成电路制造(上海)有限公司 | 纳米线场效应晶体管及其形成方法 |
| CN105513971A (zh) * | 2015-12-25 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅功率器件的制造方法 |
| CN105551964A (zh) * | 2015-12-25 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 |
| CN108400161A (zh) * | 2010-06-01 | 2018-08-14 | 万国半导体股份有限公司 | 自对准工艺制备的半导体功率器件以及更加可靠的电接触 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100473731B1 (ko) * | 2002-10-14 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
-
2021
- 2021-10-18 CN CN202111209241.3A patent/CN114023648B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008263095A (ja) * | 2007-04-13 | 2008-10-30 | Toshiba Corp | 半導体装置の製造方法 |
| CN108400161A (zh) * | 2010-06-01 | 2018-08-14 | 万国半导体股份有限公司 | 自对准工艺制备的半导体功率器件以及更加可靠的电接触 |
| CN102437191A (zh) * | 2011-12-06 | 2012-05-02 | 苏州硅能半导体科技股份有限公司 | 低栅漏电容的沟槽mos器件及其制造方法 |
| CN103258741A (zh) * | 2012-02-20 | 2013-08-21 | 中芯国际集成电路制造(上海)有限公司 | 纳米线场效应晶体管及其形成方法 |
| CN105513971A (zh) * | 2015-12-25 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅功率器件的制造方法 |
| CN105551964A (zh) * | 2015-12-25 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114023648A (zh) | 2022-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11522063B2 (en) | Shield gate trench power device and method for making the same | |
| US6455378B1 (en) | Method of manufacturing a trench gate power transistor with a thick bottom insulator | |
| TWI426568B (zh) | 半導體功率元件與其製作方法 | |
| US20030080379A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2002299619A (ja) | 半導体装置およびその製造方法 | |
| CN112133759B (zh) | 具有屏蔽栅沟槽结构的半导体器件及其制造方法 | |
| CN111477550B (zh) | 一种功率半导体器件及其制作方法 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN111986997A (zh) | 超级结器件的制造方法 | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| JP2017525139A (ja) | スプリットゲート型パワーデバイスの製造方法 | |
| CN114361251A (zh) | 一种分裂栅功率mos器件的制备方法 | |
| CN114464667A (zh) | 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法 | |
| JPS6237965A (ja) | 縦形半導体装置およびその製造方法 | |
| EP3933895B1 (en) | Trench field effect transistor structure, and manufacturing method for same | |
| JP2001127072A (ja) | 半導体装置 | |
| CN114023648B (zh) | 沟槽栅半导体器件的制造方法 | |
| US20230124023A1 (en) | Shield gate trench mosfet device and method for manufacturing the same | |
| CN115985780A (zh) | 屏蔽栅mostet的制造方法 | |
| CN112271134B (zh) | 半导体功率器件的制造方法 | |
| CN111312821B (zh) | 一种鳍型结构的功率mosfet及其制备方法 | |
| CN112993018A (zh) | 一种降低三五族半导体器件寄生电容的方法及三五族半导体器件结构 | |
| CN221150023U (zh) | 一种功率半导体器件 | |
| CN118136510A (zh) | 具有屏蔽栅的沟槽型功率器件的制备方法 | |
| US20230061535A1 (en) | Semiconductor device and manufacturing method thereof, nand memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |