CN101699629B - 具有双超浅隔离结构的硅晶体管及其制作方法 - Google Patents
具有双超浅隔离结构的硅晶体管及其制作方法 Download PDFInfo
- Publication number
- CN101699629B CN101699629B CN2009101978858A CN200910197885A CN101699629B CN 101699629 B CN101699629 B CN 101699629B CN 2009101978858 A CN2009101978858 A CN 2009101978858A CN 200910197885 A CN200910197885 A CN 200910197885A CN 101699629 B CN101699629 B CN 101699629B
- Authority
- CN
- China
- Prior art keywords
- type
- doped region
- type doped
- super
- shallow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种具有双超浅隔离结构的硅晶体管及其制作方法，首先提供一片硅基板，接着在硅基板中形成第一、第二超浅沟道结构，之后形成一个作为集电极的第一型掺杂区，并在介于两个超浅沟道结构之间的硅层中形成一个作为基极的第二型轻掺杂区。然后在硅基板中形成第二型掺杂区，使第一、第二型掺杂区不但分别与第一、第二超浅沟道结构邻接，并与第二型轻掺杂区邻接，最后在第二型轻掺杂区的表面形成第一型发射极结构。本发明能使与基极连接的基极连接导线的内阻变小，以提高整个器件的电流驱动力。
Description
技术领域
本发明涉及一种晶体管的制作方法，特别是关于一种具有双超浅隔离结构的硅晶体管及其制作方法。
背景技术
一般金属氧化物半导体(MOS)器件由于低耗电以及高集成度的特性，使其已经被广泛地应用于集成电路(IC)设计以及制作上，然而MOS器件与双极结晶体管(BJT)器件比较，其耐压、操作速度、电流驱动力皆比BJT器件逊色。故而在一些讲求高速度、高耐压、大电流驱动以及模拟电路的IC应用场合，仍大都配合采用BJT器件，例如功率晶体管IC，电力电子开关IC器件等。
习知的制作在硅基板上的NPN的BJT器件结构剖视图与结构俯视图，分别如图1与图2所示。此硅基板10周围形成有P型阱区12、第一浅沟道(STI)结构14、第二浅沟道结构16，且第一、第二浅沟道结构14、16分别位于P型阱区12的外围与内围。在此硅基板10中分别形成有一个作为集电极的N型掺杂区18、一个作为基极的P型轻掺杂区22与一个作为基极连接导线的P型掺杂区20，此P型轻掺杂区22位于N型掺杂区18与P型掺杂区20之间，另外在P型轻掺杂区22的表面则设有一个重掺杂的P型多晶硅层24，以作为发射极之用。因为载流子的流动方式会影响整个器件的电性效能，所以在这种习知的BJT结构中，当载流子从P型掺杂区20流至基极中时，由于P型掺杂区20与P型轻掺杂区22的邻接面过大，导致基极电阻过大，而使整个器件的电流驱动力无法进一步提升。另外对N型掺杂区18与P型轻掺杂区22的界面而言，由于此处的电流较大，所以此处的崩溃电压较低，易产生崩溃效应。
因此，本发明针对上述的技术问题，提出一种具有双超浅隔离结构的硅晶体管及其制作方法，以有效克服现有技术中的问题。
发明内容
本发明的主要目的在于提供一种具有双超浅隔离结构的硅晶体管及其制作方法，其在基极两侧分别增设超浅沟道结构，不但可使基极与集电极之间的崩溃电压提高，还能使与基极连接的基极连接导线的内阻变小，以提高整个器件的电流驱动力。
为达上述目的，本发明提供一种具有双超浅隔离结构的硅晶体管，其包含一片硅基板，此基板周围形成有第一型阱区与第一、第二隔离结构，在硅基板中还设有一个作为集电极的第二型掺杂区、第一型掺杂区、第一、第二超浅沟道结构与一个作为基极的第一型轻掺杂区，其中第一、第二型掺杂区彼此邻接，第一、第二超浅沟道结构分别与第二、第一型掺杂区邻接，且第一型轻掺杂区位于第一、第二超浅沟道结构之间，并与第一、第二型掺杂区邻接，另外在此硅基板表面上还设有第二型发射极结构，此结构位于第一型掺杂区的表面。
本发明还提供一种具有双超浅隔离结构的硅晶体管的制作方法，首先提供一片硅基板，其周围形成有第一型阱区与第一、第二隔离结构，接着在硅基板中形成第一、第二超浅沟道结构，之后在硅基板中形成一个作为集电极的第二型掺杂区，以与第一超浅沟道结构邻接，并在介于第一、第二超浅沟道结构之间的硅基板中形成一个作为基极的第一型轻掺杂区，以与第二型掺杂区邻接。然后在硅基板中形成第一型掺杂区，以与第二型掺杂区、第一型轻掺杂区、第二超浅沟道结构邻接，最后在第一型轻掺杂区的表面形成第二型发射极结构。
为了使审查员对本发明的结构特征及其有益效果有更进一步的了解与认识，谨佐以较佳的实施例图并配合具体实施方式进行详细的说明，说明如后。
附图说明
图1为背景技术中的硅晶体管结构剖视图。
图2为背景技术中的硅晶体管结构俯视图。
图3为本发明的第一实施例的结构剖视图。
图4为本发明的第一实施例的结构俯视图。
图5(a)至图5(e)为本发明制作第一实施例的各步骤结构剖视图。
图6为本发明的第二实施例的结构剖视图。
图7为本发明的第二实施例的结构俯视图。
图8(a)至图8(h)为本发明制作第二实施例的各步骤结构剖视图。
图中标记说明：
10 硅基板 12 P型阱区
14 第一浅沟道结构 16 第二浅沟道结构
18 N型掺杂区 20 P型掺杂区
22 P型轻掺杂区 24 多晶硅层
26 硅基板 28 P型阱区
30 第一浅沟道结构 32 第二浅沟道结构
34 第一超浅沟道结构 36 第二超浅沟道结构
38 N型掺杂区 40 P型掺杂区
42 P型轻掺杂区 44 N型发射极结构
46 轻掺杂深阱区 48 第一重掺杂浅阱区
50 第二重掺杂浅阱区
具体实施方式
本发明主要在晶体管中多增设了超浅沟道结构(VSTI)来提高器件电流驱动力，以下先介绍本发明的第一实施例，请参阅图3及图4。
由于硅晶体管可分为NPN晶体管或PNP晶体管，但不管是哪种晶体管，其构造皆相同，仅材质有N型或P型二种差异，以下先介绍NPN晶体管。
本发明的硅晶体管包含一片硅基板26，其周围形成有方形的P型阱区28与方形的第一、第二浅沟道(STI)结构30、32，且第一、第二浅沟道结构30、32分别邻接于P型阱区28的外围与内围。
晶体管还包含了一个作为集电极的N型掺杂区38、一个作为基极连接导线的P型掺杂区40、第一、第二超浅沟道结构34、36、一个作为基极且掺杂浓度较P型掺杂区40低的P型轻掺杂区42，其皆位于硅基板26中，除此之外，P型轻掺杂区42介于第一、第二超浅沟道结构34、36之间，又P型轻掺杂区42与N型掺杂区38、P型掺杂区40、第一、第二超浅沟道结构34、36邻接，N型、P型掺杂区38、40分别与第一、第二超浅沟道结构34、36邻接，N型掺杂区38邻接于P型掺杂区40的侧壁与底部。
另外在硅基板26表面上还设有N型发射极结构44，其为重掺杂的多晶硅发射极结构，且其位于P型轻掺杂区42的表面，并覆盖部分的第一、第二超浅沟道结构34、36。
在器件尺寸设计上，第一、第二浅沟道结构30、32的宽度a为0.5微米；第一、第二超浅沟道结构34、36的宽度b皆为0.3微米；P型轻掺杂区36的宽度c为0.32微米；介于第一超浅沟道结构34与第二浅沟道结构32的N型掺杂区38的宽度d为0.3微米；介于第二超浅沟道结构36与第二浅沟道结构32的P型掺杂区40的宽度e为0.3微米；P型掺杂区40与P型轻掺杂区42重叠的宽度f为0.1微米；N型发射极结构44的宽度g为0.62微米。
由于重叠的宽度f为0.1微米，换言之，在P型掺杂区40与基极之间多增设了第二超浅沟道结构36可大幅减少P型掺杂区40与基极的邻接面的面积，如此便可使作为基极连接导线的P型掺杂区40的内阻值变小，以提高整个器件的电流驱动力。此外，在N型掺杂区38与基极之间多增设了第一超浅沟道结构34可使基极与集电极之间的崩溃电压提高，以降低器件产生崩溃的机率。
至此NPN晶体管的结构介绍完毕，若要参阅PNP晶体管的结构，仅需要将上述的N型掺杂区38、P型掺杂区40、P型轻掺杂区42与N型发射极结构44分别以P型掺杂区、N型掺杂区、N型轻掺杂区、P型发射极结构代替即可。同样地，对于下面所述的任一NPN晶体管实施例，其相对应的PNP晶体管皆可利用此种差异来代替表示即可。
以下继续介绍上述NPN晶体管的第一实施例的制作方法，请参阅图5(a)至图5(e)，首先如图5(a)所示，提供一片硅基板26，其周围形成有方形的P型阱区28与方形的第一、第二浅沟道结构30、32，且第一、第二浅沟道结构30、32分别邻接于P型阱区28的外围与内围。接着如图5(b)所示，在硅基板26中形成第一、第二超浅沟道结构34、36。之后如图5(c)所示，在硅基板26中形成一个作为集电极的N型掺杂区38，以与第一超浅沟道结构34邻接，并在介于第一、第二超浅沟道结构34、36之间的硅基板26中形成一个作为基极的P型轻掺杂区44，以与N型掺杂区38、第一、第二超浅沟道结构34、36邻接。然后如图5(d)所示，在硅基板26中形成P型掺杂区40，以与P型轻掺杂区36、第二超浅沟道结构34邻接，并使N型掺杂区38邻接于P型掺杂区40的侧壁与底部。最后如图5(e)所示，在P型轻掺杂区40的表面形成N型发射极结构38，且此发射极结构38覆盖部分的第一、第二超浅沟道结构34、36。
至此NPN晶体管的制作方法介绍完毕，若要了解PNP晶体管的制作方法，仅需要将上述的N型掺杂区38、P型掺杂区40、P型轻掺杂区42与N型发射极结构44分别以P型掺杂区、N型掺杂区、N型轻掺杂区、P型发射极结构代替即可。同样地，对于下面所述的任一NPN晶体管实施例的制作方法，其相对应的PNP晶体管的制作方法皆可利用此种差异来代替表示即可。
为了分别使N型掺杂区38与P型掺杂区40的内阻值降得更低，以下介绍本发明的第二实施例的NPN晶体管，请参阅图6及图7。
第二实施例与第一实施例差异仅在于多增设了一轻掺杂深阱区46、第一、第二重掺杂浅阱区48、50，其中轻掺杂深阱区46与N型掺杂区38同型，并位于N型掺杂区38中，且与第一超浅沟道结构34、第二浅沟道结构32邻接，第一重掺杂浅阱区48与N型掺杂区38同型，并位于第一超浅沟道结构34与第二浅沟道结构32之间的轻掺杂深阱区46中，且与第一超浅沟道结构34、第二浅沟道结构32邻接，另外第二重掺杂浅阱区50系与P型掺杂区40同型，并位于第二超浅沟道结构36与第二浅沟道结构32之间的P型掺杂区40中，且与第二超浅沟道结构36、第二浅沟道结构32邻接。
另外，在器件尺寸设计上的差异仅在于，第一重掺杂浅阱区48的宽度d与第二重掺杂浅阱区50的宽度e皆为0.3微米。
换言之，在N型掺杂区38中多增设了轻掺杂深阱区46与第一重掺杂浅阱区48，在P型掺杂区40中多增设了第二重掺杂浅阱区50，此种改变可使N型掺杂区38与P型掺杂区40的内阻值降得更低，使器件的电流驱动力更大。
此第二实施例可仅缺少轻掺杂深阱区46与第一重掺杂浅阱区48，或仅缺少第二重掺杂浅阱区50，也可使N型掺杂区38或P型掺杂区40的内阻值降低。
请继续参阅本发明的第二实施例的制作方法，如图8(a)至图8(h)所示，其中图8(a)至图8(c)与图5(a)至图5(c)之步骤相同，故不再赘述。接着如图8(d)所示，在N型掺杂区38中形成一个与N型掺杂区38同型的轻掺杂深阱区46，以与第一超浅沟道结构34、第二浅沟道结构32邻接。之后如图8(e)所示，在介于第一超浅沟道结构34与第二浅沟道结构32之间的轻掺杂深阱区46中形成一与N型掺杂区38同型的第一重掺杂浅阱区48，以与第一超浅沟道结构34、第二浅沟道结构32邻接。然后如图8(f)所示，在硅基板26中形成P型掺杂区40，以与P型轻掺杂区42、第二超浅沟道结构36邻接，并使N型掺杂区38邻接于P型掺杂区40之侧壁与底部。下一步骤则如图8(g)所示，在介于第二超浅沟道结构36与第二浅沟道结构32之间的P型掺杂区40还可形成一个与P型掺杂区40同型的第二重掺杂浅阱区50，以与第二超浅沟道结构36、第二浅沟道结构32邻接。最后如图8(h)所示，在P型轻掺杂区42的表面形成N型发射极结构44，且此发射极结构44覆盖部分的第一、第二超浅沟道结构34、36。
当此晶体管的第二实施例仅缺少轻掺杂深阱区46与第一重掺杂浅阱区48时，仅需要在上述制作方法中省略图8(d)与图8(e)的步骤。当此第二实施例仅缺少第二重掺杂浅阱区50时，仅需要在上述制作方法中省略图8(g)的步骤即可。
综上所述，本发明在基极两侧分别增设超浅沟道结构，不但可使基极与集电极之间的崩溃电压提高，还能使与基极连接的基极连接导线的内阻变小，以提高整个器件的电流驱动力。
以上所述者，仅为本发明一个较佳实施例而已，并非用来限定本发明实施的范围，故任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。
Claims (20)
1.一种具有双超浅隔离结构的硅晶体管，其特征在于，包括：
硅基板，其周围形成有第一型阱区、第一、第二隔离结构，且所述第一、第二隔离结构分别位于所述第一型阱区的外围与内围；
第二型掺杂区，其位于所述硅基板中，作为集电极；
第一型掺杂区，其位于所述硅基板中，且与所述第二型掺杂区邻接；
第一超浅隔离结构，其位于所述硅基板中，并与所述第二型掺杂区邻接；
第二超浅隔离结构，其位于所述硅基板中，并与所述第一型掺杂区邻接；
第一型轻掺杂区，其位于所述第一、第二超浅隔离结构之间，且与所述第一、第二型掺杂区邻接，作为基极；以及
第二型发射极结构，其位于所述硅基板表面上，且位于所述第一型轻掺杂区的上面。
2.如权利要求1所述的具有双超浅隔离结构的硅晶体管，其特征在于，还包括：轻掺杂深阱区，其与所述第二型掺杂区同型，并位于所述第二型掺杂区中；以及重掺杂浅阱区，其与所述第二型掺杂区同型，并位于所述第一超浅隔离结构与所述第二隔离结构之间的所述轻掺杂深阱区中。
3.如权利要求1所述的具有双超浅隔离结构的硅晶体管，其特征在于，还包括：重掺杂浅阱区，其与所述第一型掺杂区同型，并位于所述第二超浅隔离结构与所述第二隔离结构之间的所述第一型掺杂区中。
4.如权利要求1所述的具有双超浅隔离结构的硅晶体管，其特征在于：所述第二型掺杂区、所述第二型发射极结构分别为P型掺杂区、P型发射极结构，则所述第一型阱区、所述第一型掺杂区、所述第一型轻掺杂区为N型阱区、N型掺杂区、N型轻掺杂区。
5.如权利要求1所述的具有双超浅隔离结构的硅晶体管，其特征在于：所述第二型掺杂区、所述第二型发射极结构分别为N型掺杂区、N型发射极结构，则所述第一型阱区、所述第一型掺杂区、所述第一型轻掺杂区为P型阱区、P型掺杂区、P型轻掺杂区。
6.如权利要求1所述的具有双超浅隔离结构的硅晶体管，其特征在于：所述第一型掺杂区的掺杂浓度高于所述第一型轻掺杂区的掺杂浓度。
7.如权利要求1所述的具有双超浅隔离结构的硅晶体管，其特征在于：所述第二型发射极结构为重掺杂的多晶硅发射极结构。
8.如权利要求1所述的具有双超浅隔离结构的硅晶体管，其特征在于：所述第一、第二超浅隔离结构为超浅沟道结构。
9.如权利要求1所述的具有双超浅隔离结构的硅晶体管，其特征在于：所述第一、第二隔离结构为浅沟道结构。
10.如权利要求1所述的具有双超浅隔离结构的硅晶体管，其特征在于：所述第一、第二隔离结构为方形隔离结构，所述第一型阱区为方形阱区，且所述第一、第二隔离结构与所述第一型阱区皆位于所述硅基板周围。
11.一种具有双超浅隔离结构的硅晶体管的制作方法，其特征在于，包含下列步骤：
(A)提供一片硅基板，其周围形成有第一型阱区、第一、第二隔离结构，且所述第一、第二隔离结构分别位于所述第一型阱区的外围与内围；
(B)在所述硅基板中形成第一、第二超浅隔离结构；
(C)在所述硅基板中形成一个作为集电极的第二型掺杂区，以与所述第一超浅隔离结构邻接，并在介于所述第一、第二超浅隔离结构之间的所述硅基板中形成一个作为基极的第一型轻掺杂区，以与所述第二型掺杂区邻接；
(D)在所述硅基板中形成第一型掺杂区，以与所述第二型掺杂区、所述第一型轻掺杂区、所述第二超浅隔离结构邻接；以及
(E)在所述第一型轻掺杂区的表面形成第二型发射极结构。
12.如权利要求11所述的具有双超浅隔离结构的硅晶体管的制作方法，其特征在于：在所述步骤(C)进行后，且在所述步骤(D)进行前，在所述第二型掺杂区中形成一个与所述第二型掺杂区同型的轻掺杂深阱区，接着在介于所述第一超浅隔离结构与所述第二隔离结构之间的所述轻掺杂深阱区中形成一个与所述第二型掺杂区同型的重掺杂浅阱区。
13.如权利要求11所述的具有双超浅隔离结构的硅晶体管的制作方法，其特征在于：在所述步骤(D)进行后，且在所述步骤(E)进行前，在介于所述第二超浅隔离结构与所述第二隔离结构之间的所述第一型掺杂区形成一个与所述第一型掺杂区同型的重掺杂浅阱区。
14.如权利要求11所述的具有双超浅隔离结构的硅晶体管的制作方法，其特征在于所述第二型掺杂区、所述第二型发射极结构分别为P型掺杂区、P型发射极结构，则所述第一型阱区、所述第一型掺杂区、所述第一型轻掺杂区为N型阱区、N型掺杂区、N型轻掺杂区。
15.如权利要求11所述的具有双超浅隔离结构的硅晶体管的制作方法，其特征在于：所述第二型掺杂区、所述第二型发射极结构分别为N型掺杂区、N型发射极结构，则所述第一型阱区、所述第一型掺杂区、所述第一型轻掺杂区为N型阱区、P型掺杂区、P型轻掺杂区。
16.如权利要求11所述的具有双超浅隔离结构的硅晶体管的制作方法，其特征在于：所述第一型掺杂区的掺杂浓度高于所述第一型轻掺杂区的掺杂浓度。
17.如权利要求11所述的具有双超浅隔离结构的硅晶体管的制作方法，其特征在于：所述第二型发射极结构为重掺杂的多晶硅发射极结构。
18.如权利要求11所述的具有双超浅隔离结构的硅晶体管的制作方法，其特征在于：所述第一、第二超浅隔离结构为超浅沟道结构。
19.如权利要求11所述的具有双超浅隔离结构的硅晶体管的制作方法，其特征在于：所述第一、第二隔离结构为浅沟道结构。
20.如权利要求11所述的具有双超浅隔离结构的硅晶体管的制作方法，其特征在于：所述第一、第二隔离结构为方形隔离结构，所述第一型阱区为方形阱区，且所述第一、第二隔离结构与所述第一型阱区皆位于所述硅基板周围。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101978858A CN101699629B (zh) | 2009-10-29 | 2009-10-29 | 具有双超浅隔离结构的硅晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101978858A CN101699629B (zh) | 2009-10-29 | 2009-10-29 | 具有双超浅隔离结构的硅晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101699629A CN101699629A (zh) | 2010-04-28 |
| CN101699629B true CN101699629B (zh) | 2011-07-20 |
Family
ID=42148082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101978858A Active CN101699629B (zh) | 2009-10-29 | 2009-10-29 | 具有双超浅隔离结构的硅晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101699629B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1457096A (zh) * | 2002-05-09 | 2003-11-19 | 联华电子股份有限公司 | 静电放电保护元件 |
| CN1929148A (zh) * | 2005-09-09 | 2007-03-14 | 联华电子股份有限公司 | 双极结型晶体管及其制造方法 |
-
2009
- 2009-10-29 CN CN2009101978858A patent/CN101699629B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1457096A (zh) * | 2002-05-09 | 2003-11-19 | 联华电子股份有限公司 | 静电放电保护元件 |
| CN1929148A (zh) * | 2005-09-09 | 2007-03-14 | 联华电子股份有限公司 | 双极结型晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101699629A (zh) | 2010-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102446955B (zh) | 高电压金属氧化半导体装置与制造该装置的方法 | |
| CN1838431A (zh) | 双极性装置 | |
| TWI473248B (zh) | 結合高低壓元件之半導體芯片 | |
| JP2007243140A (ja) | 半導体装置、電子装置および半導体装置の製造方法 | |
| US20150179754A1 (en) | Manufacturing method of semiconductor structure | |
| TW201240085A (en) | Ultra-high voltage n-type-metal-oxide-semiconductor (UHV NMOS) device and methods of manufacturing the same | |
| CN107316900A (zh) | 双载流子接面晶体管布局结构 | |
| CN101699629B (zh) | 具有双超浅隔离结构的硅晶体管及其制作方法 | |
| CN101697352B (zh) | 具有双超浅隔离结构的多点式soi晶体管 | |
| TW201027630A (en) | Lateral diffused metal oxide semiconductor transistor and method for increasing break down voltage of lateral diffused metal oxide semiconductor transistor | |
| CN101699628B (zh) | 具有双超浅隔离结构的绝缘体上硅晶体管及其制作方法 | |
| CN103489904B (zh) | 半导体元件、其制造方法及其操作方法 | |
| CN102130154B (zh) | 硅控整流器结构及其制造方法 | |
| CN102130120B (zh) | 二极管及其制造方法 | |
| CN101697350B (zh) | 具有双超浅隔离结构的多点式硅晶体管 | |
| CN110504326B (zh) | 萧特基二极管 | |
| CN102738141B (zh) | 半导体结构及其制造方法与操作方法 | |
| CN102738230B (zh) | 超高电压n型金属氧化物半导体元件及其制造方法 | |
| CN111463258A (zh) | 晶体管元件 | |
| CN102136495B (zh) | 半导体高压器件的结构及其制作方法 | |
| CN105355594B (zh) | 集成电路结构 | |
| CN103681807B (zh) | 一种双极结型晶体管及其制作方法 | |
| CN107799515A (zh) | 半导体装置 | |
| CN114203692A (zh) | 一种高压型复合器件 | |
| CN104201174A (zh) | 一种半导体电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140515 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140515 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |