CN101697352B - 具有双超浅隔离结构的多点式soi晶体管 - Google Patents

Abstract

本发明揭露一种具有双超浅隔离结构的多点式SOI晶体管，其包含至少邻接的二晶体管单元，各晶体管单元水平设于SOI基板的硅层中，且相邻晶体管单元互相对称设置，每一晶体管单元包含一第一、第二超浅沟槽结构、一第一、第二型掺杂区，一介于二超浅沟槽结构之间的第二型轻掺杂区。第一、第二型掺杂区不但分别与第一、第二超浅沟槽结构邻接，并与第二型轻掺杂区邻接，另外在第二型轻掺杂区的表面形成一第一型射极结构。本发明能使与基极连接的基极连接导线的内阻变小，以减少整个器件的功率消耗。

Description

具有双超浅隔离结构的多点式SOI晶体管

技术领域

本发明涉及一种晶体管，特别涉及一种具有双超浅隔离结构的多点式SOI晶体管。

背景技术

一般金属氧化物半导体(MOS)器件由于低耗电以及高积集度的特性，使其已经被广泛地应用于集成电路(IC)的设计以及制作上，然而MOS器件与双极型晶体管(BJT)器件比较，其耐压、操作速度、电流驱动能力均比BJT器件逊色。故而在一些讲求高速度、高耐压、大电流驱动以及模拟电路的IC应用场合，仍大都配合采用BJT器件，例如功率晶体管IC，电力电子开关IC器件等。

图1与图2分别为现有技术的多点式NPN的BJT器件的结构剖视图与结构俯视图，所述多点式BJT器件是制作在SOI(SOI)基板10上，所述SOI基板10包含一硅基板12、一绝缘层14与一硅层16，硅层16周围形成有一浅沟槽(STI)结构18，上述硅层16位于SOI基板10的最上方。所述多点式BJT器件主要包含第一、第二晶体管单元20、22，第一晶体管单元20包含一作为集电极的第一N型掺杂区201、一作为基极连接导线的第一P型掺杂区202与一作为基极的第一P型轻掺杂区203，所述第一P型轻掺杂区203位于第一N型掺杂区201与第一P型掺杂区202之间，另在第一P型轻掺杂区203的表面则设有一重掺杂的第一多晶硅层204，以作为发射极。同样地，第二晶体管单元22包含一第二N型掺杂区221、一第二P型掺杂区222与一第二P型轻掺杂区223，所述第二P型轻掺杂区223位于第二N型掺杂区221与第二P型掺杂区222之间，另在第二P型轻掺杂区223的表面则设有一重掺杂的第二多晶硅层224。以第一晶体管单元20为例，因为载流子的运动方式会影响整个器件的电性效能，所以在所述这种现有晶体管单元结构中，当载流子从第一P型掺杂区202运动至基极中时，由于第一P型掺杂区202与第一P型轻掺杂区203的邻接面过大，导致基极电阻过大，而使整个器件的电流驱动能力无法进一步提升。另外对第一N型掺杂区201与第一P型轻掺杂区203的界面而言，由于此处的电流较大，所以此处的击穿电压较低，易产生雪崩效应。

因此，本发明针对上述困扰，提出一种具有双超浅隔离结构的多点式SOI晶体管，以有效克服现有技术所产生的问题。

发明内容

本发明的主要目的，在于提供一种具有双超浅隔离结构的多点式SOI晶体管，其由至少二晶体管所组成，并在每一晶体管单元中的基极两侧分别增设一超浅沟槽结构，如此不但可使基极与集电极之间的击穿电压提高，又能使与基极连接的基极连接导线的内阻变小，以提高整个器件的电流驱动能力，同时减少功率消耗，进而增加器件的使用寿命。

为达上述目的，本发明提供一种具有双超浅隔离结构的多点式SOI晶体管，其包含一SOI基板与至少二晶体管单元，此基板包含一硅层，此硅层周围形成有一隔离结构，各晶体管单元水平设于硅层中，且每一晶体管单元彼此邻接，相邻晶体管单元互相对称设置，每一晶体管单元包含有一作为集电极的第一型掺杂区、一第二型掺杂区、一第一、第二超浅沟槽结构与一作为基极的第二型轻掺杂区，其中第一、第二型掺杂区彼此邻接，第一、第二超浅沟槽结构分别与第一、第二型掺杂区邻接，且第二型轻掺杂区位于第一、第二超浅沟槽结构之间，并与第一、第二型掺杂区邻接，另在所述SOI基板表面还设有一第一型射极结构，此结构位于第二型掺杂区上面。

为进一步说明本发明的结构特征及所达成的功效，以较佳的实施例图及配合详细的说明，说明如后。

附图说明

图1为现有技术的多点式SOI晶体管结构剖视图。

图2为现有技术的多点式SOI晶体管结构俯视图。

图3为本发明的第一实施例的结构剖视图。

图4为本发明的第一实施例的结构俯视图。

图5A至图5E为本发明制作第一实施例的各步骤结构剖视图。

图6为本发明的第二实施例的结构剖视图。

图7为本发明的第二实施例的结构俯视图。

图8为本发明的第三实施例的结构剖视图。

图9为本发明的第三实施例的结构俯视图。

图10为本发明的第四实施例的结构剖视图。

图11为本发明的第四实施例的结构俯视图。

主要器件符号说明：

10 SOI基板        12硅基板

14绝缘层            16硅层

18浅沟槽结构        20第一晶体管单元

201第一N型掺杂区    202第一P型掺杂区

203第一P型轻掺杂区  204第一多晶硅层

22第二晶体管单元

221第二N型掺杂区    222第二P型掺杂区

223第二P型轻掺杂区  224第二多晶硅层

24SOI基板           26硅基板

28绝缘层            30硅层

32浅沟槽结构

34第一晶体管单元

341第一N型掺杂区    342第一P型掺杂区

343第一P型轻掺杂区  344第一超浅沟槽结构

345第二超浅沟槽结构 346第一N型射极结构

347第一轻掺杂深阱区 348第一重掺杂浅阱区

349第二重掺杂浅阱区

36第二晶体管单元

361第二N型掺杂区    362第二P型掺杂区

363第二P型轻掺杂区  364第三超浅沟槽结构

365第四超浅沟槽结构 366第二N型射极结构

367第二轻掺杂深阱区 368第三重掺杂浅阱区

369第四重掺杂浅阱区

38第三晶体管单元

381第三N型掺杂区    382第三P型掺杂区

383第三P型轻掺杂区  384第五超浅沟槽结构

385第六超浅沟槽结构 386第三N型射极结构

387第三轻掺杂深阱区 388第五重掺杂浅阱区

389第六重掺杂浅阱区

具体实施方式

下面结合附图详细说明本发明的优选实施例。

本发明的多点式SOI晶体管主要包含至少二水平设于硅层中的晶体管单元，且各晶体管单元彼此邻接，相邻晶体管单元互相对称设置。以下先以二晶体管单元的数量为例，介绍本发明的实施态样。

由于多点式SOI晶体管可分为NPN晶体管或PNP晶体管，但不管是哪种晶体管，其构造均相同，仅材质有N型或P型的二种差异，以下先介绍NPN晶体管，并同时介绍本发明的第一实施例，请参阅图3及图4。

本发明的多点式SOI晶体管包含一SOI(SOI)基板24，SOI(SOI)基板24包含三层结构，由下而上依序为一硅基板26、一绝缘层28、一硅层30，且在硅层30周围更形成有一方形的浅沟槽(STI)结构32。

第一晶体管单元34包含了一作为集电极的第一N型掺杂区341、一作为基极连接导线的第一P型掺杂区342、一作为基极且掺杂浓度较第一P型掺杂区342低的第一P型轻掺杂区343、一第一、第二超浅沟槽结构344、345，其均位于硅层30中，除此之外，第一P型轻掺杂区343介于第一、第二超浅沟槽结构344、345之间，第一P型轻掺杂区343与第一N型掺杂区341、第一P型掺杂区342、第一、第二超浅沟槽结构344、345邻接，第一N型、P型掺杂区341、342分别与第一、第二超浅沟槽结构344、345邻接，第一N型掺杂区341与第一P型掺杂区342彼此邻接。

另外在SOI基板24表面还设有一第一N型射极结构346，其为重掺杂的多晶硅射极结构，且其位于第一P型轻掺杂区343的上面，并覆盖部分的第一、第二超浅沟槽结构344、345。

第二晶体管单元36包含了一作为集电极的第二N型掺杂区361、一作为基极连接导线的第二P型掺杂区362、一作为基极且掺杂浓度较第二P型掺杂区362低的第二P型轻掺杂区363、一第三、第四超浅沟槽结构364、365，其均位于硅层30中，除此之外，第二P型轻掺杂区363介于第三、第四超浅沟槽结构364、365之间，第二P型轻掺杂区363与第二N型掺杂区361、第二P型掺杂区362、第三、第四超浅沟槽结构364、365邻接，第二N型、P型掺杂区361、362分别与第三、第四超浅沟槽结构364、365邻接，第二P型掺杂区362不但与第二N型掺杂区361彼此邻接，更与第一P型掺杂区342邻接，且第二P型掺杂区362与第一P型掺杂区342为具有同一掺杂浓度的P型掺杂区。

另外在SOI基板24表面还设有一第二N型射极结构366，其为重掺杂的多晶硅射极结构，且其位于第二P型轻掺杂区363的上面，并覆盖部分的第三、第四超浅沟槽结构364、365。

在器件尺寸设计上，浅沟槽结构32的宽度a为0.5微米；第一、第二、第三、第四超浅沟槽结构344、345、364、365的宽度b各为0.3微米；第一、第二P型轻掺杂区343、363的宽度c各为0.32微米；介于第一超浅沟槽结构344与浅沟槽结构32的第一N型掺杂区341的宽度d为0.3微米；介于第三超浅沟槽结构364与浅沟槽结构32的第二N型掺杂区361的宽度e为0.3微米；介于第二、第四超浅沟槽结构345、365的间的第一、第二P型掺杂区342、362的总宽度f为0.3微米；第一、第二P型掺杂区342、362分别与第一、第二P型轻掺杂区343、363重叠的宽度g为0.1微米；第一、第二N型射极结构346、366的宽度h各为0.62微米。

由于重叠的宽度g为0.1微米，换而言之，对于第一晶体管单元34，在第一P型掺杂区342与基极之间多增设了第二超浅沟槽结构345可大幅减少第一P型掺杂区342与基极的邻接面的面积，如此便可使作为基极连接导线的第一P型掺杂区342的内阻值变小，以提高第一晶体管单元34的电流驱动能力。此外，在第一N型掺杂区341与基极之间多增设了第一超浅沟槽结构344可使基极与集电极之间的击穿电压提高，以降低第一晶体管单元34产生雪崩的机率。如同上述理由，对于第二晶体管单元36也有同样的现象发生，因此第二晶体管单元36的电流驱动能力也会提高，且第二晶体管单元36产生雪崩的机率也会降低。综合第一、第二晶体管单元34、36所产生的功效，使得整个多点式SOI晶体管的功率消耗大幅减少，并进而增加器件的使用寿命。

至此多点式NPN晶体管的结构介绍完毕，若要参阅多点式PNP晶体管的结构，仅需要将上述的第一、第二N型掺杂区341、361以P型掺杂区代替，第一、第二P型掺杂区342、362以N型掺杂区代替，第一、第二P型轻掺杂区343、363以N型轻掺杂区代替，第一、第二N型射极结构346、366以P型射极结构代替即可。同样地，对于下面所述的任一NPN晶体管实施例，其对应的PNP晶体管结构可利用此种代替方式来表示。

以下继续介绍上述第一实施例的多点式NPN晶体管的制作方法，请参阅图5A至图5E，首先如图5A所示，提供一SOI基板24，其包含三层结构，由下而上依序为一硅基板26、一绝缘层28、一硅层30，另在硅层30周围更形成有一方形的浅沟槽结构32。接着如图5B所示，在硅层30中形成一第一、第二、第三、第四超浅沟槽结构344、345、364、365。之后如图5C所示，在硅层30中形成一作为集电极的第一N型掺杂区341，以与第一超浅沟槽结构344邻接，并在介于第一、第二超浅沟槽结构344、345之间的硅层16中形成一作为基极的第一P型轻掺杂区343，以与第一N型掺杂区341、第一、第二超浅沟槽结构344、345邻接。同时，在此步骤中，在硅层30中形成一作为集电极的第二N型掺杂区361，以与第三超浅沟槽结构364邻接，并在介于第三、第四超浅沟槽结构364、365之间的硅层30中形成一作为基极的第二P型轻掺杂区363，以与第二N型掺杂区361、第三、第四超浅沟槽结构364、365邻接。再接着如图5D所示，在硅层30中形成一具平均掺杂浓度的P型掺杂区，其左半部分定义为第一P型掺杂区342，右半部分则定义为第二P型掺杂区362，此第一P型掺杂区342与第一N型掺杂区341、第一P型轻掺杂区343、第二超浅沟槽结构345邻接，第二P型掺杂区362与第二N型掺杂区361、第二P型轻掺杂区363、第四超浅沟槽结构365邻接。最后如图5E所示，分别在第一、第二P型轻掺杂区343、363的表面形成一第一、第二N型射极结构346、366，且第一射极结构346覆盖部分的第一、第二超浅沟槽结构344、345，第二射极结构366覆盖部分的第三、第四超浅沟槽结构364、365。

在上述制作方法中的如图5A的步骤直接提供一设有浅沟槽结构32的SOI基板24，此外，亦可用另一种方法来代替此步骤。首先可提供一硅基板26，接着便依序在此硅基板26上形成一绝缘层28与一硅层30，最后在硅层30周围再形成一浅沟槽结构32便完成本步骤。

至此多点式NPN晶体管的制作方法介绍完毕，若要参阅多点式PNP晶体管的制作方法，仅需要将上述的第一、第二N型掺杂区341、361以P型掺杂区代替，第一、第二P型掺杂区342、362以N型掺杂区代替，第一、第二P型轻掺杂区343、363以N型轻掺杂区代替，第一、第二N型射极结构346、366以P型射极结构代替即可。同样地，对于下面所述的任一NPN晶体管的制作方法，其对应的PNP晶体管的制作方法可利用此种代替方式来表示。

为了分别使第一、第二N型掺杂区341、361与第一、第二P型掺杂区342、362的内阻值降得更低，以下介绍本发明的第二实施例的多点式NPN晶体管，请参阅图6及图7。

第二实施例与第一实施例差异仅在于对于第一晶体管单元34多增设了一第一轻掺杂深阱区347、一第一、第二重掺杂浅阱区348、349，对于第二晶体管单元36多增设了一第二轻掺杂深阱区367、一第三、第四重掺杂浅阱区368、369。第一轻掺杂深阱区347与第一N型掺杂区341同型，并位于第一N型掺杂区341中，且与第一超浅沟槽结构344、浅沟槽结构32邻接，第一重掺杂浅阱区348与第一N型掺杂区341同型，并位于第一超浅沟槽结构344与浅沟槽结构32之间的第一轻掺杂深阱区347中，且与第一超浅沟槽结构344、浅沟槽结构32邻接，另外第二重掺杂浅阱区349与第一P型掺杂区342同型，并位于第二超浅沟槽结构345与浅沟槽结构32之间的第一P型掺杂区342中，且与第二超浅沟槽结构345、浅沟槽结构32邻接。

第二轻掺杂深阱区367与第二N型掺杂区361同型，并位于第二N型掺杂区361中，且与第三超浅沟槽结构364、浅沟槽结构32邻接，第三重掺杂浅阱区368与第二N型掺杂区361同型，并位于第三超浅沟槽结构364与浅沟槽结构32之间的第二轻掺杂深阱区367中，且与第三超浅沟槽结构364、浅沟槽结构32邻接，另外第四重掺杂浅阱区369与第二P型掺杂区362同型，并位于第四超浅沟槽结构365与浅沟槽结构32之间的第二P型掺杂区362中，且与第四超浅沟槽结构365、浅沟槽结构32邻接。除此之外，第四重掺杂浅阱区369还与第二重掺杂浅阱区349邻接，且同为具同一掺杂浓度的P型掺杂区。

另外，在器件尺寸设计上的差异仅在于，第一、第三重掺杂浅阱区348、368的宽度d各为0.3微米；第二、第四重掺杂浅阱区349、369的总宽度f为0.3微米。

换而言之，对第一晶体管单元34而言，在第一N型掺杂区341中多增设了第一轻掺杂深阱区347与第一重掺杂浅阱区348，在第一P型掺杂区342中多增设了第二重掺杂浅阱区349，对第二晶体管单元36而言，在第二N型掺杂区361中多增设了第二轻掺杂深阱区367与第三重掺杂浅阱区368，在第二P型掺杂区362中多增设了第四重掺杂浅阱区369，此种改变可使第一、第二N型掺杂区341、361与第一、第二P型掺杂区342、362的内阻值降得更低，使器件的电流驱动能力更大。

此第二实施例可仅缺少第一、第二轻掺杂深阱区347、367与第一、第三重掺杂浅阱区348、368，或仅缺少第二、第四重掺杂浅阱区349、369，亦可使第一、第二N型掺杂区341、361或第一、第二P型掺杂区342、362的内阻值降低。

本发明的第二实施例的制作方法与第一实施例类似，以下仍以图5A至图5E为例，叙述差异所在。在图5C的步骤结束后，分别先形成一第一、第二轻掺杂深阱区347、367于第一、第二N型掺杂区341、361中。接着在介于第一超浅沟槽结构344与浅沟槽结构32之间的第一轻掺杂深阱区347中形成第一重掺杂浅阱区348，同时，在介于第三超浅沟槽结构364与浅沟槽结构32间的第二轻掺杂深阱区367中形成第三重掺杂浅阱区368。之后再进行图5D的步骤。

当图5D的步骤完成之后，则在介于第二、第四超浅沟槽结构345、365的第一、第二P型掺杂区342、362形成一具平均掺杂浓度的P型重掺杂浅阱区，其左半部分定义为第二重掺杂浅阱区349，右半部分定义为第四重掺杂浅阱区369。之后再进行图5E的步骤。

当此晶体管的第二实施例仅缺少第一、第二轻掺杂深阱区347、367与第一、第三重掺杂浅阱区348、368时，仅需要在上述制作方法中省略形成第一、第二轻掺杂深阱区347、367与第一、第三重掺杂浅阱区348、368的步骤。当此第二实施例仅缺少第二、第四重掺杂浅阱区349、369时，仅需要在上述制作方法中省略形成第二、第四重掺杂浅阱区349、369的步骤即可。

上面本发明以二个晶体管单元为例，以下以三个晶体管单元为例。介绍本发明的第三实施例的多点式NPN晶体管，请参阅图8及图9。

第三实施例与第一实施例结构上主要的差异在于在第二晶体管36与浅沟槽结构32之间的硅层30中多增设了一第三晶体管单元38。第三晶体管单元38包含一作为集电极的第三N型掺杂区381、一作为基极连接导线的第三P型掺杂区382、一作为基极且掺杂浓度较第三P型掺杂区382低的第三P型轻掺杂区383、一第五、第六超浅沟槽结构384、385，其均位于硅层30中，除此之外，第三P型轻掺杂区383介于第五、第六超浅沟槽结构384、385之间，第三P型轻掺杂区383与第三N型掺杂区381、第三P型掺杂区382、第五、第六超浅沟槽结构384、385邻接，第三N型、P型掺杂区381、382分别与第五、第六超浅沟槽结构384、385邻接，第三N型掺杂区381不但与第三P型掺杂区382彼此邻接，更与第二N型掺杂区361邻接，且第三N型掺杂区381与第二N型掺杂区361为具同一掺杂浓度的N型掺杂区。

在SOI基板24表面还设有一第三N型射极结构386，其为重掺杂的多晶硅射极结构，且其位于第三P型轻掺杂区383的上面，并覆盖部分的第五、第六超浅沟槽结构384、385。

另外，在器件尺寸设计上的差异仅在于，第五、第六超浅沟槽结构384、385的宽度b各为0.3微米；第三P型轻掺杂区383的宽度c为0.3微米；第三P型掺杂区382与第三P型轻掺杂区383的重叠宽度g为0.1微米；第三射极结构386的宽度h为0.62微米；介于第三、第五超浅沟槽结构364、384之间的第二、第三N型掺杂区361、381的总宽度e为0.3微米；介于第六超浅沟槽结构385与浅沟槽结构32之间的第三P型掺杂区382的宽度i为0.3微米。

对于第三实施例的制作方法与第一实施例类似，由上述可知，每一晶体管单元皆包含一N型、P型掺杂区、二超浅沟槽结构、一P型轻掺杂区、一N型射极结构，因此，第三实施例在制作时，第三晶体管单元38的各部分结构分别与第一实施例中的第二晶体管单元36的相同的各部分结构于同一步骤中形成。

继续介绍本发明的第四实施例的多点式NPN晶体管，请参阅图10及图11。

第四实施例与第二实施例结构上主要的差异在于在第二晶体管36与浅沟槽结构32之间的硅层30中多增设了一第三晶体管单元38。第三晶体管单元38包含一作为集电极的第三N型掺杂区381、一作为基极连接导线的第三P型掺杂区382、一作为基极且掺杂浓度较第三P型掺杂区382低的第三P型轻掺杂区383、一第五、第六超浅沟槽结构384、385，其均位于硅层30中。

还有，第三P型轻掺杂区383介于第五、第六超浅沟槽结构384、385之间，第三P型轻掺杂区383与第三N型掺杂区381、第三P型掺杂区382、第五、第六超浅沟槽结构384、385邻接，第三N型、P型掺杂区381、382分别与第五、第六超浅沟槽结构384、385邻接，第三N型掺杂区381与第三P型掺杂区382彼此邻接。

另外，一与第三N型掺杂区381同型的第三轻掺杂深阱区387位于第三N型掺杂区381中，且与第二轻掺杂深阱区367、第五超浅沟槽结构384邻接，第二、第三轻掺杂深阱区367、387为具同一掺杂浓度的掺杂区；一与第三N型掺杂区381同型的第五重掺杂浅阱区388位于第三重掺杂浅阱区368与第五超浅沟槽结构384之间的第三轻掺杂深阱区387中，且与第三重掺杂浅阱区368、第五超浅沟槽结构384邻接，第三、第五轻掺杂深阱区368、388为具同一掺杂浓度的掺杂区；一与第三N型掺杂区382同型的第六重掺杂浅阱区389位于浅沟槽结构32与第六超浅沟槽结构385之间的第三N型掺杂区382中，且与浅沟槽结构32、第六超浅沟槽结构385邻接。

在SOI基板24表面更设有一第三N型射极结构386，其为重掺杂的多晶硅射极结构，且其位于第三P型轻掺杂区383的上面，并覆盖部分的第五、第六超浅沟槽结构384、385。

在器件尺寸设计上的差异仅在于，第五、第六超浅沟槽结构384、385的宽度b各为0.3微米；第三P型轻掺杂区383的宽度c为0.3微米；第三P型掺杂区382与第三P型轻掺杂区383的重叠宽度g为0.1微米；第三射极结构386的宽度h为0.62微米；介于第三、第五超浅沟槽结构364、384之间的第三、第五重掺杂浅阱区368、388的总宽度e为0.3微米；介于第六超浅沟槽结构385与浅沟槽结构32之间的第六重掺杂浅阱区389的宽度i为0.3微米。

对于第四实施例的制作方法与第二实施例类似，由上述可知，每一晶体管单元皆包含-N型、P型掺杂区、二超浅沟槽结构、一P型轻掺杂区、一N型射极结构、一轻掺杂深阱区、二重掺杂浅阱区，因此，第四实施例在制作时，第三晶体管单元38的各部分结构分别与第二实施例中的第二晶体管单元36的相同的各部分结构于同一步骤中形成。

综上所述，本发明在每一晶体管单元中的基极两侧分别增设一超浅沟槽结构，如此不但可使基极与集电极之间的击穿电压提高，又能使与基极连接的基极连接导线的内阻变小，以提高整个器件的电流驱动能力，同时减少功率消耗，进而增加器件的使用寿命。

以上所述者，仅为本发明一较佳实施例而已，并非用来限定本发明实施的范围，故举凡依本发明权利要求书所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的保护范围内。

Claims (11)

1.一种具有双超浅隔离结构的多点式SOI晶体管，其特征在于包含：

一SOI基板，其包含一硅层，所述硅层周围形成有一隔离结构；以及

至少二晶体管单元，其水平设于所述硅层中，且每一所述晶体管单元彼此邻接，相邻两晶体管单元互相对称设置，每一晶体管单元包含：

一第一型掺杂区，其位于所述硅层中，以作为集电极；

一第二型掺杂区，其位于所述硅层中，且与所述第一型掺杂区邻接；

一第一超浅隔离结构，其位于所述硅层中，并与所述第一型掺杂区邻接；

一第二超浅隔离结构，其位于所述硅层中，并与所述第二型掺杂区邻接；

一第二型轻掺杂区，其位于所述第一、第二超浅隔离结构之间，且与所述第一、第二型掺杂区邻接，以作为基极；以及

一第一型射极结构，其位于所述SOI基板表面，且于所述第二型轻掺杂区的上面。

2.如权利要求1所述的具有双超浅隔离结构的多点式SOI晶体管，其特征在于每一所述晶体管单元还包含：

一轻掺杂深阱区，其与所述第一型掺杂区同型，并位于所述第一型掺杂区中；以及

一重掺杂浅阱区，其与所述第一型掺杂区同型，并位于所述轻掺杂深阱区中。

3.如权利要求1所述的具有双超浅隔离结构的多点式SOI晶体管，其特征在于：每一所述晶体管单元还包含一重掺杂浅阱区，其与所述第二型掺杂区同型，并位于所述第二型掺杂区中。

4.如权利要求1所述的具有双超浅隔离结构的多点式SOI晶体管，其特征在于所述SOI基板还包含：

一硅基板；以及

一绝缘层，其位于所述硅基板上，并介于所述硅层与所述硅基板之间。

5.如权利要求1所述的具有双超浅隔离结构的多点式SOI晶体管，其特征在于：所述第一型掺杂区、所述第一型射极结构分别为P型掺杂区、P型射极结构，则所述第二型掺杂区、所述第二型轻掺杂区分别为N型掺杂区、N型轻掺杂区。

6.如权利要求1所述的具有双超浅隔离结构的多点式SOI晶体管，其特征在于：所述第一型掺杂区、所述第一型射极结构分别为N型掺杂区、N型射极结构，则所述第二型掺杂区、所述第二型轻掺杂区分别为P型掺杂区、P型轻掺杂区。

7.如权利要求1所述的具有双超浅隔离结构的多点式SOI晶体管，其特征在于：所述第二型掺杂区的掺杂浓度高于所述第二型轻掺杂区的掺杂浓度。

8.如权利要求1所述的具有双超浅隔离结构的多点式SOI晶体管，其特征在于：所述第一型射极结构为重掺杂的多晶硅射极结构。

9.如权利要求1所述的具有双超浅隔离结构的多点式SOI晶体管，其特征在于：所述第一、第二超浅隔离结构为超浅沟槽结构。

10.如权利要求1所述的具有双超浅隔离结构多点式的SOI晶体管，其特征在于：所述隔离结构为浅沟槽结构。

11.如权利要求1所述的具有双超浅隔离结构的多点式SOI晶体管，其特征在于：所述隔离结构为方形隔离结构，并位于所述硅层周围。

Images