CN106783956A - 具有侧壁可变角度的沟槽场限环终端结构及制备方法 - Google Patents
具有侧壁可变角度的沟槽场限环终端结构及制备方法 Download PDFInfo
- Publication number
- CN106783956A CN106783956A CN201611224131.3A CN201611224131A CN106783956A CN 106783956 A CN106783956 A CN 106783956A CN 201611224131 A CN201611224131 A CN 201611224131A CN 106783956 A CN106783956 A CN 106783956A
- Authority
- CN
- China
- Prior art keywords
- groove
- limiting ring
- field limiting
- semiconductor layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 41
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供了一种具有侧壁可变角度的沟槽场限环终端结构，包括依次堆叠的衬底层和第一半导体层，第一半导体层表面设有多个间隔设置的沟槽结构，每个沟槽结构的沟槽侧壁与沟槽底部之间夹角为900～1450，沟槽结构上方覆盖钝化层；每个沟槽结构下方均设有一个场限环结构，场限环结构设于第一半导体层内，且每个沟槽结构下方的场限环结构邻靠沟槽侧壁和沟槽底部设置，并包围上方对应的沟槽结构；第一半导体层内还设有有源区，其与钝化层部分接触。本发明在传统平面场限环结构的基础上加入可变角度侧壁的沟槽结构，改变了场限环的P‑N结结深及形貌，增大了结边缘曲率，缓解了结边缘的电场集中效应，从而提高场限环终端结构在反向耐压时的可靠性。
Description
技术领域
本发明属于微电子技术领域，涉及半导体器件，特别是一种用于碳化硅功率器件的具有侧壁可变角度的沟槽场限环终端结构及其制备方法。
背景技术
近年来，随着微电子技术的不断，Si基电力电子器件在一些如高温、高压、高湿度等极端环境中的应用越来越受到限制。而碳化硅(SiC)材料做为第三代半导体材料的代表，其禁带宽度约是硅材料的3倍，击穿电场是硅材料的8倍，热导率是硅的3倍，极大地提高了SiC器件的耐压容量和电流密度。由于二者材料的特性不同导致SiC材料的击穿电场为Si材料的大约10倍，导致其在相同的击穿电压下，导通电阻只有Si器件的1/100～1/200，极大地降低了SiC器件的导通损耗和开关损耗，在提高系统效率的同时也使器件在高温、高功率、高湿度等恶劣环境中工作更为可靠。因此，SiC器件可以使电力电子系统的功率、温度、频率和抗辐射能力倍增。同时由于碳化硅较高的热导率，可以大大减少系统中散热系统的体积及重量，是系统获得更高的效率。所以，SiC器件不仅在直流、交流输电，不间断电源，开关电源，工业控制等传统工业领域具有广泛应用，而且在太阳能、风能等新能源中也将具有广阔的应用前景。
近年来由于SiC单晶生长以及工艺的成熟，SiC功率器件已经得到了广泛的研究。但是，器件在承受反向高压时在拐角处会不可避免的出现电场集中现象，所以终端结构得到了广泛的应用。其中场限环终端以其工艺简单，可以与主结一起形成等优势被广泛采用。但是，由于SiC材料的关系，场限环结构只能又由子注入工艺形成，且不能像硅材料一样依靠推结工艺达到很高的结深。所以，过小的结深会影响到结的曲率，且其形貌主要由注入设备条件及掩膜决定，而不能自由控制。这样会使场限环拐角处的电场峰值升高，降低器件的可靠性。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种用于碳化硅功率器件的具有侧壁可变角度的沟槽场限环终端结构及其制造方法，以主要解决碳化硅传统平面场限环终端结边缘电场过高而影响器件可靠性的问题。
一种具有侧壁可变角度的沟槽场限环终端结构，包括：碳化硅衬底层；形成于所述碳化硅衬底层上第一半导体层，所述第一半导体层具有第一导电类型；设置于所述第一半导体层表面的多个沟槽结构，多个沟槽结构间隔设置，每个所述沟槽结构的沟槽侧壁与沟槽底部之间的夹角为90°～145°；覆盖于所述沟槽结构上方的钝化层；多个场限环结构，所述场限环结构具有第二导电类型，每个所述沟槽结构的沟槽侧壁下方与沟槽底部下方均设有一个场限环结构，所述场限环结构设于所述第一半导体层内，且每个沟槽结构下方的所述场限环结构邻靠沟槽侧壁和沟槽底部设置，并包围上方对应的沟槽结构；有源区，所述有源区具有第二导电类型，所述有源区设置于所述第一半导体层内，且与所述钝化层部分接触。
优选地，所述第一半导体层的材料为碳化硅轻掺杂N型半导体材料。
优选地，所述沟槽结构的深度大于0μm小于等于2μm，宽度为1μm～10μm，且多个沟槽结构之间间距为1μm～10μm。
更优选地，所述沟槽结构的深度大于等于0.5μm、小于等于1μm，宽度为100μm～200μm。
优选地，所述场限环结构的深度大于0μm小于等于1μm。
优选地，所述有源区的深度为大于0μm，小于等于1μm。
优选地，所述碳化硅衬底层的厚度为400μm。
本发明还提供了该具有侧壁可变角度的沟槽场限环终端结构的制备方法，包括如下步骤：
S1：在碳化硅衬底层上通过外延生长形成具有第一导电类型的第一半导体层；
S2：在第一半导体层表面形成掩模层并光刻开孔，通过等离子体刻蚀控制沟槽侧壁与底部角度，形成多个沟槽结构；
S3：清洗掩模层，在第一半导体层表面形成新的掩模层，通过在沟槽处进行离子注入形成具有第二导电类型的场限环结构，在沟槽一侧进行离子注入形成有源区；
S4：在沟槽表面进行碳膜保护，通过高温退火对注入离子进行激活；
S5：去除碳膜，在沟槽上方形成绝缘钝化层。
本发明针对碳化硅传统平面场限环在承受反向高压情况下其底部拐角电场过高的情况，提供一种新型结构，在传统平面场限环结构的基础上加入可变角度侧壁的沟槽结构，改变了场限环的P-N结结深及形貌，增大了结边缘曲率，缓解了结边缘的电场集中效应，从而提高场限环终端结构在反向耐压时的可靠性。
附图说明
图1为本发明实施例1提供的具有侧壁可变角度的沟槽场限环终端结构剖面示意图；
图2为本发明实施例2提供的具有侧壁可变角度的沟槽场限环终端结构剖面示意图；
图3为本发明实施例3提供的具有侧壁可变角度的沟槽场限环终端结构剖面示意图。
具体实施方式
为了使本领域技术人员更好地理解本发明的技术方案能予以实施，下面结合具体实施例对本发明作进一步说明，但所举实施例不作为对本发明的限定。
一种具有侧壁可变角度的沟槽场限环终端结构，碳化硅衬底层101；形成于碳化硅衬底层101上第一半导体层102，第一半导体层102具有第一导电类型；设置于第一半导体层102表面的多个沟槽结构，多个沟槽结构间隔设置，每个沟槽结构的沟槽侧壁104与沟槽底部105之间的夹角为90°～145°；覆盖于多个沟槽结构上方的钝化层106；多个场限环结构103，场限环结构103具有第二导电类型，每个沟槽结构的下方均设有一个场限环结构103，具体的，该场限环结构103位于对应沟槽的沟槽侧壁104下方与沟槽底部105下方，场限环结构103设于第一半导体层102内，且每个沟槽结构下方的场限环结构103邻靠对应沟槽结构的沟槽侧壁104和沟槽底部105设置，并包围上方对应的沟槽结构；有源区107，有源区107具有第二导电类型，有源区107设置于第一半导体层102内，且与钝化层106部分接触。
以下就本发明的技术方案进行具体的举例说明。
实施例1
一种具有侧壁可变角度的沟槽场限环终端结构，具体如图1所示，包括碳化硅衬底层101，该衬底层由掺杂浓度为5×1018cm-3的N型SiC材料构成，厚度为400μm；形成于碳化硅衬底层101上第一半导体层102，第一半导体层102具有第一导电类型，掺杂浓度5×1015cm-3，厚度15μm；第一半导体层102表面设有多个沟槽结构，每个沟槽结构的沟槽侧壁104与沟槽底部105之间的夹角为100°，每个沟槽结构的上部宽度为3μm，深度为1μm，相邻两个沟槽之间的间距为2μm；每个沟槽结构的下方均设有一个场限环结构103，该场限环结构103具有第二导电类型，其宽度为3.5μm，深度为0.7μm，该场限环结构103位于对应沟槽的沟槽侧壁104下方与沟槽底部105下方，场限环结构103设于第一半导体层102内，且每个沟槽结构下方的场限环结构103邻靠对应沟槽结构的沟槽侧壁104和沟槽底部105设置，并包围上方对应的沟槽结构；
该沟槽场限环终端结构还包括有源区107，有源区107具有第二导电类型，有源区107设置于第一半导体层102内，钝化层106覆盖于沟槽结构上方，厚度1.5μm，且有源区107与钝化层106部分接触。
该具有侧壁可变角度的沟槽场限环终端结构的制作步骤具体如下：
S1：选择厚度为400μm的碳化硅衬底层101，该碳化硅衬底层101由N掺杂浓度为5×1018cm-3的N型SiC材料构成，在碳化硅衬底层101上通过外延生长形成具有第一导电类型的第一半导体层102，该第一半导体层102为碳化硅轻掺杂半导体外延层；
S2：在第一半导体层102表面淀积SiO2形成掩模层，开孔形成刻蚀掩模层，通过等离子体刻蚀控制沟槽侧壁与底部角度，形成多个包括沟槽底部105和沟槽侧壁104的沟槽结构，多个沟槽结构间隔设置，且形状相同；
S3：清洗掉刻蚀掩模，在第一半导体层102表面重新形成新的掩模层，开孔形成离子注入掩模层，通过在每个沟槽结构的沟槽处进行离子注入形成具有第二导电类型的场限环结构103，在多个沟槽结构的一侧进行离子注入形成有源区107；
S4：清洗掉注入掩模，在沟槽表面进行碳膜保护，通过高温退火对注入离子进行激活；
S5：去除碳膜，在沟槽上方形成绝缘钝化层106，即完成具有侧壁可变角度的沟槽场限环终端结构的制作。
实施例2
一种具有侧壁可变角度的沟槽场限环终端结构，具体如图2所示，包括碳化硅衬底层101，该衬底层由掺杂浓度为5×1018cm-3的N型SiC材料构成，厚度为400μm；形成于碳化硅衬底层101上第一半导体层102，第一半导体层102具有第一导电类型，掺杂浓度7×1015cm-3，厚度10μm；第一半导体层102表面设有多个沟槽结构，每个沟槽结构的沟槽侧壁104与沟槽底部105之间的夹角为145°，每个沟槽结构的上部宽度为3.5μm，深度为0.8μm，相邻两个沟槽之间的间距为3μm；每个沟槽结构的下方均设有一个场限环结构103，该场限环结构103具有第二导电类型，其宽度为4μm，深度为0.8μm，该场限环结构103位于对应沟槽的沟槽侧壁104下方与沟槽底部105下方，场限环结构103设于第一半导体层102内，且每个沟槽结构下方的场限环结构103邻靠对应沟槽结构的沟槽侧壁104和沟槽底部105设置，并包围上方对应的沟槽结构；
该沟槽场限环终端结构还包括有源区107，有源区107具有第二导电类型，有源区107设置于第一半导体层102内，钝化层106覆盖于沟槽结构上方，厚度2μm，且有源区107与钝化层106部分接触。
该具有侧壁可变角度的沟槽场限环终端结构的制作过程与实施例1相同，在这里不做进一步阐述。
实施例3
一种具有侧壁可变角度的沟槽场限环终端结构，具体如图3所示，包括碳化硅衬底层101，该衬底层由掺杂浓度为5×1018cm-3的N型SiC材料构成，厚度为400μm；形成于碳化硅衬底层101上第一半导体层102，第一半导体层102具有第一导电类型，掺杂浓度1×1016cm-3，厚度5μm；第一半导体层102表面设有多个沟槽结构，每个沟槽结构的沟槽侧壁104与沟槽底部105之间的夹角为105°，每个沟槽结构的上部宽度为1.5μm，深度为0.9μm，相邻两个沟槽之间的间距为2.5μm；每个沟槽结构的下方均设有一个场限环结构103，该场限环结构103具有第二导电类型，其宽度为3μm，深度为0.9μm，该场限环结构103位于对应沟槽的沟槽侧壁104下方与沟槽底部105下方，场限环结构103设于第一半导体层102内，且每个沟槽结构下方的场限环结构103邻靠对应沟槽结构的沟槽侧壁104和沟槽底部105设置，并包围上方对应的沟槽结构；
该沟槽场限环终端结构还包括有源区107，有源区107具有第二导电类型，有源区107设置于第一半导体层102内，钝化层106覆盖于沟槽结构上方，厚度1μm，且有源区107与钝化层106部分接触。
该具有侧壁可变角度的沟槽场限环终端结构的制作过程与实施例1相同，在这里不做进一步阐述。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，其保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内，本发明的保护范围以权利要求书为准。
Claims (8)
1.一种具有侧壁可变角度的沟槽场限环终端结构，其特征在于，包括：
碳化硅衬底层(101)；
形成于所述碳化硅衬底层(101)上第一半导体层(102)，所述第一半导体层(102)具有第一导电类型；
设置于所述第一半导体层(102)表面的多个沟槽结构，多个沟槽结构间隔设置，每个所述沟槽结构的沟槽侧壁(104)与沟槽底部(105)之间的夹角为90°～145°；
覆盖于所述沟槽结构上方的钝化层(106)；
多个场限环结构(103)，所述场限环结构(103)具有第二导电类型，每个所述沟槽结构的沟槽侧壁(104)下方与沟槽底部(105)下方均对应设有一个场限环结构(103)，所述场限环结构(103)设于所述第一半导体层(102)内，且每个沟槽结构下方的所述场限环结构(103)邻靠沟槽侧壁(104)和沟槽底部(105)设置，并包围上方对应的沟槽结构；
有源区(107)，所述有源区(107)具有第二导电类型，所述有源区(107)设置于所述第一半导体层(102)内，且与所述钝化层(106)部分接触。
2.根据权利要求1所述的具有侧壁可变角度的沟槽场限环终端结构，其特征在于，所述第一半导体层(102)的材料为碳化硅轻掺杂N型半导体材料。
3.根据权利要求1所述的具有侧壁可变角度的沟槽场限环终端结构，其特征在于，所述沟槽结构的深度大于0μm小于等于2μm，宽度为1μm～10μm，且多个沟槽结构之间间距为1μm～10μm。
4.根据权利要求3所述的具有侧壁可变角度的沟槽场限环终端结构，其特征在于，所述沟槽结构的深度大于等于0.5μm，小于等于1μm，宽度为1.5μm～3.5μm，且多个沟槽结构之间间距为2μm～3μm。
5.根据权利要求1所述的具有侧壁可变角度的沟槽场限环终端结构，其特征在于，所述场限环结构(103)的深度大于0μm小于等于1μm。
6.根据权利要求1所述的具有侧壁可变角度的沟槽场限环终端结构，其特征在于，所述有源区(107)的深度为大于0μm，小于等于1μm。
7.根据权利要求1所述的具有侧壁可变角度的沟槽场限环终端结构，其特征在于，所述碳化硅衬底层(101)的厚度为400μm。
8.根据权利要求1所述的具有侧壁可变角度的沟槽场限环终端结构的制备方法，其特征在于，包括如下步骤：
S1：在碳化硅衬底层(101)上通过外延生长形成具有第一导电类型的第一半导体层(102)；
S2：在第一半导体层(102)表面形成掩模层并光刻开孔，通过等离子体刻蚀控制沟槽侧壁与底部角度，形成多个沟槽结构；
S3：清洗掩模层，在第一半导体层(102)表面形成新的掩模层，通过在沟槽处进行离子注入形成具有第二导电类型的场限环结构(103)，在沟槽一侧进行离子注入形成有源区(107)；
S4：在沟槽表面进行碳膜保护，通过高温退火对注入离子进行激活；
S5：去除碳膜，在沟槽上方形成绝缘钝化层(106)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611224131.3A CN106783956A (zh) | 2016-12-27 | 2016-12-27 | 具有侧壁可变角度的沟槽场限环终端结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611224131.3A CN106783956A (zh) | 2016-12-27 | 2016-12-27 | 具有侧壁可变角度的沟槽场限环终端结构及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106783956A true CN106783956A (zh) | 2017-05-31 |
Family
ID=58926577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611224131.3A Pending CN106783956A (zh) | 2016-12-27 | 2016-12-27 | 具有侧壁可变角度的沟槽场限环终端结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783956A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107293599A (zh) * | 2017-07-19 | 2017-10-24 | 中国科学院微电子研究所 | 碳化硅功率器件终端及其制作方法 |
| CN107658213A (zh) * | 2017-09-01 | 2018-02-02 | 中国科学院微电子研究所 | 一种碳化硅功率器件终端及其制作方法 |
| CN110707147A (zh) * | 2019-08-30 | 2020-01-17 | 西安电子科技大学 | 一种具有可变角度的场限环终端结构及其制备方法 |
| CN117711938A (zh) * | 2024-02-05 | 2024-03-15 | 深圳腾睿微电子科技有限公司 | 隔离槽型终端igbt器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101978502A (zh) * | 2008-03-17 | 2011-02-16 | 三菱电机株式会社 | 半导体器件 |
| CN102201433A (zh) * | 2010-03-26 | 2011-09-28 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| US20150236119A1 (en) * | 2012-10-18 | 2015-08-20 | Mitsubishi Electric Corporation | Silicon-carbide semiconductor device and manufacturing method thereof |
-
2016
- 2016-12-27 CN CN201611224131.3A patent/CN106783956A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101978502A (zh) * | 2008-03-17 | 2011-02-16 | 三菱电机株式会社 | 半导体器件 |
| CN102201433A (zh) * | 2010-03-26 | 2011-09-28 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| US20150236119A1 (en) * | 2012-10-18 | 2015-08-20 | Mitsubishi Electric Corporation | Silicon-carbide semiconductor device and manufacturing method thereof |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107293599A (zh) * | 2017-07-19 | 2017-10-24 | 中国科学院微电子研究所 | 碳化硅功率器件终端及其制作方法 |
| CN107658213A (zh) * | 2017-09-01 | 2018-02-02 | 中国科学院微电子研究所 | 一种碳化硅功率器件终端及其制作方法 |
| CN110707147A (zh) * | 2019-08-30 | 2020-01-17 | 西安电子科技大学 | 一种具有可变角度的场限环终端结构及其制备方法 |
| CN117711938A (zh) * | 2024-02-05 | 2024-03-15 | 深圳腾睿微电子科技有限公司 | 隔离槽型终端igbt器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101853852B (zh) | 单胞中集成肖特基二极管的沟槽mos器件及制造方法 | |
| CN106783956A (zh) | 具有侧壁可变角度的沟槽场限环终端结构及制备方法 | |
| KR20040005998A (ko) | 트렌치 쇼트키 정류기 | |
| US9391137B2 (en) | Power semiconductor device and method of fabricating the same | |
| CN104882477B (zh) | 沟槽栅型igbt器件及其制造方法 | |
| CN106783957A (zh) | 碳化硅多台阶沟槽结终端扩展终端结构及其制备方法 | |
| CN107369720B (zh) | 一种p型金刚石高低势垒肖特基二极管及其制备方法 | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| TWI470802B (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| CN106298967A (zh) | 碳化硅二极管及其制备方法 | |
| CN201663162U (zh) | 单胞中集成肖特基二极管的沟槽mos器件 | |
| CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
| CN108447911A (zh) | 一种深浅沟槽半导体功率器件及其制备方法 | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| JP5366521B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| CN103137710A (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN104377245A (zh) | 一种沟槽型mos器件及其制造方法和终端保护结构 | |
| CN210837768U (zh) | 碳化硅半导体器件 | |
| WO2021003806A1 (zh) | 半导体器件及其制造方法 | |
| CN104934469A (zh) | 一种igbt终端结构及其制造方法 | |
| CN114823857B (zh) | 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 | |
| CN209804661U (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件 | |
| CN108695396A (zh) | 一种二极管及其制作方法 | |
| CN111508956B (zh) | 一种低应力的半导体芯片 | |
| CN208173597U (zh) | 一种超低正向压降的Trench肖特基器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170531 |
|
| RJ01 | Rejection of invention patent application after publication |