JPH04283914A - 貼り合わせ半導体基板とその製造方法 - Google Patents
貼り合わせ半導体基板とその製造方法Info
- Publication number
- JPH04283914A JPH04283914A JP4633591A JP4633591A JPH04283914A JP H04283914 A JPH04283914 A JP H04283914A JP 4633591 A JP4633591 A JP 4633591A JP 4633591 A JP4633591 A JP 4633591A JP H04283914 A JPH04283914 A JP H04283914A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- polycrystalline silicon
- silicon layer
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 45
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 238000002844 melting Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 29
- 230000008018 melting Effects 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 6
- 239000010936 titanium Substances 0.000 abstract description 6
- 229910052719 titanium Inorganic materials 0.000 abstract description 6
- 229910052785 arsenic Inorganic materials 0.000 abstract description 5
- 238000004151 rapid thermal annealing Methods 0.000 abstract description 4
- -1 Arsenic ions Chemical class 0.000 abstract description 3
- 238000005253 cladding Methods 0.000 abstract 1
- 230000003746 surface roughness Effects 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、貼り合わせ半導体基板
に関し、特に内部にシリサイド埋め込み層を有する貼り
合わせ半導体基板に関する。
に関し、特に内部にシリサイド埋め込み層を有する貼り
合わせ半導体基板に関する。
【0002】
【従来の技術】酸化膜を間に挾んで2枚のシリコン基板
を貼り合わせた貼り合わせ半導体基板は、半導体素子の
誘電分離が容易に行なえ、高速半導体素子を作成するの
に適している。
を貼り合わせた貼り合わせ半導体基板は、半導体素子の
誘電分離が容易に行なえ、高速半導体素子を作成するの
に適している。
【0003】ところで、たとえば高速バイポーラトラン
ジスタにおいて、縦方向および横方向の寸法の縮小が進
み、従来問題にならなかったコレクタ埋め込み層の抵抗
が問題になってきている。
ジスタにおいて、縦方向および横方向の寸法の縮小が進
み、従来問題にならなかったコレクタ埋め込み層の抵抗
が問題になってきている。
【0004】解決方法の1つとして、図3(A)に示す
ように、シリサイドを埋め込み層に使用することが考え
られる。
ように、シリサイドを埋め込み層に使用することが考え
られる。
【0005】図3(A)において、1は貼り合わせ基板
支持用のシリコン基板、2はシリコン基板1の表面上に
形成された酸化シリコン層、3は酸化シリコン層2の上
に形成されたポリシリコン(多結晶シリコン)層、4は
シリサイド層、7は半導体素子を形成するためのn型単
結晶シリコン層である。このn型単結晶シリコン層7の
表面近傍に、p型ベース領域12およびn型エミッタ領
域11を作成すると共に、n型コレクタ引き出し領域1
3を作成し、バイポーラトランジスタ構造を作成する。
支持用のシリコン基板、2はシリコン基板1の表面上に
形成された酸化シリコン層、3は酸化シリコン層2の上
に形成されたポリシリコン(多結晶シリコン)層、4は
シリサイド層、7は半導体素子を形成するためのn型単
結晶シリコン層である。このn型単結晶シリコン層7の
表面近傍に、p型ベース領域12およびn型エミッタ領
域11を作成すると共に、n型コレクタ引き出し領域1
3を作成し、バイポーラトランジスタ構造を作成する。
【0006】ところで、n型単結晶シリコン層7に直接
シリサイド層4が接触すると、オーミック接触が得にく
い。このため、シリサイド層4が埋め込みコレクタ領域
として有効に動作しにくい。
シリサイド層4が接触すると、オーミック接触が得にく
い。このため、シリサイド層4が埋め込みコレクタ領域
として有効に動作しにくい。
【0007】図3(B)は、この点を改良する貼り合わ
せ基板構造を示す。図において、シリサイド層4とn型
単結晶シリコン層7の間に、n+ 型単結晶シリコン層
6が形成されている。このn+ 型単結晶シリコン層6
を介在させることにより、n型単結晶シリコン層7はシ
リサイド層4とオーミックに接触する。n型単結晶シリ
コン層7内に、図3(A)と同様にエミッタ領域、ベー
ス領域、コレクタ引き出し領域を形成することにより、
バイポーラトランジスタが形成される。
せ基板構造を示す。図において、シリサイド層4とn型
単結晶シリコン層7の間に、n+ 型単結晶シリコン層
6が形成されている。このn+ 型単結晶シリコン層6
を介在させることにより、n型単結晶シリコン層7はシ
リサイド層4とオーミックに接触する。n型単結晶シリ
コン層7内に、図3(A)と同様にエミッタ領域、ベー
ス領域、コレクタ引き出し領域を形成することにより、
バイポーラトランジスタが形成される。
【0008】このようなバイポーラトランジスタ内にお
ける不純物濃度分布の例を図3(C)に示す。図3(C
)において、横軸は基板表面からの深さを示し、縦軸は
各不純物の濃度を別個に示す。
ける不純物濃度分布の例を図3(C)に示す。図3(C
)において、横軸は基板表面からの深さを示し、縦軸は
各不純物の濃度を別個に示す。
【0009】エミッタ領域11は、高いAs(砒素)濃
度を有し、n+型を示す。ベース領域12は、エミッタ
領域のAs濃度より低いB(ボロン)濃度を有し、p型
領域を構成する。これらのエミッタ領域11、ベース領
域12下のn型単結晶シリコン層7は、真性コレクタ領
域を形成する。この真性コレクタ領域7の厚さWcがコ
レクタ耐圧等を定めるコレクタの中心部分である。
度を有し、n+型を示す。ベース領域12は、エミッタ
領域のAs濃度より低いB(ボロン)濃度を有し、p型
領域を構成する。これらのエミッタ領域11、ベース領
域12下のn型単結晶シリコン層7は、真性コレクタ領
域を形成する。この真性コレクタ領域7の厚さWcがコ
レクタ耐圧等を定めるコレクタの中心部分である。
【0010】図3(B)に示す構成の基板を用いると、
コレクタ領域7の下に、たとえばAsでドープされた不
純物濃度の高いn+ 型コレクタ埋め込み領域6が形成
されている。このコレクタ埋め込み領域6の下には、さ
らにシリサイド層4、ポリシリコン層3が埋め込まれて
いる。これらの層3、4、6は、共に埋め込みコレクタ
として作用し、コレクタ抵抗を低減するのに寄与する。
コレクタ領域7の下に、たとえばAsでドープされた不
純物濃度の高いn+ 型コレクタ埋め込み領域6が形成
されている。このコレクタ埋め込み領域6の下には、さ
らにシリサイド層4、ポリシリコン層3が埋め込まれて
いる。これらの層3、4、6は、共に埋め込みコレクタ
として作用し、コレクタ抵抗を低減するのに寄与する。
【0011】
【発明が解決しようとする課題】ところで、高融点金属
等をシリコンと接触させ、シリサイド反応を進めること
により、図3(A)、(B)に示すようなシリサイド層
を埋め込んだ貼り合わせ基板を作成すると、シリサイド
反応によりシリコン層の表面の凹凸が激しくなる。図3
(B)の場合には、シリサイド層4の表面の凹凸に合わ
せてn+ 型単結晶シリコン層6の表面も凹凸を有する
ようになる。すなわち、n型単結晶シリコン層7の厚さ
に凹凸が生じることとなり、バイポーラトランジスタの
場合、コレクタ層の厚さにばらつきが生じる。このため
、トランジスタの耐圧がばらついてしまう。その他の半
導体装置の場合にも同様の不都合が生じる。たとえばラ
テラルバイポーラトランジスタの場合には、エミッタ・
ベース間、ベース・コレクタ間の耐圧にばらつきが生じ
る。
等をシリコンと接触させ、シリサイド反応を進めること
により、図3(A)、(B)に示すようなシリサイド層
を埋め込んだ貼り合わせ基板を作成すると、シリサイド
反応によりシリコン層の表面の凹凸が激しくなる。図3
(B)の場合には、シリサイド層4の表面の凹凸に合わ
せてn+ 型単結晶シリコン層6の表面も凹凸を有する
ようになる。すなわち、n型単結晶シリコン層7の厚さ
に凹凸が生じることとなり、バイポーラトランジスタの
場合、コレクタ層の厚さにばらつきが生じる。このため
、トランジスタの耐圧がばらついてしまう。その他の半
導体装置の場合にも同様の不都合が生じる。たとえばラ
テラルバイポーラトランジスタの場合には、エミッタ・
ベース間、ベース・コレクタ間の耐圧にばらつきが生じ
る。
【0012】本発明の目的は、半導体素子を形成する素
子形成層の厚さが均一で、優れた特性を有する貼り合わ
せ半導体基板を提供することである。
子形成層の厚さが均一で、優れた特性を有する貼り合わ
せ半導体基板を提供することである。
【0013】
【課題を解決するための手段】本発明の貼り合わせ半導
体基板は、全体を支持するための支持基板と半導体素子
を形成するための素子基板とを貼り合わせて形成した貼
り合わせ半導体基板であって、単結晶シリコンで形成さ
れた素子形成層と、素子形成層と貼り合わせ面との間に
配置された多結晶シリコン層と、貼り合わせ面近傍に配
置されたシリサイド層と、シリサイド層に関し、素子形
成層の反対側に配置された絶縁膜とを有する。
体基板は、全体を支持するための支持基板と半導体素子
を形成するための素子基板とを貼り合わせて形成した貼
り合わせ半導体基板であって、単結晶シリコンで形成さ
れた素子形成層と、素子形成層と貼り合わせ面との間に
配置された多結晶シリコン層と、貼り合わせ面近傍に配
置されたシリサイド層と、シリサイド層に関し、素子形
成層の反対側に配置された絶縁膜とを有する。
【0014】
【作用】素子形成層とシリサイド層との間に、多結晶シ
リコン層が配置されているため、シリサイド反応による
表面の凹凸は、この多結晶シリコン層内で終了する。こ
のため、多結晶シリコン層の他の表面は平坦に保たれ、
素子形成層の実効厚さは均一に保たれる。
リコン層が配置されているため、シリサイド反応による
表面の凹凸は、この多結晶シリコン層内で終了する。こ
のため、多結晶シリコン層の他の表面は平坦に保たれ、
素子形成層の実効厚さは均一に保たれる。
【0015】このために、たとえばトランジスタの耐圧
がばらついてしまうことを防止することができる。
がばらついてしまうことを防止することができる。
【0016】
【実施例】図1は、本発明の実施例による貼り合わせ半
導体基板を示す。図1(A)は構成を示し、図1(B)
はその厚さ方向における不純物濃度分布を示す。
導体基板を示す。図1(A)は構成を示し、図1(B)
はその厚さ方向における不純物濃度分布を示す。
【0017】図1(A)において、シリコン基板1の上
に酸化シリコン層2が配置され、さらにその表面上にポ
リシリコン層3が形成されている。ポリシリコン3の上
には、シリサイド層4と他のポリシリコン層5が配置さ
れている。シリサイド層4とポリシリコン層3、5の間
の界面は、シリサイド反応のため凹凸を生じているが、
これらの凹凸はポリシリコン層3、5の表面には達して
いない。なお、少なくとも一方のポリシリコン層5は、
n型不純物をドープされ、n+ 型導電性を示す。この
n+ 型ポリシリコン層5に隣接して、ポリシリコン層
5から不純物が拡散されたn+ 型単結晶シリコン層6
が形成されている。このn+ 型単結晶シリコン層6の
上には、コレクタ領域を形成するn型単結晶シリコン層
7が配置されている。n型単結晶シリコン層7の表面近
傍には、p型ベース領域12、その内部にn型エミッタ
領域11、ベース領域12の外側にコレクタ引き出し領
域13が形成されている。
に酸化シリコン層2が配置され、さらにその表面上にポ
リシリコン層3が形成されている。ポリシリコン3の上
には、シリサイド層4と他のポリシリコン層5が配置さ
れている。シリサイド層4とポリシリコン層3、5の間
の界面は、シリサイド反応のため凹凸を生じているが、
これらの凹凸はポリシリコン層3、5の表面には達して
いない。なお、少なくとも一方のポリシリコン層5は、
n型不純物をドープされ、n+ 型導電性を示す。この
n+ 型ポリシリコン層5に隣接して、ポリシリコン層
5から不純物が拡散されたn+ 型単結晶シリコン層6
が形成されている。このn+ 型単結晶シリコン層6の
上には、コレクタ領域を形成するn型単結晶シリコン層
7が配置されている。n型単結晶シリコン層7の表面近
傍には、p型ベース領域12、その内部にn型エミッタ
領域11、ベース領域12の外側にコレクタ引き出し領
域13が形成されている。
【0018】このような貼り合わせ半導体基板の深さ走
行の不純物濃度分布の例を図1(B)に示す。図におい
て、横軸は表面からの深さを示し、縦軸は各不純物の濃
度を別個に示す。
行の不純物濃度分布の例を図1(B)に示す。図におい
て、横軸は表面からの深さを示し、縦軸は各不純物の濃
度を別個に示す。
【0019】表面に隣接して形成されたエミッタ領域1
1は、高いAs濃度を有し、n+ 型を示す。その下の
ベース領域12は、エミッタ領域のAs濃度より低く、
コレクタ領域のn型不純物濃度より高いB濃度を有し、
p型を示す。コレクタ領域7の下には、高いAs濃度を
有するn+ 型単結晶シリコン層6が埋め込まれており
、その下にはさらに、n+ 型ポリシリコン層5、シリ
サイド層4、ポリシリコン層3が配置されている。ポリ
シリコン層3は、高いn型不純物を有する場合を図示し
たが、必ずしも不純物でドープされていなくてもよい。
1は、高いAs濃度を有し、n+ 型を示す。その下の
ベース領域12は、エミッタ領域のAs濃度より低く、
コレクタ領域のn型不純物濃度より高いB濃度を有し、
p型を示す。コレクタ領域7の下には、高いAs濃度を
有するn+ 型単結晶シリコン層6が埋め込まれており
、その下にはさらに、n+ 型ポリシリコン層5、シリ
サイド層4、ポリシリコン層3が配置されている。ポリ
シリコン層3は、高いn型不純物を有する場合を図示し
たが、必ずしも不純物でドープされていなくてもよい。
【0020】図1(A)に示す構成においては、シリサ
イド層4形成の際のシリサイド反応により、シリサイド
層4の表面は凹凸が激しくなるが、n+型ポリシリコン
層5の厚さを所定量以上とることにより、シリサイド層
4の凹凸をポリシリコン層5内に納めることが可能であ
る。
イド層4形成の際のシリサイド反応により、シリサイド
層4の表面は凹凸が激しくなるが、n+型ポリシリコン
層5の厚さを所定量以上とることにより、シリサイド層
4の凹凸をポリシリコン層5内に納めることが可能であ
る。
【0021】このようにして、平坦なポリシリコン層5
表面を得、これに基づき、平坦な表面を有するn+ 型
単結晶シリコン層6を形成している。n+ 型単結晶シ
リコン層6と接するn型単結晶シリコン層7も均一な厚
さを有する。このn型単結晶シリコン層7内に、バーテ
ィカルバイポーラトランジスタ構造を形成した際にも、
コレクタ耐圧にばらつきが生じることがなく、優れた特
性を示すことができる。
表面を得、これに基づき、平坦な表面を有するn+ 型
単結晶シリコン層6を形成している。n+ 型単結晶シ
リコン層6と接するn型単結晶シリコン層7も均一な厚
さを有する。このn型単結晶シリコン層7内に、バーテ
ィカルバイポーラトランジスタ構造を形成した際にも、
コレクタ耐圧にばらつきが生じることがなく、優れた特
性を示すことができる。
【0022】このような貼り合わせ半導体基板は、シリ
コン基板1、酸化シリコン層2、ポリシリコン層3を含
む支持基板8と、n型単結晶シリコン層7、ポリシリコ
ン層5、シリサイド層を形成するための金属層を有する
素子基板9とを貼り合わせることによって形成される。 このような貼り合わせ基板の作成方法を、図2を参照し
て説明する。
コン基板1、酸化シリコン層2、ポリシリコン層3を含
む支持基板8と、n型単結晶シリコン層7、ポリシリコ
ン層5、シリサイド層を形成するための金属層を有する
素子基板9とを貼り合わせることによって形成される。 このような貼り合わせ基板の作成方法を、図2を参照し
て説明する。
【0023】図2(A)は、素子基板作成工程を示す。
所望の抵抗率を有するn型シリコン基板7の表面に、多
結晶シリコン層5を厚さ約100nm堆積させる。この
多結晶シリコン層5に、砒素(As)イオンを加速エネ
ルギ30keV、ドース約3E15/cm2 注入する
。この多結晶シリコン層5の上に、高融点金属のチタン
層15を厚さ約100nm堆積させる。このようにして
、素子基板9を準備する。
結晶シリコン層5を厚さ約100nm堆積させる。この
多結晶シリコン層5に、砒素(As)イオンを加速エネ
ルギ30keV、ドース約3E15/cm2 注入する
。この多結晶シリコン層5の上に、高融点金属のチタン
層15を厚さ約100nm堆積させる。このようにして
、素子基板9を準備する。
【0024】図2(B)に示すように、支持基板8は、
シリコン基板1の表面に、厚さ数100nm〜1μm程
度の酸化シリコン層2を形成し、この上に多結晶シリコ
ン層3を厚さ約100nm堆積する。この多結晶シリコ
ン層3に、砒素イオンを加速エネルギ約30keV、ド
ース量約3E15/cm2 注入する。このようにして
、n+ 型多結晶シリコン層3を形成して素子基板8を
準備する。
シリコン基板1の表面に、厚さ数100nm〜1μm程
度の酸化シリコン層2を形成し、この上に多結晶シリコ
ン層3を厚さ約100nm堆積する。この多結晶シリコ
ン層3に、砒素イオンを加速エネルギ約30keV、ド
ース量約3E15/cm2 注入する。このようにして
、n+ 型多結晶シリコン層3を形成して素子基板8を
準備する。
【0025】次に、図2(C)に示すように、図2(A
)に示す素子基板を反転し、図2(B)に示す支持基板
上に貼り合わせ面を合わせて重ね合わせる。このように
重ね合わせた半導体基板に対し、アルゴン雰囲気中でラ
ピッドサーマルアニール(rapid therma
l anneal)を温度約900℃で時間約30秒
間行なって2枚の基板を接着させる。
)に示す素子基板を反転し、図2(B)に示す支持基板
上に貼り合わせ面を合わせて重ね合わせる。このように
重ね合わせた半導体基板に対し、アルゴン雰囲気中でラ
ピッドサーマルアニール(rapid therma
l anneal)を温度約900℃で時間約30秒
間行なって2枚の基板を接着させる。
【0026】このRTA処理の間に、チタン層15は両
側のポリシリコン層3、5と反応し、シリサイド層4と
なる。この際、表面がシリサイド反応の進行にしたがっ
て凹凸を生じるが、これらの凹凸はポリシリコン層3な
いし5内に収まる。
側のポリシリコン層3、5と反応し、シリサイド層4と
なる。この際、表面がシリサイド反応の進行にしたがっ
て凹凸を生じるが、これらの凹凸はポリシリコン層3な
いし5内に収まる。
【0027】その後、図2(C)に示す貼り合わせ半導
体基板の素子基板を研磨等により、所望厚さまで薄くす
る。たとえば、素子基板の厚さは約500nm程度とす
る。
体基板の素子基板を研磨等により、所望厚さまで薄くす
る。たとえば、素子基板の厚さは約500nm程度とす
る。
【0028】このように、所望の厚さまで薄くした素子
基板7の中に、所望の半導体デバイスを作成する。
基板7の中に、所望の半導体デバイスを作成する。
【0029】なお、導電型を反転してもよいことは自明
であろう。また、高融点金属にチタン以外のシリサイド
化し易い高融点金属を用いてもよい。また、貼り合わせ
基板の素子基板内に縦型バイポーラトランジスタを形成
する場合を説明したが、他の半導体素子、たとえばラテ
ラルバイポーラトランジスタ等を形成してもよい。その
時は、単結晶シリコン層7はベース領域となり、ベース
領域に関連した耐圧が均一化される。
であろう。また、高融点金属にチタン以外のシリサイド
化し易い高融点金属を用いてもよい。また、貼り合わせ
基板の素子基板内に縦型バイポーラトランジスタを形成
する場合を説明したが、他の半導体素子、たとえばラテ
ラルバイポーラトランジスタ等を形成してもよい。その
時は、単結晶シリコン層7はベース領域となり、ベース
領域に関連した耐圧が均一化される。
【0030】また、酸化シリコン層2より上の部分を各
トランジスタに分離し、n+ 型ポリシリコン層5、n
+ 型単結晶シリコン層6をエミッタ領域として用いる
倒立型バイポーラトランジスタを作成することもできる
。
トランジスタに分離し、n+ 型ポリシリコン層5、n
+ 型単結晶シリコン層6をエミッタ領域として用いる
倒立型バイポーラトランジスタを作成することもできる
。
【0031】素子基板表面上に多結晶シリコン層と高融
点金属層、支持基板表面上に酸化シリコン層と多結晶シ
リコン層とを形成してこれらを貼り合わせ、貼り合わせ
基板を作成する場合を説明したが、多結晶シリコン層3
を、素子基板の高融点金属層15の上に形成してもよい
。また、高融点金属層15を多結晶シリコン層3の上に
形成してもよい。
点金属層、支持基板表面上に酸化シリコン層と多結晶シ
リコン層とを形成してこれらを貼り合わせ、貼り合わせ
基板を作成する場合を説明したが、多結晶シリコン層3
を、素子基板の高融点金属層15の上に形成してもよい
。また、高融点金属層15を多結晶シリコン層3の上に
形成してもよい。
【0032】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組合わせ等が可能なことは当業者に
自明であろう。
【0033】
【発明の効果】以上説明したように、本発明によれば、
貼り合わせ半導体基板における素子形成層厚さが均一と
なる。
貼り合わせ半導体基板における素子形成層厚さが均一と
なる。
【0034】この素子形成層の均一な厚さが、たとえば
関連する耐圧等を均一にすることができる。
関連する耐圧等を均一にすることができる。
【図1】本発明の実施例を示す。図1(A)は構成を示
す概略断面図、図1(B)は不純物濃度分布を示すグラ
フである。
す概略断面図、図1(B)は不純物濃度分布を示すグラ
フである。
【図2】本発明の実施例を示す。図2(A)、(B)、
(C)は、貼り合わせ半導体基板作成の3つの状態にお
ける概略断面図である。
(C)は、貼り合わせ半導体基板作成の3つの状態にお
ける概略断面図である。
【図3】本発明に対する参考技術を示す。図3(A)、
(B)は、2つの貼り合わせ半導体基板の形態を示す概
略断面図、図3(C)は図3(B)の場合における不純
物濃度分布を示すグラフである。
(B)は、2つの貼り合わせ半導体基板の形態を示す概
略断面図、図3(C)は図3(B)の場合における不純
物濃度分布を示すグラフである。
1 シリコン基板
2 酸化シリコン層
3 多結晶(ポリ)シリコン層
4 シリサイド層
5 n+ 型多結晶(ポリ)シリコン層6 n+
型単結晶シリコン層 7 n型単結晶シリコン層 8 支持基板 9 素子基板 15 チタン(高融点金属)層
型単結晶シリコン層 7 n型単結晶シリコン層 8 支持基板 9 素子基板 15 チタン(高融点金属)層
Claims (2)
- 【請求項1】 全体を支持するための支持基板と半導
体素子を形成するための素子基板とを貼り合わせて形成
した貼り合わせ半導体基板であって、単結晶シリコンで
形成された素子形成層と、前記素子形成層と貼り合わせ
面との間に配置された多結晶シリコン層と、貼り合わせ
面近傍に配置されたシリサイド層と、前記シリサイド層
に関して素子形成層の反対側に配置された絶縁膜とを有
する貼り合わせ半導体基板。 - 【請求項2】 単結晶シリコンの素子形成層を有する
第1の基板の表面上に多結晶シリコン層を形成する工程
と、支持力を有する第2の基板の表面上に酸化シリコン
層を形成する工程と、前記第1の基板の多結晶シリコン
層の上、または前記第2の基板の酸化シリコン層の上に
高融点金属の層を形成する工程と、前記第1の基板と第
2の基板を貼り合わせる工程とを含む貼り合わせ半導体
基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4633591A JPH04283914A (ja) | 1991-03-12 | 1991-03-12 | 貼り合わせ半導体基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4633591A JPH04283914A (ja) | 1991-03-12 | 1991-03-12 | 貼り合わせ半導体基板とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04283914A true JPH04283914A (ja) | 1992-10-08 |
Family
ID=12744268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4633591A Withdrawn JPH04283914A (ja) | 1991-03-12 | 1991-03-12 | 貼り合わせ半導体基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04283914A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11103035A (ja) * | 1997-07-30 | 1999-04-13 | Tadahiro Omi | 半導体基板及びその作製方法 |
KR20020072103A (ko) * | 2001-03-09 | 2002-09-14 | 송오성 | 니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법 |
JP2003509843A (ja) * | 1999-09-08 | 2003-03-11 | コミツサリア タ レネルジー アトミーク | 2つの半導体構成要素間の導電性ボンディング方法 |
JP2004349428A (ja) * | 2003-05-21 | 2004-12-09 | Tadahiro Omi | 半導体装置およびその製造方法 |
US8227912B2 (en) | 2004-10-01 | 2012-07-24 | Foundation For Advancement Of International Science | Semiconductor device with Cu metal-base and manufacturing method thereof |
CN102782850A (zh) * | 2010-03-02 | 2012-11-14 | 美光科技公司 | 绝缘体上半导体金属结构、形成此些结构的方法及包含此些结构的半导体装置 |
US8809145B2 (en) | 2010-03-02 | 2014-08-19 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
US8841715B2 (en) | 2010-03-02 | 2014-09-23 | Micron Technology, Inc. | Floating body cell structures, devices including same, and methods for forming same |
US8980699B2 (en) | 2010-03-02 | 2015-03-17 | Micron Technology, Inc. | Thyristor-based memory cells, devices and systems including the same and methods for forming the same |
US9129983B2 (en) | 2011-02-11 | 2015-09-08 | Micron Technology, Inc. | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor |
US9269795B2 (en) | 2011-07-26 | 2016-02-23 | Micron Technology, Inc. | Circuit structures, memory circuitry, and methods |
US9361966B2 (en) | 2011-03-08 | 2016-06-07 | Micron Technology, Inc. | Thyristors |
US9646869B2 (en) | 2010-03-02 | 2017-05-09 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
US10373956B2 (en) | 2011-03-01 | 2019-08-06 | Micron Technology, Inc. | Gated bipolar junction transistors, memory arrays, and methods of forming gated bipolar junction transistors |
-
1991
- 1991-03-12 JP JP4633591A patent/JPH04283914A/ja not_active Withdrawn
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11103035A (ja) * | 1997-07-30 | 1999-04-13 | Tadahiro Omi | 半導体基板及びその作製方法 |
JP2003509843A (ja) * | 1999-09-08 | 2003-03-11 | コミツサリア タ レネルジー アトミーク | 2つの半導体構成要素間の導電性ボンディング方法 |
KR20020072103A (ko) * | 2001-03-09 | 2002-09-14 | 송오성 | 니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법 |
JP2004349428A (ja) * | 2003-05-21 | 2004-12-09 | Tadahiro Omi | 半導体装置およびその製造方法 |
JP4700264B2 (ja) * | 2003-05-21 | 2011-06-15 | 財団法人国際科学振興財団 | 半導体装置 |
US8227912B2 (en) | 2004-10-01 | 2012-07-24 | Foundation For Advancement Of International Science | Semiconductor device with Cu metal-base and manufacturing method thereof |
US8859359B2 (en) | 2010-03-02 | 2014-10-14 | Micron Technology, Inc. | Floating body cell structures, devices including same, and methods for forming same |
US10157769B2 (en) | 2010-03-02 | 2018-12-18 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
US8809145B2 (en) | 2010-03-02 | 2014-08-19 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
US8841715B2 (en) | 2010-03-02 | 2014-09-23 | Micron Technology, Inc. | Floating body cell structures, devices including same, and methods for forming same |
CN102782850A (zh) * | 2010-03-02 | 2012-11-14 | 美光科技公司 | 绝缘体上半导体金属结构、形成此些结构的方法及包含此些结构的半导体装置 |
US8866209B2 (en) | 2010-03-02 | 2014-10-21 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
US8980699B2 (en) | 2010-03-02 | 2015-03-17 | Micron Technology, Inc. | Thyristor-based memory cells, devices and systems including the same and methods for forming the same |
US10325926B2 (en) | 2010-03-02 | 2019-06-18 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
JP2013521648A (ja) * | 2010-03-02 | 2013-06-10 | マイクロン テクノロジー, インク. | セミコンダクタ・メタル・オン・インシュレータ構造、斯かる構造の形成方法、及び斯かる構造を含む半導体装置 |
US9646869B2 (en) | 2010-03-02 | 2017-05-09 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
US9608119B2 (en) | 2010-03-02 | 2017-03-28 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
US9129983B2 (en) | 2011-02-11 | 2015-09-08 | Micron Technology, Inc. | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor |
US10373956B2 (en) | 2011-03-01 | 2019-08-06 | Micron Technology, Inc. | Gated bipolar junction transistors, memory arrays, and methods of forming gated bipolar junction transistors |
US10886273B2 (en) | 2011-03-01 | 2021-01-05 | Micron Technology, Inc. | Gated bipolar junction transistors, memory arrays, and methods of forming gated bipolar junction transistors |
US9361966B2 (en) | 2011-03-08 | 2016-06-07 | Micron Technology, Inc. | Thyristors |
US9691465B2 (en) | 2011-03-08 | 2017-06-27 | Micron Technology, Inc. | Thyristors, methods of programming thyristors, and methods of forming thyristors |
US9269795B2 (en) | 2011-07-26 | 2016-02-23 | Micron Technology, Inc. | Circuit structures, memory circuitry, and methods |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4897362A (en) | Double epitaxial method of fabricating semiconductor devices on bonded wafers | |
JPH04266047A (ja) | 埋め込み層形成に相当するsoi型半導体装置の製造方法及び半導体装置 | |
JPS61208869A (ja) | 半導体装置及びその製造方法 | |
JPH04283914A (ja) | 貼り合わせ半導体基板とその製造方法 | |
US10249499B2 (en) | Method for manufacturing a semiconductor device comprising a thin semiconductor wafer | |
JP2528592B2 (ja) | バイポ―ラ・トランジスタの製造方法 | |
JPH0888153A (ja) | 積層構造ウェハおよびその形成方法 | |
JPH0582986B2 (ja) | ||
JP3653963B2 (ja) | 半導体装置およびその製造方法 | |
JP3243071B2 (ja) | 誘電体分離型半導体装置 | |
JPS6095969A (ja) | 半導体集積回路の製造方法 | |
JPH11354535A (ja) | 半導体装置およびその製造方法 | |
JPH0462847A (ja) | 半導体装置及びその製造方法 | |
JP2853761B2 (ja) | 半導体装置およびその製造方法 | |
US5132770A (en) | Semiconductor device having improved multi-layered substrate structure | |
JP2969669B2 (ja) | 半導体装置の製造方法 | |
JPH03203333A (ja) | 半導体装置及びその製法 | |
JPH07111973B2 (ja) | 半導体装置の製造方法 | |
JP2001230392A (ja) | Soiウェーハの製造方法 | |
JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
JP3029267B2 (ja) | 半導体装置の製造方法 | |
JPH04152531A (ja) | 半導体装置の製造方法 | |
JPH0547914A (ja) | 誘電体分離基板及びその製造方法 | |
JPH02125657A (ja) | 半導体装置 | |
JPH053200A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |