KR20020072103A - 니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법 - Google Patents

니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법 Download PDF

Info

Publication number
KR20020072103A
KR20020072103A KR1020010012153A KR20010012153A KR20020072103A KR 20020072103 A KR20020072103 A KR 20020072103A KR 1020010012153 A KR1020010012153 A KR 1020010012153A KR 20010012153 A KR20010012153 A KR 20010012153A KR 20020072103 A KR20020072103 A KR 20020072103A
Authority
KR
South Korea
Prior art keywords
silicon substrate
nickel
silicon
silicide
pair
Prior art date
Application number
KR1020010012153A
Other languages
English (en)
Inventor
송오성
이영민
이상현
Original Assignee
송오성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 송오성 filed Critical 송오성
Priority to KR1020010012153A priority Critical patent/KR20020072103A/ko
Publication of KR20020072103A publication Critical patent/KR20020072103A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 두 단결정 실리콘 기판 사이에 니켈층을 성막한 후 열처리를 통하여 접합시킨 실리콘 기판쌍의 제조방법에 관한 것으로서, 산화막을 제거한 실리콘 기판 전면에 니켈층을 성막시키는 단계와, 상기의 니켈 박막이 형성된 실리콘 기판과 산화막을 제거한 다른 하나의 실리콘 기판을 경면을 서로 마주보도록 하여 클래스 100이상의 고청정 분위기에서 가접시키는 단계와, 상기의 가접된 기판쌍을 실온∼1300℃범위에서 열처리하여 니켈박막을 니켈실리사이드로 형성시키는 단계로 구성되는 제조방법을 제공함으로써, 도전성을 가진 니켈실리사이드층을 중심으로 상하양면에 단결정 실리콘이 형성되어 MEMS등 3차원적인 미세구조를 구현하기 용이하고 층 자체가 우수한 도전성을 가져 식각비가 우수하면서도 전기적 배선을 하기 용이한 효과가 있다.

Description

니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법{Fabrication of Si NiSix Si wafer pairs}
본 발명은 니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법에 관한 것으로써, 특히 두 단결정 실리콘 기판 사이에 니켈층을 성막한 후 열처리를 통하여 접합시킨 실리콘 기판쌍의 제조방법에 관한 것이다.
두 단결정 실리콘 박막 사이에 절연층으로 실리카(SiO2)를 사용한 SOI(Silicon On Insulator)는 이미 개발되어 사용되고 있다. 상부실리콘이 비교적 수㎛이상으로 두꺼운 후막실리콘(thick-SiO2)은 MEMS(micro-electronic-mechanical system)분야나 고전력 반도체 소자 등에 활용되고 있으며, 상부실리콘이 ㎛이하의 두께로 얇은 박막실리콘(thin-SiO2)은 CMOS(Complementary Metal OxideSemiconductor)의 하부누설전류를 감소시켜 CPU등 소자의 동작속도를 30%이상 개선할 수 있기 때문에 이미 상용화되고 있는 실정이다.
최근 MEMS의 발달에 따라 선폭이 ㎛단위의 기능성소자를 3차원적으로 가공할 필요성이 커짐에 따라, 기존의 실리콘과 비교하여 사진식각에 의해 식각비 및 식각률을 선택적으로 제어하기 용이하며 기계적 물성을 위한 가공이 용이하고, 도전성을 가져서 전기적 구동에 따른 기능을 수행함으로써 기계적 물성목표를 달성하기 쉬운 소자구조, 즉 기계적·전기적 기능을 동시에 수행하기 용이한 소자를 만들기 위해 단결정 실리콘 사이에 균일한 도전성 박막을 가진 구조가 필요하게 되었다.
상기목적을 위해 비슷한 구조를 갖는 종래의 SOI 기판은 절연막질만을 가짐으로써 도전성을 부여할 수 없는 단점이 있고, 알루미늄(Al)이나 구리(Cu)등의 기존 반도체배선에 사용되는 금속물질을 접합매체로 사용할 경우에는 가공온도에 따라 면방향으로 우선확산에 따른 스파이킹(spiking) 현상 및 산화막 형성의 용이성 때문에 본래의 목적을 달성할 수 없는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로써, 본 발명의 목적은 두 단결정 실리콘 기판 사이에 니켈등의 금속으로 이루어진 박막층을 형성한 후 열처리하여 접합시킨 실리콘｜니켈실리사이드｜실리콘 구조를 갖는 기판쌍의 제조방법을 제공하는 것이다.
도 1은 본 발명에 의한 실시예 1의 제조공정도를 나타내는 개략도.
도 2는 열처리 온도에 따른 실시예 1의 기판쌍의 IR 카메라 사진.
도 3은 열처리 온도에 따른 실시예 1의 기판쌍의 접합율을 나타내는 그래프.
상기한 목적을 달성하기 위해 본 발명은 산화막을 제거한 실리콘 기판 전면에 니켈층을 성막시키는 단계와, 상기의 니켈 박막이 형성된 실리콘 기판과 산화막을 제거한 다른 하나의 실리콘 기판을 경면을 서로 마주보도록 하여 클래스 100이상의 고청정 분위기에서 가접시키는 단계와, 상기의 가접된 기판쌍을 실온∼1300℃범위에서 열처리하여 니켈박막을 니켈실리사이드로 형성시키는 단계를 포함하여 이루어짐을 특징으로 하는 니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법을 제공한다.
이하, 본 발명을 제조단계별로 상세히 설명하면 다음과 같다.
첫 번째 단계는 산화막을 제거한 실리콘 기판 전면에 니켈층을 성막시키는 단계로서, 니켈층을 성막시키는 공정은 물리적 열증착법, 스퍼터링법, MBE(Molecular Beam Epitaxy)법에 의한 증착법, 무전해 도금 및 도금방법에 의한 일반 박막성막공정등을 이용할 수 있으며 형성된 니켈실리사이드의 두께는 성막된 니켈층의 두께로서 조절될 수 있다.
상기의 니켈 대신에 텅스텐(W), 티타늄(Ti), 코발트(Co)를 사용하여 텅스텐실리사이드(WSix), 티타늄실리사이드(TiSi2), 코발트실리사이드(CoSi2) 등의 실리사이드를 형성시킬 수 있다.
두 번째 단계는 상기의 니켈 박막이 형성된 실리콘 기판과 산화막을 제거한 다른 하나의 실리콘 기판을 경면을 서로 마주보도록 하여 클래스 100이상의 고청정 분위기에서 가접시키는 단계로서, 기판사이의 이물질이 삽입되지 않은 환경에서 2개의 실리콘기판을 경면을 서로 마주보도록 하여 같은 방향으로 정렬시켜 가접시킨다.
세 번째 단계는 가접된 기판쌍을 실온∼1300℃범위에서 열처리하여 니켈박막을 니켈실리사이드로 형성시키는 단계로서, 가접된 기판쌍을 대기중에서 450∼700℃의 온도에서 15시간이상 열처리할 경우에 실리콘 기판쌍사이의 니켈이 주변의 실리콘과 반응하여 니켈모노실리사이드가 형성된다. 니켈모노실리사이드를 포함한 실리사이드는 정량적인 화합물로서 내식성이 우수하고 온도에 따른 안정상에 따라 도전성, 비도전성의 전기적 물성을 부여하기 용이하면서도 비교적 저온에서 실리사이드화가 가능하여 가공이 용이한 특징이 있다.
열처리 온도 범위를 변화시켜 니켈모노실리사이드에 비하여 전도성이 낮은 여러 실리사이드를 형성시킬 수 있는데, 열처리온도를 700∼1300℃으로 할 경우 NiSi2이 형성되며, 실온∼450℃이하로 할 경우에는 Ni2Si가 형성될 수 있다. 상기와 같이 열처리 온도를 변화시킴에 따라 전기적 특성의 제어가 용이하다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하면 다음과 같은 바, 본 발명이 실시예에 한정되는 것은 아니다.
<실시예 1>
2개의 직경 10㎝(100)의 p-type 실리콘기판의 산화막을 실온에서 10% HF로 5분간 산처리하여 제거하고 그 중 하나의 기판 경면 전면에 열증착법(thermal evaporator)으로 균일한 500Å두께의 니켈 금속층을 성막하였다. 증착에 사용된 Ni의 순도는 99.99%였고 챔버내의 초기 진공도는 5.0×10-5torr로 유지하였고 입력전원은 15W로 하였다. 다음 2개의 실리콘기판을 경면을 서로 마주보도록 하고 청정도가 클래스 100이상의 고청정상태에서 기판사이의 이물질이 삽입되지 않은 환경에서 같은 방향으로 정렬시켜 가접시킨다. 가접된 기판쌍을 일반적인 박스형 로에서 대기와 같은 분위기로 300∼900℃범위에서 15시간이상 열처리시켜 실리콘 기판쌍사이의 Ni이 주변의 실리콘과 반응하여 니켈실리사이드가 형성되도록 한다. 도 1에 상기의 제조공정에 대한 개략도를 나타내었다.
니켈실리사이드에 의해 접합된 Si｜NiSi｜Si 기판쌍을 목적에 맞게 CMP(chemical-mechanical polishing)등의 후속공정으로 상부 또는 하부 실리콘을 제거하고 980㎚이상의 장파장 적외선 카메라를 이용하여 접합정도를 분석하였으며 그 결과를 도 2에 나타내었다.
도 2의 결과로 부터 실시예 1의 기판쌍은 300∼900℃ 열처리 범위에서 약 30∼60%의 접합율을 나타냄을 알 수 있다. 또한 도 2의 결과를 Image Pro 라는 면적계산 전용 프로그램을 활용하여 열처리 온도에 따른 접합율을 도 3에 나타내었다. 도 3의 결과로부터 도전성 NiSi가 형성되는 450∼700℃의 범위중에서 특히 500℃에서 50%의 접합율을 나타내며, 도전성이 낮은 NiSi2가 형성되는 700℃이상에서는 약 60%의 접합율을 나타냄을 알 수 있다.
또한 실시예 1의 니켈모노실리사이드층에 대한 도전성을 측정한 결과 4.5Ω/sq.의 우수한 도전성을 나타낸다. 도전성 측정을 위해 하나의 실리콘 기판 위에 Ni를 증착시키고 열처리한 후에 4단자 측정법으로 면저항 측정을 수행한다.
상술한 바와 같이, 본 발명에 의한 실리콘｜니켈실리사이드｜실리콘 구조의 기판쌍은 도전성을 가진 니켈실리사이드층을 중심으로 상하양면에 단결정 실리콘이 형성되어 MEMS등 3차원적인 미세구조를 구현하기 용이하고 층 자체가 우수한 도전성을 가져 식각비가 우수하면서도 전기적 배선을 하기 용이하다. 또한 니켈 뿐 아니라 CoSi2, TiSi2등 기존 반도체 공정에서 활용되는 실리사이드를 대치하여 최종 목적에 맞는 기판쌍의 구조를 용이하게 제조함으로써 MEMS분야에 쉽게 활용될 수 있다. 한편 열처리온도 범위를 변화시켜 도전성이 낮은 NiSi2및 Ni2Si과 같은 여러 실리사이드를 형성시켜 열처리 온도에 따라 전기적 특성의 제어가 용이한 효과가 있다.

Claims (3)

  1. 산화막을 제거한 실리콘 기판전면에 니켈층을 성막시키는 단계와, 상기의 니켈 박막이 형성된 실리콘 기판과 산화막을 제거한 다른 하나의 실리콘 기판을 경면을 서로 마주보도록 하여 클래스 100이상의 고청정 분위기에서 가접시키는 단계와, 상기의 가접된 기판쌍을 실온∼1300℃범위에서 열처리하여 니켈박막을 니켈실리사이드로 형성시키는 단계를 포함하여 이루어짐을 특징으로 하는 니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법.
  2. 제 1 항에 있어서,
    상기의 열처리를 실온∼450℃로 할 경우에는 Ni2Si가 형성되며, 450∼700℃으로 할 경우에는 NiSi가 형성되며, 700∼1300℃으로 할 경우에는 NiSi2이 형성되는 것을 특징으로 하는 니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법.
  3. 제 1 항에 있어서,
    상기의 산화막을 제거한 실리콘 기판 전면에 니켈층을 성막시키는 공정은 물리적 열증착법, 스퍼터링법, MBE(Molecular Beam Epitaxy)법에 의한 증착법, 무전해 도금법중에서 어느하나를 사용하는 것을 특징으로 하는 니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법.
KR1020010012153A 2001-03-09 2001-03-09 니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법 KR20020072103A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010012153A KR20020072103A (ko) 2001-03-09 2001-03-09 니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010012153A KR20020072103A (ko) 2001-03-09 2001-03-09 니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법

Publications (1)

Publication Number Publication Date
KR20020072103A true KR20020072103A (ko) 2002-09-14

Family

ID=27696878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010012153A KR20020072103A (ko) 2001-03-09 2001-03-09 니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법

Country Status (1)

Country Link
KR (1) KR20020072103A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826787A (en) * 1986-03-18 1989-05-02 Fujitsu Limited Method for adhesion of silicon or silicon dioxide plate
JPH02148821A (ja) * 1988-11-30 1990-06-07 Toshiba Corp 接着半導体基板
JPH04283914A (ja) * 1991-03-12 1992-10-08 Fujitsu Ltd 貼り合わせ半導体基板とその製造方法
US6118181A (en) * 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826787A (en) * 1986-03-18 1989-05-02 Fujitsu Limited Method for adhesion of silicon or silicon dioxide plate
JPH02148821A (ja) * 1988-11-30 1990-06-07 Toshiba Corp 接着半導体基板
JPH04283914A (ja) * 1991-03-12 1992-10-08 Fujitsu Ltd 貼り合わせ半導体基板とその製造方法
US6118181A (en) * 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers

Similar Documents

Publication Publication Date Title
US5858873A (en) Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
US5102821A (en) SOI/semiconductor heterostructure fabrication by wafer bonding of polysilicon to titanium
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
US5365111A (en) Stable local interconnect/active area silicide structure for VLSI applications
JP3045946B2 (ja) 半導体デバイスの製造方法
US20060255404A1 (en) Semiconductor resistance element and fabrication method thereof
US4708904A (en) Semiconductor device and a method of manufacturing the same
JP3401757B2 (ja) 半導体チップ上に低応力ポリサイド導体を形成する方法
JPH088347B2 (ja) 室温で生成しうる銅−半導体複合体及びその形成方法
EP0370387A2 (en) Superconducting material
US5877037A (en) Process for reducing bond resistance in semiconductor devices and circuits
KR20020072103A (ko) 니켈실리사이드를 사이에 둔 실리콘 기판쌍의 제조방법
EP0638930A1 (en) Novel TiSi2/TiN clad interconnect technology
JP2000196086A (ja) チタンポリサイドゲ―トの形成方法
JP2699845B2 (ja) 半導体装置の製造方法
KR100884360B1 (ko) 니켈 실리사이드 제조방법
JP2006352127A (ja) 複数の熱処理によって自己整列されたシリサイド膜を形成する方法
KR100443793B1 (ko) 반도체 소자의 제조 방법
JP2966418B2 (ja) 配線コンタクトの形成方法
JPH05152245A (ja) 半導体素子の製造方法
KR960002067B1 (ko) 반도체장치 및 그의 제조방법
TWI292928B (en) Manufacturing method of semiconductor device
JPH07166323A (ja) β−ＦｅＳｉ２ 薄膜の製造方法及びβ−ＦｅＳｉ２ 薄膜を有する装置
JPS6151941A (ja) 電極・配線膜の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application