JP2008182032A - 半導体装置 - Google Patents

Abstract

【課題】外部抵抗を設けずに、飽和電流を低減でき、短絡耐量を向上させることができるＩＧＢＴを提供する。
【解決手段】トレンチ型ＩＧＢＴ10は、Ｐチャネル領域14の表面部に梯子状のエミッタ領域15が形成され、エミッタ領域15のストライプ状部15ａの表面からＰチャネル領域14の一部を貫いてＮ⁻半導体層13に達するように、トレンチ16が形成されている。トレンチ16の内壁面を覆うようにゲート絶縁膜17が形成され、トレンチ16を埋めるようにゲート電極18が形成されている。エミッタ領域15の不純物濃度は低濃度である。エミッタ電極がエミッタ領域15と接触する第１のコンタクト部21ａは、エミッタ領域15のクロスバー状部15ｂに幅広に設けられ、エミッタ電極がＰチャネル領域14と接触する第２のコンタクト部21ｂは、第１のコンタクト部21ａより幅が狭く形成されている。
【選択図】図１

Description

本発明は、半導体装置に係り、詳しくはトレンチ構造をもつ絶縁ゲート型バイポーラトランジスタに好適なエミッタ領域のパターン構造に特徴を有する半導体装置に関する。

絶縁ゲート型バイポーラトランジスタ（以下、適宜ＩＧＢＴと称す。）は、電圧駆動型素子であるため、電流駆動型のバイポーラトランジスタやゲートターンオフサイリスタ（ＧＴＯサイリスタ）より駆動電力が小さく、駆動回路を簡単にできる。また、ＭＯＳＦＥＴに比較してオン電圧が小さく損失が少ないため、電源やインバータ等の分野に急速に広まっている。

オン電圧の小さいＩＧＢＴとしては、例えば、特許文献１のＩＧＢＴが挙げられる。特許文献１のＩＧＢＴは、図５に示すように、高濃度のＰ型不純物を含むＰ^＋コレクタ層２０２を構成する半導体基板の上に、高濃度のＮ型不純物を含んだＮ^＋バッファ層２０３が形成されており、このＮ^＋バッファ層２０３の上に、低濃度のＮ型不純物を含んだＮ⁻半導体層２０４が形成されている。また、Ｎ⁻半導体層２０４の上にはＰベース層２０５が形成され、Ｐベース層２０５の上主面には、高濃度のＮ型不純物を選択的に拡散することによって、Ｎ^＋エミッタ層２０６が選択的に形成されている。そして、Ｐベース層２０５を複数に分割する溝（トレンチ）２０７が、Ｎ^＋エミッタ層２０６の表面からＰベース層２０５の一部を貫いてＮ⁻半導体層２０４に達するようにストライプ状に形成されている。溝２０７の内面にはゲート絶縁膜２０９が形成されており、その内側にポリシリコンで構成されるゲート電極（トレンチゲート）２１０が埋め込まれている。Ｎ^＋エミッタ層２０６は、溝２０７に挟まれたＰベース層２０５の上主面に梯子状に露出するように形成されており、Ｎ^＋エミッタ層２０６と、Ｐベース層２０５とにエミッタ電極２１２が接続されている。図５では、エミッタ電極２１２が接続される帯状領域Ｒａの境界を二点鎖線で表している。帯状領域Ｒａは一定幅Ｗａのストライプ状に形成されており、エミッタ電極２１２が梯子状に存在するＮ^＋エミッタ層２０６のクロスバー領域２０６ａと接触するようになっている。また、エミッタ電極２１２がＰベース層２０５と接触する部分ではＮ^＋エミッタ層２０６と接触しないように、Ｎ^＋エミッタ層２０６の溝２０７に沿って延びる部分と帯状領域Ｒａとの間の幅Ｗｂが確保されている。Ｐ^＋コレクタ層２０２の下主面にはコレクタ電極２１３が形成されている。

上記のように特許文献１のＩＧＢＴでは、高濃度のＮ型不純物からなるＮ^＋エミッタ層２０６が溝２０７に沿って連続して形成されているため、アクティブ領域がゲート電極２１０に沿って連続的に形成されることとなりオン電圧が小さくなる。また、Ｎ^＋エミッタ層２０６を高濃度のＮ型不純物で形成しているため、Ｎ^＋エミッタ層２０６のクロスバー領域２０６ａで接触しているエミッタ電極２１２とＮ^＋エミッタ層２０６との間のコンタクト抵抗が小さくなり、オン電圧が小さくなる。

ところで、ＩＧＢＴは負荷が短絡した状態でゲートにオン信号が入ると、素子が制限する飽和電流まで電流が流れる。負荷が短絡した場合、この飽和電流と電源電圧の積で与えられるジュール熱が発生し、ＩＧＢＴの温度が上昇する。この温度がある一定値以上になると、絶縁ゲートにより電流を制限できなくなり、ＩＧＢＴは破壊する。

一般にＩＧＢＴを使用した電機機器では、ＩＧＢＴが破壊する前に短絡状態を検出し、ゲート電圧を低下させることにより素子を保護している。そのため、ＩＧＢＴは、負荷が短絡した状態で所定の時間破壊しないことが求められる。負荷が短絡した状態で、ゲートにオン信号が加わってから素子が破壊するまでの時間は短絡耐量と呼ばれる。短絡耐量を大きくするためにはＩＧＢＴの飽和電流を低減（抑制）すれば良い。

飽和電流を低減して短絡耐量を上昇させる方法として、ＩＧＢＴチップの外部にエミッタ抵抗を設ける方法がある。
特開平７−２３５６７２号公報

飽和電流を低減する方法として、ＩＧＢＴチップの外部にエミッタ抵抗を設けた場合は、別途外部抵抗が必要となるため、部品点数が増えるという問題がある。
また、特許文献１のＩＧＢＴでは、Ｎ^＋エミッタ層２０６のクロスバー領域２０６ａと梯子状のＮ^＋エミッタ層２０６に囲まれたＰベース層２０５とに接触するエミッタ電極２１２の帯状領域（コンタクト領域）Ｒａは、その幅Ｗａが一定に形成されている。このため、エミッタ電極２１２の形成時にマスクずれが生じた場合は、梯子状のＮ^＋エミッタ層２０６に囲まれた部分でＰベース層２０５のみと接触していたエミッタ電極２１２が、同時にＮ^＋エミッタ層２０６の溝２０７に沿って延びる部分とも接触してしまうこととなり、エミッタ抵抗が低下して、飽和電流が高くなってしまうという問題がある。さらに、特許文献１のＩＧＢＴでは、エミッタ電極２１２とＮ^＋エミッタ層２０６のクロスバー領域２０６ａとの間のコンタクト抵抗のばらつきを低減するために、高濃度のＮ型不純物を用いて梯子状のＮ^＋エミッタ層２０６を形成している。このため、エミッタ抵抗が低下してしまい、飽和電流が高くなるという問題がある。

本発明は、前記従来の問題に鑑みてなされたものであって、その目的は外部抵抗を設けずに、飽和電流を低減でき、短絡耐量を向上させることができる半導体装置を提供することにある。

前記の目的を達成するため、請求項１に記載の発明は、第１導電型の第１の半導体層と、前記第１の半導体層上に形成された第２導電型の第２の半導体層と、前記第２の半導体層上に形成された第１導電型の第３の半導体層と、前記第３の半導体層の表面部にストライプ状部及びクロスバー状部からなる梯子状に形成された第２導電型のエミッタ領域とを備えている。また、前記エミッタ領域のストライプ状部と前記第３の半導体層と前記第２の半導体層とに接触する状態で前記ストライプ状部に沿ってストライプ状に形成されたゲート絶縁膜と、前記ゲート絶縁膜上にストライプ状に形成されたゲート電極と、前記第３の半導体層及び前記エミッタ領域に電気的に接続されたエミッタ電極と、前記第１の半導体層に電気的に接続されたコレクタ電極とを備えている。そして、前記エミッタ領域の第２導電型の不純物濃度は低濃度であり、前記エミッタ電極の前記エミッタ領域と接触する第１のコンタクト部は、前記エミッタ領域のクロスバー状部において幅広に設けられており、前記エミッタ電極の前記第３の半導体層と接触する第２のコンタクト部は、前記第１のコンタクト部より幅が狭く形成されている。ここで、「ストライプ状部」とは梯子の長手方向に延びる２本の支持部に相当する形状の部分を意味する。また、「クロスバー状部」とは、梯子の横木に相当する形状の部分を意味する。そして、「幅」とは、梯子の長手方向と直交する方向についての長さを意味する。

この発明では、エミッタ領域が梯子状に形成されるとともに、エミッタ領域の第２導電型の不純物濃度が低濃度であるため、エミッタ抵抗を確保でき、飽和電流が抑制されて短絡耐量が向上する。また、エミッタ電極は、エミッタ領域のクロスバー状部に幅広に設けられた第１のコンタクト部においてエミッタ領域と接触するため、第１のコンタクト部の幅が広くなり、エミッタ電極とエミッタ領域との間のコンタクト抵抗のばらつきが低減される。そして、エミッタ領域のストライプ状部がゲート絶縁膜に沿って連続して延びるように形成され、かつエミッタ電極は、第３の半導体層とはクロスバー状部の間に形成された第２のコンタクト部において接触しており、その第２のコンタクト部は、第１のコンタクト部より幅が狭く形成されている。つまり、エミッタ領域のストライプ状部と第２のコンタクト部とが接触しにくい構成となっているため、エミッタ抵抗を安定して確保できる。また、エミッタ領域のストライプ状部がゲート絶縁膜に沿って連続して延びるように形成されることになるため、アクティブ領域の面積を十分に確保でき、オン電圧を小さくできる。

請求項２に記載の発明は、請求項１に記載の発明において、前記ゲート絶縁膜は、前記エミッタ領域のストライプ状部の表面から前記第２の半導体層にまで延びるように形成されたトレンチの内壁を覆うように形成され、前記ゲート電極は前記ゲート絶縁膜上から前記トレンチを埋めるように形成されている。この発明では、ゲートが平面ではなく縦方向に形成されるため、プレナー型（横型）の場合よりセルサイズの小型化ができる。

本発明によれば、外部抵抗を設けずに、飽和電流を低減でき、短絡耐量を向上させることができる半導体装置を提供することができる。

以下、本発明をＮチャネル型のトレンチ型ＩＧＢＴに具体化した一実施形態を図１及び図２にしたがって説明する。図１はエミッタ電極や絶縁膜等を省略したＩＧＢＴの模式斜視図であり、図２（ａ）は図１のＡ−Ａ線に対応する模式断面図であり、図２（ｂ）は図１のＢ−Ｂ線に対応する模式断面図である。なお、図１では断面のハッチングを省略し、図２においては断面のハッチングを一部省略している。

図１及び図２に示すように、半導体装置としてのトレンチ型ＩＧＢＴ１０は、第１導電型の第１の半導体層としてのＰ^＋コレクタ層１１の上にＮ^＋半導体層１２及びＮ⁻半導体層１３が順に形成されている。Ｎ^＋半導体層１２及びＮ⁻半導体層１３により第２導電型の第２の半導体層が構成されている。Ｎ⁻半導体層１３の上には、第１導電型の第３の半導体層としてのＰチャネル領域１４が形成されている。Ｐチャネル領域１４の表面部にはストライプ状部１５ａ及びクロスバー状部１５ｂからなる梯子状に形成された第２導電型のエミッタ領域１５が形成されている。

エミッタ領域１５の第２導電型の不純物濃度は、従来技術のＩＧＢＴにおけるエミッタ領域の不純物濃度より低濃度、例えば、１／２以下に設定されている。具体的には、従来技術のエミッタ領域の不純物濃度が１×１０^２０ｃｍ^−３であるのに対して、この実施形態ではエミッタ領域１５の不純物濃度が５×１０^１９ｃｍ^−３である。

エミッタ領域１５のストライプ状部１５ａの表面からＰチャネル領域１４の一部を貫いてＮ⁻半導体層１３に達するように、トレンチ１６がストライプ状に形成されている。そして、トレンチ１６の内壁面を覆うようにゲート絶縁膜１７が形成され、ゲート絶縁膜１７上からトレンチ１６を埋めるようにゲート電極１８が形成されている。即ち、ゲート絶縁膜１７は、エミッタ領域１５のストライプ状部１５ａ及びＰチャネル領域１４と接触する状態でストライプ状部１５ａに沿ってストライプ状に形成されており、ゲート電極１８は、ゲート絶縁膜１７上にストライプ状に形成されている。

図２（ａ），（ｂ）に示すように、ゲート電極１８の上面、Ｐチャネル領域１４の上面及びエミッタ領域１５を覆うように絶縁膜１９が設けられている。絶縁膜１９には、クロスバー状部１５ｂの中央付近と対応する位置及びＰチャネル領域１４の中央付近に開口部２０が形成されている。そして、絶縁膜１９を覆うようにエミッタ電極２１が形成され、エミッタ電極２１は、開口部２０を介してＰチャネル領域１４及びエミッタ領域１５と電気的に接続されている。エミッタ電極２１は、開口部２０と対応する部分がＰチャネル領域１４及びエミッタ領域１５とのコンタクト部となる。

エミッタ電極２１のエミッタ領域１５との第１のコンタクト部２１ａは、エミッタ領域１５のクロスバー状部１５ｂにおいてエミッタ領域１５と接触し、エミッタ電極２１のＰチャネル領域１４との第２のコンタクト部２１ｂは、エミッタ領域１５の両ストライプ状部１５ａから等距離の位置においてＰチャネル領域１４と接触する。エミッタ領域１５との第１のコンタクト部２１ａは幅広に形成されており、Ｐチャネル領域１４との第２のコンタクト部２１ｂの幅Ｗｃは、エミッタ領域１５との第１のコンタクト部２１ａの幅Ｗｅより狭く形成されている。トレンチ型ＩＧＢＴ１０の大きさにもよるが、例えば、幅Ｗｅは２μｍ程度、幅Ｗｃは１μｍに形成されている。なお、図１には第１のコンタクト部２１ａ及び第２のコンタクト部２１ｂが二点鎖線で図示されている。

Ｐ^＋コレクタ層１１の下面にはコレクタ電極２２が形成され、Ｐ^＋コレクタ層１１とコレクタ電極２２とが電気的に接続されている。
次に前記のように構成されたトレンチ型ＩＧＢＴ１０の作用を説明する。トレンチ型ＩＧＢＴ１０を使用する場合は、まず、外部電源を接続してコレクタ電極２２とエミッタ電極２１との間に正方向に電圧（コレクタ電圧）を印加する。この状態で、ゲート電極１８とエミッタ電極２１との間の正方向に、所定のゲート閾電圧を超えるゲート電圧を印加する（ゲートをオンする）。すると、Ｐチャネル領域１４におけるトレンチ１６の側壁付近にＮ型のチャネルが形成される。また、エミッタ電極２１からエミッタ領域１５を経由した電子がＮ⁻半導体層１３へ注入される。この注入された電子によりＰ^＋コレクタ層１１とＮ⁻半導体層１３（Ｎ^＋半導体層１２を含む）との間が順バイアスされるので、Ｐ^＋コレクタ層１１からＮ⁻半導体層１３へホールが注入される。その結果、Ｎ⁻半導体層１３の抵抗が低下し、コレクタ電極２２からエミッタ電極２１へ主電流（コレクタ電流）が流れる。

次にゲート電圧をゼロあるいはマイナスの値に戻す（ゲートをオフする）と、Ｐチャネル領域１４に形成されたチャネルは消滅し、Ｐチャネル領域１４は本来のＰ型の導電形式へ復帰する。その結果、エミッタ電極２１からの電子の注入が止まるので、Ｐ^＋コレクタ層１１からのホールの注入も停止する。その後、Ｎ⁻半導体層１３及びＮ^＋半導体層１２に溜まっていた電子とホールは、それぞれコレクタ電極２２及びエミッタ電極２１へと回収されるか、又は互いに再結合する。

従来技術においては、エミッタ電極２１がエミッタ領域１５と接触する第１のコンタクト部２１ａの幅Ｗｅと、エミッタ電極２１がＰチャネル領域１４と接触する第２のコンタクト部２１ｂの幅Ｗｃとは同じに形成されていた。そして、ＩＧＢＴの構造上、トレンチ１６に沿って延びるエミッタ領域１５のストライプ状部１５ａと第２のコンタクト部２１ｂとの間の幅Ｗｂは十分に確保される必要があり、第２のコンタクト部２１ｂの幅は制限されていた。即ち、エミッタ電極２１とエミッタ領域１５とが接触する第１のコンタクト部２１ａの幅は、第２のコンタクト部２１ｂの幅に依存していたのである。

そのため、エミッタ電極２１とエミッタ領域１５との間のコンタクト抵抗のばらつきを低減し、エミッタ領域１５のストライプ状部１５ａと第２のコンタクト部２１ｂとの間の幅Ｗｂを確保し、しかもアクティブ領域を十分に確保するためには、エミッタ領域１５の不純物濃度を高濃度にする必要があった。しかし、不純物濃度を高濃度にすると、エミッタ抵抗が低下して飽和電流が上昇するため短絡耐量が低下する虞がある。なお、エミッタ領域１５のトレンチ１６に沿って延びる部分の一部を削除すると、飽和電流を抑制できるが、アクティブ領域の面積が低下してしまい、オン電圧が上昇する虞がある。

これに対して、この実施形態（本発明）では、エミッタ領域１５を梯子状に形成するとともに、エミッタ領域１５の不純物濃度を従来技術より低濃度にし、エミッタ電極２１がエミッタ領域１５と接触する第１のコンタクト部２１ａの幅Ｗｅを広くし、エミッタ電極２１がＰチャネル領域１４と接触する第２のコンタクト部２１ｂの幅Ｗｃを、第１のコンタクト部２１ａの幅Ｗｅより狭くしている。即ち、従来は一定であった第１のコンタクト部２１ａの幅と第２のコンタクト部２１ｂの幅を、それぞれが最適となるように、異なる幅で設計している。

エミッタ電極２１がエミッタ領域１５と接触する第１のコンタクト部２１ａの幅Ｗｅを広くしているので、エミッタ電極２１とエミッタ領域１５との間のコンタクト抵抗のばらつきが低減される。また、エミッタ電極２１がＰチャネル領域１４と接触する第２のコンタクト部２１ｂの幅Ｗｃを第１のコンタクト部２１ａの幅Ｗｅより狭くしているので、トレンチ１６に沿って延びるエミッタ領域１５のストライプ状部１５ａと第２のコンタクト部２１ｂとの間の幅Ｗｂを十分に確保できる。つまり、トレンチ１６に沿って延びるエミッタ領域１５のストライプ状部１５ａとエミッタ電極２１との接触がなくなり、エミッタ抵抗を安定して確保できる。さらに、トレンチ１６に沿って延びるようにエミッタ領域１５のストライプ状部１５ａを形成しているので、アクティブ領域の面積を十分に確保でき、オン電圧を小さくすることができる。そして、エミッタ領域１５の不純物濃度を低濃度としているため、エミッタ抵抗として機能するストライプ状部１５ａの抵抗値が高くなり、飽和電流が抑制される。

この実施形態によれば、以下に示す効果を得ることができる。
（１）ＩＧＢＴは、エミッタ領域１５が梯子状に形成されるとともに、エミッタ領域１５の第２導電型の不純物濃度が従来のエミッタ領域の不純物濃度より低濃度のため、エミッタ抵抗を確保でき、飽和電流が抑制されて短絡耐量が向上する。即ち、外部抵抗を設けずに、ＩＧＢＴの飽和電流を低減でき、短絡耐量を向上させることができる。

（２）エミッタ電極２１は、エミッタ領域１５のクロスバー状部１５ｂに設けられた第１のコンタクト部においてエミッタ領域１５と接触するため、第１のコンタクト部２１ａの幅を広くすることにより、エミッタ電極２１とエミッタ領域１５との間のコンタクト抵抗のばらつきが低減する。また、コンタクト部の形成プロセス中に発生するマスクずれの有無にかかわらず、即ち絶縁膜１９に形成された開口部２０のずれの有無にかかわらず、エミッタ領域１５とエミッタ電極２１とが接する面積を常に一定に保つことができる。これにより、左右のセルにおけるそれぞれのコレクタ−エミッタ間電流のバランスをとることができるので、コレクタ−エミッタ間電流のバランスが悪くなることに影響を受けて起こるオン電圧の上昇や短絡耐量の低下を抑制することができる。

（３）エミッタ領域１５のストライプ状部１５ａがゲート絶縁膜１７に沿って連続して延びるように形成され、かつエミッタ電極２１は、Ｐチャネル領域１４とはクロスバー状部１５ｂの間に形成された第２のコンタクト部２１ｂにおいて接触し、その第２のコンタクト部２１ｂは、第１のコンタクト部２１ａより幅が狭く形成されている。そのため、エミッタ電極２１がＰチャネル領域１４と接触する部分においては、トレンチ１６に沿って延びるエミッタ領域１５のストライプ状部１５ａと第２のコンタクト部２１ｂとの間の幅Ｗｂを十分に確保できる。即ち、第２のコンタクト部２１ｂの幅に依存することなく、第１のコンタクト部２１ａの幅を設定できるので、第１のコンタクト部２１ａの幅を十分に広くしてコンタクト抵抗のばらつきを低減することが容易になる。

（４）（１）〜（３）の構成がトレンチ型ＩＧＢＴ１０に適用されているため、プレナー型ＩＧＢＴに比較してセルの微細化が可能なトレンチ型のＩＧＢＴにおいて、（１）〜（３）の効果が得られ、セルサイズの小型化に寄与する。

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ エミッタ電極２１がＰチャネル領域１４と接触する第２のコンタクト部２１ｂは、エミッタ領域１５の両クロスバー状部１５ｂと連続する形状に限らない。例えば、図３（ａ）に示すように、第２のコンタクト部２１ｂがそれぞれクロスバー状部１５ｂから突出する形状に形成したり、図３（ｂ）に示すように、第２のコンタクト部２１ｂがクロスバー状部１５ｂとは連続せずに、Ｐチャネル領域１４の中央に存在する形状に形成したりしてもよい。これらの場合も前記実施形態と同様の効果が得られる。

○ ＩＧＢＴはトレンチ型（縦型）に限らず、プレナー型（横型）であってもよい。プレナー型の場合は、例えば、図４に示すように、Ｎ⁻半導体層１３上にＰチャネル領域１４が選択的に形成され、Ｐチャネル領域１４の表面部にエミッタ領域１５が梯子状に形成される。ゲート絶縁膜１７は、エミッタ領域１５のストライプ状部１５ａとＰチャネル領域１４とＮ⁻半導体層１３との上面と接触する状態でストライプ状部１５ａに沿ってストライプ状に形成され、ゲート絶縁膜１７上にゲート電極１８がストライプ状に形成される。そして、図示しない絶縁膜１９がＰチャネル領域１４、エミッタ領域１５及びゲート電極１８を覆うように形成されるとともに、絶縁膜１９の上にエミッタ電極２１（図示せず）が形成される。エミッタ電極２１は絶縁膜１９に設けられた開口部２０と対応する部分の第１のコンタクト部２１ａ及び第２のコンタクト部２１ｂにおいて、エミッタ領域１５及びＰチャネル領域１４と電気的に接続される。なお、エミッタ電極２１がエミッタ領域１５と接触する第１のコンタクト部２１ａ及びＰチャネル領域１４と接触する第２のコンタクト部２１ｂを、図４に二点鎖線で示す。

○ 第１の半導体層（Ｐ^＋コレクタ層１１）上に形成された第２導電型の第２の半導体層はＮ^＋半導体層１２及びＮ⁻半導体層１３で構成する代わりに、Ｎ^＋半導体層１２を省略してＮ⁻半導体層１３のみで構成してもよい。

○ Ｎチャネル型のＩＧＢＴに限らず、Ｐチャネル型のＩＧＢＴとしてもよい。この場合、第１導電型の不純物と第２導電型の不純物とを逆に用いればよい。即ち、第１導電型の不純物をＰ型からＮ型に変更し、第２導電型の不純物をＮ型からＰ型に変更する。例えば、Ｐ^＋コレクタ層１１をＮ^＋コレクタ層、Ｎ^＋半導体層１２をＰ^＋半導体層、Ｎ⁻半導体層１３をＰ⁻半導体層、Ｐチャネル領域１４をＮチャネル領域、エミッタ領域１５の不純物をＮ型からＰ型とする。

以下の技術的思想（発明）は前記実施形態から把握できる。
（１）請求項１又は請求項２に記載の発明において、前記第２の半導体層は、２層で構成され、前記第１の半導体層上に形成された第１の層はその上に形成された第２の層に比較して第２導電型の不純物濃度が高く形成されている。

一実施形態のトレンチ型ＩＧＢＴの一部省略模式斜視図。 （ａ）は図１のＡ−Ａ線の位置で切断した模式断面図、（ｂ）は図１のＢ−Ｂ線の位置で切断した模式断面図。 （ａ），（ｂ）は別の実施形態におけるＩＧＢＴの一部省略模式平面図。 別の実施形態におけるＩＧＢＴの一部省略模式斜視図。 従来技術の模式斜視図。

符号の説明

Ｗｃ，Ｗｅ…幅、１１…第１の半導体層としてのＰ^＋コレクタ層、１２…第２の半導体層を構成するＮ^＋半導体層、１３…第２の半導体層を構成するＮ⁻半導体層、１４…第３の半導体層としてのＰチャネル領域、１５…エミッタ領域、１５ａ…ストライプ状部、１５ｂ…クロスバー状部、１６…トレンチ、１７…ゲート絶縁膜、１８…ゲート電極、２１…エミッタ電極、２１ａ…第１のコンタクト部、２１ｂ…第２のコンタクト部、２２…コレクタ電極。

Claims (2)

1. 第１導電型の第１の半導体層と、
   前記第１の半導体層上に形成された第２導電型の第２の半導体層と、
   前記第２の半導体層上に形成された第１導電型の第３の半導体層と、
   前記第３の半導体層の表面部にストライプ状部及びクロスバー状部からなる梯子状に形成された第２導電型のエミッタ領域と、
   前記エミッタ領域のストライプ状部と前記第３の半導体層と前記第２の半導体層とに接触する状態で前記ストライプ状部に沿ってストライプ状に形成されたゲート絶縁膜と、
   前記ゲート絶縁膜上にストライプ状に形成されたゲート電極と、
   前記第３の半導体層及び前記エミッタ領域に電気的に接続されたエミッタ電極と、
   前記第１の半導体層に電気的に接続されたコレクタ電極とを備え、
   前記エミッタ領域の第２導電型の不純物濃度は低濃度であり、
   前記エミッタ電極の前記エミッタ領域と接触する第１のコンタクト部は、前記エミッタ領域のクロスバー状部において幅広に設けられており、前記エミッタ電極の前記第３の半導体層と接触する第２のコンタクト部は、前記第１のコンタクト部より幅が狭く形成されていることを特徴とする半導体装置。
2. 前記ゲート絶縁膜は、前記エミッタ領域のストライプ状部の表面から前記第２の半導体層にまで延びるように形成されたトレンチの内壁面を覆うように形成され、前記ゲート電極は前記ゲート絶縁膜上から前記トレンチを埋めるように形成されている請求項１に記載の半導体装置。

Images