KR102518360B1 - 반도체 초접합 소자의 제조 방법 - Google Patents

반도체 초접합 소자의 제조 방법 Download PDF

Info

Publication number
KR102518360B1
KR102518360B1 KR1020217042878A KR20217042878A KR102518360B1 KR 102518360 B1 KR102518360 B1 KR 102518360B1 KR 1020217042878 A KR1020217042878 A KR 1020217042878A KR 20217042878 A KR20217042878 A KR 20217042878A KR 102518360 B1 KR102518360 B1 KR 102518360B1
Authority
KR
South Korea
Prior art keywords
type
groove
layer
forming
etching
Prior art date
Application number
KR1020217042878A
Other languages
English (en)
Other versions
KR20220015453A (ko
Inventor
웨이 류
위안린 위안
전이 쉬
이 궁
Original Assignee
수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 filed Critical 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드
Publication of KR20220015453A publication Critical patent/KR20220015453A/ko
Application granted granted Critical
Publication of KR102518360B1 publication Critical patent/KR102518360B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본문에서는 반도체 초접합 소자의 제조 방법을 개시한다. 해당 방법은, 먼저 에피택셜 공정을 통해 p형 칼럼을 형성한 다음, 자체로 얼라인하여 게이트를 형성한다.

Description

반도체 초접합 소자의 제조 방법
본 출원은 2020년 5월 6일에 중국특허청에 제출된 출원번호가 202010372056.5인 중국특허출원의 우선권을 주장하는 바, 해당 출원의 전부 내용은 참조로서 본 출원에 포함된다.
[기술분야]
본 개시는 반도체 초접합 소자 기술분야에 관한 것으로, 예를 들면, 반도체 초접합 소자의 제조 방법에 관한 것이다.
반도체 초접합 소자는 전하 균형 기술에 기반하여, 온저항 및 기생 커패시터를 감소하여, 반도체 초접합 소자가 매우 빠른 스위칭 특성을 가지도록 할 수 있으며, 스위칭 소모를 감소하여 보다 높은 전력 변환 효율을 구현할 수 있다. 관련 기술의 반도체 초접합 소자의 주요 제조 공정은 다음의 내용을 포함한다. 우선, 도 1에 도시된 바와 같이, n형 에피택셜층(10) 상에 하드 마스크층(11)을 형성한 후, 포토리소그래피 및 식각을 수행하여, 하드 마스크층(11)에 개구를 형성하고, n형 에피택셜층(10) 내에 요홈(12)을 형성한다. 그 다음 도 2에 도시된 바와 같이, 에피택셜 공정을 통해 형성된 요홈 내에 p형 칼럼(13)을 형성하고 평탄화 처리를 수행한 후, 도 3에 도시된 바와 같이, 또 한 번의 포토리소그래피 공정 및 식각 공정을 통해 게이트 유전체층(14) 및 게이트(15)를 형성하며, 마지막으로 n형 에피택셜층(10) 내에 p형 바디 영역(16) 및 p형 바디 영역(16) 내에 위치하는 n형 소스 영역(17)을 형성한다. 관련 기술에서, 평면형 반도체 초접합 소자이든 요홈형 반도체 초접합 소자든이지를 막론하고, p형 칼럼 형성시 한 번의 포토리소그래피 공정을 수행해야 하고, 그리고 게이트 형성시 한 번의 포토리소그래피 공정을 더 수행해야 하는데, 포토리소그래피 공정은 비용이 높고, 얼라인 편차 위험이 존재하므로, 반도체 초접합 소자의 제조 비용 및 제조 위험이 비교적 높다.
본 개시는 반도체 초접합 소자의 제조 방법을 제공하여, 반도체 초접합 소자의 제조 비용 및 반도체 초접합 소자의 제조 위험을 감소한다.
본 개시는 반도체 초접합 소자의 제조 방법을 제공하며, 이는,
n형 에피택셜층 상에 하드 마스크층을 형성하고, 포토리소그래피 공정을 통해 p형 칼럼의 위치를 정의한 후, 상기 하드 마스크층을 식각하여, 상기 하드 마스크층 내에 적어도 하나의 개구를 형성하는 단계-상기 개구는 상기 p형 칼럼의 위치와 대응함-;
상기 하드 마스크층을 마스크로서 상기 n형 에피택셜층을 식각하여, 상기 n형 에피택셜층 내에 제1 요홈을 형성하는 단계-상기 제1 요홈의 폭은 대응하는 상기 개구의 폭보다 크며, 상기 제1 요홈은 대응하는 상기 개구의 하측에 위치하는 p형 칼럼 영역 및 상기 p형 칼럼 영역 양측에 위치하는 게이트 영역을 포함함-;
상기 제1 요홈의 게이트 영역 내에 희생 유전체층을 형성하는 단계;
상기 하드 마스크층 및 상기 희생 유전체층을 마스크로서, 상기 n형 에피택셜층을 식각하여, 상기 n형 에피택셜층 내에 제2 요홈을 형성하는 단계- 상기 제2 요홈은 대응하는 상기 p형 칼럼 영역의 하측에 위치함-;
상기 p형 칼럼 영역 및 상기 제2 요홈 내에 p형 칼럼을 형성하며, 상기 p형 칼럼과 상기 n형 에피택셜층 간에 pn 접합 구조를 형성하는 단계;
상기 하드 마스크층 및 상기 희생 유전체층을 제거하고, 상기 제1 요홈의 게이트 영역 내에 게이트 유전체층 및 게이트를 형성하는 단계; 를 포함한다.
선택적으로, 상기 반도체 초접합 소자의 제조 방법은,
상기 n형 에피택셜층 내에 p형 바디 영역을 형성하는 단계;
상기 p형 바디 영역 내에 n형 소스 영역을 형성하는 단계; 를 더 포함한다.
선택적으로, 상기 하드 마스크층은 산화실리콘층-질화실리콘층-산화실리콘층의 적층 구조이다.
선택적으로, 식각을 통해 상기 제1 요홈을 형성할 때, 이방성 식각 및 등방성 식각이 결합된 식각 방법을 사용한다.
선택적으로, 상기 희생 유전체층의 재료는 산화실리콘이다.
선택적으로, 상기 제2 요홈의 폭은 대응하는 상기 p형 칼럼 영역의 폭보다 크다.
선택적으로, 식각을 통해 상기 제2 요홈을 형성할 때, 이방성 식각 및 등방성 식각이 결합된 식각 방법을 사용한다.
선택적으로, p형 칼럼을 형성하기 전에, 한 번의 p형 이온 주입을 수행하여, 상기 제2 요홈의 하측 또는 상기 제2 요홈의 하측 및 양측의 상기 n형 에피택셜층 내에 p형 보상 영역을 형성한다.
선택적으로, 상기 p형 칼럼의 재료는 p형 다결정 실리콘이다.
본 개시에서 제공하는 반도체 초접합 소자의 제조 방법은, p형 칼럼을 형성한 후, 자체로 얼라인하여 게이트를 형성하므로, 게이트 및 p형 칼럼을 형성할 때 단지 한 번의 포토리소그래피 공정만을 수행하면 된다. 이로써, 반도체 초접합 소자의 제조 비용을 크게 감소하고, 반도체 초접합 소자의 제조 위험을 감소할 수 있다.
도 1 내지 도 3은 관련 기술의 반도체 초접합 소자의 제조 공정 중 주요 구조의 단면 구조 개략도이다.
도 4 내지 도 11은 본 개시에서 제공하는 반도체 초접합 소자의 제조 방법의 하나의 실시예의 제조 공정 중 주요 구조의 단면 구조 개략도이다.
이하 본 발명의 실시예 중의 도면을 결합하여 구체적인 방식을 통해 본 개시의 기술방안을 설명한다. 본 개시에서 사용되는 "구비", "함유" 및 "포함" 등과 같은 용어는 하나 또는 복수의 기타 요소 또는 그 조합의 존재 또는 추가를 배제하지 않는다. 아울러, 본 개시의 구체적인 실시형태를 설명하기 위해, 첨부된 도면의 개략도에서는 본 개시에서 서술된 층 및 영역의 두께를 확대하였으며, 도시된 도면의 크기는 실제 사이즈를 나타내지 않는다.
도 4 내지 도 11은 본 개시에서 제공하는 반도체 초첩합 소자의 제조 방법의 하나의 실시예의 제조 공정 중 주요 구조의 단면 구조 개략도이다.
우선, 도 4에 도시된 바와 같이, 제공된 n형 에피택셜층(20) 상에 하드 마스크층(30)을 형성하며, n형 에피택셜층(20)은 일반적으로 실리콘이고, 하드 마스크층(30)은 일반적으로 산화실리콘층-질화실리콘층-산화실리콘층의 적층 구조이다. 포토리소그래피 공정을 통해 p형 칼럼의 위치를 정의한 후 하드 마스크층(30)을 식각하여 하드 마스크층(30)에 적어도 하나의 개구(31)를 형성하며, 개구(31)와 p형 칼럼의 위치는 대응된다. 하드 마스크층(30) 중의 개구(31)의 개수(즉, p형 칼럼의 개수)는 설계된 반도체 초접합 소자의 규격에 의해 결정되며, 본 발명의 실시예에서는 예시적으로 2개의 개구(31)만을 도시한다.
계속하여, 도 5에 도시된 바와 같이, 하드 마스크층(30)을 마스크로서 n형 에피택셜층(20)을 식각하여 n형 에피택셜층(20) 내에 제1 요홈(32)을 형성하며, 제1 요홈(32)과 하드 마스크층(30) 중의 개구는 일일이 대응한다. 제1 요홈(32)은 대응되는 개구의 하측에 위치하는 p형 칼럼 영역(32a) 및 p형 칼럼 영역(32a)의 양측에 위치하는 게이트 영역(32b)을 포함한다. 식각을 통해 제1 요홈(32)을 형성할 때, 이방성 식각 및 등방성 식각을 결합하는 방법을 사용하며, 예를 들어, 먼저 이방성 식각 방법을 사용하여 제1 요홈(32)의 p형 칼럼 영역(32a)을 형성한 다음, 등방성 식각 방법을 사용하여 제1 요홈(32)의 게이트 영역(32b)을 형성한다.
계속하여, 도 6에 도시된 바와 같이, 제1 요홈의 게이트 영역 내에 희생 유전체층(40)을 형성하며, 희생 유전체층(40)은 일반적으로 산화실리콘이다. 해당 단계는, 먼저 증착 또는 산화를 통해 한 층의 산화실리콘을 형성한 다음, 증착된 산화실리콘을 에치백하는 단계를 포함한다. 증착을 통해 산화실리콘을 형성할 때, 산화실리콘으로 전체 제1 요홈을 충진할 수도 있고, 산화실리콘으로 전체 제1 요홈을 충진하지 않을 수도 있으나, 산화실리콘으로 제1 요홈의 게이트 영역은 충진하여야 한다.
계속하여, 도 7에 도시된 바와 같이, 하드 마스크층(30) 및 희생 유전체층(40)을 마스크로서, n형 에피택셜층(20)을 식각하여, 제1 요홈 하측에 위치하는 제2 요홈(34)을 n형 에피택셜층(20) 내에 형성한다. 선택적으로, 도 8에 도시된 바와 같이, 제2 요홈(34)의 폭은 대응되는 p형 칼럼 영역의 폭보다 클 수 있으며, 대응되게, 식각을 통해 제2 요홈(34)을 형성할 때, 이방성 식각 및 등방성 식각을 결합하는 식각 방법을 사용할 수 있으며, 예시적으로, 먼저 이방성 식각 방법을 사용하여 식각한 다음, 등방성 식각 방법을 사용하여 식각함으로써, 제2 요홈(34)의 폭을 증가하면, 인접된 제2 요홈(34) 간의 n형 에피택셜층의 폭은 감소된다.
계속하여, 도 9에 도시된 바와 같이, p형 칼럼 영역 및 제2 요홈 내에 p형 칼럼(23)을 형성하고, 하드 마스크층 및 희생 유전체층을 제거한다. p형 칼럼(23)과 n형 에피택셜층(20) 간에는 pn 접합 구조가 형성되며, p형 칼럼(23)의 재료는 p형 다결정 실리콘일 수 있으며, 일반적으로 에피택셜 공정을 통해 형성된다. 선택적으로, p형 칼럼(23)을 형성하기 전에 한 번의 p형 이온 주입을 수행하여, 제2 요홈의 하측 또는 제2 요홈의 하측 및 양측의 n형 에피택셜층 내에 p형 보상 영역을 형성함으로써, 보다 우수한 전하 균형 효과를 구현할 수 있다.
계속하여, 도 10에 도시된 바와 같이, 제1 요홈의 게이트 영역 내에 게이트 유전체층(21) 및 게이트(22)를 형성하며, 게이트(22)는 게이트 유전체층(21)을 통해 p형 칼럼(23)과 격리된다.
계속하여, 도 11에 도시된 바와 같이, n형 에피택셜층(20) 내에 p형 바디 영역(24)을 형성하며, p형 바디 영역(24) 내에 n형 소스 영역(25)을 형성한다.
그리고, 상규적인 공정에 따라 층간 유전체층, 금속층 등 구조를 형성하면, 반도체 초접합 소자를 획득할 수 있다.

Claims (9)

  1. n형 에피택셜층 상에 하드 마스크층을 형성하고, 포토리소그래피 공정을 통해 p형 칼럼의 위치를 정의한 후, 상기 하드 마스크층을 식각하여, 상기 하드 마스크층 내에 적어도 하나의 개구를 형성하는 단계-상기 개구는 상기 p형 칼럼의 위치와 대응함-;
    상기 하드 마스크층을 마스크로서 상기 n형 에피택셜층을 식각하여, 상기 n형 에피택셜층 내에 제1 요홈을 형성하는 단계-상기 제1 요홈의 폭은 대응되는 상기 개구의 폭보다 크며, 상기 제1 요홈은 대응되는 상기 개구의 하측에 위치하는 p형 칼럼 영역 및 상기 p형 칼럼 영역 양측에 위치하는 게이트 영역을 포함함-;
    상기 제1 요홈의 게이트 영역 내에 희생 유전체층을 형성하는 단계;
    상기 하드 마스크층 및 상기 희생 유전체층을 마스크로서, 상기 n형 에피택셜층을 식각하여, 상기 n형 에피택셜층 내에 제2 요홈을 형성하는 단계-상기 제2 요홈은 대응되는 상기 p형 칼럼 영역의 하측에 위치함-;
    상기 p형 칼럼 영역 및 상기 제2 요홈 내에 p형 칼럼을 형성하며, 상기 p형 칼럼과 상기 n형 에피택셜층 간에 pn 접합 구조를 형성하는 단계;
    상기 하드 마스크층 및 상기 희생 유전체층을 제거하고, 상기 제1 요홈의 게이트 영역 내에 게이트 유전체층 및 게이트를 형성하는 단계; 를 포함하는 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 n형 에피택셜층 내에 p형 바디 영역을 형성하는 단계;
    상기 p형 바디 영역 내에 n형 소스 영역을 형성하는 단계; 를 더 포함하는 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 하드 마스크층은 산화실리콘층-질화실리콘층-산화실리콘층의 적층 구조인 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  4. 제 1 항에 있어서,
    식각을 통해 상기 제1 요홈을 형성할 때, 이방성 식각 및 등방성 식각이 결합된 식각 방법을 사용하는 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 희생 유전체층의 재료는 산화실리콘인 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 제2 요홈의 폭은 대응되는 상기 p형 칼럼 영역의 폭보다 큰 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  7. 제 6 항에 있어서,
    식각을 통해 상기 제2 요홈을 형성할 때, 이방성 식각 및 등방성 식각이 결합된 식각 방법을 사용하는 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  8. 제 1 항에 있어서,
    상기 p형 칼럼을 형성하기 전에,
    한 번의 p형 이온 주입을 수행하여, 상기 제2 요홈의 하측 또는 상기 제2 요홈의 하측 및 양측의 상기 n형 에피택셜층 내에 p형 보상 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  9. 제 1 항에 있어서,
    상기 p형 칼럼의 재료는 p형 다결정 실리콘인 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
KR1020217042878A 2020-05-06 2020-09-22 반도체 초접합 소자의 제조 방법 KR102518360B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010372056.5A CN113628968B (zh) 2020-05-06 2020-05-06 半导体超结器件的制造方法
CN202010372056.5 2020-05-06
PCT/CN2020/116682 WO2021223353A1 (zh) 2020-05-06 2020-09-22 半导体超结器件的制造方法

Publications (2)

Publication Number Publication Date
KR20220015453A KR20220015453A (ko) 2022-02-08
KR102518360B1 true KR102518360B1 (ko) 2023-04-06

Family

ID=78376521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217042878A KR102518360B1 (ko) 2020-05-06 2020-09-22 반도체 초접합 소자의 제조 방법

Country Status (6)

Country Link
US (1) US11626480B2 (ko)
JP (1) JP7175449B2 (ko)
KR (1) KR102518360B1 (ko)
CN (1) CN113628968B (ko)
DE (1) DE112020003067T5 (ko)
WO (1) WO2021223353A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628969B (zh) * 2020-05-06 2022-06-24 苏州东微半导体股份有限公司 半导体超结器件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150076594A1 (en) 2013-09-19 2015-03-19 Force Mos Technology Co., Ltd. Super-junction structures having implanted regions surrounding an n epitaxial layer in deep trench
CN108767000A (zh) 2018-08-16 2018-11-06 无锡新洁能股份有限公司 一种绝缘栅双极型半导体器件及其制造方法
CN109830532A (zh) 2019-01-22 2019-05-31 上海华虹宏力半导体制造有限公司 超结igbt器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0746030B1 (en) * 1995-06-02 2001-11-21 SILICONIX Incorporated Trench-gated power MOSFET with protective diodes in a periodically repeating pattern
JP3973395B2 (ja) * 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
DE102004009323B4 (de) 2004-02-26 2017-02-16 Infineon Technologies Ag Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
US7790549B2 (en) * 2008-08-20 2010-09-07 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
JP5011881B2 (ja) * 2006-08-11 2012-08-29 株式会社デンソー 半導体装置の製造方法
CN104103523A (zh) * 2014-07-25 2014-10-15 苏州东微半导体有限公司 一种带u形沟槽的功率器件的制造方法
CN104916544B (zh) * 2015-04-17 2017-09-05 苏州东微半导体有限公司 一种沟槽式分栅功率器件的制造方法
CN106298965B (zh) * 2015-05-13 2019-01-22 北大方正集团有限公司 超结恒流二极管的制备方法
CN107359120B (zh) * 2016-05-10 2020-06-23 北大方正集团有限公司 超结功率器件的制备方法及超结功率器件
CN106057674B (zh) * 2016-05-31 2019-04-09 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet的制造方法
CN108258027A (zh) * 2016-12-28 2018-07-06 苏州东微半导体有限公司 一种超级结功率晶体管及其制备方法
DE112018008105T5 (de) 2018-10-25 2021-09-09 Mitsubishi Electric Corporation Halbleitereinheit, leistungswandler und verfahren zur herstellung einer halbleitereinheit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150076594A1 (en) 2013-09-19 2015-03-19 Force Mos Technology Co., Ltd. Super-junction structures having implanted regions surrounding an n epitaxial layer in deep trench
CN108767000A (zh) 2018-08-16 2018-11-06 无锡新洁能股份有限公司 一种绝缘栅双极型半导体器件及其制造方法
CN109830532A (zh) 2019-01-22 2019-05-31 上海华虹宏力半导体制造有限公司 超结igbt器件及其制造方法

Also Published As

Publication number Publication date
US11626480B2 (en) 2023-04-11
JP2022536237A (ja) 2022-08-15
US20230052416A1 (en) 2023-02-16
KR20220015453A (ko) 2022-02-08
CN113628968B (zh) 2022-06-24
CN113628968A (zh) 2021-11-09
WO2021223353A1 (zh) 2021-11-11
DE112020003067T5 (de) 2022-03-10
JP7175449B2 (ja) 2022-11-21

Similar Documents

Publication Publication Date Title
US8836017B2 (en) Semiconductor device and fabricating method thereof
EP2613357B1 (en) Field-effect transistor and manufacturing method thereof
WO2018121600A1 (zh) 超级结功率晶体管及其制备方法
JP2014135494A (ja) 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法
CN109755291B (zh) 超结器件及其制造方法
CN112786677B (zh) 超结器件及其制造方法
US20230006036A1 (en) Super Junction Device and Method for Making the Same
KR102518360B1 (ko) 반도체 초접합 소자의 제조 방법
CN112002643B (zh) 超级结器件的制造方法
KR102532028B1 (ko) 반도체 초접합 소자의 제조 방법
CN117476755A (zh) 超结igbt器件及其制造方法
CN111900089A (zh) 超级结器件的制造方法
CN114023649B (zh) 超级结器件的制造方法
CN114023650B (zh) 超级结器件的制造方法
TWI419334B (zh) 提升崩潰電壓之溝槽式功率半導體元件及其製造方法
KR102554248B1 (ko) 수퍼 정션 반도체 장치 및 이의 제조 방법
CN108807517B (zh) 沟槽栅超结器件及其制造方法
US9214531B2 (en) Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof
KR20090057716A (ko) 고전압 소자의 제조 방법
KR102607110B1 (ko) 반도체 초접합 소자의 제조 방법
JP6681809B2 (ja) 半導体装置、および、半導体装置の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right