CN106298965B - 超结恒流二极管的制备方法 - Google Patents
超结恒流二极管的制备方法 Download PDFInfo
- Publication number
- CN106298965B CN106298965B CN201510242829.7A CN201510242829A CN106298965B CN 106298965 B CN106298965 B CN 106298965B CN 201510242829 A CN201510242829 A CN 201510242829A CN 106298965 B CN106298965 B CN 106298965B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- silicon nitride
- forms
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 48
- 239000010703 silicon Substances 0.000 claims abstract description 48
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 230000003647 oxidation Effects 0.000 claims abstract description 30
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 10
- 238000001459 lithography Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910018594 Si-Cu Inorganic materials 0.000 claims description 2
- 229910008465 Si—Cu Inorganic materials 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种超结恒流二极管的制备方法，包括：在半导体硅基底的表面上形成氧化层和氧化层窗口；通过氧化层窗口对硅基底进行干法刻蚀，在硅基底的表面上形成第一沟槽；在氧化层窗口的侧壁和第一沟槽的侧壁上形成氮化硅侧墙；通过第一沟槽对硅基底进行干法刻蚀，形成第二沟槽；在第二沟槽内填充P型外延层，形成超结结构；去除氧化层和氮化硅侧墙，在整个器件的表面上形成栅氧化层；在第一沟槽上的栅氧化层的表面沉积多晶硅；利用现有工艺，形成恒流二极管的介质层、正面金属层和背面金属层。从而超结结构成为一个电阻层，得到的超结恒流二极管的耐压性强并且具有较高的恒定电流，可以很好地保护LED不受到多电流、多电压的损坏。
Description
技术领域
本发明涉及半导体工艺领域，尤其涉及一种超结恒流二极管的制备方法。
背景技术
发光二极管(Light Emitting Diode，简称LED)由于其价格低廉、发热量小以及光效高等特点，被广泛应用在普通照明和景观照明中。恒流二极管被应用在LED中，用于保护LED不受到多电流、多电压的损坏。
现有技术中提供的恒流二极管的制备方法为：对半导体硅基底表面的氧化层进行光刻和刻蚀，形成氧化层窗口；对氧化层窗口正下方的硅基底进行刻蚀，刻蚀出沟槽；将氧化层去除，在整个器件的表面形成栅氧化层；在沟槽内沉积多晶硅；在硅基底的表面上依次形成介质层和正面金属层，在硅基底的底面上覆盖背面金属层。从而制备出恒流二极管。
然而现有的制备方法中得到恒流二极管，其中的栅氧化层无法将硅基底的载流子耗尽，不能成为一种电阻层，得到的恒流二极管的耐压性差，并且不具有较高的恒定电流，无法很好地保护LED不受到多电流、多电压的损坏。
发明内容
本发明提供一种超结恒流二极管的制备方法，用以解决现有制备方法得到的恒流二极管，其中的栅氧化层无法将硅基底的载流子耗尽，不能成为一种电阻层，得到的恒流二极管的耐压性差，并且不具有较高的恒定电流，无法很好地保护LED不受到多电流、多电压的损坏的问题。
本发明提供一种超结恒流二极管的制备方法，包括：
在半导体硅基底的表面上形成氧化层；
对所述氧化层进行光刻和刻蚀，形成氧化层窗口；
通过所述氧化层窗口对所述硅基底进行干法刻蚀，在所述硅基底的表面上形成第一沟槽，所述第一沟槽的深度小于预设深度值；
在所述氧化层窗口的侧壁和所述第一沟槽的侧壁上形成氮化硅侧墙；
以所述氧化层和所述氮化硅侧墙为掩膜，通过所述第一沟槽对所述硅基底进行干法刻蚀，形成第二沟槽；
在所述第二沟槽内填充P型外延层，形成超结结构；
去除所述氧化层和所述氮化硅侧墙，在整个器件的表面上形成栅氧化层；
在所述第一沟槽上的栅氧化层的表面沉积多晶硅；
利用现有工艺，形成所述恒流二极管的介质层、正面金属层和背面金属层。
本发明提供的超结恒流二极管的制备方法，对半导体硅基底表面的氧化层进行光刻和刻蚀，形成氧化层窗口；通过氧化层窗口对硅基底进行干法刻蚀，在硅基底的表面上形成第一沟槽在氧化层窗口的侧壁和第一沟槽的侧壁上形成氮化硅侧墙；以氧化层和氮化硅侧墙为掩膜，通过第一沟槽对硅基底进行干法刻蚀，形成第二沟槽；在第二沟槽内填充P型外延层，形成超结结构；将氧化层和氮化硅侧墙去除，在整个器件的表面形成栅氧化层；在第一沟槽上的栅氧化层的表面沉积多晶硅；利用现有工艺，形成恒流二极管的介质层、正面金属层和背面金属层。实现了在半导体硅基底上形成一个P型外延层构成的超结结构，超结结构可以将硅基底的载流子耗尽，从而超结结构成为一个电阻层，得到的超结恒流二极管的耐压性强并且具有较高的恒定电流，可以很好地保护LED不受到多电流、多电压的损坏。
附图说明
图1为本发明实施例一提供的超结恒流二极管的制备方法；
图2为实施例一的步骤101执行过程中超结恒流二极管的剖面示意图；
图3为实施例一的步骤102执行过程中超结恒流二极管的剖面示意图；
图4为实施例一的步骤103执行过程中超结恒流二极管的剖面示意图；
图5为实施例一的步骤104执行过程中超结恒流二极管的剖面示意图；
图6为实施例一的步骤105执行过程中超结恒流二极管的剖面示意图；
图7为实施例一的步骤106执行过程中超结恒流二极管的剖面示意图；
图8为实施例一的步骤107执行过程中超结恒流二极管的剖面示意图；
图9为实施例一的步骤108执行过程中超结恒流二极管的剖面示意图；
图10为实施例一的步骤109执行过程中超结恒流二极管的剖面示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例一提供的超结恒流二极管的制备方法，为了对本实施例中的方法进行清楚系统的描述，如图1所示，包括：
步骤101、在半导体硅基底的表面上形成氧化层。
在本实施例中，具体的，图2为实施例一的步骤101执行过程中超结恒流二极管的剖面示意图，图2所示，半导体硅基底用标号11表示，半导体硅基底11包括衬底和设置在衬底表面上的外延层，外延层为一层或多层半导体薄膜；氧化层用标号12表示。
其中，半导体硅基底11可以为半导体元素，例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe)，也可以为混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。本实施例在此不对其进行限制。
在炉管中通入氧气，在高温下，半导体硅基底11的表面上形成氧化层12，氧化层12是一层二氧化硅层。
步骤102、对氧化层进行光刻和刻蚀，形成氧化层窗口。
在本实施例中，具体的，图3为实施例一的步骤102执行过程中超结恒流二极管的剖面示意图，图3所示，氧化层窗口用标号13表示。
首先，对氧化层12进行光刻和刻蚀，包括在氧化层12的表面上涂覆光刻胶，然后对氧化层12进行曝光显影，利用六氟化硫气体刻蚀氧化层12，形成氧化层窗口13。
步骤103、通过氧化层窗口对硅基底进行干法刻蚀，在硅基底的表面上形成第一沟槽，第一沟槽的深度小于预设深度值。
在本实施例中，具体的，图4为实施例一的步骤103执行过程中超结恒流二极管的剖面示意图，图4所示，第一沟槽用标号14表示。
通过氧化层窗口13，同时在氧化层12的阻挡下，对硅基底进行各向异性的干法刻蚀，在硅基底11的表面上形成第一沟槽14；再采用浓硫酸溶液去除步骤103中氧化层12的表面上的光刻胶。其中，第一沟槽14的深度小于预设深度值，具体的，第一沟槽14的高度为5微米，宽度为1微米。
步骤104、在氧化层窗口的侧壁和第一沟槽的侧壁上形成氮化硅侧墙。
在本实施例中，具体的，图5为实施例一的步骤104执行过程中超结恒流二极管的剖面示意图，图5所示，氮化硅侧墙用标号15表示。
采用低压化学气相沉积方法，在炉管中通入二氯硅烷(SiH2Cl2)和氨气(NH3)气体，在高温下，两种气体发生化学反应，生成氮化硅，氮化硅沉积在整个器件的表面上，形成氮化硅层；从而在整个器件的表面上沉积氮化硅。然后，利用刻蚀方法去除氧化层12表面和第一沟槽14底面的氮化硅，从而，在氧化层窗口13的侧壁以及第一沟槽14的侧壁上形成氮化硅侧墙15。
其中，氮化硅侧墙15的厚度为1500埃～3000埃。
步骤105、以氧化层和氮化硅侧墙为掩膜，通过第一沟槽对硅基底进行干法刻蚀，形成第二沟槽。
在本实施例中，具体的，图6为实施例一的步骤105执行过程中超结恒流二极管的剖面示意图，图6所示，第二沟槽用标号16表示。
以氧化层12和氮化硅侧墙15为掩膜，通过第一沟槽14对硅基底11进行各向异性的干法刻蚀，形成第二沟槽16。其中，第二沟槽16的高度大于预设深度值，具体的，第二沟槽16的高度为10微米～20微米。
步骤106、在第二沟槽内填充P型外延层，形成超结结构。
在本实施例中，具体的，图7为实施例一的步骤106执行过程中超结恒流二极管的剖面示意图，图7所示，超结结构用标号17表示。
以外延生长的方式，在第二沟槽16内填充P型外延层，形成超结结构17。具体为：以外延生长的方式，在整个器件的表面上形成P型外延层；采用刻蚀方法，去除氧化层12表面、氧化层窗口13内以及第一沟槽14内的P型外延层，只保留第二沟槽16内的P型外延层，以第二沟槽16内的P型外延层形成超结结构17。
步骤107、去除氧化层和氮化硅侧墙，在整个器件的表面上形成栅氧化层。
在本实施例中，具体的，图8为实施例一的步骤107执行过程中超结恒流二极管的剖面示意图，图8所示，栅氧化层用标号18表示。
利用湿法，去除氧化层和氮化硅侧墙。具体的，利用缓冲氧化物刻蚀液，去除氧化层；利用170度的热磷酸溶液，去除氮化硅侧墙。
在炉管中通入氧气，在高温下，在整个期间的表面上形成栅氧化层18，栅氧化层18是一层二氧化硅层。
步骤108、在第一沟槽上的栅氧化层的表面沉积多晶硅。
在本实施例中，具体的，图9为实施例一的步骤108执行过程中超结恒流二极管的剖面示意图，图9所示，多晶硅用标号19表示。
采用低压化学气相沉积方法，在炉管中通入硅烷(SiH4)气体，硅烷气体在高温下分解成多晶硅，多晶硅沉积在整个器件的表面；然后刻蚀掉器件上表面的多晶硅，只保留第一沟槽14内的多晶硅，从而在第一沟槽14上的栅氧化层18的表面沉积多晶硅19。
步骤109、利用现有工艺，形成恒流二极管的介质层、正面金属层和背面金属层。
在本实施例中，具体的，图10为实施例一的步骤109执行过程中超结恒流二极管的剖面示意图，图10所示，介质层用标号20表示，正面金属层用标号21表示，背面金属层用标号22表示。
利用低压化学气相沉积方法，先在硅基底11的表面上沉积一层纯二氧化硅层，然后再在在纯二氧化硅层的表面上沉积一层磷硅玻璃层，从而在硅基底11的表面上沉积介质层20；其中，纯二氧化硅层的厚度为2000埃，磷硅玻璃层的厚度为8000埃。
对介质层20进行光刻和刻蚀，形成接触孔；采用物理气相沉积(Physical VaporDeposition，简称PVD)方法，用氩原子轰击金属，使得金属沉积在介质层20的表面和接触孔内，形成正面金属层21。
其中，正面金属层21可以是一种铝硅铜合金，正面金属层的厚度为2微米～4微米。
首先对硅基底11进行减薄，然后由硅基底11的下方，向硅基底11中注入N型离子，从而去降低硅基底11的接触电阻；然后采用PVD方法，用氩原子轰击金属，使得金属沉积在硅基底11的底面上，形成背面金属层22。
其中，背面金属层是钛、镍、银复合层，背面金属层的厚度为1微米～2微米。
本实施例通过对氧化层窗口正下方的硅基底进行干法刻蚀，形成第一沟槽；再在氧化层窗口的侧壁和第一沟槽的侧壁上形成氮化硅侧墙；通过第一沟槽对硅基底进行干法刻蚀，形成第二沟槽；在第二沟槽内填充P型外延层，形成超结结构；将硅基底的氧化层和氮化硅侧墙去除，在整个器件的表面形成栅氧化层；在沟槽内沉积多晶硅；再依次形成器件的介质层、正面金属层和背面金属层。从而制备出超结恒流二极管。得到的超结恒流二极管的超结结构中有P型离子，超结结构可以将将硅基底的载流子耗尽，从而超结结构成为一种电阻层，得到的超结恒流二极管的耐压性好并且具有较高的恒定电流，可以很好地保护LED不受到多电流、多电压的损坏。同时超结恒流二极管的第一沟槽的高度为5微米，宽度为1微米，比一般的恒流二极管的高度要大且宽度要小，从而使得恒流二极管的面积减小。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (7)
1.一种超结恒流二极管的制备方法，其特征在于，包括：
在半导体硅基底的表面上形成氧化层；
对所述氧化层进行光刻和刻蚀，形成氧化层窗口；
通过所述氧化层窗口对所述硅基底进行干法刻蚀，在所述硅基底的表面上形成第一沟槽；
在所述氧化层窗口的侧壁和所述第一沟槽的侧壁上形成氮化硅侧墙；
以所述氧化层和所述氮化硅侧墙为掩膜，通过所述第一沟槽对所述硅基底进行干法刻蚀，形成第二沟槽；
在所述第二沟槽内填充P型外延层，形成超结结构；
去除所述氧化层和所述氮化硅侧墙，在整个器件的表面上形成栅氧化层；
在所述第一沟槽上的栅氧化层的表面沉积多晶硅；
利用现有工艺，形成所述恒流二极管的介质层、正面金属层和背面金属层。
2.根据权利要求1所述的方法，其特征在于，所述在所述氧化层窗口的侧壁和所述第一沟槽的侧壁上形成氮化硅侧墙，包括：
在整个器件的表面上沉积氮化硅；
去除所述氧化层表面和所述第一沟槽底面的氮化硅，以在所述氧化层窗口的侧壁以及所述第一沟槽的侧壁上形成所述氮化硅侧墙。
3.根据权利要求1所述的方法，其特征在于，所述在所述第二沟槽内填充P型外延层，形成超结结构，包括：
在整个器件的表面上形成P型外延层；
去除所述氧化层表面以及所述第一沟槽内的P型外延层，以所述第二沟槽内的P型外延层形成所述超结结构。
4.根据权利要求1所述的方法，其特征在于，所述第二沟槽的高度大于所述第一沟槽的高度。
5.根据权利要求1所述的方法，其特征在于，所述氮化硅侧墙的厚度为1500埃～3000埃。
6.根据权利要求1所述的方法，其特征在于，所述去除所述氧化层和所述氮化硅侧墙，包括：
利用缓冲氧化物刻蚀液，去除所述氧化层；
利用170摄氏度的热磷酸溶液，去除所述氮化硅侧墙。
7.根据权利要求1-6任一所述的方法，其特征在于，所述正面金属层是铝硅铜合金，所述正面金属层的厚度为2微米～4微米；
所述背面金属层是钛、镍、银复合层，所述背面金属层的厚度为1微米～2微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510242829.7A CN106298965B (zh) | 2015-05-13 | 2015-05-13 | 超结恒流二极管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510242829.7A CN106298965B (zh) | 2015-05-13 | 2015-05-13 | 超结恒流二极管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298965A CN106298965A (zh) | 2017-01-04 |
| CN106298965B true CN106298965B (zh) | 2019-01-22 |
Family
ID=57630915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510242829.7A Active CN106298965B (zh) | 2015-05-13 | 2015-05-13 | 超结恒流二极管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298965B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113628968B (zh) * | 2020-05-06 | 2022-06-24 | 苏州东微半导体股份有限公司 | 半导体超结器件的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102549753A (zh) * | 2009-08-27 | 2012-07-04 | 威世硅尼克斯 | 超结型沟槽功率mosfet器件 |
| CN103035720A (zh) * | 2012-09-05 | 2013-04-10 | 上海华虹Nec电子有限公司 | 超级结器件及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI455209B (zh) * | 2009-10-12 | 2014-10-01 | Pfc Device Co | 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法 |
-
2015
- 2015-05-13 CN CN201510242829.7A patent/CN106298965B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102549753A (zh) * | 2009-08-27 | 2012-07-04 | 威世硅尼克斯 | 超结型沟槽功率mosfet器件 |
| CN103035720A (zh) * | 2012-09-05 | 2013-04-10 | 上海华虹Nec电子有限公司 | 超级结器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298965A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7285433B2 (en) | Integrated devices with optical and electrical isolation and method for making | |
| CN103151261B (zh) | 沟槽式萧基二极管及其制作方法 | |
| US8273664B2 (en) | Method for etching and filling deep trenches | |
| CN105849905B (zh) | 高迁移率晶体管 | |
| CN102637595A (zh) | 沟槽式肖特基二极管及其制作方法 | |
| US7462562B2 (en) | Fabrication method of semiconductor device | |
| CN104282542B (zh) | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 | |
| CN104347346B (zh) | 不同结构的深沟槽平坦化方法 | |
| US10784408B2 (en) | Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip | |
| US11127840B2 (en) | Method for manufacturing isolation structure for LDMOS | |
| CN107039447B (zh) | 存储单元及其形成方法 | |
| CN106298965B (zh) | 超结恒流二极管的制备方法 | |
| CN106449404B (zh) | 半导体结构及其形成方法 | |
| CN105810583B (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN102479699A (zh) | 超级结半导体器件结构的制作方法 | |
| CN102789977A (zh) | 直立式金属氧化物半导体整流二极管及其制作方法 | |
| KR0171050B1 (ko) | 반도체 소자의 제조방법 | |
| CN105632926B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN104282550B (zh) | 肖特基二极管的制造方法 | |
| CN104425243B (zh) | 一种肖特基二极管的制造工艺方法 | |
| US11688763B2 (en) | Semiconductor device having side-diffused trench plug | |
| US9530685B2 (en) | Isolation trench through backside of substrate | |
| US8030157B1 (en) | Liner protection in deep trench etching | |
| CN108231560A (zh) | 一种控制电极制备方法及mosfet功率器件 | |
| US8853089B2 (en) | Manufacturing method of semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |