CN104810290A - 超结mosfet的制作方法 - Google Patents
超结mosfet的制作方法 Download PDFInfo
- Publication number
- CN104810290A CN104810290A CN201410040931.4A CN201410040931A CN104810290A CN 104810290 A CN104810290 A CN 104810290A CN 201410040931 A CN201410040931 A CN 201410040931A CN 104810290 A CN104810290 A CN 104810290A
- Authority
- CN
- China
- Prior art keywords
- type
- groove
- gate oxide
- layer
- epitaxial loayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 230000005669 field effect Effects 0.000 title description 2
- 229910044991 metal oxide Inorganic materials 0.000 title description 2
- 150000004706 metal oxides Chemical class 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims description 8
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 claims description 7
- 102000013275 Somatomedins Human genes 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 2
- 229910000676 Si alloy Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- -1 phosphonium ion Chemical class 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 11
- 239000004020 conductor Substances 0.000 abstract 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本发明提供一种超结MOSFET的制作方法，该方法包括：对N型衬底外延层窗口下方的区域分别进行各向同性刻蚀和各向异性刻蚀，进而生长P型外延层以形成P型体区；在所述P型体区和所述N型衬底外延层的表面上依次生长栅氧化层和多晶硅层，并对所述多晶硅层上与所述P型体区对应的预设区域进行刻蚀，以露出所述栅氧化层，形成栅极；对所述P型体区的预设N型区域进行N型离子注入，以形成N型源区；在所述多晶硅层和所述栅氧化层上生长介质层和金属层，以完成所述超结MOSFET的制作。通过优化P型体区的形成过程，避免了现有技术中P型离子的注入与驱入过程，使得超结MOSFET的制作工艺流程得以简化，降低了生产生本。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种超结MOSFET的制作方法。
背景技术
超结金氧半场效晶体管（COOL Metal-Oxide-SemiconductorField-Effect Transistor，简称COOL MOSFET），是一种特殊结构的功率MOSFET器件，相对于传统的功率MOSFET器件，它具有较低的通态电阻。
目前，超结MOSFET的制作工艺较为复杂，其中，在对N型衬底的外延层进行初氧的生长与刻蚀处理后，首先在N型外延层上刻蚀出深沟槽，进而再刻蚀出的深沟槽中沉积P型外延层，之后将高于深沟槽和N型外延层的P型外延层研磨抛光掉，进而在形成栅极的基础上通过对栅氧化层进行P型离子注入和驱入，形成P型体区，在形成P型体区后，再经过N型源区、介质层生长、金属层生长等相关工艺流程最终完成超结MOSFET的制作。
上述现有技术中超结MOSFET的制作过程中，P型体区的形成需先后经过深沟槽的刻蚀以及P型离子的注入与驱入等过程，导致制作工艺过程复杂，生成成本较高。
发明内容
本发明提供一种超结MOSFET的制作方法，用于简化现有技术中超结MOSFET的制作工艺流程，从而降低生产成本。
本发明提供一种超结MOSFET的制作方法，包括：
对N型衬底外延层上表面的初始氧化层的第一区域和第二区域进行刻蚀，以露出所述N型衬底外延层，形成窗口；
对所述窗口下方的区域进行各向同性刻蚀，在所述N型衬底外延层上形成第一凹槽和第二凹槽，所述第一凹槽和所述第二凹槽的宽度均大于所述窗口的宽度；
对所述窗口下方的区域进行各向异性刻蚀，在所述第一凹槽和所述第二凹槽的下方分别形成第一深沟槽和第二深沟槽，所述第一深沟槽小于所述第一凹槽的宽度，所述第二深沟槽的宽度小于所述第二凹槽的宽度；
去除所述初始氧化层，并在所述N型衬底外延层上生长P型外延层，其中，所述P型外延层分别填满所述第一凹槽、所述第一深沟槽和所述第二凹槽、所述第二深沟槽，以形成P型体区；
在所述P型体区和所述N型衬底外延层的表面上依次生长栅氧化层和多晶硅层，并对所述多晶硅层上与所述P型体区对应的预设区域进行刻蚀，以露出所述栅氧化层，形成栅极；
对所述P型体区的预设N型区域进行N型离子注入，以形成N型源区；
在所述多晶硅层和所述栅氧化层上生长介质层和金属层，以完成所述超结MOSFET的制作。
本发明提供的超结MOSFET的制作方法，通过对N型衬底外延层表面上窗口下方的区域分别进行各向同性刻蚀和各向异性刻蚀，分别得到第一凹槽、第二凹槽和第一深沟槽、第二深沟槽，并在此基础上，通过在所述N型衬底外延层上生长P型外延层，其中，所述P型外延层分别填满所述第一凹槽、所述第一深沟槽和所述第二凹槽、所述第二深沟槽，从而形成了P型体区。通过优化P型体区的形成过程，避免了现有技术中P型离子的注入与驱入过程，使得超结MOSFET的制作工艺流程得以简化，降低了生产生本。
附图说明
图1为本发明实施例一提供的超结MOSFET的制作方法的流程图；
图2-图8为本发明实施例一执行过程中超结MOSFET的剖面示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。为了方便说明，放大或者缩小了不同层和区域的尺寸，所以图中所示大小和比例并不一定代表实际尺寸，也不反映尺寸的比例关系。
图1为本发明实施例一提供的超结MOSFET的制作方法的流程图，为了对本实施例中的方法进行清楚系统的描述，图2-图8为实施例一执行过程中超结MOSFET的剖面示意图，如图1所示，所述方法包括：
步骤101、对N型衬底外延层上表面的初始氧化层的第一区域和第二区域进行刻蚀，以露出所述N型衬底外延层，形成窗口；
具体地，在N型衬底的上表面形成外延层，并在该N型彻底外延层的上表面上生长初始氧化层，通过刻蚀，刻蚀掉该初始氧化层的第一区域和第二区域，以露出初始氧化层下对应的N型衬底外延层，该露出的与第一区域和第二区域分别对应的N型衬底外延层即为所述窗口。
具体地，在执行步骤101后的超结MOSFET的剖面示意图如图2所示，其中，所述N型衬底用21表示，所述N型衬底外延层用22表示，所述初始氧化层用23表示，所述窗口用24表示。
步骤102、对所述窗口下方的区域进行各向同性刻蚀，在所述N型衬底外延层上形成第一凹槽和第二凹槽，所述第一凹槽和所述第二凹槽的宽度均大于所述窗口的宽度；
在上述初始氧化层的屏蔽保护下，对所述窗口下方对应的N型衬底外延层区域进行各向同性刻蚀，从而在所述N型衬底外延层上形成第一凹槽和第二凹槽，所述第一凹槽和所述第二凹槽的宽度均大于所述窗口的宽度。具体地，该第一凹槽和第二凹槽为碗口状。
具体地，执行步骤102后的超结MOSFET的剖面示意图如图3所示，其中，所述第一凹槽用31表示，所述第二凹槽用32表示。
步骤103、对所述窗口下方的区域进行各向异性刻蚀，在所述第一凹槽和所述第二凹槽的下方分别形成第一深沟槽和第二深沟槽，所述第一深沟槽小于所述第一凹槽的宽度，所述第二深沟槽的宽度小于所述第二凹槽的宽度；
进一步地，在对所述N型衬底外延层进行各向同性刻蚀之后，在进行各向异性刻蚀，即在所述第一凹槽和所述第二凹槽的下方，通过各向异性刻蚀分别形成第一深沟槽和第二深沟槽，其中，所述第一深沟槽小于所述第一凹槽的宽度，所述第二深沟槽的宽度小于所述第二凹槽的宽度。
具体地，执行步骤103后的超结MOSFET的剖面示意图如图4所示，其中，所述第一深沟槽用41表示，所述第二深沟槽用42表示。
步骤104、去除所述初始氧化层，并在所述N型衬底外延层上生长P型外延层，其中，所述P型外延层分别填满所述第一凹槽、所述第一深沟槽和所述第二凹槽、所述第二深沟槽，以形成P型体区；
进一步地，在对N型衬底外延层进行各向同性刻蚀和各向异性刻蚀后，将N型衬底外延层上表面上的初始氧化层去除，以露出N型衬底外延层和所述第一凹槽、第一深沟槽、第二凹槽和第二深沟槽，进而进行P型外延层的生长，使得P型外延层分别填满所述第一凹槽、所述第一深沟槽和所述第二凹槽、所述第二深沟槽，之后去除高于所述N型衬底外延层的P型外延层，从而形成P型体区。
具体地，执行步骤104后的超结MOSFET的剖面示意图如图5所示，其中，所述P型体区用51表示。
步骤105、在所述P型体区和所述N型衬底外延层的表面上依次生长栅氧化层和多晶硅层，并对所述多晶硅层上与所述P型体区对应的预设区域进行刻蚀，以露出所述栅氧化层，形成栅极；
之后，在P型体区和N型衬底外延层的表面上依次生长栅氧化层和多晶硅层，其中，所述栅氧化层的生长温度为800～1100℃，生长的所述栅氧化层的厚度为0.05～0.20um；所述多晶硅层的生长温度为500～700℃，生长的所述多晶硅层的厚度为0.20～0.80um。进而对所述多晶硅层上与所述P型体区对应的预设区域进行刻蚀，以露出所述栅氧化层，形成栅极。
具体地，执行步骤105后的超结MOSFET的剖面示意图如图6所示，其中，所述栅氧化层用61表示，所述多晶硅层用62表示。
步骤106、对所述P型体区的预设N型区域进行N型离子注入，以形成N型源区；
具体地，所述对所述P型体区的预设N型区域进行N型离子注入，以形成N型源区，包括：
在露出的所述栅氧化层上涂光刻胶；
根据所述预设N型区域对涂有光刻胶的栅氧化层进行曝光显影；
透过曝光显影后的栅氧化层对P型体区进行N型离子注入，以形成N型源区；
去除曝光显影后的光刻胶。
其中，所述N型离子为磷离子，所述N型离子的剂量为1.0E14～1.0E16/cm，所述N型离子的能量为50KEV～150KEV。
具体地，执行步骤106后的超结MOSFET的剖面示意图如图7所示，其中，所述N型源区用71表示，其中，光刻胶用72表示，值得说明的是，光刻胶在执行完步骤106后即被去除，图7中只为了更直观说明N型源区的形成过程才标注出光刻胶。
步骤107、在所述多晶硅层和所述栅氧化层上生长介质层和金属层，以完成所述超结MOSFET的制作。
具体地，在所述多晶硅层和所述栅氧化层上生长介质层和金属层，以完成所述超结MOSFET的制作，包括：
在所述多晶硅层和所述栅氧化层上生长介质层，并在所述介质层上刻蚀出接触孔；
在所述接触孔内沉积金属层，以形成源极；
在所述N型衬底下表面上沉积金属层，以形成漏极。
其中，所述介质层的结构为0.2um不含杂质的二氧化硅和0.8um磷硅玻璃；所述金属层为铝、硅与铜的合金，所述金属层的厚度为2～5um。
具体地，执行步骤107后的超结MOSFET的剖面示意图如图8所示，其中，所述介质层用81表示，所述金属层用82表示。
本实施例中，通过对N型衬底外延层表面上窗口下方的区域分别进行各向同性刻蚀和各向异性刻蚀，分别得到第一凹槽、第二凹槽和第一深沟槽、第二深沟槽，并在此基础上，通过在所述N型衬底外延层上生长P型外延层，其中，所述P型外延层分别填满所述第一凹槽、所述第一深沟槽和所述第二凹槽、所述第二深沟槽，从而形成了P型体区。通过优化P型体区的形成过程，避免了现有技术中P型离子的注入与驱入过程，使得超结MOSFET的制作工艺流程得以简化，降低了生产生本。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种超结MOSFET的制作方法，其特征在于，包括：
对N型衬底外延层上表面的初始氧化层的第一区域和第二区域进行刻蚀，以露出所述N型衬底外延层，形成窗口；
对所述窗口下方的区域进行各向同性刻蚀，在所述N型衬底外延层上形成第一凹槽和第二凹槽，所述第一凹槽和所述第二凹槽的宽度均大于所述窗口的宽度；
对所述窗口下方的区域进行各向异性刻蚀，在所述第一凹槽和所述第二凹槽的下方分别形成第一深沟槽和第二深沟槽，所述第一深沟槽小于所述第一凹槽的宽度，所述第二深沟槽的宽度小于所述第二凹槽的宽度；
去除所述初始氧化层，并在所述N型衬底外延层上生长P型外延层，其中，所述P型外延层分别填满所述第一凹槽、所述第一深沟槽和所述第二凹槽、所述第二深沟槽，以形成P型体区；
在所述P型体区和所述N型衬底外延层的表面上依次生长栅氧化层和多晶硅层，并对所述多晶硅层上与所述P型体区对应的预设区域进行刻蚀，以露出所述栅氧化层，形成栅极；
对所述P型体区的预设N型区域进行N型离子注入，以形成N型源区；
在所述多晶硅层和所述栅氧化层上生长介质层和金属层，以完成所述超结MOSFET的制作。
2.根据权利要求1所述的方法，其特征在于，所述第一凹槽和所述第二凹槽均为碗口状。
3.根据权利要求1所述的方法，其特征在于，所述栅氧化层的生长温度为800～1100℃，生长的所述栅氧化层的厚度为0.05～0.20um。
4.根据权利要求1所述的方法，其特征在于，所述多晶硅层的生长温度为500～700℃，生长的所述多晶硅层的厚度为0.20～0.80um。
5.根据权利要求1～4中任一项所述的方法，其特征在于，所述对所述P型体区的预设N型区域进行N型离子注入，以形成N型源区，包括：
在露出的所述栅氧化层上涂光刻胶；
根据所述预设N型区域对涂有光刻胶的栅氧化层进行曝光显影；
透过曝光显影后的栅氧化层对P型体区进行N型离子注入，以形成N型源区；
去除曝光显影后的光刻胶。
6.根据权利要求5所述的方法，其特征在于，所述N型离子为磷离子，所述N型离子的剂量为1.0E14～1.0E16/cm，所述N型离子的能量为50KEV～150KEV。
7.根据权利要求1～4中任一项所述的方法，其特征在于，在所述多晶硅层和所述栅氧化层上生长介质层和金属层，以完成所述超结MOSFET的制作，包括：
在所述多晶硅层和所述栅氧化层上生长介质层，并在所述介质层上刻蚀出接触孔；
在所述接触孔内沉积金属层，以形成源极；
在所述N型衬底下表面上沉积金属层，以形成漏极。
8.根据权利要求7所述的方法，其特征在于，所述介质层的结构为0.2um不含杂质的二氧化硅和0.8um磷硅玻璃。
9.根据权利要求7所述的方法，其特征在于，所述金属层为铝、硅与铜的合金，所述金属层的厚度为2～5um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410040931.4A CN104810290A (zh) | 2014-01-27 | 2014-01-27 | 超结mosfet的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410040931.4A CN104810290A (zh) | 2014-01-27 | 2014-01-27 | 超结mosfet的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104810290A true CN104810290A (zh) | 2015-07-29 |
Family
ID=53695021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410040931.4A Pending CN104810290A (zh) | 2014-01-27 | 2014-01-27 | 超结mosfet的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104810290A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116646252A (zh) * | 2023-07-27 | 2023-08-25 | 北京智芯微电子科技有限公司 | 超级结器件的制造方法、超级结器件、芯片和电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102403224A (zh) * | 2010-09-07 | 2012-04-04 | 上海华虹Nec电子有限公司 | 具有横向p-i-n结构的超结vdmos的制备方法 |
| CN102856200A (zh) * | 2011-06-28 | 2013-01-02 | 上海华虹Nec电子有限公司 | 形成超级结mosfet的pn柱层的方法 |
| CN103367157A (zh) * | 2012-04-06 | 2013-10-23 | 北大方正集团有限公司 | 一种超结mosfet的制备方法 |
-
2014
- 2014-01-27 CN CN201410040931.4A patent/CN104810290A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102403224A (zh) * | 2010-09-07 | 2012-04-04 | 上海华虹Nec电子有限公司 | 具有横向p-i-n结构的超结vdmos的制备方法 |
| CN102856200A (zh) * | 2011-06-28 | 2013-01-02 | 上海华虹Nec电子有限公司 | 形成超级结mosfet的pn柱层的方法 |
| CN103367157A (zh) * | 2012-04-06 | 2013-10-23 | 北大方正集团有限公司 | 一种超结mosfet的制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116646252A (zh) * | 2023-07-27 | 2023-08-25 | 北京智芯微电子科技有限公司 | 超级结器件的制造方法、超级结器件、芯片和电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103956338B (zh) | 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法 | |
| CN103050405B (zh) | 一种dmos器件及其制作方法 | |
| CN103367157A (zh) | 一种超结mosfet的制备方法 | |
| CN105448722B (zh) | 一种超结半导体场效应管的制作方法及半导体装置 | |
| CN104299908A (zh) | Vdmos及其制造方法 | |
| CN104810290A (zh) | 超结mosfet的制作方法 | |
| CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN107887447B (zh) | 一种mos型器件的制造方法 | |
| CN103178014B (zh) | 一种u型沟槽的制造方法 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN106206724B (zh) | 一种高频水平双扩散氧化物半导体器件及其制作方法 | |
| CN105097545A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN106328523B (zh) | 射频横向双扩散mos器件的制作方法 | |
| TWI524524B (zh) | 功率半導體元件之製法及結構 | |
| CN104347374A (zh) | 半导体器件制造方法 | |
| US20110084332A1 (en) | Trench termination structure | |
| CN102194684B (zh) | 栅极介质层制造方法 | |
| CN112310188A (zh) | 横向变掺杂终端结构及其制造方法 | |
| CN106298928B (zh) | Vdmos器件及其制作方法 | |
| CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 | |
| CN104867829A (zh) | 金属氧化物半导体器件制作方法和金属氧化物半导体器件 | |
| CN104576346A (zh) | 沟槽型mos器件中沟槽栅的制备方法 | |
| CN105932045B (zh) | 用于半导体元件的超接面结构 | |
| CN104347378A (zh) | 一种应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN103996622A (zh) | 一种制作vdmos的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150729 |
|
| RJ01 | Rejection of invention patent application after publication |