JP2015088693A - 固体撮像装置およびその製造方法、並びに電子機器 - Google Patents
固体撮像装置およびその製造方法、並びに電子機器 Download PDFInfo
- Publication number
- JP2015088693A JP2015088693A JP2013228355A JP2013228355A JP2015088693A JP 2015088693 A JP2015088693 A JP 2015088693A JP 2013228355 A JP2013228355 A JP 2013228355A JP 2013228355 A JP2013228355 A JP 2013228355A JP 2015088693 A JP2015088693 A JP 2015088693A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pixel
- substrate
- photoelectric conversion
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 85
- 239000007787 solid Substances 0.000 title abstract 3
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 238000003384 imaging method Methods 0.000 claims description 77
- 238000006243 chemical reaction Methods 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 27
- 235000012489 doughnuts Nutrition 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000009825 accumulation Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 61
- 229910052710 silicon Inorganic materials 0.000 description 61
- 239000010703 silicon Substances 0.000 description 61
- 229910052681 coesite Inorganic materials 0.000 description 32
- 229910052906 cristobalite Inorganic materials 0.000 description 32
- 239000000377 silicon dioxide Substances 0.000 description 32
- 235000012239 silicon dioxide Nutrition 0.000 description 32
- 229910052682 stishovite Inorganic materials 0.000 description 32
- 229910052905 tridymite Inorganic materials 0.000 description 32
- 238000010586 diagram Methods 0.000 description 21
- 230000000875 corresponding effect Effects 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 239000007769 metal material Substances 0.000 description 11
- 238000001459 lithography Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000013500 data storage Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】画素のアンプトランジスタ、読み出しトランジスタ、およびリセットトランジスタの少なくとも1つにおいて、チャネル領域の面積を増加させることにより、ノイズを低減することができるようにする。
【解決手段】各画素は、入射光の光量に応じた電荷を発生して内部に蓄積するフォトダイオードと、チャネル領域が基板に対して垂直な方向に形成されるアンプトランジスタ、読み出しトランジスタ、またはリセットトランジスタとを有し、2次元配置される。本開示は、例えば、アンプトランジスタ、読み出しトランジスタ、およびリセットトランジスタを有する各画素が2次元配置された裏面照射型のCMOSイメージセンサ等に適用することができる。
【選択図】図2
【解決手段】各画素は、入射光の光量に応じた電荷を発生して内部に蓄積するフォトダイオードと、チャネル領域が基板に対して垂直な方向に形成されるアンプトランジスタ、読み出しトランジスタ、またはリセットトランジスタとを有し、2次元配置される。本開示は、例えば、アンプトランジスタ、読み出しトランジスタ、およびリセットトランジスタを有する各画素が2次元配置された裏面照射型のCMOSイメージセンサ等に適用することができる。
【選択図】図2
Description
本開示は、固体撮像装置およびその製造方法、並びに電子機器に関し、特に、画素のアンプトランジスタ、読み出しトランジスタ、およびリセットトランジスタの少なくとも1つにおいて、チャネル領域の面積を増加させることにより、ノイズを低減することができるようにした固体撮像装置およびその製造方法、並びに電子機器に関する。
近年、固体撮像装置の微細化に伴い、アンプトランジスタにおけるRTS(Random Telegraph Signal)ノイズが点滅点を形成して、画素特性を劣化させる。
アンプトランジスタのRTSノイズの低減方法としては、例えば、チャネル領域の不純物を無くした完全空乏型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)をアンプトランジスタに適用する方法が提案されている(例えば、特許文献1参照)。
しかしながら、特許文献1に記載されている方法では、SOI(Silicon On Insulator)基板を用いるため、製造コストが増大する。また、難しいSOI基板の膜厚の制御を行う必要がある。
そこで、アンプトランジスタ、読み出しトランジスタ、リセットトランジスタ等の画素のトランジスタにおいて、チャネル領域の面積を増加させることにより、ノイズを低減することが望まれている。
本開示は、このような状況に鑑みてなされたものであり、画素のアンプトランジスタ、読み出しトランジスタ、およびリセットトランジスタの少なくとも1つにおいて、チャネル領域の面積を増加させることにより、ノイズを低減することができるようにするものである。
本開示の第1の側面の固体撮像装置は、入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタとを有する2次元配置された各画素を備える固体撮像装置である。
本開示の第1の側面においては、入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタとを有する2次元配置された各画素が備えられる。
本開示の第2の側面の製造方法は、入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタとを有する2次元配置された各画素を形成する固体撮像装置の製造方法である。
本開示の第2の側面においては、入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタとを有する2次元配置された各画素が形成される。
本開示の第3の側面の電子機器は、入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタとを有する2次元配置された各画素を備える電子機器である。
本開示の第3の側面においては、入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタとを有する2次元配置された各画素が備えられる。
本開示の第1乃至第3の側面によれば、画素のトランジスタにおいて、ノイズを低減することができる。また、本開示の第1乃至第3の側面によれば、画素のアンプトランジスタ、読み出しトランジスタ、およびリセットトランジスタの少なくとも1つにおいて、チャネル領域の面積を増加させることにより、ノイズを低減することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
<第1実施の形態>
(固体撮像装置の第1実施の形態の構成例)
図1は、本開示を適用した固体撮像装置としてのCMOS(Complementary Metal-Oxide Semiconductor)イメージセンサの第1実施の形態の構成例を示すブロック図である。
(固体撮像装置の第1実施の形態の構成例)
図1は、本開示を適用した固体撮像装置としてのCMOS(Complementary Metal-Oxide Semiconductor)イメージセンサの第1実施の形態の構成例を示すブロック図である。
CMOSイメージセンサ100は、画素アレイ部111、垂直駆動部112、カラム処理部113、水平駆動部114、システム制御部115、画素駆動線116、垂直信号線117、信号処理部118、およびデータ格納部119により構成される。
画素アレイ部111、垂直駆動部112、カラム処理部113、水平駆動部114、システム制御部115、画素駆動線116、垂直信号線117、信号処理部118、およびデータ格納部119は、図示せぬシリコン基板(チップ)に形成されている。
なお、CMOSイメージセンサ100は、信号処理部118とデータ格納部119を含まず、信号処理部118とデータ格納部119は、例えば、CMOSイメージセンサ100とは別の基板にDSP(Digital Signal Processor)等の外部信号処理部として設けられるようにしてもよい。
CMOSイメージセンサ100は、被写体の画像を撮像し、その画像の各画素の画素信号を出力する。
具体的には、画素アレイ部111には、入射光の光量に応じた電荷量の電荷を発生して内部に蓄積する光電変換素子を有する画素が行列状に2次元配置される。
また、画素アレイ部111には、行列状の画素に対して行ごとに画素駆動線116が図の左右方向(行方向)に形成され、列ごとに垂直信号線117が図の上下方向(列方向)に形成される。画素駆動線116の一端は、垂直駆動部112の各行に対応した図示せぬ出力端に接続されている。
垂直駆動部112は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部111の各画素を行単位等で駆動する画素駆動部である。この垂直駆動部112の具体的な構成について図示は省略するが、垂直駆動部112は、読み出し走査系および掃き出し走査系の2つの走査系を有する構成となっている。
読み出し走査系は、各画素からの画素信号を行単位で順に読み出すように、各行を順に選択し、選択行の画素駆動線116と接続する出力端から選択パルス等を出力する。
掃き出し走査系は、光電変換素子から不要な電荷を掃き出す(リセットする)ために、読み出し系の走査よりもシャッタスピードの時間分だけ先行して、各行の画素駆動線116と接続する出力端から制御パルスを出力する。この掃き出し走査系による走査により、いわゆる電子シャッタ動作が行ごとに順に行われる。ここで、電子シャッタ動作とは、光電変換素子の電荷を捨てて、新たに露光を開始する(電荷の蓄積を開始する)動作のことをいう。
垂直駆動部112の読み出し走査系によって選択された行の各画素から出力される画素信号は、垂直信号線117の各々を通してカラム処理部113に供給される。
カラム処理部113は、画素アレイ部111の列ごとに信号処理回路を有する。カラム処理部113の各信号処理回路は、選択行の各画素から垂直信号線117を通して出力される画素信号に対して、CDS(Correlated Double Sampling)(相関二重サンプリング)処理等のノイズ除去処理、A/D変換処理等の信号処理を行う。CDS処理により、リセットノイズやアンプトランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部113は、信号処理後の画素信号を一時的に保持する。
水平駆動部114は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部113の信号処理回路を順番に選択する。この水平駆動部114による選択走査により、カラム処理部113の各信号処理回路で信号処理された画素信号が順番に信号処理部118に出力される。
システム制御部115は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部112、カラム処理部113、および水平駆動部114を制御する。
信号処理部118は、少なくとも加算処理機能を有する。信号処理部118は、カラム処理部113から出力される画素信号に対して加算処理等の種々の信号処理を行う。このとき、信号処理部118は、必要に応じて、信号処理の途中結果などをデータ格納部119に格納し、必要なタイミングで参照する。信号処理部118は、信号処理後の画素信号を出力する。
(画素の構成例)
図2は、図1の画素アレイ部111に2次元配置される画素の構成例を示す断面図である。
図2は、図1の画素アレイ部111に2次元配置される画素の構成例を示す断面図である。
図2に示すように、画素130は、シリコン基板131に形成される。シリコン基板131の裏面はSiO2膜131aにより覆われ、表面はSiO2膜131bにより覆われる。CMOSイメージセンサ100は、裏面照射型のイメージセンサであり、SiO2膜131aの裏面には、外側から順に、オンチップレンズ132、カラーフィルタ133が設けられる。
オンチップレンズ132は、シリコン基板131の裏面から入射された光を集光する。集光された光はカラーフィルタ133を介して色分解され、シリコン基板131内のフォトダイオード134に入射される。
SiO2膜131a内のオンチップレンズ132とカラーフィルタ133に対応しない領域には、遮光膜135が形成される。これにより、オンチップレンズ132とカラーフィルタ133を通らない光が、フォトダイオード134等に入射されることを防止することができる。
フォトダイオード(PD)134は、カラーフィルタ133を介して入射された光の光量に応じた電荷量の電荷を発生して内部に蓄積する光電変換素子である。フォトダイオード134の裏面側、表面側、および図中右側には、HAD(Hole Accumulation Diode)136が形成される。これにより、暗電流の発生を防止することができる。
フォトダイオード134の図中左側には、電荷電圧変換部(FD)137が形成される。フォトダイオード134と電荷電圧変換部137の間のシリコン基板131の表面には、転送トランジスタ(TG)138が形成される。転送トランジスタ138は、ゲート電極138aとサイドウォール138b等により構成される。ゲート電極138aは、コンタクトプラグ142を介して図1の画素駆動線116に接続される。
転送トランジスタ138は、ゲート電極138aに画素駆動線116を介して所定のパルスが入力されたとき、フォトダイオード134に蓄積された電荷を電荷電圧変換部137に転送する。電荷電圧変換部137は、フォトダイオード134から転送されてくる電荷を電圧に変換する。
電荷電圧変換部137の図中左側には、電荷電圧変換部137に近い順に、読み出しトランジスタ(SEL)139、アンプトランジスタ140、リセットトランジスタ141が形成される。読み出しトランジスタ139、アンプトランジスタ140、およびリセットトランジスタ141は、完全空乏型の縦型のMOSFETである。
具体的には、読み出しトランジスタ139の2つのソースドレイン領域139aは、シリコン基板131の表面側と裏面側に形成される。従って、2つのソースドレイン領域139aに挟まれるチャネル領域139bは、シリコン基板131に対して垂直な方向に形成される。ゲート電極139cは、チャネル領域139bを覆うように形成される。
アンプトランジスタ140のソースドレイン領域140a、チャネル領域140b、およびゲート電極140cと、リセットトランジスタ141のソースドレイン領域141a、チャネル領域141b、およびゲート電極141cも、同様に形成される。
アンプトランジスタ140のゲート電極140cは、コンタクトプラグ142と配線143を介して電荷電圧変換部137に接続される。表面側のソースドレイン領域140aには、コンタクトプラグ142を介して電源が接続される。裏面側のソースドレイン領域140aは、読み出しトランジスタ139の裏面側のソースドレイン領域139aに接続される。アンプトランジスタ140は、電荷電圧変換部137からゲート電極140cに入力される電圧の信号を増幅し、画素信号としてソースドレイン領域139aに入力する。
読み出しトランジスタ139のゲート電極139cは、コンタクトプラグ142を介して画素駆動線116に接続される。また、表面側のソースドレイン領域139aは、コンタクトプラグ142を介して図1の垂直信号線117に接続される。読み出しトランジスタ139は、ゲート電極139cに画素駆動線116とコンタクトプラグ142を介して選択パルスが入力されたとき、裏面側のソースドレイン領域139aに入力される画素信号を、表面側のソースドレイン領域139aを介して垂直信号線117に出力する。
リセットトランジスタ141は、コンタクトプラグ142と配線143を介して、電荷電圧変換部137に接続される。
具体的には、アンプトランジスタ140とリセットトランジスタ141の間には、接続部144が設けられる。そして、その接続部144に挿入されるコンタクトプラグ142を介して、電荷電圧変換部137は、リセットトランジスタ141の裏面側のソースドレイン領域141aに接続される。接続部144の側壁には、SiN膜144aが形成される。これにより、コンタクトプラグ142と接続部144の導通を防止することができる。
リセットトランジスタ141のゲート電極141cは、コンタクトプラグ142を介して画素駆動線116に接続される。また、表面側のソースドレイン領域141aは、コンタクトプラグ142を介して電源に接続される。リセットトランジスタ141は、ゲート電極141cに画素駆動線116とコンタクトプラグ142を介して制御パルスが入力されたとき、電荷電圧変換部137を介してフォトダイオード134の電荷をリセットする。
ゲート電極139c乃至141cの側壁には、ゲート絶縁膜145が形成される。
以上のように、CMOSイメージセンサ100では、各画素130が、チャネル領域140bがシリコン基板131に対して垂直な方向に形成される縦型のMOSFETであるアンプトランジスタ140を備える。従って、フットプリントを増大させることなく、アンプトランジスタ140のチャネル領域140bの面積を増大させることができる。その結果、アンプトランジスタ140におけるRTSノイズを低減することができる。これにより、画質特性を改善することができる。
また、アンプトランジスタ140を縦型のMOSFETにすることにより、チャネル領域140bの水平方向の長さを短くすることができるため、アンプトランジスタ140を完全空乏型のMOSFETにすることができる。従って、チャネル領域140bの不純物を削減し、よりRSTノイズを低減することができる。また、接合容量を低減することができる。さらに、短チャネル効果が抑制されるため、ゲート電極140cの微細化を行うことができる。その結果、電源電圧を低減することができる。読み出しトランジスタ139およびリセットトランジスタ141についても、アンプトランジスタ140と同様の効果が得られる。
なお、本明細書では、説明の便宜上、フォトダイオード134、電荷電圧変換部137、および転送トランジスタ138と、読み出しトランジスタ139、アンプトランジスタ140、リセットトランジスタ141、および接続部144を、同一断面上に図示するが、実際には、同一断面上に存在しない。
(画素の製造方法)
図3乃至図27は、図2の画素130の製造方法を説明する図である。
図3乃至図27は、図2の画素130の製造方法を説明する図である。
図3に示すように、まず、シリコン基板131の表面に、10-20nm程度のSiO2膜161とSiN膜162が成膜される。次に、図4に示すように、深さ1-2um程度の溝が接続部144として形成される。そして、図5に示すように、SiN膜144aが接続部144の側壁に形成される。
次に、図6に示すように、SiO2膜163が接続部144に埋め込まれる。その後、図7に示すように、SiN膜162上の不要なSiO2膜163が、CMP(Chemical Mechanical Planarization)等で除去される。
次に、図8Bに示すように、接続部144の図中左側に、リセットトランジスタ141用のドーナツ円柱状の溝164が形成される。また、接続部144の図中右側に、アンプトランジスタ140用のドーナツ円柱状の溝165と、読み出しトランジスタ139用のドーナツ円柱状の溝166が形成される。溝164乃至166の深さは1-2um程度であり、ドーナツ円柱の内径は10-100nm程度である。この内径により、円柱状のチャネル領域139b乃至141bの面積を制御することができる。
リセットトランジスタ141、接続部144、アンプトランジスタ140、および読み出しトランジスタ139周辺の領域を、シリコン基板131の表面側から見た図は、図8Aに示すようになる。また、図8Aに示すように、各画素130のフォトダイオード134、電荷電圧変換部137、転送トランジスタ138等からなる撮像領域167は、4つの画素130ごとにまとめて配置される。
なお、図8Aでは、説明の便宜上、撮像領域167を、リセットトランジスタ141、接続部144、アンプトランジスタ140、および読み出しトランジスタ139周辺の領域の図中上部に図示するが、両方の領域の実際の位置関係は、このような関係ではない。このことは、後述する図16A乃至図18A、図30A、図38A乃至図40Aにおいても同様である。
溝164乃至166の形成後、図9に示すように、SiO2膜168が、溝164乃至166の側壁に成膜されないように異方的に埋め込まれる。このSiO2膜168の膜厚は、ここでは、50-100nm程度とするが、これに限定されない。SiO2膜168の膜厚によって、チャネル領域139b乃至141bのチャネル長を制御することができる。SiO2膜168が溝164乃至166の側壁に成膜された場合には、ウェットエッチなどによって、側壁のSiO2膜168が除去される。
そして、図10に示すように、3-5 nm程度の高誘電率ゲート絶縁膜(HfやAl系の絶縁膜)が、ゲート絶縁膜145として成膜される。成膜は、ALD(Atomic Layer Deposition)により、雰囲気温度300℃程度でプリカーサーとオゾンガスを用いることにより行われる。必要に応じて、500-700℃で10-60min程度のPost Deposition Annealが行われる。
次に、図11に示すように、金属材料169が、ゲート電極139c乃至141cとして溝164乃至166に異方的に埋め込まれる。ゲート電極139c乃至141cの金属材料169としては、それぞれ、読み出しトランジスタ139、アンプトランジスタ140、リセットトランジスタ141のVthに適した仕事関数を有する金属材料を選択する必要がある。従って、溝164乃至166のそれぞれに埋め込まれる金属材料169は、異なっていてもよい。
金属材料169としては、例えば、HfSiやTiNなどがあるが、これらにAlなどの別元素を添加することも可能である。溝164乃至166のそれぞれに異なる金属材料を埋め込む場合には、まず、リソグラフィなどにより、異なる金属材料を埋め込む溝の領域が開口され、フッ酸などにより既に埋め込まれた不要な金属材料が除去される。その後、新たな金属材料が、その溝に埋め込まれる。
ゲート電極139c乃至141cのシリコン基板131に対して垂直な方向の長さによって、チャネル長を制御することができる。
次に、図12に示すように、SiN膜170が溝164乃至166の側壁に形成される。その後、図13に示すように、溝164乃至166にSiO2膜171が埋め込まれる。そして、図14に示すように、SiO2膜168がCMP等により除去される。
次に、図15に示すように、シリコン基板131の表面に、N型半導体がフォトダイオード134としてイオン注入される。このイオン注入は、400keVから3MeVまでのエネルギーで必要に応じて複数回行われる。注入量は約1×1012(cm−2)である。また、シリコン基板131の表面に、P型半導体が、HAD136のうちの、隣接する画素のフォトダイオードとの分離用に設けられた、フォトダイオード134の図中右側のHAD136aとしてイオン注入される。このイオン注入は、100keVから2MeVまでのエネルギーで必要に応じて複数回行われる。
次に、図16Aおよび図16Bに示すように、SiN膜162が、CMPやホットリン酸を用いたウェットエッチなどにより除去され、SiO2膜161がDHFなどにより除去される。そして、図17Aおよび図17Bに示すように、転送トランジスタ138が形成される。
具体的には、膜厚6nm程度のゲート絶縁膜を形成し、Poly-Si膜を150nm程度成膜し、リソグラフィのパターニングを用いてドライエッチングすることにより、ゲート電極138aが形成される。その後、SiO2膜とSiN膜を用いてサイドウォール138bが形成される。サイドウォール138bのSiO2膜の膜厚は20nm程度であり、SiN膜の膜厚は50nm程度である。
次に、図18Aに示すように、シリコン基板131の表面に、N型半導体を10keVから30keV程度のエネルギーでイオン注入することにより、ソースドレイン領域139a乃至141aが形成される。注入量は約1×1015(cm−2)である。図18Aおよび図18Bに示すように、電荷電圧変換部137も同様の条件のイオン注入により形成される。また、活性化アニールとして、1000-1100℃のSpike RTA(Rapid Thermal Anneal)が行われる。
そして、図18Aおよび図18Bに示すように、HAD136のうちのフォトダイオード134の表面側のHAD136bが、P型半導体を10-100keVのエネルギーでイオン注入することにより形成される。注入量は約1×1013(cm−2)程度である。活性化アニールとしては、例えば、LSA(Laser Spike Anneal)などの熱履歴の小さい熱処理が用いられる。この活性化アニールは、前段と兼用のSpike RTAであってもよい。なお、図18Bでは、転送トランジスタ138や電荷電圧変換部137の配置を図示するため、HAD136bは図示していない。このことは、後述する図40Bにおいても同様である。
次に、図19に示すように、層間膜として、約500 nmのSiO2膜131bが成膜され、CMPによる平坦化が行われる。そして、図20に示すように、リソグラフィにより、接続部144のSiO2膜131bに深い溝172が形成される。また、図21に示すように、リソグラフィにより、溝164乃至166のSiO2膜131bに浅い溝173が形成される。さらに、図22に示すように、リソグラフィにより、電荷電圧変換部137と転送トランジスタ138の表面側のSiO2膜131bに、より浅い溝174が形成される。
次に、図23に示すように、深い溝172、浅い溝173、および、より浅い溝174にコンタクトプラグ142が埋め込まれ、Wなどの不要な材料が除去される。そして、図24に示すように、配線143がコンタクトプラグ142に接続するように形成される。
次に、図25に示すように、図示せぬ支持基板にシリコン基板131の表面が張り付けられ、シリコン基板131の裏面側が研磨される。そして、図26に示すように、シリコン基板131の裏面に、10keVから30keV程度のエネルギーでN型半導体をイオン注入することにより、ソースドレイン領域139a乃至141aが形成される。これにより、シリコン基板131の表面側と裏面側のソースドレイン領域139a乃至141aに挟まれたチャネル領域139b乃至141bが形成される。注入量は約1×1015(cm−2)である。
また、HAD136のうちのフォトダイオード134の裏面側のHAD136cが、P型半導体を10-100keVのエネルギーでイオン注入することにより形成される。注入量は約1×1013(cm−2)程度である。活性化アニールとしては、LSAなどの熱履歴の小さい熱処理が用いられる。
最後に、図27に示すように、通常の方法で、SiO2膜131a、遮光膜135、カラーフィルタ133、およびオンチップレンズ132が形成され、画素130の製造が完了する。
<第2実施の形態>
(固体撮像装置の第2実施の形態の画素の構成例)
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第2実施の形態の構成は、画素を除いて、図1のCMOSイメージセンサ100の構成と同様である。従って、以下では、画素の構成についてのみ説明する。
(固体撮像装置の第2実施の形態の画素の構成例)
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第2実施の形態の構成は、画素を除いて、図1のCMOSイメージセンサ100の構成と同様である。従って、以下では、画素の構成についてのみ説明する。
図28は、本開示を適用した固体撮像装置としてのCMOSイメージセンサの第2実施の形態の画素の構成例を示す断面図である。
図28に示す構成のうち、図2の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。
図28の画素200の構成は、リセットトランジスタ141の代わりにリセットトランジスタ201が設けられる点、および、接続部144が設けられない点が、図2の画素130の構成と異なる。画素200では、リセットトランジスタが横型のMOSFETにより構成される。
具体的には、リセットトランジスタ201の2つのソースドレイン領域201aは、シリコン基板131の表面側に形成される。従って、2つのソースドレイン領域201aに挟まれるチャネル領域201bは、シリコン基板131に対して水平な方向に形成される。ゲート電極201cは、チャネル領域201bに対向してシリコン基板131上に形成され、サイドウォール201dにより覆われる。
リセットトランジスタ201の図中右側のソースドレイン領域201aは、コンタクトプラグ142と配線143を介して電荷電圧変換部137に接続される。また、ゲート電極201cには、コンタクトプラグ142を介して図1の画素駆動線116が接続される。また、リセットトランジスタ201の図中左側のソースドレイン領域201aは、コンタクトプラグ142を介して電源に接続される。リセットトランジスタ201は、ゲート電極201cに画素駆動線116とコンタクトプラグ142を介して制御パルスが入力されたとき、電荷電圧変換部137の電荷をリセットする。
(画素の製造方法)
図29乃至図48は、図28の画素200の製造方法を説明する図である。
図29乃至図48は、図28の画素200の製造方法を説明する図である。
図29乃至図48において、図3乃至図27と同じものには同じ符号を付してある。重複する説明については適宜省略する。
図29に示すように、まず、シリコン基板131の表面に、SiO2膜161とSiN膜162が成膜される。次に、図30Bに示すように、アンプトランジスタ140用のドーナツ円柱状の溝165と、読み出しトランジスタ139用のドーナツ円柱状の溝166が、形成される。
リセットトランジスタ201、アンプトランジスタ140、および読み出しトランジスタ139周辺の領域を、シリコン基板131の表面側から見た図は、図30Aに示すようになる。図30Aに示すように、撮像領域167は、4つの画素200ごとにまとめて配置される。
溝165および溝166の形成後、図31に示すように、図9の場合と同様に、SiO2膜168が異方的に埋め込まれる。そして、図32に示すように、図10の場合と同様に、ゲート絶縁膜145が成膜される。
図33に示すように、金属材料169が、図11の場合と同様に、ゲート電極139cおよびゲート電極140cとして溝165および溝166に埋め込まれる。次に、図34に示すように、SiN膜170が溝165および溝166の側壁に形成される。その後、図35に示すように、溝165および溝166にSiO2膜171が埋め込まれる。そして、図36に示すように、SiO2膜168が図14と同様に除去される。
次に、図37に示すように、フォトダイオード134とHAD136aが、図15の場合と同様にイオン注入により形成される。そして、図38Aおよび図38Bに示すように、図16Aおよび図16Bの場合と同様に、SiN膜162が除去され、SiO2膜161が除去される。そして、図39Aおよび図39Bに示すように、転送トランジスタ138とリセットトランジスタ201のゲート電極201cおよびサイドウォール201dが形成される。
具体的には、膜厚6nm程度のゲート絶縁膜を形成し、Poly-Si膜を150 nm程度成膜し、リソグラフィのパターニングを用いてドライエッチングすることにより、ゲート電極138aとゲート電極201cが形成される。その後、SiO2膜とSiN膜を用いてサイドウォール138bとサイドウォール201dが形成される。サイドウォール138bとサイドウォール201dのSiO2膜の膜厚は20nm程度であり、SiN膜の膜厚は50nm程度である。
次に、図40Bに示すように、シリコン基板131の表面に、N型半導体を10keVから30keV程度のエネルギーでイオン注入することにより、ソースドレイン領域139a,140a、および201aが形成される。注入量は約1×1015(cm−2)である。図40Aおよび図40Bに示すように、電荷電圧変換部137も同様の条件のイオン注入により形成される。活性化アニールとして、1000-1100℃のSpike RTAが行われる。さらに、HAD136bが、図18Aおよび図18Bの場合と同様に形成される。
次に、図41に示すように、SiO2膜131bが図19の場合と同様に成膜される。そして、図42に示すように、溝165および溝166のSiO2膜131bに、図21の場合と同様に浅い溝173が形成される。また、図43に示すように、電荷電圧変換部137と転送トランジスタ138の表面側のSiO2膜131bに、図22の場合と同様に、より浅い溝174が形成される。
次に、図44に示すように、図23の場合と同様に、浅い溝173、および、より浅い溝174にコンタクトプラグ142が埋め込まれる。そして、図45に示すように、配線143がコンタクトプラグ142に接続するように形成される。
次に、図46に示すように、シリコン基板131の裏面側が図25の場合と同様に研磨される。そして、図47に示すように、シリコン基板131の裏面側のソースドレイン領域139aおよびソースドレイン領域140aが、図26の場合と同様に形成される。また、HAD136cが、図26の場合と同様に形成される。
最後に、図48に示すように、通常の方法で、SiO2膜131a、遮光膜135、カラーフィルタ133、およびオンチップレンズ132が形成され、画素200の製造が完了する。
<第3実施の形態>
(固体撮像装置の第3実施の形態の画素の構成例)
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第3実施の形態の構成は、画素を除いて、図1のCMOSイメージセンサ100の構成と同様である。従って、以下では、画素の構成についてのみ説明する。
(固体撮像装置の第3実施の形態の画素の構成例)
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第3実施の形態の構成は、画素を除いて、図1のCMOSイメージセンサ100の構成と同様である。従って、以下では、画素の構成についてのみ説明する。
図49は、本開示を適用した固体撮像装置としてのCMOSイメージセンサの第3実施の形態の画素の構成例を示す断面図である。
図49に示す構成のうち、図2の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。
図49の画素300の構成は、トレンチ型のキャパシタ(容量素子)301が新たに設けられる点が、図2の画素130の構成と異なる。
キャパシタ301のゲート電極301aは、コンタクトプラグ142を介して図示せぬ回路と接続されており、その回路から供給される電荷を保持する。
<第4実施の形態>
(固体撮像装置の第4実施の形態のCMOS回路の構成例)
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第4実施の形態の構成は、画素アレイ部111以外の各部に含まれるCMOS回路の構成を除いて、図2のCMOSイメージセンサ100の構成と同様であるので、CMOS回路についてのみ説明する。
(固体撮像装置の第4実施の形態のCMOS回路の構成例)
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第4実施の形態の構成は、画素アレイ部111以外の各部に含まれるCMOS回路の構成を除いて、図2のCMOSイメージセンサ100の構成と同様であるので、CMOS回路についてのみ説明する。
図50は、本開示を適用した固体撮像装置としてのCMOSイメージセンサの第4実施の形態における画素アレイ部111以外の各部に含まれるCMOS回路の構成例を示す断面図である。
図50のCMOS回路401は、チャネル領域401−1bがシリコン基板131に対して垂直な方向に形成される縦型のMOSFET401−1と、チャネル領域401−2bがシリコン基板131に対して垂直な方向に形成される縦型のMOSFET401−2により構成される。MOSFET401−1の裏面側のソースドレイン領域401−1aとMOSFET401−2の裏面側のソースドレイン領域401−2aは、接続されている。
なお、図50の例では、CMOS回路401は、2つの縦型のMOSFETにより構成されるものとしたが、CMOS回路401を構成する縦型のMOSFETの数は、これに限定されない。
<第5実施の形態>
(固体撮像装置の第5実施の形態の画素の構成例)
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第5実施の形態の構成は、画素を除いて、図1のCMOSイメージセンサ100の構成と同様である。従って、以下では、画素の構成についてのみ説明する。
(固体撮像装置の第5実施の形態の画素の構成例)
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第5実施の形態の構成は、画素を除いて、図1のCMOSイメージセンサ100の構成と同様である。従って、以下では、画素の構成についてのみ説明する。
図51は、本開示を適用した固体撮像装置としてのCMOSイメージセンサの第5実施の形態の画素の構成例を示す断面図である。
図51に示す構成のうち、図2の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。
図51の画素500の構成は、シリコン基板131、SiO2膜131a、読み出しトランジスタ139、アンプトランジスタ140、リセットトランジスタ141、接続部144、SiN膜144a、ゲート絶縁膜145の代わりに、シリコン基板501、SiO2膜501a、読み出しトランジスタ502、アンプトランジスタ503、リセットトランジスタ504、接続部505、SiN膜505a、ゲート絶縁膜508が設けられる点、および、コンタクトプラグ506と配線507が新たに設けられる点が、図2の画素130の構成と異なる。
画素500では、シリコン基板501の厚みを削減することにより、読み出しトランジスタ502、アンプトランジスタ503、およびリセットトランジスタ504のチャネル長を短くする。
具体的には、シリコン基板501は、フォトダイオード134、電荷電圧変換部137、および転送トランジスタ138が配置される領域に比べて、読み出しトランジスタ502、アンプトランジスタ503、リセットトランジスタ504、および接続部505が配置される領域の厚みが薄く(シリコン基板501に対して垂直な方向の長さが短く)なるように形成される。SiO2膜501aは、裏面側が平坦になるようにシリコン基板501の裏面に形成される。
電荷電圧変換部137の図中左側には、電荷電圧変換部137に近い順に、読み出しトランジスタ502、アンプトランジスタ503、リセットトランジスタ504が形成される。読み出しトランジスタ502、アンプトランジスタ503、およびリセットトランジスタ504は、完全空乏型の縦型のMOSFETである。
具体的には、読み出しトランジスタ502の2つのソースドレイン領域502aは、シリコン基板501の表面側と裏面側に形成される。従って、2つのソースドレイン領域502aに挟まれるチャネル領域502bは、シリコン基板501に対して垂直な方向に形成される。ゲート電極502cは、チャネル領域502bを覆うように形成される。
アンプトランジスタ503のソースドレイン領域503a、チャネル領域503b、およびゲート電極503cと、リセットトランジスタ504のソースドレイン領域504a、チャネル領域504b、およびゲート電極504cも、同様に形成される。
アンプトランジスタ503のゲート電極503cは、コンタクトプラグ142と配線143を介して電荷電圧変換部137に接続される。表面側のソースドレイン領域503aには、コンタクトプラグ142を介して電源が接続される。裏面側のソースドレイン領域503aは、裏面側のコンタクトプラグ506と配線507を介して、読み出しトランジスタ502の裏面側のソースドレイン領域502aに接続される。アンプトランジスタ503は、電荷電圧変換部137からゲート電極503cに入力される電圧の信号を増幅し、画素信号としてソースドレイン領域502aに入力する。
読み出しトランジスタ502のゲート電極502cは、コンタクトプラグ142を介して画素駆動線116に接続される。また、表面側のソースドレイン領域502aは、コンタクトプラグ142を介して図1の垂直信号線117に接続される。読み出しトランジスタ502は、ゲート電極502cに画素駆動線116とコンタクトプラグ142を介して選択パルスが入力されたとき、裏面側のソースドレイン領域502aに入力される画素信号を、表面側のソースドレイン領域502aを介して垂直信号線117に出力する。
リセットトランジスタ504は、コンタクトプラグ142と配線143を介して、電荷電圧変換部137に接続される。
具体的には、アンプトランジスタ503とリセットトランジスタ504の間には、接続部505が設けられる。そして、その接続部505に挿入されるコンタクトプラグ142を介して、電荷電圧変換部137は、リセットトランジスタ504の裏面側のソースドレイン領域504aに接続される。接続部505の側壁には、SiN膜505aが形成される。これにより、コンタクトプラグ142と接続部505の導通を防止することができる。
リセットトランジスタ504のゲート電極504cは、コンタクトプラグ142を介して画素駆動線116に接続される。また、表面側のソースドレイン領域504aは、コンタクトプラグ142を介して電源に接続される。リセットトランジスタ504は、ゲート電極504cに画素駆動線116とコンタクトプラグ142を介して制御パルスが入力されたとき、電荷電圧変換部137の電荷をリセットする。
ゲート電極502c乃至504cの側壁には、ゲート絶縁膜508が形成される。
(画素の製造方法)
図52乃至図59は、図51の画素500の製造方法を説明する図である。
図52乃至図59は、図51の画素500の製造方法を説明する図である。
まず、シリコン基板131に対して図3乃至図24で説明した動作が行われる。なお、図4において、形成する溝の深さを浅くすることにより、接続部144の代わりに接続部505が形成されるようにしてもよい。
図24の動作が行われた後、図52に示すように、図示せぬ支持基板にシリコン基板131の表面が張り付けられ、シリコン基板131の裏面側が研磨される。
そして、図53に示すように、シリコン基板131の裏面の読み出しトランジスタ502、アンプトランジスタ503、リセットトランジスタ504、および接続部505の領域がレジストで覆われ、リソグラフィによるエッチングが行われる。
これにより、シリコン基板131は、読み出しトランジスタ502、アンプトランジスタ503、リセットトランジスタ504、および接続部505の領域の厚みが、フォトダイオード134、電荷電圧変換部137、および転送トランジスタ138の領域に比べて薄いシリコン基板501になる。また、ゲート電極139c乃至141cがゲート電極502c乃至504cになり、SiN膜144aがSiN膜505aになり、ゲート絶縁膜145がゲート絶縁膜508になる。表面側のソースドレイン領域139a乃至141aは、ソースドレイン領域502a乃至504aとされる。
次に、図54に示すように、シリコン基板501の裏面に、図26と同様にソースドレイン領域502a乃至504aが形成される。また、HAD136cが、図26と同様に形成される。そして、図55に示すように、シリコン基板501の裏面に、層間膜としてSiO2膜511が成膜される。次に、図56に示すように、シリコン基板501の裏面側のソースドレイン領域502a乃至504aにコンタクトプラグ506が接続され、図57に示すように、コンタクトプラグ506間が配線507で接続される。
次に、図58に示すように、SiO2膜511の外側にSiO2膜が形成されることによりSiO2膜501aが形成される。最後に、図59に示すように、通常の方法で、遮光膜135、カラーフィルタ133、およびオンチップレンズ132が形成される。そして、画素500の製造が完了する。
<第6実施の形態>
(固体撮像装置の第6実施の形態の画素の構成例)
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第6実施の形態の構成は、画素を除いて、図1のCMOSイメージセンサ100の構成と同様である。従って、以下では、画素の構成についてのみ説明する。
(固体撮像装置の第6実施の形態の画素の構成例)
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第6実施の形態の構成は、画素を除いて、図1のCMOSイメージセンサ100の構成と同様である。従って、以下では、画素の構成についてのみ説明する。
図60は、本開示を適用した固体撮像装置としてのCMOSイメージセンサの第6実施の形態の画素の構成例を示す断面図である。
図60に示す構成のうち、図28や図51の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。
図60の画素600の構成は、リセットトランジスタ504の代わりにリセットトランジスタ201が設けられる点、および、接続部505が設けられない点が、図51の画素500の構成と異なる。即ち、画素600では、読み出しトランジスタとアンプトランジスタのチャネル長が短くされ、リセットトランジスタが横型のMOSFETにより構成される。
(画素の製造方法)
図61乃至図68は、図60の画素600の製造方法を説明する図である。
図61乃至図68は、図60の画素600の製造方法を説明する図である。
まず、シリコン基板131に対して図29乃至図45で説明した動作が行われる。次に、図61に示すように、シリコン基板131の裏面側が図46の場合と同様に研磨される。
そして、図62に示すように、シリコン基板131の裏面の読み出しトランジスタ502、アンプトランジスタ503、およびリセットトランジスタ201の領域がレジストで覆われ、リソグラフィによるエッチングが行われる。
これにより、シリコン基板131は、読み出しトランジスタ502、アンプトランジスタ503、およびリセットトランジスタ201の領域の厚みが、フォトダイオード134、電荷電圧変換部137、および転送トランジスタ138が配置される領域に比べて薄いシリコン基板501になる。また、ゲート電極139cおよび140cがゲート電極502cおよび503cになり、SiN膜144aがSiN膜505aになり、ゲート絶縁膜145がゲート絶縁膜508になる。表面側のソースドレイン領域139aおよび140aは、ソースドレイン領域502aおよび503aとされる。
次に、図63に示すように、シリコン基板501の裏面側のソースドレイン領域502aおよび503aが、図26の場合と同様に形成される。また、HAD136cが、図26と同様に形成される。そして、図64に示すように、シリコン基板501の裏面に、層間膜としてSiO2膜511が成膜される。次に、図65に示すように、シリコン基板501の裏面側のソースドレイン領域502aおよび503aにコンタクトプラグ506が接続され、図66に示すように、コンタクトプラグ506間が配線507で接続される。
次に、図67に示すように、SiO2膜511の外側にSiO2膜が形成されることによりSiO2膜501aが形成される。最後に、図68に示すように、通常の方法で、遮光膜135、カラーフィルタ133、およびオンチップレンズ132が形成される。そして、画素600の製造が完了する。
<第7実施の形態>
(固体撮像装置の第7実施の形態の画素の構成例)
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第7実施の形態の構成は、画素を除いて、図1のCMOSイメージセンサ100の構成と同様である。従って、以下では、画素の構成についてのみ説明する。
(固体撮像装置の第7実施の形態の画素の構成例)
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第7実施の形態の構成は、画素を除いて、図1のCMOSイメージセンサ100の構成と同様である。従って、以下では、画素の構成についてのみ説明する。
図69は、本開示を適用した固体撮像装置としてのCMOSイメージセンサの第7実施の形態の画素の構成例を示す断面図である。
図69に示す構成のうち、図2の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。
図69の画素700の構成は、HAD136cの代わりにピニング膜701が設けられる点が、図2の画素130の構成と異なる。
<第8実施の形態>
(固体撮像装置の第8実施の形態の画素の構成例)
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第8実施の形態の構成は、画素を除いて、図1のCMOSイメージセンサ100の構成と同様である。従って、以下では、画素の構成についてのみ説明する。
(固体撮像装置の第8実施の形態の画素の構成例)
本開示を適用した固体撮像装置としてのCMOSイメージセンサの第8実施の形態の構成は、画素を除いて、図1のCMOSイメージセンサ100の構成と同様である。従って、以下では、画素の構成についてのみ説明する。
図70は、本開示を適用した固体撮像装置としてのCMOSイメージセンサの第8実施の形態の画素の構成例を示す断面図である。
図70に示す構成のうち、図2の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。
図70の画素800の構成は、読み出しトランジスタ139、アンプトランジスタ140、リセットトランジスタ141、接続部144の代わりに、読み出しトランジスタ801、アンプトランジスタ802、リセットトランジスタ803、接続部804が設けられる点が、図2の画素130の構成と異なる。画素800では、読み出しトランジスタ801、アンプトランジスタ802、およびリセットトランジスタ803の深さを浅くすることにより、チャネル長を短くする。
具体的には、読み出しトランジスタ801のシリコン基板131に対して垂直な方向の長さは、読み出しトランジスタ139に比べて短い。これにより、読み出しトランジスタ801のゲート電極801cおよびチャネル領域801bのシリコン基板131に対して垂直な方向の長さは、ゲート電極139cおよびチャネル領域139bに比べて短い。
同様に、アンプトランジスタ802のゲート電極802cおよびチャネル領域802bのシリコン基板131に対して垂直な方向の長さは、ゲート電極140cおよびチャネル領域140bに比べて短い。リセットトランジスタ803のゲート電極803cおよびチャネル領域803bのシリコン基板131に対して垂直な方向の長さは、ゲート電極141cおよびチャネル領域141bに比べて短い。
さらに、接続部804のシリコン基板131に対して垂直な方向の長さは、接続部144に比べて短い。接続部804の側壁には、SiN膜804aが形成される。
<第9実施の形態の構成例>
(電子機器の一実施の形態の構成例)
図71は、本開示を適用した電子機器としての撮像装置の構成例を示すブロック図である。
(電子機器の一実施の形態の構成例)
図71は、本開示を適用した電子機器としての撮像装置の構成例を示すブロック図である。
図71の撮像装置900は、ビデオカメラやデジタルスチルカメラ等である。撮像装置900は、レンズ群901、固体撮像素子902、DSP回路903、フレームメモリ904、表示部905、記録部906、操作部907、および電源部908からなる。DSP回路903、フレームメモリ904、表示部905、記録部906、操作部907、および電源部908は、バスライン909を介して相互に接続されている。
レンズ群901は、被写体からの入射光(像光)を取り込んで固体撮像素子902の撮像面上に結像する。固体撮像素子902は、上述した第1乃至第8実施の形態のCMOSイメージセンサからなる。固体撮像素子902は、レンズ群901によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてDSP回路903に供給する。
DSP回路903は、固体撮像素子902から供給される画素信号に対して所定の画像処理を行い、画像処理後の画像信号をフレーム単位でフレームメモリ904に供給し、一時的に記憶させる。
表示部905は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、フレームメモリ904に一時的に記憶されたフレーム単位の画素信号に基づいて、画像を表示する。
記録部906は、DVD(Digital Versatile Disk)、フラッシュメモリ等からなり、フレームメモリ904に一時的に記憶されたフレーム単位の画素信号を読み出し、記録する。
操作部907は、ユーザによる操作の下に、撮像装置900が持つ様々な機能について操作指令を発する。電源部908は、電源を、DSP回路903、フレームメモリ904、表示部905、記録部906、および操作部907に対して適宜供給する。
本技術を適用する電子機器は、画像取込部(光電変換部)に固体撮像装置を用いる電子機器であればよく、撮像装置900のほか、撮像機能を有する携帯端末装置、画像読取部に固体撮像装置を用いる複写機などがある。
なお、CMOSイメージセンサはワンチップとして形成された形態であってもよいし、光学部等を含めてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
また、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、第2実施の形態および第4乃至第8実施の形態において、第3実施の形態のようにキャパシタ301が設けられるようにしてもよい。さらに、第2実施の形態、第3実施の形態、および第5乃至第8実施の形態において、第4実施の形態のようにCMOS回路401が設けられるようにしてもよい。
さらに、転送トランジスタ138が完全空乏型の縦型のMOSFETで構成されるようにしてもよい。また、アンプトランジスタ、読み出しトランジスタ、およびリセットトランジスタは、少なくとも1つが完全空乏型の縦型のMOSFETで構成されればよい。
なお、本開示は、以下のような構成もとることができる。
(1)
入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタと
を有する
2次元配置された各画素
を備える固体撮像装置。
(2)
前記トランジスタは、完全空乏型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である
ように構成された
前記(1)に記載の固体撮像装置。
(3)
前記チャネル領域は、円柱状に形成され、
前記トランジスタのゲート電極は、前記チャネル領域を覆うドーナツ円柱状に形成される
ように構成された
前記(1)または(2)に記載の固体撮像装置。
(4)
前記光電変換素子は、前記基板に形成され、
前記チャネル領域が形成される前記基板の前記基板に対して垂直な方向の長さは、前記光電変換素子が形成される前記基板の前記基板に対して垂直な方向の長さに比べて短くなる
ように構成された
前記(1)乃至(3)のいずれかに記載の固体撮像装置。
(5)
前記光電変換素子の表面には、HAD(Hole Accumulation Diode)が形成される
ように構成された
前記(1)乃至(4)のいずれかに記載の固体撮像装置。
(6)
前記入射光は、前記基板の裏面から入射する
ように構成された
前記(1)乃至(5)のいずれかに記載の固体撮像装置。
(7)
前記画素は、容量素子
をさらに有する
ように構成された
前記(1)乃至(6)のいずれかに記載の固体撮像装置。
(8)
チャネル領域が前記基板に対して垂直な方向に形成されるトランジスタを含む回路
をさらに備える
ように構成された
前記(1)乃至(7)のいずれかに記載の固体撮像装置。
(9)
入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタと
を有する
2次元配置された各画素を形成する
固体撮像装置の製造方法。
(10)
前記基板にドーナツ円柱状の溝を形成し、前記溝に金属を埋め込むことにより、前記トランジスタのゲート電極を形成し、
前記ドーナツ円柱の内部の円柱の表面と裏面に前記トランジスタのソースドレイン領域を形成することにより、円柱状の前記チャネル領域を形成する
前記(9)に記載の固体撮像装置の製造方法。
(11)
前記溝の内部に膜を形成し、前記膜の上に前記金属を埋め込むことにより、前記ゲート電極を形成する
前記(10)に記載の固体撮像装置の製造方法。
(12)
入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタと
を有する
2次元配置された各画素
を備える電子機器。
(13)
前記トランジスタは、完全空乏型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である
ように構成された
前記(12)に記載の電子機器。
(14)
前記チャネル領域は、円柱状に形成され、
前記トランジスタのゲート電極は、前記チャネル領域を覆うドーナツ円柱状に形成される
ように構成された
前記(12)または(13)に記載の電子機器。
(15)
前記光電変換素子は、前記基板に形成され、
前記チャネル領域が形成される前記基板の前記基板に対して垂直な方向の長さは、前記光電変換素子が形成される前記基板の前記基板に対して垂直な方向の長さに比べて短くなる
ように構成された
前記(12)乃至(14)のいずれかに記載の電子機器。
(16)
前記光電変換素子の表面には、HAD(Hole Accumulation Diode)が形成される
ように構成された
前記(12)乃至(15)のいずれかに記載の電子機器。
(17)
前記入射光は、前記基板の裏面から入射する
ように構成された
前記(12)乃至(16)のいずれかに記載の電子機器。
(18)
前記画素は、容量素子
をさらに有する
ように構成された
前記(12)乃至(17)のいずれかに記載の電子機器。
(19)
チャネル領域が前記基板に対して垂直な方向に形成されるトランジスタを含む回路
をさらに備える
ように構成された
前記(12)乃至(18)のいずれかに記載の電子機器。
入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタと
を有する
2次元配置された各画素
を備える固体撮像装置。
(2)
前記トランジスタは、完全空乏型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である
ように構成された
前記(1)に記載の固体撮像装置。
(3)
前記チャネル領域は、円柱状に形成され、
前記トランジスタのゲート電極は、前記チャネル領域を覆うドーナツ円柱状に形成される
ように構成された
前記(1)または(2)に記載の固体撮像装置。
(4)
前記光電変換素子は、前記基板に形成され、
前記チャネル領域が形成される前記基板の前記基板に対して垂直な方向の長さは、前記光電変換素子が形成される前記基板の前記基板に対して垂直な方向の長さに比べて短くなる
ように構成された
前記(1)乃至(3)のいずれかに記載の固体撮像装置。
(5)
前記光電変換素子の表面には、HAD(Hole Accumulation Diode)が形成される
ように構成された
前記(1)乃至(4)のいずれかに記載の固体撮像装置。
(6)
前記入射光は、前記基板の裏面から入射する
ように構成された
前記(1)乃至(5)のいずれかに記載の固体撮像装置。
(7)
前記画素は、容量素子
をさらに有する
ように構成された
前記(1)乃至(6)のいずれかに記載の固体撮像装置。
(8)
チャネル領域が前記基板に対して垂直な方向に形成されるトランジスタを含む回路
をさらに備える
ように構成された
前記(1)乃至(7)のいずれかに記載の固体撮像装置。
(9)
入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタと
を有する
2次元配置された各画素を形成する
固体撮像装置の製造方法。
(10)
前記基板にドーナツ円柱状の溝を形成し、前記溝に金属を埋め込むことにより、前記トランジスタのゲート電極を形成し、
前記ドーナツ円柱の内部の円柱の表面と裏面に前記トランジスタのソースドレイン領域を形成することにより、円柱状の前記チャネル領域を形成する
前記(9)に記載の固体撮像装置の製造方法。
(11)
前記溝の内部に膜を形成し、前記膜の上に前記金属を埋め込むことにより、前記ゲート電極を形成する
前記(10)に記載の固体撮像装置の製造方法。
(12)
入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタと
を有する
2次元配置された各画素
を備える電子機器。
(13)
前記トランジスタは、完全空乏型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である
ように構成された
前記(12)に記載の電子機器。
(14)
前記チャネル領域は、円柱状に形成され、
前記トランジスタのゲート電極は、前記チャネル領域を覆うドーナツ円柱状に形成される
ように構成された
前記(12)または(13)に記載の電子機器。
(15)
前記光電変換素子は、前記基板に形成され、
前記チャネル領域が形成される前記基板の前記基板に対して垂直な方向の長さは、前記光電変換素子が形成される前記基板の前記基板に対して垂直な方向の長さに比べて短くなる
ように構成された
前記(12)乃至(14)のいずれかに記載の電子機器。
(16)
前記光電変換素子の表面には、HAD(Hole Accumulation Diode)が形成される
ように構成された
前記(12)乃至(15)のいずれかに記載の電子機器。
(17)
前記入射光は、前記基板の裏面から入射する
ように構成された
前記(12)乃至(16)のいずれかに記載の電子機器。
(18)
前記画素は、容量素子
をさらに有する
ように構成された
前記(12)乃至(17)のいずれかに記載の電子機器。
(19)
チャネル領域が前記基板に対して垂直な方向に形成されるトランジスタを含む回路
をさらに備える
ように構成された
前記(12)乃至(18)のいずれかに記載の電子機器。
100 CMOSイメージセンサ, 130 画素, 131 シリコン基板, 134 フォトダイオード, 136 HAD, 139 読み出しトランジスタ, 139a ソースドレイン領域, 139b チャネル領域, 139c ゲート電極, 140 アンプトランジスタ, 140a ソースドレイン領域, 140b チャネル領域, 140c ゲート電極, 141 リセットトランジスタ, 141a ソースドレイン領域, 141b チャネル領域, 141c ゲート電極, 164乃至166 溝, 168 SiO2膜, 169 金属材料, 200 画素, 300 画素, 301 キャパシタ, 400 画素, 401 CMOS回路, 500 画素, 501 シリコン基板, 502 読み出しトランジスタ, 502a ソースドレイン領域, 502b チャネル領域, 502c ゲート電極, 503 アンプトランジスタ, 503a ソースドレイン領域, 503b チャネル領域, 503c ゲート電極, 504 リセットトランジスタ, 504a ソースドレイン領域, 504b チャネル領域, 504c ゲート電極, 600 画素, 700 画素, 800 画素, 801 読み出しトランジスタ, 801b チャネル領域, 802 アンプトランジスタ, 802b チャネル領域, 803 リセットトランジスタ, 803b チャネル領域, 900 撮像装置, 902 固体撮像素子
Claims (19)
- 入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタと
を有する
2次元配置された各画素
を備える固体撮像装置。 - 前記トランジスタは、完全空乏型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である
ように構成された
請求項1に記載の固体撮像装置。 - 前記チャネル領域は、円柱状に形成され、
前記トランジスタのゲート電極は、前記チャネル領域を覆うドーナツ円柱状に形成される
ように構成された
請求項1に記載の固体撮像装置。 - 前記光電変換素子は、前記基板に形成され、
前記チャネル領域が形成される前記基板の前記基板に対して垂直な方向の長さは、前記光電変換素子が形成される前記基板の前記基板に対して垂直な方向の長さに比べて短くなる
ように構成された
請求項1に記載の固体撮像装置。 - 前記光電変換素子の表面には、HAD(Hole Accumulation Diode)が形成される
ように構成された
請求項1に記載の固体撮像装置。 - 前記入射光は、前記基板の裏面から入射する
ように構成された
請求項1に記載の固体撮像装置。 - 前記画素は、容量素子
をさらに有する
ように構成された
請求項1に記載の固体撮像装置。 - チャネル領域が前記基板に対して垂直な方向に形成されるトランジスタを含む回路
をさらに備える
ように構成された
請求項1に記載の固体撮像装置。 - 入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタと
を有する
2次元配置された各画素を形成する
固体撮像装置の製造方法。 - 前記基板にドーナツ円柱状の溝を形成し、前記溝に金属を埋め込むことにより、前記トランジスタのゲート電極を形成し、
前記ドーナツ円柱の内部の円柱の表面と裏面に前記トランジスタのソースドレイン領域を形成することにより、円柱状の前記チャネル領域を形成する
請求項9に記載の固体撮像装置の製造方法。 - 前記溝の内部に膜を形成し、前記膜の上に前記金属を埋め込むことにより、前記ゲート電極を形成する
請求項10に記載の固体撮像装置の製造方法。 - 入射光の光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
チャネル領域が基板に対して垂直な方向に形成される、前記光電変換素子に蓄積された電荷に対応する電圧を増幅するアンプトランジスタ、前記アンプトランジスタにより増幅された前記電圧の信号を読み出す読み出しトランジスタ、および前記光電変換素子に蓄積された電荷をリセットするリセットトランジスタの少なくとも1つのトランジスタと
を有する
2次元配置された各画素
を備える電子機器。 - 前記トランジスタは、完全空乏型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である
ように構成された
請求項12に記載の電子機器。 - 前記チャネル領域は、円柱状に形成され、
前記トランジスタのゲート電極は、前記チャネル領域を覆うドーナツ円柱状に形成される
ように構成された
請求項12に記載の電子機器。 - 前記光電変換素子は、前記基板に形成され、
前記チャネル領域が形成される前記基板の前記基板に対して垂直な方向の長さは、前記光電変換素子が形成される前記基板の前記基板に対して垂直な方向の長さに比べて短くなる
ように構成された
請求項12に記載の電子機器。 - 前記光電変換素子の表面には、HAD(Hole Accumulation Diode)が形成される
ように構成された
請求項12に記載の電子機器。 - 前記入射光は、前記基板の裏面から入射する
ように構成された
請求項12に記載の電子機器。 - 前記画素は、容量素子
をさらに有する
ように構成された
請求項12に記載の電子機器。 - チャネル領域が前記基板に対して垂直な方向に形成されるトランジスタを含む回路
をさらに備える
ように構成された
請求項12に記載の電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013228355A JP2015088693A (ja) | 2013-11-01 | 2013-11-01 | 固体撮像装置およびその製造方法、並びに電子機器 |
CN201410532137.1A CN104617117B (zh) | 2013-11-01 | 2014-10-10 | 固体摄像装置、固体摄像装置制造方法和电子设备 |
US14/524,540 US9496311B2 (en) | 2013-11-01 | 2014-10-27 | Solid-state imaging device, method of manufacturing the same, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013228355A JP2015088693A (ja) | 2013-11-01 | 2013-11-01 | 固体撮像装置およびその製造方法、並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015088693A true JP2015088693A (ja) | 2015-05-07 |
Family
ID=53006395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013228355A Pending JP2015088693A (ja) | 2013-11-01 | 2013-11-01 | 固体撮像装置およびその製造方法、並びに電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9496311B2 (ja) |
JP (1) | JP2015088693A (ja) |
CN (1) | CN104617117B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021045139A1 (ja) * | 2019-09-06 | 2021-03-11 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
US11355542B2 (en) * | 2019-08-29 | 2022-06-07 | Kabushiki Kaisha Toshiba | Linear type solid-state imaging device |
KR20230047200A (ko) * | 2017-03-31 | 2023-04-06 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 장치 및 전자 기기 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102629831B1 (ko) | 2016-08-03 | 2024-01-26 | 삼성전자주식회사 | 이미지 센서 및 이를 포함하는 이미지 처리 장치 |
TWI675467B (zh) * | 2018-08-29 | 2019-10-21 | 力晶積成電子製造股份有限公司 | 影像感測器及其製造方法 |
JP7153521B2 (ja) * | 2018-10-05 | 2022-10-14 | 東京エレクトロン株式会社 | 基板処理装置及び検査方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4654623B2 (ja) | 2004-07-08 | 2011-03-23 | ソニー株式会社 | 固体撮像装置の製造方法 |
US8188537B2 (en) * | 2008-01-29 | 2012-05-29 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
JP5269425B2 (ja) * | 2008-01-29 | 2013-08-21 | 株式会社東芝 | 固体撮像素子および固体撮像装置 |
JP2012199489A (ja) * | 2011-03-23 | 2012-10-18 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 |
JP5810575B2 (ja) * | 2011-03-25 | 2015-11-11 | ソニー株式会社 | 固体撮像装置、および、その製造方法、電子機器 |
-
2013
- 2013-11-01 JP JP2013228355A patent/JP2015088693A/ja active Pending
-
2014
- 2014-10-10 CN CN201410532137.1A patent/CN104617117B/zh not_active Expired - Fee Related
- 2014-10-27 US US14/524,540 patent/US9496311B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230047200A (ko) * | 2017-03-31 | 2023-04-06 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 장치 및 전자 기기 |
KR102660131B1 (ko) * | 2017-03-31 | 2024-04-25 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 장치 및 전자 기기 |
US11355542B2 (en) * | 2019-08-29 | 2022-06-07 | Kabushiki Kaisha Toshiba | Linear type solid-state imaging device |
WO2021045139A1 (ja) * | 2019-09-06 | 2021-03-11 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104617117A (zh) | 2015-05-13 |
US9496311B2 (en) | 2016-11-15 |
US20150123179A1 (en) | 2015-05-07 |
CN104617117B (zh) | 2019-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10332928B2 (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus | |
KR102248958B1 (ko) | 고체 촬상 소자, 전자 기기, 및 제조 방법 | |
TWI473259B (zh) | 固態成像元件及其製造方法與電子裝置 | |
JP6873905B2 (ja) | 固体撮像装置および電子機器 | |
US9496311B2 (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
TWI422024B (zh) | 固態成像器件及製造固態成像器件之方法 | |
KR102162123B1 (ko) | 고체 촬상 소자, 제조 방법, 및 전자 기기 | |
US8399914B2 (en) | Method for making solid-state imaging device | |
US20110241080A1 (en) | Solid-state imaging device, method for manufacturing the same, and electronic apparatus | |
US20170162624A1 (en) | Solid-state image pickup device, manufacturing method, and electronic apparatus | |
US9538104B2 (en) | Imaging apparatus, imaging method, manufacturing apparatus, manufacturing method, and electronic apparatus | |
KR20140110844A (ko) | 고체 촬상 소자 및 전자 기기 | |
JP2015213274A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
TWI534997B (zh) | 固態攝像裝置、固態攝像裝置之製造方法以及相機模組 | |
US9379160B2 (en) | Solid-state imaging apparatus, method of manufacturing the same, and electronic apparatus | |
US9602746B2 (en) | Image pickup device and electronic apparatus | |
US20140097476A1 (en) | Solid-state imaging apparatus and electronic apparatus | |
US20140175521A1 (en) | Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus | |
JP5624644B2 (ja) | 光電変換装置の製造方法 | |
JP5295188B2 (ja) | 光電変換装置、その製造方法及び撮像システム |