KR101944115B1 - 고체 촬상 장치, 및, 그 제조 방법, 전자 기기 - Google Patents

고체 촬상 장치, 및, 그 제조 방법, 전자 기기 Download PDF

Info

Publication number
KR101944115B1
KR101944115B1 KR1020120025918A KR20120025918A KR101944115B1 KR 101944115 B1 KR101944115 B1 KR 101944115B1 KR 1020120025918 A KR1020120025918 A KR 1020120025918A KR 20120025918 A KR20120025918 A KR 20120025918A KR 101944115 B1 KR101944115 B1 KR 101944115B1
Authority
KR
South Korea
Prior art keywords
light
semiconductor substrate
layer
absorbing layer
solid
Prior art date
Application number
KR1020120025918A
Other languages
English (en)
Other versions
KR20120109310A (ko
Inventor
쇼고 쿠로기
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20120109310A publication Critical patent/KR20120109310A/ko
Application granted granted Critical
Publication of KR101944115B1 publication Critical patent/KR101944115B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

반도체 기판의 내부에 마련되어 있고, 상기 반도체 기판의 한쪽의 면부터 입사하는 입사광을 수광하는 광전변환부와; 상기 반도체 기판의 다른쪽의 면에 마련되는 배선층; 및 상기 반도체 기판의 다른쪽의 면과 상기 배선층의 사이에 마련되며, 상기 입사광의 일부로서 상기 광전변환부를 투과하는 투과광을 흡수하는 광흡수층을 포함하는 것을 특징으로 하는 고체 촬상 장치가 개시된다.

Description

고체 촬상 장치, 및, 그 제조 방법, 전자 기기{SOLID-STATE IMAGING DEVICE, MANUFACTURING METHOD OF THE SAME AND ELECTRONIC APPARATUS}
본 발명은, 고체 촬상 장치와 그 제조 방법 및 고체 촬상 장치를 이용하는 전자 기기에 관한 것이다.
디지털 카메라 등의 전자 기기는, 고체 촬상 장치를 포함한다. 예를 들면, 고체 촬상 장치로서, CMOS(Complementary Metal Oxide Semiconductor)형 이미지 센서를 포함한다.
고체 촬상 장치는, 반도체 기판의 화소 영역에 복수의 화소가 배열되어 있다. 각 화소에서는, 광전변환부가 마련되어 있다. 광전변환부는, 예를 들면, 포토 다이오드이고, 입사광을 수광면에서 수광하고 광전변환함에 의해, 신호 전하를 생성한다.
고체 촬상 장치중, CMOS형 이미지 센서는, 광전변환부 외에, 화소 트랜지스터를 포함하도록, 화소가 구성되어 있다. 화소 트랜지스터는, 광전변환부에서 생성된 신호 전하를 판독하여, 신호선에 전기 신호로서 출력하도록 구성되어 있다.
반도체 기판 상에 복수의 광전변환부가 배치된 고체 촬상 장치에서는, 일반적으로, 반도체 기판의 표면측에 다층 배선층이 마련되고, 그 표면측부터 입사하는 광을, 광전변환부의 수광면에서 수광한다. 이러한 구성을 갖는 고체 촬상 장치를 표면 조사형의 고체 촬상 장치로 칭한다. 이 「표면 조사형」의 경우에는, 마이크로 렌즈와 수광면의 사이에, 두꺼운 다층 배선층이 개재하고 있다. 이 때문에, 배선 등에 의해 개구율이 저하되기 때문에, 감도를 향상시키는 것이 곤란한 경우가 있다.
이와 같은 부적합함을 개선하기 위해, 반도체 기판에서 다층 배선층이 마련된 표면과는 반대측의 이면측부터 입사하는 광을, 광전변환부가 수광하는 구성이 개시되어 있다. 이러한 구성을 갖는 고체 촬상 장치를 이면 조사형의 고체 촬상 장치로 칭한다. 이면 조사형의 상세에 대해서는, 일본 특개2010-109295호 공보, 일본 특개2010-186818호 공보, 일본 특개2007-258684호 공보를 참조하라.
「이면 조사형」에서는, 반도체 기판을 박막화하고 있다(예를 들면, 3㎛ 정도). 이 때문에, 반도체 기판을 투과한 입사광이, 다층 배선층을 구성하는 배선에서 반사되어, 재차, 반도체 기판의 포토 다이오드에 입사하는 경우가 있다. 따라서, 신호에 노이즈가 포함되게 되어, 촬상 화상의 화상 품질이 저하되는 경우가 있다.
상기한 바와 같이, 고체 촬상 장치에서는, 촬상 화상의 화상 품질을 향상시키는 것이 곤란한 경우가 있다.
따라서, 촬상 화상의 화상 품질 등을 향상 가능한, 고체 촬상 장치, 및, 그 제조 방법, 전자 기기를 제공하는 것이 바람직하다.
본 발명에 따른 고체 촬상 장치는:
반도체 기판의 내부에 마련되어 있고, 상기 반도체 기판의 한쪽의 면부터 입사하는 입사광을 수광하는 광전변환부와;
상기 반도체 기판의 다른쪽의 면에 마련되는 배선층; 및
상기 반도체 기판의 다른쪽의 면과 상기 배선층의 사이에 마련되며, 상기 입사광의 일부로서 상기 광전변환부를 투과하는 투과광을 흡수하는 광흡수층을 포함하는 것을 특징으로 한다.
본 발명에 따른 전자 기기는 상기 상술된 고체 촬상 장치를 포함한다.
본 발명에 따른 고체 촬상 장치의 제조 방법은:
반도체 기판의 한쪽의 면부터 입사하는 입사광을 수광하는 광전변환부를 상기 반도체 기판의 내부에 마련하는 공정과;
상기 입사광의 일부로서 상기 광전변환부를 투과하는 투과광을 흡수하는 광흡수층을 상기 반도체 기판의 다른쪽의 면에 마련하는 공정; 및
상기 광흡수층이 마련된 상기 반도체 기판의 다른쪽의 면을 덮도록, 배선층을 마련하는 공정을 포함하는 것을 특징으로 한다.
본 기술에서는, 반도체 기판의 다른쪽의 면과 배선층의 사이에서, 입사광의 일부로서 광전변환부를 투과하는 투과광을, 광흡수층이 흡수한다.
본 기술에 의하면, 촬상 화상의 화상 품질 등을 향상 가능한, 고체 촬상 장치, 및, 그 제조 방법, 전자 기기를 제공할 수 있다.
도 1은, 실시 형태 1에서, 카메라의 구성을 도시하는 구성도.
도 2는, 실시 형태 1에서, 고체 촬상 장치의 전체 구성을 도시하는 도면.
도 3은, 실시 형태 1에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 4는, 실시 형태 1에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 5는, 실시 형태 1에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 6은, 실시 형태 1에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 7은, 실시 형태 1에서, 컬러 필터를 도시하는 도면.
도 8의 A 내지 C는, 실시 형태 1에서, 촬상을 실시할 때에, 화소의 화소 트랜지스터에 송신하는 제어 신호를 도시하는 타이밍 차트.
도 9a 내지 도 9d는, 실시 형태 1에 따른 고체 촬상 장치의 제조 방법을 도시하는 도면.
도 10은, 실시 형태 1의 변형예에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 11은, 실시 형태 2에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 12는, 실시 형태 2에서, 고체 촬상 장치의 주요부를 도시하는 도면.
실시 형태에 관해, 도면을 참조하여 설명한다.
또한, 설명은, 하기한 순서로 행한다.
1. 실시 형태 1(광흡수층이 게이트와 동층)
2. 실시 형태 2(광흡수층이 게이트와 다른층(異層))
3. 기타
<1.실시 형태 1>
(A) 장치 구성
(A-1) 카메라의 주요부 구성
도 1은, 실시 형태 1에서, 카메라의 구성을 도시하는 구성도이다.
도 1에 도시하는 바와 같이, 카메라(40)는, 고체 촬상 장치(1)와, 광학계(42)와, 제어부(43)와, 신호 처리부(44)를 갖는다. 각 부분에 관해, 순차적으로, 설명한다.
고체 촬상 장치(1)는, 광학계(42)를 통하여, 피사체상으로서 입사하는 입사광(H)을 촬상면(PS)에서 수광하고, 광전변환하여 신호 전하를 생성한다. 그리고, 그 광전변환에서 생성된 신호 전하를 판독하여, 신호 처리부(44)로 전기 신호를 출력한다. 여기서는, 고체 촬상 장치(1)는, 제어부(43)로부터 출력되는 제어 신호에 의거하여 구동한다.
광학계(42)는, 결상 렌즈나 조리개 등의 광학 부재를 포함하고, 입사광(H)을, 고체 촬상 장치(1)의 촬상면(PS)에 집광한다.
제어부(43)는, 각종의 제어 신호를 고체 촬상 장치(1)와 신호 처리부(44)에 출력하고, 고체 촬상 장치(1)와 신호 처리부(44)를 제어하여 구동시킨다.
신호 처리부(44)는, 고체 촬상 장치(1)로부터 출력된 전기 신호를 로(raw) 데이터로 하여 신호 처리를 실시함에 의해, 피사체상에 관해 디지털 화상을 생성한다.
(A-2) 고체 촬상 장치의 주요부 구성
고체 촬상 장치(1)의 전체 구성에 관해 설명한다.
도 2는, 실시 형태 1에서, 고체 촬상 장치의 전체 구성을 도시하는 도면이다.
본 실시 형태의 고체 촬상 장치(1)는, 도 2에 도시하는 바와 같이, 반도체 기판(101)을 포함한다. 반도체 기판(101)은, 예를 들면, 단결정 실리콘 기판이 박막화된 것이고, 화소 영역(PA)과, 주변 영역(SA)이 면에 마련되어 있다.
화소 영역(PA)은, 도 2에 도시하는 바와 같이, 사각형 형상이고, 복수의 화소(P)가 수평 방향(x)과 수직 방향(y)의 각각에 배치되어 있다. 즉, 화소(P)가 매트릭스형상으로 나열되어 있다.
화소 영역(PA)에서, 화소(P)는, 입사광을 수광하여 신호 전하를 생성하도록 구성되어 있다. 그리고, 그 생성한 신호 전하가, 화소 트랜지스터(도시 생략)에 의해 판독되어 전기 신호로서 출력된다. 화소(P)의 상세한 구성에 관해서는, 후술한다.
주변 영역(SA)은, 도 2에 도시하는 바와 같이, 화소 영역(PA)의 주위에 위치하고 있다. 그리고, 이 주변 영역(SA)에서는, 주변 회로가 마련되어 있다.
구체적으로는, 도 2에 도시하는 바와 같이, 수직 구동 회로(13)와, 칼럼 회로(14)와, 수평 구동 회로(15)와, 외부 출력 회로(17)와, 타이밍 제너레이터(TG)(18)와, 셔터 구동 회로(19)가, 주변 회로로서 마련되어 있다.
수직 구동 회로(13)는, 도 2에 도시하는 바와 같이, 주변 영역(SA)에서, 화소 영역(PA)의 측부에 마련되어 있고, 화소 영역(PA)의 화소(P)를 행 단위로 선택하여 구동시키도록 구성되어 있다.
칼럼 회로(14)는, 도 2에 도시하는 바와 같이, 주변 영역(SA)에서, 화소 영역(PA)의 하단부에 마련되어 있고, 열 단위로 화소(P)로부터 출력되는 신호에 관해 신호 처리를 실시한다. 여기서는, 칼럼 회로(14)는, CDS(Correlated Double Sampling ; 상관 이중 샘플링) 회로(도시 생략)를 포함하고, 고정 패턴 노이즈를 제거하는 신호 처리를 실시한다.
수평 구동 회로(15)는, 도 2에 도시하는 바와 같이, 칼럼 회로(14)에 전기적으로 접속되어 있다. 수평 구동 회로(15)는, 예를 들면, 시프트 레지스터를 포함하고, 칼럼 회로(14)에서 화소(P)의 열마다 유지되어 있는 신호를, 순차적으로, 외부 출력 회로(17)에 출력시킨다.
외부 출력 회로(17)는, 도 2에 도시하는 바와 같이, 칼럼 회로(14)에 전기적으로 접속되어 있고, 칼럼 회로(14)로부터 출력된 신호에 관해 신호 처리를 실시 후, 외부에 출력한다. 외부 출력 회로(17)는, AGC(Automatic Gain Control) 회로(17a)와 ADC 회로(17b)를 포함한다. 외부 출력 회로(17)에서는, AGC 회로(17a)가 신호에 게인을 적용한 후에, ADC 회로(17b)가 아날로그 신호로부터 디지털 신호로 변환하여, 외부에 출력한다.
타이밍 제너레이터(18)는, 도 2에 도시하는 바와 같이, 수직 구동 회로(13), 칼럼 회로(14), 수평 구동 회로(15), 외부 출력 회로(17), 셔터 구동 회로(19)의 각각에 전기적으로 접속되어 있다. 타이밍 제너레이터(18)는, 각종의 타이밍 신호를 생성하고, 수직 구동 회로(13), 칼럼 회로(14), 수평 구동 회로(15), 외부 출력 회로(17), 셔터 구동 회로(19)에 출력함으로써, 각 부분에 대해 구동 제어를 행한다.
셔터 구동 회로(19)는, 화소(P)를 행 단위로 선택하여, 화소(P)에서의 노광 시간을 조정하도록 구성되어 있다.
(A-3) 고체 촬상 장치의 상세 구성
본 실시 형태에 관한 고체 촬상 장치의 상세 내용에 관해 설명한다.
도 3 내지 도 6은, 실시 형태 1에서, 고체 촬상 장치의 주요부를 도시하는 도면이다.
도 3은, 반도체 기판(101)을 포함하는 고체 촬상 장치(1)의 단면을 도시하는 도면이다. 그리고, 도 4와 도 5는, 고체 촬상 장치에서, 도 3에 도시하는 반도체 기판(101)의 표면(도 3의 하면)측을 도시하는 도면이다. 또한, 도 6은, 화소(P)의 회로 구성을 도시하고 있다.
도 3에서는, 도 4와 도 5에 도시하는 X1-X2 부분의 단면을 모식적으로 나타내고 있다. 도 4에서는, 반도체 기판(101)의 하면에서, 지지 기판(SS)과 배선층(111)과 반사 방지막(301)과 광흡수층(401)을 제외한 경우를 나타내고 있다. 이에 대해, 도 5에서는, 도 4에 대해, 광흡수층(401)(사선을 그은 부분)을 마련한 경우를 나타내고 있다. 또한, 각 도면에서는, 도시의 편의상, 각 부분의 형상(폭 등)을 각 도면의 사이에서 적절히 변경하고 있다.
고체 촬상 장치(1)는, 도 3에 도시하는 바와 같이, 반도체 기판(101)의 내부에 포토 다이오드(21)가 마련되어 있다. 여기서는, 박막화된 단결정 실리콘의 반도체 기판(101)에 마련되어 있다.
반도체 기판(101)의 이면(도 3에서는 상면)에는, 도 3에 도시하는 바와 같이, 차광층(122), 컬러 필터(CF), 마이크로 렌즈(ML) 등의 부재가 마련되어 있다.
이에 대해, 반도체 기판(101)의 표면(하면)에는, 전송 트랜지스터(22)가 마련되어 있다. 도 3에서는 도시를 생략하고 있지만, 도 4, 도 5에 도시하는 바와 같이, 전송 트랜지스터(22) 외에, 증폭 트랜지스터(23)와 선택 트랜지스터(24)와 리셋 트랜지스터(25)가, 화소 트랜지스터(Tr)로서 마련되어 있다.
그리고, 도 3에 도시하는 바와 같이, 반도체 기판(101)의 표면(하면)에는, 광흡수층(401) 등의 부재가 마련되어 있다. 또한, 반도체 기판(101)의 표면(하면)에는, 배선층(111)이 마련되어 있고, 배선층(111)에서, 반도체 기판(101)의 측에 대해 반대측의 면에는, 지지 기판(SS)이 마련되어 있다.
즉, 본 실시 형태의 고체 촬상 장치(1)는, 「이면 조사형 CMOS 이미지 센서」로서, 이면(상면)측부터 입사한 입사광(H)을, 포토 다이오드(21)가 수광하고, 컬러 화상을 촬상에 의해 생성하도록 구성되어 있다.
이하에서, 각 부분의 상세에 관해 순차적으로 설명한다.
(a) 포토 다이오드(21)
고체 촬상 장치(1)에서, 포토 다이오드(21)는, 도 2에 도시한 복수의 화소(P)에 대응하도록 복수가 화소 영역(PA)에 배치되어 있다. 즉, 복수의 포토 다이오드(21)가, 촬상면(xy면)에서, 수평 방향(x)과, 이 수평 방향(x)에 대해 직교하는 수직 방향(y)의 각각에 나열하여 마련되어 있다.
포토 다이오드(21)는, 입사광(H)을 수광하고 광전변환함에 의해 신호 전하를 생성하여 축적하도록 구성되어 있다.
여기서는, 도 3에 도시하는 바와 같이, 반도체 기판(101)의 이면(상면)측부터 입사하는 입사광(H)을 포토 다이오드(21)가 수광한다. 포토 다이오드(21)의 상방에는, 도 3에 도시하는 바와 같이, 컬러 필터(CF), 마이크로 렌즈(ML)가 마련되어 있고, 각 부분을 순차적으로 통하여 입사한 입사광(H)을, 수광면(JS)에서 수광하고 광전변환이 행하여진다.
도 3에 도시하는 바와 같이, 포토 다이오드(21)는, 반도체 기판(101)의 내부에 마련되어 있다.
예를 들면, 포토 다이오드(21)는, n형 반도체 영역(101n)이, 전하(전자)를 축적하는 전하 축적 영역으로서 형성되어 있다. 포토 다이오드(21)에서, n형 반도체 영역(101n)은, n형 반도체 영역(101n)의 이면으로서 도 3에 도시된 상면에 가가운 측에 마련된 p형 반도체 영역(101pa)과 n형 반도체 영역(101n)의 전면으로서 도 3에 도시된 하면에 가까운 측에 마련된 p형 반도체 영역(101pc) 사이에 끼인다. 즉, 포토 다이오드(21)는, HAD 구조이고, p형 반도체 영역(101pa, 101pc)은, n형 반도체 영역(101n)의 상면측과 하면측의 각 계면에서, 암 전류가 발생하는 것을 억제하기 위해 형성되어 있다. 포토 다이오드(21)에서 생성된 신호 전하는, n형 반도체 영역(101n) 내부에서 드리프트하고, n형 반도체 영역(101n)의 전면으로서 도 3에 도시된 하면에 가까운 측에 마련된 p형 반도체 영역(101pc)의 부근에 축적된다.
도 3, 도 4에 도시하는 바와 같이, 복수의 화소(P)의 사이에는, 화소 분리부(PB)가 마련되어 있고, 포토 다이오드(21)는, 화소 분리부(PB)로 구획된 화소(P)의 영역 내에 마련되어 있다. 구체적으로는, 화소 분리부(PB)에서는, 도 3에 도시하는 바와 같이, p형 반도체 영역(101pb)이, 반도체 기판(101)의 이면으로서 도 3에 도시된 상면으로부터 반도체 기판(101)의 전면으로서 도 3에 도시된 하면까지 반도체 기판(101)의 내부를 관통하여 마련되어 있다. 이렇게, 화소(P)는 전기적으로 분리되어 있다. 이 화소 분리부(PB)는, 도 4에 도시하는 바와 같이, 복수의 화소(P)의 사이에 개재하도록 격자형상으로 마련되어 있다. 그리고, 포토 다이오드(21)는, 이 격자형상의 화소 분리부(PB)로 구획된 화소(P)의 영역 내에 형성되어 있다.
그리고, 도 6에 도시하는 바와 같이, 포토 다이오드(21)는, 애노드가 접지되어 있고, 축적한 신호 전하(전자)가, 화소 트랜지스터(Tr)에 의해 판독되고, 전기 신호로서 수직 신호선(27)에 출력된다.
(b) 차광층(122)
고체 촬상 장치(1)에서, 차광층(122)은, 도 3에 도시하는 바와 같이, 반도체 기판(101)의 이면으로서 도 3에 도시된 상면과 가까운 측에 마련되어 있다.
여기서는, 도 3에 도시하는 바와 같이, 반도체 기판(101)의 이면(상면)을 피복하도록, 절연층(121)이 마련되어 있고, 이 절연층(121)의 상면에, 차광층(122)이 마련되어 있다. 차광층(313)은, 반도체 기판(101)의 이면(상면)에서, 화소 분리부(PB)에 대응하는 부분에 마련되어 있고, 화소(P)에 대응하는 부분에는, 마련되어 있지 않다. 즉, 포토 다이오드(21)의 수광면(JS)에 개구가 마련되어 있다.
또한, 도 4에서는, 도시하지 않지만, 화소 분리부(PB)와 마찬가지로, 차광층(122)은, 평면 형상이 격자형상이 되도록 형성되어 있다.
본 실시 형태에서는, 예를 들면, 실리콘 산화막(SiO2)이, 이 절연층(121)으로서 마련되어 있다. 그리고, 차광층(313)은, 예를 들면, 텅스텐(W) 등의 금속재료를 이용하여 형성되어 있다. 텅스텐(W) 외에, 알루미늄(Al)을 이용하여 차광층(313)을 형성하여도 알맞다.
그리고, 도 3에 도시하는 바와 같이, 차광층(313)을 피복하도록, 절연층(121)의 상면에, 평탄화막(123)이 마련되어 있다. 평탄화막(123)은, 광투과 재료로 형성되어 있다.
(c) 컬러 필터(CF)
고체 촬상 장치(1)에서, 컬러 필터(CF)는, 도 3에 도시하는 바와 같이, 반도체 기판(101)의 이면(상면)측에서, 평탄화막(123)의 상면에 마련되어 있다.
도 7은, 실시 형태 1에서, 컬러 필터를 도시하는 도면이다. 도 7에서는, 상면도를 도시하고 있다.
컬러 필터(CF)는, 도 7에 도시하는 바와 같이, 적색 필터층(CFR)과, 녹색 필터층(CFG)과, 청색 필터층(CFB)을 포함한다. 적색 필터층(CFR)과, 녹색 필터층(CFG)과, 청색 필터층(CFB)의 각각은, 인접하여 배치되어 있고, 어느 하나가, 복수의 화소(P)의 각각에 대응하여 마련되어 있다.
여기서는, 도 7에 도시하는 바와 같이, 적색 필터층(CFR)과, 녹색 필터층(CFG)과, 청색 필터층(CFB)의 각각이, 베이어 배열로 나열하도록 배치되어 있다. 즉, 복수의 녹색 필터층(CFG)이 체크무늬 형상이 되도록, 대각 방향으로 나열하여 배치되어 있다. 그리고, 적색 필터층(CFR)과 청색 필터층(CFB)이, 복수의 녹색 필터층(CFG)에서, 대각 방향으로 나열하도록 배치되어 있다.
컬러 필터(CF)에서, 적색 필터층(CFR)은, 적색에 대응하는 파장대역(예를 들면, 625 내지 740㎚)에서 광투과율이 높아지도록 형성되어 있다. 즉, 적색 필터층(CFR)은, 입사광(H)이 적색광으로서 수광면(JS)에 투과하도록 형성되어 있다.
또한, 컬러 필터(CF)에서, 녹색 필터층(CFG)은, 녹색에 대응하는 파장대역(예를 들면, 500 내지 565㎚)에서 광투과율이 높아지도록 형성되어 있다. 즉, 녹색 필터층(CFG)은, 적색 필터층(CFR)보다도 짧은 파장 범위의 광에 대해 광투과율이 높고, 입사광(H)이 녹색광으로서 수광면(JS)에 투과하도록 형성되어 있다.
또한, 컬러 필터(CF)에서, 청색 필터층(CFB)은, 청색에 대응하는 파장대역(예를 들면, 450 내지 485㎚)에서 광투과율이 높다. 즉, 청색 필터층(CFB)은, 녹색 필터층(CFG)보다도 짧은 파장 범위의 광에 대해 광투과율이 높고, 입사광이 청색광으로서 수광면(JS)에 투과하도록 형성되어 있다.
이와 같이, 컬러 필터(CF)는, 서로 다른 파장 범위의 광에 대해 투과율이 높은 복수종의 필터층(CFR, CFG, CFB)이, 복수의 화소(P)의 각각에 대응하고, 서로 인접하여 배치되어 있다.
(d) 마이크로 렌즈(ML)에 관해
고체 촬상 장치(1)에서, 마이크로 렌즈(ML)는, 도 3에 도시하는 바와 같이, 반도체 기판(101)의 이면(상면)의 측에서, 컬러 필터(CF)의 상면에 마련되어 있다.
마이크로 렌즈(ML)는, 각 화소(P)에 대응하도록 복수 배치되어 있다. 마이크로 렌즈(ML)는, 반도체 기판(101)의 이면(상면)측에서 볼록형상으로 돌출한 볼록 렌즈이고, 각 화소(P)의 포토 다이오드(21)에 입사광(H)을 집광하도록 구성되어 있다. 예를 들면, 마이크로 렌즈(ML)는, 스티렌 수지, 아크릴 수지, 노볼락 수지 등의 투명한 수지를 이용하여 형성되어 있다.
(e) 화소 트랜지스터(Tr)
고체 촬상 장치(1)에서, 화소 트랜지스터(Tr)는, 도 2에 도시한 복수의 화소(P)에 대응하도록 복수 마련되어 있다.
화소 트랜지스터(Tr)는, 도 4 내지 도 6에 도시하는 바와 같이, 전송 트랜지스터(22)와 증폭 트랜지스터(23)와 선택 트랜지스터(24)와 리셋 트랜지스터(25)를 포함하고, 포토 다이오드(21)로부터 신호 전하를 판독하여 전기 신호로서 출력하도록 구성되어 있다.
도 3에서는, 화소 트랜지스터(Tr)중, 전송 트랜지스터(22)에 대해 도시하고 있지만, 다른 각 트랜지스터(23 내지 25)에 대해서도, 이 전송 트랜지스터(22)와 마찬가지로, 반도체 기판(101)의 표면(하면)에 마련되어 있다. 여기서는, 화소 트랜지스터(Tr) 중, 전송 트랜지스터(22)는, 예를 들면, 실리콘 산화막의 게이트 절연막(110)을 통하여, 게이트 전극(22G)이, 예를 들면, 폴리실리콘을 이용하여 형성되어 있다. 이와 마찬가지로, 다른 각 트랜지스터(23 내지 25)도, 예를 들면, 실리콘 산화막의 게이트 절연막(110)을 통하여, 게이트 전극(도 3에서는 도시 생략)이, 예를 들면, 폴리실리콘을 이용하여 형성되어 있다. 각 트랜지스터(22 내지 25)는, 예를 들면, N채널의 MOS 트랜지스터이다. 그리고, 각 트랜지스터(22 내지 25)는, 반도체 기판(101)의 표면(하면)에서, 배선층(111)으로 피복되어 있다.
화소 트랜지스터(Tr)에서, 전송 트랜지스터(22)는, 도 4, 도 5에 도시하는 바와 같이, 포토 다이오드(21)에 인접하도록 배치되어 있다. 여기서는, 전송 트랜지스터(22)는, 도 6에 도시하는 바와 같이, 포토 다이오드(21)와 플로팅 디퓨전(FD)의 사이에 개재하고 있고, 포토 다이오드(21)로부터 신호 전하를 플로팅 디퓨전(FD)에 전송하도록 구성되어 있다. 구체적으로는, 전송 트랜지스터(22)는, 전송선(26)이 게이트에 전기적으로 접속되어 있다. 전송 트랜지스터(22)에서는, 전송선(26)으로부터 게이트에 송신된 전송 신호(TG)에 의거하여, 포토 다이오드(21)에서 축적된 신호 전하를, 플로팅 디퓨전(FD)에 전송한다.
화소 트랜지스터(Tr)에서, 증폭 트랜지스터(23)는, 도 4, 도 5에 도시하는 바와 같이, 화소 분리부(PB)에서, 선택 트랜지스터(24)와 리셋 트랜지스터(25) 사이에 끼이도록 배치되어 있다. 여기서는, 증폭 트랜지스터(23)는, 도 6에 도시하는 바와 같이, 플로팅 디퓨전(FD)에서, 전하로부터 전압으로 변환된 전기 신호를 증폭하여 출력하도록 구성되어 있다. 구체적으로는, 증폭 트랜지스터(23)는, 게이트가, 플로팅 디퓨전(FD)에 전기적으로 접속되어 있다. 또한, 증폭 트랜지스터(23)는, 드레인이 전원 공급선(Vdd)에 전기적으로 접속되고, 소스가 선택 트랜지스터(24)에 전기적으로 접속되어 있다. 증폭 트랜지스터(23)는, 선택 트랜지스터(24)가 온 상태가 되도록 선택된 때에는, 정전류원(I)으로부터 정전류가 공급되어, 소스 폴로워로서 동작한다. 이 때문에, 증폭 트랜지스터(23)에서는, 선택 트랜지스터(24)에 선택 신호가 공급됨에 의해, 플로팅 디퓨전(FD)에서, 전하로부터 전압으로 변환된 전기 신호가 증폭된다.
화소 트랜지스터(Tr)에서, 선택 트랜지스터(24)는, 도 4, 도 5에 도시하는 바와 같이, 화소 분리부(PB)에서, 증폭 트랜지스터(23)와 리셋 트랜지스터(25)에 나란하도록 배치되어 있다. 여기서는, 선택 트랜지스터(24)는, 도 6에 도시하는 바와 같이, 증폭 트랜지스터(23)에 의해 출력된 전기 신호를, 수직 신호선(27)에 출력하도록 구성되어 있다. 구체적으로는, 선택 트랜지스터(24)는, 선택 신호가 공급되는 어드레스선(28)에 게이트가 접속되어 있다. 그리고, 선택 트랜지스터(24)는, 선택 신호가 공급된 때에는 온 상태가 되어, 상기한 바와 같이 증폭 트랜지스터(23)에 의해 증폭된 출력 신호를, 수직 신호선(27)에 출력한다.
화소 트랜지스터(Tr)에서, 리셋 트랜지스터(25)는, 도 4, 도 5에 도시하는 바와 같이, 화소 분리부(PB)에서, 증폭 트랜지스터(23)와 선택 트랜지스터(24)에 나란하도록 배치되어 있다. 여기서는, 리셋 트랜지스터(25)는, 도 6에 도시하는 바와 같이, 증폭 트랜지스터(23)의 게이트 전위를 리셋하도록 구성되어 있다. 구체적으로는, 리셋 트랜지스터(25)는, 리셋 신호가 공급되는 리셋선(29)에 게이트가 전기적으로 접속되어 있다. 또한, 리셋 트랜지스터(25)는, 드레인이 전원 공급선(Vdd)에 전기적으로 접속되고, 소스가 플로팅 디퓨전(FD)에 전기적으로 접속되어 있다. 그리고, 리셋 트랜지스터(25)는, 리셋선(29)으로부터 송신된 리셋 신호에 의거하여, 플로팅 디퓨전(FD)을 통하여, 증폭 트랜지스터(23)의 게이트 전위를, 전원 전압으로 리셋한다.
도 8의 A 내지 C는, 실시 형태 1에서, 화소 트랜지스터에 송신하는 제어 신호를 도시하는 타이밍 차트이다.
도 8에서, A는, 선택 트랜지스터(24)의 게이트에 입력하는 선택 신호(SEL)를 나타내고 있다. 그리고, B는, 리셋 트랜지스터(25)의 게이트에 입력하는 리셋 신호(RST)를 나타내고 있다. 그리고, C는, 전송 트랜지스터(22)의 게이트에 입력하는 전송 신호(TG)를 나타내고 있다. (도 6 참조).
도 8에 도시하는 바와 같이, 촬상을 실시할 때에는, 제 1의 시점(t1)에서, 선택 신호(SEL)를 하이 레벨로 하여, 선택 트랜지스터(24)를 온 상태로 한다. 그리고, 제 2의 시점(t2)에서, 리셋 신호(RST)를 하이 레벨로 하여, 리셋 트랜지스터(25)를 온 상태로 한다. 이에 의해, 증폭 트랜지스터(23)의 게이트 전위를 리셋한다(도 6 참조).
그리고, 도 8에 도시하는 바와 같이, 제 3의 시점(t3)에서는, 리셋 신호(RST)를 로우 레벨로 하여, 리셋 트랜지스터(25)를 오프 상태로 한다. 그리고, 이 후, 리셋 레벨에 대응하는 전압을, 출력 신호로서, 칼럼 회로(14)에 판독한다(도 2, 도 6 참조).
그리고, 도 8에 도시하는 바와 같이, 제 4의 시점(t4)에서는, 전송 신호(TG)를 하이 레벨로 하여, 전송 트랜지스터(22)를 온 상태로 한다. 예를 들면, 전하 축적 기간에서 부전압이 게이트에 인가된 오프 상태로부터, 그 게이트에 정전압을 인가하여, 전송 트랜지스터(22)를 온 상태로 한다. 이에 의해, 전하 축적 기간에 포토 다이오드(21)에서 축적된 신호 전하를 플로팅 디퓨전(FD)에 전송한다(도 6 참조).
그리고, 도 8에 도시하는 바와 같이, 제 5의 시점(t5)에서는, 전송 신호(TG)를 로우 레벨로 하여, 전송 트랜지스터(22)를 오프 상태로 한다. 이 후, 그 축적된 신호 전하의 양에 응한 신호 레벨의 전압을, 출력 신호로서, 칼럼 회로(14)에 제공한다(도 2, 도 6 참조). 그 후, 선택 신호(SEL)를 로우 레벨로 하여, 선택 트랜지스터(24)를 오프 상태로 한다.
칼럼 회로(14)에서는, 앞서 판독한 리셋 레벨의 신호와, 후에 판독한 신호 레벨의 신호를 차분 처리하여 신호를 축적한다(도 2 참조). 이에 의해, 화소(P)마다 마련된 각 트랜지스터의 Vth의 편차 등에 의해 발생하는 고정적인 패턴 노이즈가, 캔슬된다.
상기한 바와 같이, 화소(P)를 구동하는 동작은 수평 방향(x)으로 배치된 복수의 화소(P)를 각각 포함하는 행 단위로 수행된다. 한 행에 마련된 각 화소(P)에 포함된 전송 트랜지스터(22)의 게이트 전극은 그 행에 대해 마련된 전송 라인(26)에 의해 서로 접속된다. 마찬가지로, 한 행에 마련된 각 화소(P)에 포함된 선택 트랜지스터(24)의 게이트 전극은 그 행에 대해 마련된 어드레스 라인(28)에 의해 서로 접속된다. 마찬가지로, 한 행에 마련된 각 화소(P)에 포함된 리셋 트랜지스터(25)의 게이트 전극은 그 행에 대해 마련된 리셋 라인(29)에 의해 서로 접속된다. 따라서, 한 행에 마련된 화소(P)를 구동한느 동작은 그 행의 화소(P)에 대해 동시에 수행될 수 있다.
구체적으로는, 상술한 수직 구동 회로(13)에 의해 공급되는 선택 신호에 의해, 수평 라인(화소 행) 단위로 수직한 방향으로 순차적으로 선택된다. 그리고, 타이밍 제너레이터(18)로부터 출력되는 각종 타이밍 신호에 의해 각 화소(P)의 트랜지스터가 제어된다. 이에 의해, 각 화소에서의 신호가 수직 신호선(27)을 통하여 화소(P)의 열마다 칼럼 회로(14)에 판독된다. 그리고, 칼럼 회로(14)에서 축적된 신호가, 수평 구동 회로(15)에 의해 선택되어, 외부 출력 회로(17)에 순차적으로 출력된다(도 2, 도 6 참조).
그리고, 이 촬상에서 얻은 신호를 신호 처리부(44)가 로(raw) 데이터로 하여 신호 처리를 실시하여, 디지털 화상을 생성한다(도 1 참조).
(f) 반사 방지막(301), 광흡수층(401)
고체 촬상 장치(1)에서, 반사 방지막(301)과 광흡수층(401)의 각각은, 도 3에 도시하는 바와 같이, 반도체 기판(101)의 표면(하면)에 마련되어 있다.
여기서는, 도 3에 도시하는 바와 같이, 반도체 기판(101)의 표면(하면) 전체를 피복하도록, 게이트 절연막(110)이 마련되어 있다. 그리고, 이 게이트 절연막(110)에 적층하도록 반사 방지막(301)이 마련되어 있다. 반사 방지막(301)은, 전송 트랜지스터(22)의 게이트 전극(22G)을 피복하지 않고, 게이트 전극(22G)과 동층이 되도록 마련되어 있다.
반사 방지막(301)은, 피사체상으로서 입사하는 입사광(H)중, 포토 다이오드(21)를 투과한 광이, 게이트 절연막(110)과 광흡수층(401) 계면에서 반사하는 것을 방지하도록 구성되어 있다.
구체적으로는, 반사 방지막(301)은, 광학적 간섭 작용에 의해 반사 방지 기능이 발현되도록, 재료 및 막두께가, 적절히, 선택되어 형성되어 있다. 여기서는, 반사 방지막(301)은, 절연 재료로서, 굴절율이 게이트 절연막(110)을 형성하는 재료와, 광흡수층(401)을 형성하는 재료의 사이의 재료를 이용하여 형성되어 있다.
광흡수층(401)은, 도 3에 도시하는 바와 같이, 게이트 절연막(110)과 반사 방지막(301)을 통하여, 반도체 기판(101)의 표면(하면)에 마련되어 있다. 광흡수층(401)은, 전송 트랜지스터(22)의 게이트 전극(22G)을 피복하지 않고서, 게이트 전극(22G)과 동층이 되도록 마련되어 있다.
도 5에 도시하는 바와 같이, 광흡수층(401)은, 반도체 기판(101)의 표면(하면)에서, 포토 다이오드(21)가 마련된 부분을 피복하도록 마련되어 있다. 광흡수층(401)은, 반도체 기판(101)의 표면(하면)에서, 전송 트랜지스터(22) 등의 화소 트랜지스터(Tr)가 마련된 부분에는, 마련되어 있지 않다. 광흡수층(401)은, 수직 방향(y)으로 나열하는 화소(P)의 사이에서 일체로 연결하도록 마련되어 있다.
또한, 광흡수층(401)은, 도 5에 도시하는 바와 같이, 동층에 마련된 각 트랜지스터(22 내지 25)의 게이트 전극(도 3의 22G 등)과의 사이의 갭의 폭(D)이, 0.1㎛ 이상이 되도록 형성되어 있다. 이에 의해, 광 흡수층(401)과 각 트랜지스터(22 내지 25)의 게이트 전극의 사이에서, 전기적인 악영향이 미치는 것을 방지할 수 있다. 이들 게이트 전극은 전송 트랜지스터(22)의 게이트 전극으로서 도 3에 도시된 게이트 전극(22G)을 포함한다.
상술한 바와 같이, 광흡수층(401)은, 피사체상으로서 입사하는 입사광(H) 중, 포토 다이오드(21)를 투과한 광을 흡수하도록 구성되어 있다. 즉, 광흡수층(401)은, 반도체 기판(101)의 이면(상면)측부터 입사한 입사광(H) 중, 포토 다이오드(21)에서 흡수된 광 이외의 광이 투과하여 배선층(111)에 입사하기 전에, 그 투과한 광을 흡수하여 차광하도록 마련되어 있다.
구체적으로는, 광흡수층(401)은, 단결정 실리콘으로 이루어지는 반도체 기판(101)보다도, 광흡수 계수가 큰 재료를 이용하여 형성되어 있다. 예를 들면, 광흡수층(401)은, 어모퍼스 실리콘을 이용하여 형성되어 있다. 또한, 도 5에서는, 반사 방지막(301)에 관해 도시하지 않지만, 광흡수층(401)과 같은 평면 형상으로 형성되어 있다.
(g) 배선층(111)
고체 촬상 장치(1)에서, 배선층(111)은, 도 3에 도시하는 바와 같이, 반도체 기판(101)의 표면(하면)에 마련되어 있다.
도 3에 도시하는 바와 같이, 배선층(111)은, 배선(111h)과 절연층(111z)을 포함한다. 배선층(111)은, 이른바 다층 배선층이고, 절연층(111z)을 구성하는 층간 절연막과 배선(111h)이 교대로 복수회 적층되어 형성되어 있다. 예를 들면, 배선(111h)은, 알루미늄 등의 금속재료를 이용하여 형성되어 있다. 또한, 예를 들면, 절연층(111z)은, 실리콘 산화물 등의 절연 재료를 이용하여 형성되어 있다.
배선층(111)은, 절연층(111z) 내에서, 배선(111h)이 각 소자에 전기적으로 접속하도록 형성되어 있다. 예를 들면, 배선층(111)은, 각 배선(111h)이 화소 트랜지스터(Tr)와 전기적으로 접속되어 있다. 각 배선(111h)은, 도 4, 도 5에 도시하는 바와 같이, 콘택트(CON)를 통하여, 전송 트랜지스터(22)와 증폭 트랜지스터(23)와 선택 트랜지스터(24)와 리셋 트랜지스터(25)의 각각과 전기적으로 접속되어 있다. 즉, 배선(111h)은, 도 6에서 도시한, 전송선(26), 어드레스선(28), 수직 신호선(27), 리셋선(29) 등의 각 배선으로서 기능하도록, 복수가 절연층(111z)을 통하여 적층하여 형성되어 있다.
또한, 각 배선(111h)은, 광흡수층(401)과의 사이의 갭의 폭이, 0.1㎛ 이상이 되도록 형성되어 있다. 이에 의해, 각 배선(111h)과 광흡수층(401)의 사이에서, 전기적인 악영향이 미치는 것을 방지할 수 있다.
그리고, 배선층(111)에서, 반도체 기판(101)이 위치하는 측에 대해 반대측의 면에는, 지지 기판(SS)이 마련되어 있다. 예를 들면, 두께가 수백㎛의 실리콘 반도체로 이루어지는 기판이, 지지 기판(SS)으로서 마련되어 있다.
(B) 제조방법
상기한 고체 촬상 장치(1)를 제조하는 제조 방법의 주요부에 관해 설명한다.
도 9a 내지 도 9d는, 실시 형태 1에서, 고체 촬상 장치의 제조 방법을 도시하는 도면이다.
각 도면은, 도 3과 마찬가지로, 단면을 나타내고 있다.
본 실시 형태에서는, 각 도면에 도시하는 공정a 내지 공정d를 순차적으로 경유하여, 도 3 등에 도시한 고체 촬상 장치(1)에 대해 제조를 한다.
각 공정의 상세에 관해, 순차적으로, 나타낸다.
(a) 포토 다이오드(21) 등의 형성(도 9a)
우선, 도 9a에 도시하는 바와 같이, 포토 다이오드(21) 등의 부재를 형성한다.
여기서는, 단결정 실리콘 반도체로 이루어지는 반도체 기판(101)의 표면(도 9a에서는 상면)부터 불순물을 이온 주입함으로써, 포토 다이오드(21) 등의 각 부분을 형성한다. 구체적으로는, 반도체 기판(101)의 내부에, p형 반도체 영역(101pa, 101pb, 101pc)과, n형 반도체 영역(101n)을 형성한다.
(b) 전송 트랜지스터(22) 등의 형성(도 9b)
다음에, 도 9b에 도시하는 바와 같이, 전송 트랜지스터(22) 등의 부재를 형성한다.
여기서는, 예를 들면, 열산화법에 의해, 반도체 기판(101)의 표면(상면)의 전체에 실리콘 산화막을 성막함으로써, 게이트 절연막(110)을 마련한다.
그리고, 게이트 절연막(110)의 표면(상면)에 게이트 전극(22G)을 형성한다. 게이트 전극(22G)의 형성에서는, 예를 들면, 하기한 조건으로, 도전성의 재료를 성막함으로써, 도전층(도시 생략)을 마련한다. 그 후, 그 도전층(도시 생략)에 대해 패턴 가공함으로써, 게이트 전극(22G)을 형성한다.
·재료 : 폴리실리콘
·두께 : 100 내지 300㎚
·성막 방법 : CVD법
전송 트랜지스터(22) 이외의 다른 각 트랜지스터(23 내지 25)에 대해서도, 이 전송 트랜지스터(22)와 마찬가지로 하여, 게이트 전극을 형성한다. 그리고, 각 트랜지스터(22 내지 25)의 소스 및 드레인을 형성한다. 이와 같이 하여, 화소 트랜지스터(Tr)를 반도체 기판(101)의 표면(하면)에 마련한다.
(c) 반사 방지막(301), 광흡수층(401)의 형성(도 9c)
다음에, 도 9c에 도시하는 바와 같이, 반사 방지막(301)과 광흡수층(401)을 형성한다.
여기서는, 게이트 절연막(110)의 표면(상면)에 반사 방지막(301)을 형성한다. 그리고, 반사 방지막(301)의 표면(상면)에 광흡수층(401)을 형성한다.
반사 방지막(301)에 관해서는, 광학적 간섭 작용에 의해 반사 방지 기능이 발현되도록, 재료 및 막두께를, 적절히, 선택하여 형성한다. 여기서는, 반사 방지막(301)은, 절연 재료로서, 굴절율이 게이트 절연막(110)을 형성하는 재료와, 광흡수층(401)을 형성하는 재료의 사이의 재료를 이용하여 형성되어 있다.
예를 들면, 반사 방지막(301)에 관해서는, 굴절율(n0)이, 하기한 관계를 충족시키는 것을 이용하는 것이 알맞다. 이에 의해, 파장(λ)의 입사광을 간섭으로 지우는 것이 가능하기 때문에, 알맞게, 반사 방지 기능을 발현할 수 있다. 여기서, n1은, 반사 방지막(301)의 하방에 위치하는 광흡수층(401)의 굴절율이다. n2는, 반사 방지막(301)의 하방에 위치하는 반도체 기판(101)(Si)의 굴절율(n2=4.2)이다.
(n2-n0)2/(n2+n0)2=(n0-n1)2/(n0+n1)2
즉, 광흡수층(401)이 a-Si이고, 그 굴절율(n1=1.4 내지 3.5)이, 예를 들면, 3.0이고, 게이트 절연막(110)이 실리콘 산화물(n2=1.4)인 경우에는, 반사 방지막(301)의 굴절율(n0)이 약 2.0인 재료를 이용하여 형성한다.
또한, 반사 방지막(301)에 관해, 굴절율이 n0인 재료를 이용하는 경우에는, 두께(d)가 하기한 관계를 충족시키도록, 반사 방지막(301)을 형성하는 것이 알맞다.
d=λ/(2×n0)×(m+1/2) (m=0, 1, 2, …)
즉, 광흡수층(401)의 형성재료의 굴절율(n1)이 2.0이고, 예를 들면, 파장(λ)이 800㎚인 광이 반사하는 것을 방지하기 위해서는, 상기한 식에 의해, 두께(d)가 100㎚(m=0) 등이 되도록, 반사 방지막(301)을 형성한다. 이 밖에, 두께(d)가, 300㎚(m=1), 500㎚(m=2)가 되도록, 반사 방지막(301)을 형성하여도 좋다.
또한, 예를 들면, 하기한 조건으로 재료를 성막 후, 패턴 가공함으로써, 광흡수층(401)을 형성한다.
·재료 : 어모퍼스 실리콘
·두께 : 50 내지 1000㎚
·성막 방법 : CVD법
(d) 배선층(111)의 형성(도 9d)
다음에, 도 9d에 도시하는 바와 같이, 배선층(111)을 형성한다.
여기서는, 광흡수층(401) 등의 부재가 마련된 반도체 기판(101)의 표면(상면)을 피복하도록, 배선층(111)을 형성한다.
(e) 그 밖의 부재의 형성
그리고, 도 3에 도시하는 바와 같이, 배선층(111)의 표면(도 3에서는 하면, 도 9d에서는 상면)에 지지 기판(SS)을 접합한다. 이 후, 반도체 기판(101)에 대해 박막화 처리를 실시한다. 예를 들면, 반도체 기판(101)의 두께가 2.0 내지 10㎛가 되도록, 반도체 기판(101)의 이면(상면)에 대해, 화학 기계 연마(CMP) 처리를 실시한다.
또한, SOI 기판(도시 생략)의 반도체층에 포토 다이오드(21), 화소 트랜지스터(Tr) 등의 부재를 형성하고, 상기한 바와 마찬가지로, 배선층(111), 지지 기판(SS)을 마련한 후에, 박막화 처리를 실시하여도 좋다.
그리고, 도 3에 도시하는 바와 같이, 차광층(122), 컬러 필터(CF), 마이크로 렌즈(ML)에 대해 형성한다.
이처럼 각 공정을 순차적으로 실시함으로써, 「이면 조사형」의 CMOS형 이미지 센서를 완성시킨다. 또한, 전송 트랜지스터(22) 등의 화소 트랜지스터(Tr)의 형성과, 반사 방지막(301), 광흡수층(401)의 형성에 관해서는, 반대의 공정순이라도, 좋다.
(C) 정리
이상과 같이, 본 실시 형태에서는, 입사광(H)을 수광하여 신호 전하를 생성하는 포토 다이오드(21)가, 반도체 기판(101)에 마련되어 있다. 이 포토 다이오드(21)는, 입사광(H)에서 가시 광역의 광을 수광하여 신호 전하를 생성하도록 형성되어 있다. 또한, 반도체 기판(101)에서 입사광(H)이 입사하는 이면(상면)에 대해 반대측의 표면(하면)의 측에는, 포토 다이오드(21)에서 생성된 신호 전하를 전기 신호로서 출력하는 화소 트랜지스터(Tr)가 마련되어 있다. 그리고, 도 3에 도시된 바와 같이, 화소 트랜지스터(Tr)에 접속된 배선(111h)을 포함한 배선층(111)이, 반도체 기판(101)의 표면에서 화소 트랜지스터(Tr)를 피복하도록 마련되어 있다.
이 「이면 조사형」의 고체 촬상 장치(1)에서는, 상방부터 입사한 입사광(H)이 반도체 기판(101)을 투과하는 경우가 있다. 그리고, 이 반도체 기판(101)을 투과한 입사광(H)이, 배선층(111)을 구성하는 배선(111h)에서 반사되어, 재차, 반도체 기판(101)의 포토 다이오드(21)에 입사하는 경우가 있다. 이 때문에, 그 재입사한 광에 의해 포토 다이오드(21)에서 신호 전하가 생성되는 경우가 있기 때문에, 출력하는 신호에 노이즈가 포함되게 되어, 촬상 화상의 화상 품질이 저하되는 경우가 있다.
그러나, 본 실시 형태에서는, 반도체 기판(101)의 표면(하면)측에는, 광흡수층(401)이 마련되어 있다. 도 3에 도시된 구성에서, 광흡수층(401)은, 반도체 기판(101)의 표면(하면)에서 포토 다이오드(21)가 마련된 부분과, 배선층(111)의 사이에 개재하고 있고, 입사광(H) 중, 포토 다이오드(21)를 투과한 광을 흡수하도록 마련되어 있다.
본 실시 형태에서는, 광흡수층(401)은, 어모퍼스 실리콘으로 형성되어 있다. 어모퍼스 실리콘은, 반도체 기판(101)을 구성하는 단결정 실리콘보다도 광흡수 계수가, 1자릿수 이상 높다.
구체적으로는, 어모퍼스 실리콘과, 단결정 실리콘과의 각 광흡수 계수는, 하기한 바와 같다.
또한, 어모퍼스 실리콘과, 단결정 실리콘과의 각 기초 흡수단은, 하기한 바와 같다.
어모퍼스 실리콘의 광흡수 계수:
입사광의 파장(λ)이 800㎚일 때, 200㎝-1
입사광의 파장(λ)이 650㎚일 때, 8000㎝-1
입사광의 파장(λ)이 540㎚일 때, 60000㎝-1
단결정 실리콘의 광흡수 계수:
입사광의 파장(λ)이 800㎚일 때, 1300㎝-1
입사광의 파장(λ)이 650㎚일 때, 4500㎝-1
입사광의 파장(λ)이 540㎚일 때, 10000㎝-1
어모퍼스 실리콘의 기초 흡수단:
690㎚(밴드 갭 1.8eV)
단결정 실리콘의 기초 흡수단:
1100㎚(밴드 갭 1.12eV)
이 때문에, 광흡수층(401)이, 예를 들면, 600㎚의 막두께인 경우에는, 배선에서의 반사에 의한 적색광의 수광부에의 반사량을, 광흡수층이 없는 경우에 대해, 1/10 이하로 감쇠시킬 수 있다.
이와 같이, 광흡수층(401)은, 반도체 기판(101)보다도 가시광역의 광에 관해 많이 흡수하도록 형성되어 있다. 따라서, 광흡수층(401)은, 반도체 기판(101)을 통하여 배선층(111)을 향하는 투과광을, 배선층(111)에의 입사 전에 흡수한다.
따라서 본 실시 형태에서는, 투과광이 배선층(111)의 배선(111h)에서 반사되는 것을 방지 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
또한, 본 실시 형태에서는, 반도체 기판(101)의 표면(하면)과, 광흡수층(401)의 사이에, 반사 방지막(301)이 마련되어 있다. 이 때문에, 반도체 기판(101)의 표면(하면)과, 광흡수층(401)의 계면에서, 반도체 기판(101)을 투과한 입사광(H)이 반사하는 것을 억제할 수 있다. 따라서, 광흡수층(401)에서의 광흡수가, 고효율로 실시되기 때문에, 더욱, 촬상 화상의 화상 품질을 향상할 수 있다.
(D) 변형예
(D-1) 제 1의 변형예
상기한 실시 형태에서는, 광흡수층(401)에 관해, 논 도프의 어모퍼스 실리콘을 이용하여 형성하는 경우에 관해 설명하였지만, 이것으로 한정되지 않는다. 다른 재료를 이용하여, 광흡수층(401)을 형성하여도 좋다.
순수한 어모퍼스 실리콘의 경우, 밴드 갭은, 1.4 내지 1.8eV 정도이다. 밴드 갭이, 1.8eV일 때, 기초 흡수단은, 약 690㎚이다. 이 때문에, 광흡수층(401)이 어모퍼스 실리콘인 경우에는, 적외 영역의 광과 같이 장파장의 광의 흡수가 크지 않다. 그리고, 단결정 실리콘에서는, 단파장의 광은, 그 입사한 표면의 부근에서 흡수되지만, 장파장의 광은, 깊은 부분까지 도달한다. 따라서, 단결정 실리콘으로 이루어지는 반도체 기판(101)을 투과한 장파장의 광이, 배선층(111)에 입사하고, 배선(111h)에서 반사됨에 의해, 촬상 화상의 화상 품질이 저하되는 경우가 있다.
그러나, 예를 들면, 어모퍼스 실리콘에 Ge 등을 도프한 것을 이용하여, 광흡수층(401)을 형성함으로써, 단결정 실리콘의 밴드 갭(1.1eV)에 근접하여, 기초 흡수단을, 보다 장파장으로 할 수 있다.
이 경우에는, 예를 들면, 하기한 조건이 되도록, 광흡수층(401)을 형성하는 것이 알맞다.
(Ge를 도프하는 경우)
어모퍼스 실리콘중의 Ge 농도 : 예를 들면, 10 내지 30at.%
이 때의 기초 흡수단은, 밴드 갭 1.4eV일 때, 890㎚, 광흡수 계수는, 파장이 800㎚일 때가, 10000㎝-1, 파장이, 650㎚일 때는, 60000㎝-1
이 밖에, 미결정 실리콘을 이용하여, 광흡수층(401)을 형성하여도, 상기한 바와 마찬가지로, 기초 흡수단을, 보다 장파장으로 할 수 있다.
이 경우에는, 예를 들면, 하기한 조건이 되도록, 광흡수층(401)을 형성하는 것이 알맞다.
(미결정 실리콘을 이용하는 경우)
결정 입경 : 4 내지 100㎚
두께 : 50 내지 1000㎚
미결정 실리콘의 광흡수 계수:
입사광의 파장(λ)이 800㎚일 때, 1300㎝-1
입사광의 파장(λ)이 650㎚일 때, 6000㎝-1
입사광의 파장(λ)이 540㎚일 때, 20000㎝-1
미결정 실리콘의 기초 흡수단:
1100㎚(밴드 갭 1.12eV)
따라서 본 변형예에서는, 더욱 촬상 화상의 화상 품질을 향상 가능하다. 또한, 본 변형예에서 든 재료는, 반도체 소자 제조 설비에서 용이하게 작성 가능하기 때문에, 설비 투자나 제조 비용에의 영향이 작다.
(D-2) 제 2의 변형예
도 10은, 실시 형태 1의 변형예에서, 고체 촬상 장치의 주요부를 도시하는 도면이다.
도 10은, 도 5와 마찬가지로, 고체 촬상 장치에서, 도 3에 도시하는 반도체 기판(101)의 표면(하면)측을 도시하는 도면이다.
도 10에 도시하는 바와 같이, 광흡수층(401)에 콘택트(401C)를 마련하여도 좋다. 즉, 광흡수층(401)과 배선층(111)의 배선(111h)(도 3 참조)과의 사이를, 콘택트(401C)로 전기적으로 접속하도록 구성하여도 좋다.
이 경우에는, 광흡수층(401)에 관해, 도전성을 갖도록, 예를 들면, 미결정 실리콘에 B를 도프하여 형성하는 것이 알맞다.
그리고, 반도체 기판(101)의 표면(하면)에서 암전류가 발생하는 것을 억제하도록, 그 접속한 배선(111h)을 통하여, 광흡수층(401)에 전압을 인가한다.
본 변형예에서는, 예를 들면, -2.7 내지 -1.0V의 부전압을 인가한다. 여기서는, 신호 전하의 축적 동작, 판독 동작, 리셋 동작의 전 동작(도 8의 t1 내지 t5 사이의 기간)에 걸쳐서, 부전압을 광흡수층(401)에 인가한다. 이 기간 동안, 모든 동작은 순차적으로 수행된다. 상기 동작은 신호 전하 축적 기간, 신호 전하 판독 기간 및 리셋 기간을 포함한다. 이에 의해, 홀이, 반도체 기판(101)의 표면(하면) 부근에 축적된다. 이 때문에, 반도체 기판(101)의 표면(하면)에서, 계면의 댕글링 본드에 기인하여 암전류가 발생하는 것을 억제할 수 있다.
또한, 신호 전하의 판독 동작(도 8의 t4 내지 t5)일 때에는, 광흡수층(401)에 정전압을 일시적으로 인가하여도 좋다. 이 경우에는, 판독시에 전송 트랜지스터(22)의 게이트에 인가하는 정전압(예를 들면, +3.3V 또는 +2.7V)보다도 낮은 값의 정전압(예를 들면, +1.0V)을 인가한다. 이에 의해, 축적된 신호 전하가, 광흡수층(401)에 의해, 반도체 기판(101)의 표면(하면)측에 근접하기 때문에, 신호 전하의 판독을 효율적으로 실시할 수 있다(예를 들면, 일본 특개 2007-258684호 참조).
따라서 본 변형예에서는, 더욱 촬상 화상의 화상 품질을 향상 가능하다.
<2.실시 형태 2>
(A) 장치 구성
도 11, 도 12는, 실시 형태 2에서, 고체 촬상 장치의 주요부를 도시하는 도면이다.
도 11은, 도 3과 마찬가지로, 단면을 도시하는 도면이다. 그리고, 도 12는, 도 5와 마찬가지로, 고체 촬상 장치에서, 도 11에 도시하는 반도체 기판(101)의 표면(하면)측을 도시하는 도면이다.
도 11에서는, 도 12에 도시하는 X1-X2 부분의 단면을 모식적으로 나타내고 있다. 도 12에서는, 반도체 기판(101)의 하면에서, 지지 기판(SS)과 배선층(111)을 제외한 경우를 나타내고 있다. 또한, 각 도면에서는, 도시의 편의상, 각 부분의 형상(폭 등)을 각 도면의 사이에서 적절히 변경하고 있다.
도 11, 도 12에 도시하는 바와 같이, 본 실시 형태에서는, 광반사 방지막(301b)과, 광흡수층(401b)이, 실시 형태 1과 다르다. 이들의 점, 및, 이들에 관현되는 점을 제외하고, 본 실시 형태는, 실시 형태 1과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는, 적절히, 기재를 생략한다.
광반사 방지막(301b)은, 도 11에 도시하는 바와 같이, 반도체 기판(101)의 표면(하면)에 마련되어 있고, 게이트 절연막(110)이 광반사 방지막(301b)과 반도체 기판(101) 사이에 끼이게 된다.
그러나, 본 실시 형태에서는, 광반사 방지막(301b)은, 도 11에 도시하는 바와 같이, 실시 형태 1의 경우(도 3 등을 참조)와 달리, 전송 트랜지스터(22)의 게이트 전극(22G)을 피복하도록 마련되어 있다. 그리고, 광반사 방지막(301b)은, 전송 트랜지스터(22)의 게이트 전극(22G)이 마련된 반도체 기판(101)의 표면(하면)을 평탄화하도록, 마련되어 있다.
즉, 광반사 방지막(301b)은, 도 11에 도시하는 바와 같이, 게이트 전극(22G)보다도 두께가 두꺼워지도록 형성되어 있다. 예를 들면, 상기한 식에 의거하여, 광흡수층(401)의 두께(d)가, 300㎚(m=1), 500㎚(m=2)가 되도록, 반사 방지막(301)을 형성한다.
광흡수층(401b)은, 도 11에 도시하는 바와 같이, 게이트 절연막(110)과 광반사 방지막(301b)을 통하여, 반도체 기판(101)의 표면(하면)에 마련되어 있다.
그러나, 본 실시 형태에서는, 광흡수층(401b)은, 도 11에 도시하는 바와 같이, 또한, 광반사 방지막(301b)의 표면(하면)에서, 전송 트랜지스터(22)의 게이트 전극(22G)을 피복하도록 마련되어 있다. 즉, 광흡수층(401b)은, 게이트 전극(22G)과 동층에 마련되어 있지 않다.
도 12에 도시하는 바와 같이, 광흡수층(401b)은, 반도체 기판(101)의 표면(하면)의 전체에서, 콘택트(CON)가 마련된 부분 이외의 부분을 피복하도록 마련되어 있다. 즉, 광흡수층(401b)은, 반도체 기판(101)의 표면(하면)을 피복하고 있고, 콘택트(CON)가 마련된 부분에 개구가 마련되어 있다. 광흡수층(401)은, 수평 방향(x) 및 수직 방향(y)으로 나열하는 화소(P)의 사이에서 일체로 연결하도록 마련되어 있다.
(B) 정리
이상과 같이, 본 실시 형태에서는, 실시 형태 1의 경우와 마찬가지로, 반도체 기판(101)의 표면(하면)측에는, 광흡수층(401)이 마련되어 있다. 따라서, 반도체 기판(101)을 통하여 배선층(111)을 향하는 투과광을, 광흡수층(401)이 배선층(111)에의 입사 전에 흡수한다.
따라서 본 실시 형태에서는, 투과광이 배선층(111)의 배선(111h)에서 반사되는 것을 방지 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
또한, 실시 형태 1에서 나타낸 각 변형예를, 본 실시 형태에 적용하여도 알맞다.
<3. 기타>
본 발명의 구현예는 상술한 실시 형태와 변형예로 제한되는 것이 아니다. 즉, 상기 실시 형태와 변형예는 다양한 형태로 변형되어 본 발명을 구현할 수 있을 것이다.
상기한 실시 형태에서는, 카메라에 본 기술을 적용하는 경우에 관해 설명하였지만, 이것으로 한정되지 않는다. 스캐너나 복사기 등과 같이, 고체 촬상 장치를 구비하는 다른 전자 기기에, 본 기술을 적용하여도 좋다.
상기한 실시 형태에서는, 전송 트랜지스터와 증폭 트랜지스터와 선택 트랜지스터와 리셋 트랜지스터의 4종을, 화소 트랜지스터(Tr)로서 마련하는 경우에 관해 설명하였지만, 이것으로 한정되지 않는다. 예를 들면, 전송 트랜지스터와 증폭 트랜지스터와 리셋 트랜지스터의 3종을, 화소 트랜지스터로서 마련하는 경우에 적용하여도 좋다.
상기한 실시 형태에서는, 하나의 포토 다이오드(21)에 대해, 하나의 전송 트랜지스터(22)와 하나의 증폭 트랜지스터(23)와 하나의 선택 트랜지스터(24)와 하나의 리셋 트랜지스터(25)를 마련하는 경우에 관해 설명하였지만, 이것으로 한정되지 않는다. 예를 들면, 복수의 포토 다이오드(21)에 대해, 증폭 트랜지스터(23)와 선택 트랜지스터(24)와 리셋 트랜지스터(25)의 각각을 하나씩 마련하는 경우에 적용하여도 좋다.
또한, CMOS형 이미지 센서 외에, CCD형 이미지 센서에 본 기술을 적용하여도 좋다.
또한, 상기한 실시 형태에서는, 반사 방지막(301, 301b)을 마련하는 경우에 관해 설명하였지만, 이것으로 한정되지 않는다. 반사 방지막(301, 301b)에 관해서는, 마련하지 않아도 좋다.
그 밖에, 상기한 각 실시 형태를, 적절히, 조합하여도 좋다.
즉, 본 기술은, 하기한 구성도 취할 수 있다.
1: 고체 촬상 장치는:
반도체 기판의 내부에 마련되어 있고, 상기 반도체 기판의 한쪽의 면부터 입사하는 입사광을 수광하는 광전변환부와;
상기 반도체 기판의 다른쪽의 면에 마련되는 배선층; 및
상기 반도체 기판의 다른쪽의 면과 상기 배선층의 사이에 마련되며, 상기 입사광의 일부로서 상기 광전변환부를 투과하는 투과광을 흡수하는 광흡수층을 포함한다.
2: 상기 1에 따른 고체 촬상 장치에서,
상기 반도체 기판의 다른쪽의 면과 상기 배선층의 사이에, 반사 방지층이 마련된다.
3: 상기 1 또는 2에 따른 고체 촬상 장치에서,
상기 광흡수층은, 상기 반도체 기판보다 광흡수 계수가 큰 재료로 형성된다.
4: 상기 1 또는 2에 따른 고체 촬상 장치에서,
상기 반도체 기판은, 단결정 실리콘에 의해 형성되고,
상기 광흡수층은, 어모퍼스 실리콘에 의해 형성된다.
5: 상기 1 또는 2에 따른 고체 촬상 장치에서,
상기 반도체 기판은, 단결정 실리콘에 의해 형성되고,
상기 광흡수층은, 게르마늄이 도프된 어모퍼스 실리콘에 의해 형성된다.
6: 상기 1 또는 2에 따른 고체 촬상 장치에서,
상기 반도체 기판은, 단결정 실리콘에 의해 형성되고,
상기 광흡수층은, 미결정 실리콘에 의해 형성된다.
7: 상기 1 또는 2에 따른 고체 촬상 장치에서,
상기 반도체 기판의 다른쪽의 면에서 암전류가 발생하는 것을 억제하도록, 상기 광흡수층에 전압이 인가된다.
8: 상기 1 내지 6 중 어느 하나에 따른 고체 촬상 장치에서,
상기 반도체 기판의 다른쪽의 면에 마련되고, 상기 광전변환부에서 생성된 신호 전하를 전기 신호로서 출력하는 화소 트랜지스터 회로를 더 포함하며,
상기 배선층과 상기 반도체 기판의 다른쪽의 면 사이에 상기 화소 트랜지스터 회로를 끼우도록, 상기 배선층은 상기 반도체 기판의 다른쪽의 면에 마련된다.
9: 고체 촬상 장치의 제조 방법은:
반도체 기판의 한쪽의 면부터 입사하는 입사광을 수광하는 광전변환부를 상기 반도체 기판의 내부에 마련하는 공정과;
상기 입사광의 일부로서 상기 광전변환부를 투과하는 투과광을 흡수하는 광흡수층을 상기 반도체 기판의 다른쪽의 면에 마련하는 공정; 및
상기 광흡수층이 마련된 상기 반도체 기판의 다른쪽의 면을 덮도록, 배선층을 마련하는 공정을 포함한다.
10: 전자 기기는:
반도체 기판의 내부에 마련되어 있고, 상기 반도체 기판의 한쪽의 면부터 입사하는 입사광을 수광하는 광전변환부와;
상기 반도체 기판의 다른쪽의 면에 마련되는 배선층; 및
상기 반도체 기판의 다른쪽의 면과 상기 배선층의 사이에 마련되며, 상기 입사광의 일부로서 상기 광전변환부를 투과하는 투과광을 흡수하는 광흡수층을 포함한다.
그리고, 상기한 실시 형태에서, 포토 다이오드(21)는, 광전변환부의 한 예이다. 또한, 상기한 실시 형태에서, 카메라(40)는, 전자 기기의 한 예이다.
본 발명은 2011년 3월 25일자로 일본특허청에 특허출원된 일본특허원 제2011-067076호를 우선권으로 주장한다.
1 : 고체 촬상 장치 13 : 수직 구동 회로
14 : 칼럼 회로 15 : 수평 구동 회로
17 : 외부 출력 회로 17a : AGC 회로
17b : ADC 회로 18 : 타이밍 제너레이터
19 : 셔터 구동 회로 21 : 포토 다이오드
22 : 전송 트랜지스터 23 : 증폭 트랜지스터
24 : 선택 트랜지스터 25 : 리셋 트랜지스터
26 : 전송선 27 : 수직 신호선
28 : 어드레스선 29 : 리셋선
40 : 카메라 42 : 광학계
43 : 제어부 44 : 신호 처리부
101 : 반도체 기판 101n : n형 반도체 영역
101pa : p형 반도체 영역 101pb : p형 반도체 영역
101pc : p형 반도체 영역 110 : 게이트 절연막
111 : 배선층 111h : 배선
111z : 절연층 121 : 절연층
122 : 차광층 123 : 평탄화막
301 : 반사 방지막 301b : 반사 방지막
313 : 차광층 401 : 광흡수층
401C : 콘택트 401b : 광흡수층
CF : 컬러 필터 CFB : 청색 필터층
CFG : 녹색 필터층 CFR : 적색 필터층
FD : 플로팅 디퓨전 JS : 수광면
ML : 마이크로 렌즈 P : 화소
PA : 화소 영역 PB : 화소 분리부
PS : 촬상면 SA : 주변 영역
SS : 지지 기판 Tr : 화소 트랜지스터

Claims (10)

  1. 입사광의 진행 방향에 따라서,
    입사광에 응하여 전기 신호로 변환하는 광전변환부가 형성되어 있는 반도체 기판과,
    절연막과,
    반사 방지막과,
    광흡수층과,
    배선층이, 이 순서대로 형성되어 있고,
    상기 절연막과 상기 광흡수층과의 사이에 형성된 상기 반사 방지막은, 상기 광전변환부를 투과한 광이 상기 절연막과 상기 광흡수층과의 계면에서 반사하는 것을 방지하기 위해, 광학적 간섭 작용에 의해 반사 방지 기능이 발휘되는 재료 및 두께로 형성되어 있고,
    상기 광흡수층은, 상기 광전변환부를 투과한 광을 흡수하도록, 상기 반도체 기판보다 광흡수 계수가 큰 재료로 형성되는 것을 특징으로 하는 고체 촬상 장치.
  2. 제 1항에 있어서,
    상기 절연막, 상기 반사 방지막 및 상기 광흡수층은, 평면에서, 상기 광전변환부가 형성된 영역을 덮도록 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  3. 제 1항에 있어서,
    상기 절연막은, 해당 고체 촬상 장치의 트랜지스터의 절연막인 것을 특징으로 하는 고체 촬상 장치.
  4. 제 1항에 있어서,
    상기 반도체 기판은, 단결정 실리콘에 의해 형성되고,
    상기 광흡수층은, 어모퍼스 실리콘에 의해 형성되는 것을 특징으로 하는 고체 촬상 장치.
  5. 제 1항에 있어서,
    상기 반도체 기판은, 단결정 실리콘에 의해 형성되고,
    상기 광흡수층은, 게르마늄이 도프된 어모퍼스 실리콘에 의해 형성되는 것을 특징으로 하는 고체 촬상 장치.
  6. 제 1항에 있어서,
    상기 반도체 기판은, 단결정 실리콘에 의해 형성되고,
    상기 광흡수층은, 미결정 실리콘에 의해 형성되는 것을 특징으로 하는 고체 촬상 장치.
  7. 제 2항에 있어서,
    상기 광흡수층과 상기 배선층을 콘택트 홀을 통해 접속하고,
    상기 배선층부터 상기 광흡수층에, 상기 반도체 기판의 다른쪽의 면에서 암전류가 발생하는 것을 억제하도록, 전압이 인가되는 것을 특징으로 하는 고체 촬상 장치.
  8. 제 1항에 있어서,
    상기 반도체 기판의 다른쪽의 면에 마련되고, 상기 광전변환부에서 생성된 신호 전하를 전기 신호로서 출력하는 화소 트랜지스터 회로를 더 포함하며,
    상기 배선층과 상기 반도체 기판의 다른쪽의 면 사이에 상기 화소 트랜지스터 회로를 끼우도록, 상기 배선층은 상기 반도체 기판의 다른쪽의 면에 마련되는 것을 특징으로 하는 고체 촬상 장치.
  9. 입사광의 진행 방향에 따라서, 입사광에 응하여 전기 신호로 변환하는 광전변환부가 형성된 반도체 기판과, 절연막과, 반사 방지막과, 광흡수층과, 배선층을, 이 순서로 형성하는 고체 촬상 장치의 제조 방법에 있어서,
    상기 절연막과 상기 광흡수층과의 사이에 형성되어 있는 상기 반사 방지막은, 상기 광전변환부를 투과한 광이 상기 절연막과 상기 광흡수층과의 계면에서 반사하는 것을 방지하기 위해, 광학적 간섭 작용에 의해 반사 방지 기능이 발휘되는 재료 및 두께로 형성되고,
    상기 광흡수층은, 상기 광전변환부를 투과한 광을 흡수하도록, 상기 반도체 기판보다 광흡수 계수가 큰 재료로 형성되는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  10. 제 1항 내지 제 8항 중 어느 한 항의 기재의 고체 촬상 장치를 갖는 것을 특징으로 하는 전자 기기.
KR1020120025918A 2011-03-25 2012-03-14 고체 촬상 장치, 및, 그 제조 방법, 전자 기기 KR101944115B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-067076 2011-03-25
JP2011067076A JP5810575B2 (ja) 2011-03-25 2011-03-25 固体撮像装置、および、その製造方法、電子機器

Publications (2)

Publication Number Publication Date
KR20120109310A KR20120109310A (ko) 2012-10-08
KR101944115B1 true KR101944115B1 (ko) 2019-01-30

Family

ID=46859345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120025918A KR101944115B1 (ko) 2011-03-25 2012-03-14 고체 촬상 장치, 및, 그 제조 방법, 전자 기기

Country Status (5)

Country Link
US (2) US8614494B2 (ko)
JP (1) JP5810575B2 (ko)
KR (1) KR101944115B1 (ko)
CN (1) CN102693990B (ko)
TW (1) TWI569432B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6004615B2 (ja) * 2011-08-05 2016-10-12 東芝情報システム株式会社 裏面照射型固体撮像素子
KR102023623B1 (ko) * 2012-07-03 2019-09-23 삼성전자 주식회사 반도체 소자 형성 방법
JP2014086551A (ja) 2012-10-23 2014-05-12 Canon Inc 撮像装置及びカメラ
JP6055270B2 (ja) * 2012-10-26 2016-12-27 キヤノン株式会社 固体撮像装置、その製造方法、およびカメラ
CN103367381B (zh) * 2013-07-15 2016-12-28 格科微电子（上海）有限公司 背照式图像传感器及其制作方法
JP2015088693A (ja) * 2013-11-01 2015-05-07 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP2016096163A (ja) * 2014-11-12 2016-05-26 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
KR102433534B1 (ko) * 2017-09-15 2022-08-19 에스케이하이닉스 주식회사 옵티컬 블랙 픽셀 어레이 구비한 이미지 센서 및 그 제조방법
US10510910B2 (en) * 2017-11-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with an absorption enhancement semiconductor layer
CN108288626B (zh) * 2018-01-30 2019-07-02 德淮半导体有限公司 图像传感器及形成图像传感器的方法
JP2020027903A (ja) * 2018-08-15 2020-02-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2020075031A1 (ja) * 2018-10-11 2020-04-16 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP2020068289A (ja) * 2018-10-24 2020-04-30 キヤノン株式会社 光電変換装置、撮像システム、移動体、および積層用の半導体チップ
WO2021215299A1 (ja) * 2020-04-21 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2023095893A1 (ja) * 2021-11-26 2023-06-01 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794873B1 (ko) * 2003-06-25 2008-01-14 마이크론 테크놀로지, 인크 이미지 센서의 맞춤형 게이트 일함수

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128174A (ja) * 1985-11-28 1987-06-10 Mitsubishi Electric Corp 電荷転送装置
JP2519412B2 (ja) * 1985-12-13 1996-07-31 工業技術院長 光学像情報対電気信号変換装置
US7253392B2 (en) * 2003-09-08 2007-08-07 Micron Technology, Inc. Image sensor with photo diode gate
US6900507B1 (en) * 2004-01-07 2005-05-31 Micron Technology, Inc. Apparatus with silicide on conductive structures
JP4867152B2 (ja) * 2004-10-20 2012-02-01 ソニー株式会社 固体撮像素子
TWI260093B (en) * 2005-01-25 2006-08-11 Au Optronics Corp Thin film transistor with microlens structure, forming method thereof and TFT display panel comprising thereof
JP2007048893A (ja) * 2005-08-09 2007-02-22 Fujifilm Corp 固体撮像素子およびその製造方法
US20070045642A1 (en) * 2005-08-25 2007-03-01 Micron Technology, Inc. Solid-state imager and formation method using anti-reflective film for optical crosstalk reduction
JP5320659B2 (ja) * 2005-12-05 2013-10-23 ソニー株式会社 固体撮像装置
JP4992446B2 (ja) * 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
CN101079967B (zh) * 2006-02-24 2013-07-10 索尼株式会社 固态成像装置及其制造方法、以及摄像机
TWI306307B (en) * 2006-09-28 2009-02-11 Powerchip Semiconductor Corp Image sensor structure and method of fabricating the same
CN101197289A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 包含光吸收层的器件及其制造方法
JP4525671B2 (ja) * 2006-12-08 2010-08-18 ソニー株式会社 固体撮像装置
JP2009229502A (ja) * 2008-03-19 2009-10-08 Sony Corp 表示装置、および、その製造方法
FR2935839B1 (fr) * 2008-09-05 2011-08-05 Commissariat Energie Atomique Capteur d'images cmos a reflexion lumineuse
JP5521312B2 (ja) * 2008-10-31 2014-06-11 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP4798232B2 (ja) 2009-02-10 2011-10-19 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP4802286B2 (ja) * 2009-08-28 2011-10-26 富士フイルム株式会社 光電変換素子及び撮像素子
JP5118715B2 (ja) * 2010-03-11 2013-01-16 株式会社東芝 固体撮像装置
US8698084B2 (en) * 2011-03-10 2014-04-15 Sionyx, Inc. Three dimensional sensors, systems, and associated methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794873B1 (ko) * 2003-06-25 2008-01-14 마이크론 테크놀로지, 인크 이미지 센서의 맞춤형 게이트 일함수

Also Published As

Publication number Publication date
KR20120109310A (ko) 2012-10-08
TWI569432B (zh) 2017-02-01
TW201244071A (en) 2012-11-01
CN102693990A (zh) 2012-09-26
US20140048852A1 (en) 2014-02-20
JP2012204562A (ja) 2012-10-22
JP5810575B2 (ja) 2015-11-11
US8614494B2 (en) 2013-12-24
CN102693990B (zh) 2016-06-08
US20120241895A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
KR101944115B1 (ko) 고체 촬상 장치, 및, 그 제조 방법, 전자 기기
JP6987950B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
KR101861964B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법, 및, 전자 기기
JP5708025B2 (ja) 固体撮像装置、および、その製造方法、電子機器
KR101574878B1 (ko) 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
US9136420B2 (en) Solid-state imaging device with photoelectric conversion section, method of manufacturing the same, and electronic device with photoelectric conversion section
US20180130833A1 (en) Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus
JP2012169530A (ja) 固体撮像装置、および、その製造方法、電子機器
JP2012018951A (ja) 固体撮像素子及びその製造方法、並びに固体撮像装置及び撮像装置
JP2009259934A (ja) 固体撮像素子
JP2016152265A (ja) 固体撮像素子
JP7172389B2 (ja) 撮像素子、撮像装置、及び、撮像素子の製造方法
JP2017076738A (ja) 固体撮像装置
JP2019091947A (ja) 固体撮像装置
JP2011238636A (ja) 固体撮像素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant